CN103339858A - 半导体集成电路装置以及高频模块 - Google Patents
半导体集成电路装置以及高频模块 Download PDFInfo
- Publication number
- CN103339858A CN103339858A CN2012800064820A CN201280006482A CN103339858A CN 103339858 A CN103339858 A CN 103339858A CN 2012800064820 A CN2012800064820 A CN 2012800064820A CN 201280006482 A CN201280006482 A CN 201280006482A CN 103339858 A CN103339858 A CN 103339858A
- Authority
- CN
- China
- Prior art keywords
- transistor
- terminal
- public
- grid
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
- Transceivers (AREA)
Abstract
本发明提供一种可实现提高高频信号的失真特性的半导体集成电路装置、以及具备该半导体集成电路装置的高频模块。例如,包括:分别与接收端子(RX1、RX2)相连接的接收开关用晶体管(Q_RX1、Q_RX2)、以及汇集(Q_RX1、Q_RX2)的一端并与天线连接端子(PNant)相连接的接收开关用公共晶体管(Q_RXcom)。此时,(Q_RXcom)的栅极宽度被设定为(Q_RX1)的栅极宽度与(Q_RX2)的栅极宽度的总和。由此,在进行发送动作时,能通过(Q_RXcom)、(Q_RX1)、(Q_RX2)几乎均一地对(PNant)的电压(Vin)进行分压。
Description
技术领域
本发明涉及一种半导体集成电路装置以及高频模块,尤其涉及应用于包含搭载在移动体通信设备等中的天线开关在内的半导体集成电路装置以及高频模块中的有效技术。
背景技术
例如专利文献1中示出了如下结构:在采用蜿蜒结构的布局、并等价地以多个部分晶体管并联连接来表现的晶体管中,将位于最靠近栅极输入端子处的部分晶体管的栅极宽带设置得比其它的部分晶体管的栅极宽度要大。
现有技术文献
专利文献
专利文献1:日本专利特开2010-98243号公报
发明内容
发明所要解决的技术问题
例如关于移动电话机等,第2代移动电话的语音通信、无线互联网问世之后,随着第3代移动电话的问世,可进行TV电话、通过无线互联网来配送音频(音乐)、视频等,移动电话不断地向实现更高功能的方向发展。由于实现这些各种服务,通信方式也得以多样化,第2代GSM(Global Systemfor Mobile Communications:全球移动通讯***)方式等的问世以后,第3代W-CDMA(Wideband Code Division Multiple Access:宽带码分多址)方式等也迅速普及。关于GSM方式,例如在欧洲存在900MHz频带的EGSM(Extended GSM:增强型全球移动通信***)及1.8GHz频带的DCS(DigitalCellular System:数字蜂窝***);而在美国存在1.9GHz频带的PCS(Personal Communication Service:个人通信服务)及850MHz频带的GSM。另外,关于W-CDMA方式,以2GHz附近的频带为代表,也规定有多个频带。移动电话机中,用于以一台移动电话机来应对上述的多种通信方式以及多个频带的所谓的多频带、多模式化成为了必须的技术。
随着多频带、多模式化的推进,除了使各组件小型化以外,还要求搭载在配置于前端部、特别是天线的连接部分上的高频功率放大器(HPA)模块等高频模块上的天线开关用设备具有更高的性能。天线开关用设备通过对多个开关进行切换,来有选择地向天线传输来自内部的多个频带的发送信号,另外,该设备还有选择地向内部传输由天线接收到的多个频带的接收信号。作为确定天线开关用设备性能的重要特性,可列举出:高次高频失真(HD:Harmonic Distortion:谐波失真)、互调失真(IMD:Inter ModulationDistortion:互调失真)。特别是,在GSM方式下,减少2次高频失真(2HD)或3次高频失真(3HD)较为重要,而在W-CDMA方式下,减少IMD较为重要。
作为使这些失真特性(HD、IMD)恶化的原因,可列举出截止状态下的开关所具有的寄生电容等。若使用图1作简要说明,首先,在将从发送端子TX2输入的发送高频信号传输至天线连接端子PNant时,将发送开关用的晶体管(Q_TX2)控制成导通状态,而将其它开关用的晶体管(Q_TX1,Q_TRX1~Q_TRX3,Q_RXcom,Q_RX1,Q_RX2)控制成截止状态。此时,若将发送高频信号的最大电压值设为Vin,则该Vin被施加至例如与PNant相连接且处于截止状态的接收开关用的串联连接电路(Q_RXcom以及Q_RX2(Q_RX1))的两端。
Q_RXcom是接收开关用的公共晶体管,一端与PNant相连接,并且这里采用三栅极晶体管的一级结构。Q_RX2、Q_RX1是接收开关用的晶体管,从Q_RXcom的另一端并列并分开设置,并且这里采用单栅极晶体管的一级结构。三栅极晶体管的一级结构可以认为等价于单栅极晶体管的三级结构。因此,由Q_RXcom构成的三级的单栅极晶体管、以及由Q_RX2(Q_RX1)构成的一级的单栅极晶体管对Vin进行分压。
图10是表示在作为本发明的前提所研究的半导体集成电路装置(天线开关用设备)中,其单栅极晶体管的源漏极之间的电流及栅源极之间的电容的栅源极之间的电压依赖性的一个示例的图。为了使所述各晶体管高性能化,使其由例如使用了砷化镓(GaAs)等的HEMT(High Electron MobilityTransistor:高电子迁移率场效晶体管)元件等构成。GaAs晶体管的阈值电压Vth一般为-1V左右,通过使栅源极之间的电压Vgs成为Vth以下,使得晶体管处于截止状态。此时的栅源极之间的电容(截止电容)Cgs随着栅极上的异质结(肖特基结)的耗尽层的扩大等,具有在Vth附近急剧变小的非线性特性。该非线性特性正是高次高频失真(HD)或互调失真(IMD)产生的原因。
此处,在图1中,作出如下假设:为了将发送开关用的晶体管(Q_TX2)控制成导通状态,将高电压(V_TX2c)施加到该栅极上,而为了将所述各晶体管(Q_RXcom,Q_RX2,Q_RX1)控制成截止状态,将低电压(例如0V等)施加到该栅极(RXcomc,RX2c,RX1c)上。在该情况下,由于Q_TX2的高电压经由该栅极的肖特基结(等价于正方向二极管)被施加到PNant上,因此如图10所示,处于截止状态的各晶体管(Q_RXcom,Q_RX2,Q_RX1)的偏置电压几乎变为-V_TX2c。
另外,为了在接收时减少使Q_RXcom导通时的***损失等,将Q_RXcom中的单栅极晶体管的每一级的栅极宽度设定为Q_RX2(以及Q_RX1)的栅极宽度的例如三倍左右的大小。在此情况下,Q_RXcom中的单栅极晶体管的每一级的栅源极之间的电压Vgs1与Q_RX2(以及与其并联连接的Q_RX1)的栅源极之间的电压Vgs2的波形为如图10所示的关系。即,由于栅极宽度越大截止电容就越大,因此与Q_RXcom侧相比Q_RX2、Q_RX1侧的截止电容相对较小(阻抗增大),Vgs2也比Vgs1大出这么多。此外,即使Q_RXcom的多栅极数发生变化,Vgs1、Vgs2的大小关系也不发生变化,仅仅是两电压的振幅发生相同的变动。由图10可知,高次高频失真(HD)或互调失真(IMD)与施加在截止电容(Cgs)上的栅源极之间电压Vgs的振幅值成比例地增大。因此,由Vgs较大的Q_RX2(Q_RX1)产生的失真起主导作用,因而,可能无法实现天线开关用设备的HD特性或IMD特性的提高。
本发明是鉴于上述情况而得以完成的,其目的之一在于,提供一种能够实现高频信号中的失真特性的提高的半导体集成电路装置以及具备该半导体集成电路装置的高频模块。本发明的所述以及其它目的以及发明点通过本说明书的记载以及附图来得以阐明。
解决技术问题所采用的技术方案
如下示出了本申请所公开的发明中具有代表性的实施方式,下面对其概要进行简单说明。
本实施方式中的半导体集成电路装置包括:天线端子、第1~第N(N为2以上的整数)端子、公共晶体管、以及第1~第N晶体管。天线端子为天线连接用,并向天线传输第1发送信号。公共晶体管的源漏极路径连接于天线端子与公共节点之间,在向天线端子传输第1发送信号时,将该公共晶体管控制成截止状态。第1~第N晶体管各自的源漏极路径连接于公共节点与第1~第N端子之间,在将公共晶体管控制成截止状态时,也将该第1~第N晶体管控制成截止状态。此处,公共晶体管的栅极宽度在第1~第N晶体管的各栅极宽度总和的±20%的范围内。在使用该结构例的情况下,在向天线端子传输第1发送信号时,由公共晶体管的截止电容与第1~第N晶体管的截止电容对第1发送信号的电压电平进行几乎均等地分压,因此能够实现失真特性的提高。
发明效果
若对本申请所公开的发明中具有代表性的实施方式所得到的效果作简单说明,则能够实现高频信号的失真特性的提高。
附图说明
图1是表示本发明的实施方式1的半导体集成电路装置的主要部分的结构例的电路图。
图2是表示图1的半导体集成电路装置中,在截止状态下各晶体管的等效电路的一个示例的概要图。
图3是表示在实施方式1的半导体集成电路装置中,图1及图2中的各个单栅极晶体管的源漏极之间的电流以及栅源极之间的电容的栅源极之间的电压依赖性的一个示例图。
图4是表示图1的半导体集成电路装置中,各开关用晶体管的设备结构例的剖视图。
图5是表示本发明的实施方式1的高频模块的整体结构的一个示例的框图。
图6是表示图5的高频模块中,天线开关用设备的详细结构例的电路图。
图7是表示图6中的各开关用晶体管的***损失与隔离特性对栅极宽度的依赖性的一个示例的说明图。
图8是表示图6的天线开关用设备中,验证其各种效果的结果的一个示例的说明图。
图9是表示本发明的实施方式2的高频模块所包含的天线开关用设备的结构例的电路图。
图10是表示在作为本发明的前提所研究的半导体集成电路装置中,其单栅极晶体管的源漏极之间的电流与栅源极之间的电容的栅源极之间的电压依赖性的一个示例的图。
具体实施方式
在下述实施方式中为了方便,有时分割成多个部分或实施方式来进行说明,除了特别表明的情况以外,它们并非是互不相关的,而是满足一个是另一个的一部分或全部的变形例、详细、补充说明等的关系。另外,在以下实施方式中,在涉及要素的数量等(包括个数、数值、量、范围等)的情况下,除了特别表明的情况以及原理上被明确限定为特定的数量的情况等以外,均并不局限于该特定的数量,也可以是特定的数量以上或以下。
此外,在以下实施方式中,对于该构成要素(也包括要素步骤等),除了特别表明的情况以及考虑原理上明确地为必须的情况等以外,该构成要素也未必不是必须的。同样,在以下实施方式中,在提到构成要素等的形状、位置关系等时,除了特别表明的情况以及原理上可明确认为不是这样的情况等以外,实际上也可以包含与该形状等相近似或相类似的形状等。这点,对于上述数值以及范围也一样。
下面,基于附图对本发明的实施方式进行详细说明。此外,在用于说明实施方式的所有附图中,原则上对同一构件付上同一标号,并省略重复说明。
实施方式1
《半导体集成电路装置的主要部分的结构》
图1是表示本发明的实施方式1的半导体集成电路装置的主要部分的结构例的电路图。图1所示的半导体集成电路装置(天线开关用设备)包括:天线连接端子PNant、发送端子TX2、接收端子RX1、RX2、以及接通/截止控制端子RXcomc、RX2c、RX1c。此外,该天线开关用设备包括:发送开关用的晶体管Q_TX2、接收开关用的公共晶体管Q_RXcom、以及接收开关用的晶体管Q_RX1、Q_RX2。各晶体管没有特别限定,但可以由例如HEMT元件等构成,从而可在高频带内实现低***损失、高隔离特性、低噪声等。此外,这里,还附加示出了发送开关用的晶体管Q_TX1、以及收发开关用的晶体管Q_TRX1~Q_TRX3,但这些晶体管并非必需。
PNant与未图示的天线相连接。TX2中输入有来自前级的功率放大器电路PA等的发送高频信号。Q_TX2连接于TX2与PNant之间,在将其控制成导通状态时,将来自TX2的发送高频信号发送至PNant。Q_RXcom采用三栅极晶体管的一级结构,源极或栅极中的某一个与PNant相连接。此外,众所周知,晶体管的源极与栅极可以根据实际施加到源极及/或漏极上的信号电平来适当变化,但在本实施方式中,为了说明方便,将靠近PNant一侧上的节点作为漏极。此时,Q_RXcom的漏极与PNant相连接。
Q_RXcom的三栅极晶体管可视为等价于单栅极晶体管的三级结构。在上述各单栅极晶体管的源漏极之间,分别连接有偏置用的具有较高电阻值的电阻Rd1a、Rd1b、Rd1c。此时,Rd1a与Rd1b的连接节点和漏极一侧的栅极与位于中央的栅极之间的节点相连接,而Rd1b与Rd1c的连接节点和源极一侧的栅极与位于中央的栅极之间的节点相连接。Q_RXcom的三栅极晶体管的漏极经由电容C1a与三栅极内最靠近漏极一侧的栅极相连接,而该三栅极晶体管的源极经由电容C1b与三栅极内最靠近源极一侧的栅极相连接。该三栅极内最靠近漏极一侧的栅极以串联的方式经由电阻Rg1a及电阻Rg1b与RXcomc相连接,而该三栅极内最靠近源极一侧的栅极以串联的方式经由电阻Rg1c及Rg1b与RXcomc相连接。另一方面,该三栅极中位于中央的栅极经由Rg1b与RXcomc相连接。
Q_RX2采用单栅极晶体管的一级结构,漏极与Q_RXcom的源极相连接,源极与RX2相连接。Q_RX2的源漏极之间连接有偏置用的具有较高电阻值的电阻Rd2,Q_RX2的栅极经由电阻Rg2与RX2c相连接。Q_RX1采用单栅极晶体管的一级结构,漏极与Q_RXcom的源极相连接,源极与RX1相连接。Q_RX1的源漏极之间连接有偏置用的具有较高电阻值的电阻Rd3,Q_RX1的栅极经由电阻Rg3与RX1c相连接。
在上述结构中,例如在将来自TX2的发送高频信号发送至PNant时,将Q_TX2控制成导通状态,而将其它晶体管(Q_RXcom、Q_RX2、Q_RX1等)控制成截止状态。具体而言,Q_TX2的栅极(未图示)上施加有高电压(例如3V左右等),而其它晶体管(Q_RXcom、Q_RX2、Q_RX1等)的栅极(RXcomc、RX2c、RX1c)上施加有低电压(例如0V等)。在该情况下,Q_TX2的高电压经由该栅极的肖特基结(等价于正方向二极管)被施加到PNant上,该电压分别经由电阻(Rd1a、Rd1b、Rd1c、Rd2、Rd3)被提供给Q_RXcom、Q_RX2、Q_RX1的源极/漏极。由此,其它晶体管(Q_RXcom,Q_RX2,Q_RX1)的栅源极之间的电压偏置成截止状态。
如上所述,在进行上述的动作时,Q_RXcom对其各个栅极之间的节点进行供电。由此,能够对各栅极之间的节点提供稳定的电位,从而能够实现失真特性(HD、IMD)的提高。即,在不对各栅极之间的节点进行供电时,例如构成三栅极晶体管的三个单栅极晶体管内位于中央的晶体管的偏置点可能变得不稳定。假如该偏置点变得较浅(即图10中的-V_TX2c靠近Vth),则失真特性将恶化,通过对该栅极之间的节点进行供电可防止发生该情况。另外,与Q_RXcom相连接的C1a、C1b主要是高频信号耦合用,例如防止在PNant的电压随着所述发送高频信号向负方向或正方向产生偏移时,Q_RXcom从截止状态向导通状态移动。
此外,与Q_RXcom相连接的Rg1a、Rg1b、Rg1c以及与Q_RX2、Q_RX1相连接的Rg2、Rg3主要用于阻隔高频,因而具有较高的电阻值,例如防止来自PNant的发送高频信号泄漏至RXcomc、RX2c、RX1c。这里,如上所述,Rg1a、Rg1b、Rg1c被配置成从RXcomc朝向Q_RXcom两端的栅极的电阻值较高,而从RXcomc朝向Q_RXcom中央处的栅极的电阻值较低。这是由于经过本发明的发明者等的研究发现:假设在将各栅极电阻配置成该电阻值全部相同的情况下,在各栅极电阻处于截止状态下,并不提供相等电平的高频泄漏信号,而是提供呈现为变形U字形的驻波的高频泄漏信号。
即,可以看出具有如下趋势:施加给Q_RXcom的源漏极的两端部分的栅极电阻的电平的电压较高,而施加给其中间部分的栅极电阻的电平的电压则较低。各栅极电阻实际上具有一定程度的非线性特性,因此这种变形U字形的电压分布所带来的畸变电流将使得互调失真等特性(IMD)恶化。因此,如上所述,通过将与Q_RXcom的源栅极的两端部分相对应的栅极电阻增大,并将与中间部分相对应的栅极电阻减小,从而即使产生所述的呈变形U字形的电压分布,流过各栅极电阻的电流也几乎相一致,其结果是,能够提高互调失真(IMD)等特性。
另外。如图1所示,特别在具有多个接收端子(RX2、RX1)的情况下,设置汇集这些接收端子的公共晶体管(Q_RXcom)较为有利。将设有公共晶体管(Q_RXcom)的情况与未设有该公共晶体管的情况(即RX2用的晶体管及RX1用的晶体管分别直接与PNant相连接的情况)相比较,在设有公共晶体管的情况下除了电路面积有所减小以外,还能减小天线连接端子PNant的负载电容等。若PNant的负载电容等减小,则能提高失真特性,例如减少高频失真(HD)、或减少互调失真(IMD)。
此外,在设有公共晶体管(Q_RXcom)的情况下,也有利于其多栅极化。通过多栅极化,能够将经分压后的电压施加到等价地构成多栅极晶体管的各单栅极晶体管上,因此可力图提高截止时的失真特性(HD、IMD)。另外,在截止时,在Q_RXcom的源漏极之间,仅串联连接有与多栅极的栅极个数相应个数的截止电容,因此可力图提高截止时的隔离特性。此外,从减少导通时的***损失等的观点来看,这里由单栅极晶体管来构成各接收开关用的晶体管(Q_RX2、Q_RX1)。
此处,在使Q_RXcom多栅极化的情况下,作为其副作用,会使得导通时的***损失有所增大。为了减小***损失,需要在能一定程度地容许增大该栅源极之间的电容Cgs的范围内,确保Q_RXcom的栅极宽度足够大。因此,如图10所示,作为本发明的前提所研究的半导体集成电路装置中,将Q_RXcom的栅极宽度设定为比Q_RX2(或Q_RX1)的栅极宽度要大例如三倍左右。其中,由此可能使Q_RX2(或Q_RX1)起到主导作用,从而使得失真特性恶化。
《本实施方式的主要特征及效果》
本实施方式的半导体集成电路装置通过图1所述的这种方案来力图提高失真特性。其中,为了改善因上述Q_RX2(或Q_RX1)起主导作用而导致的失真特性恶化,需要进一步研究,该研究正是该半导体集成电路装置特别重要的特征。下面,对该特征进行详细说明。
图2是表示图1的半导体集成电路装置中,在截止状态下各晶体管的等效电路的一个示例的概要图。图3是表示在本发明的实施方式1的半导体集成电路装置中,图1及图2中的各个单栅极晶体管的源漏极之间的电流以及栅源极之间的电容的栅源极之间的电压依赖性的一个示例图。图3中与图10的情况相同,示出了具有大约-1V左右的阈值电压Vth的HEMT元件的源漏极之间的电流Ids的特性、以及截止时的栅源极之间的电容(截止电容)Cgs的特性。随着对图1所述的Q_TX2的栅极施加高电压(V_TX2c(例如3V左右)),截止状态下的晶体管几乎偏置到-V_TX2c。
图2中示出了图1中的接收开关用的公共晶体管Q_RXcom与接收开关用的晶体管Q_RX2、Q_RX1的等价电路。截止状态下的Q_RXcom由栅漏极之间的电容Cg1、栅源极之间的电容Cg2、源漏极之间的电阻Rd1表示。同样的,截止状态下的Q_RX2由栅漏极之间的电容Cg3、栅源极之间的电容Cg4、所述源漏极之间的电阻Rd2表示,而截止状态下的Q_RX1由栅漏极之间的电容Cg5、栅源极之间的电容Cg6、所述源漏极之间的电阻Rd3表示。
另外,Q_RXcom为三栅极晶体管,因此由三级结构的单栅极晶体管Qa、Qb、Qc表示。Qa由栅漏之间的电容Cg1a、栅源极之间的电容Cg2a、所述源漏极之间的电阻Rd1a表示。同样的,Qb由栅漏极之间的电容Cg1b、栅源极之间的电容Cg2b、所述源漏极之间的电阻Rd1b表示,而Qc由栅漏极之间的电容Cg1c、栅源极之间的电容Cg2c、所述源漏极之间的电阻Rd1c表示。此外,接收端子RX2、RX1经由例如未图示的并联开关用晶体管等来与接地电源电压GND进行交流性的连接。
在该结构例中,若经由图1的Q_TX2将最大电压Vin(例如在GSM方式下与35dBm的发送功率相对应的大电压)的发送高频信号发送至天线连接端子PNant,则如图1及图2所示,该Vin被施加到PNant与GND(与RX2、RX1相对应)之间。此时,各晶体管的源漏极之间的电阻具有较大的电阻值,因此具有该Vin的高频信号主要被施加到各晶体管的栅漏极之间的电容以及栅源极之间的电容(即、截止电容)上,并通过该截止电容来进行分压。此时,如图3所示,若对各栅源极之间的电容Cgs(各栅漏极之间的电容Cgd)施加相等的栅源极之间的电压Vgs(栅漏极之间的电压Vgd),则与图10的情况相比较,可力图提高失真特性(HD、IMD)。
因此,只要Q_RX2与Q_RX1的并联连接的电抗值与Qa~Qc各自的电抗值均相等即可。即,随着Cg3、Cg4的合成电容值与Cg5、Cg6的合成电容值的并联连接后所得的电容总和与Cg1c、Cg2c的合成电容值相等,另外,还与Cg1b、Cg2b的合成电容值相等,而且,与Cg1a、Cg2a的合成电容值相等即可。为了具体实现以上关系,只要使Q_RX2的栅极宽度(Wg_RX2)与Q_RX1的栅极宽度(Wg_RX1)与每个Q_RXcom的单栅极晶体管的栅极宽度(Wg_RXcom)的关系满足下式即可:Wg_RXcom=Wg_RX1+Wg_RX2。若使用这样的栅极宽度,则如图3所示,Q_RX2(Q_RX1)的栅源极之间的电压Vgs2与每个Q_RXcom的单栅极晶体管的栅源极之间的电压Vgs1的信号振幅在能采用的最小振幅的条件下均相等,从而能够最有效地提高失真特性(HD、IMD)。
《开关用晶体管的设备结构》
图4是表示图1的半导体集成电路装置中,各开关用晶体管的设备结构例的剖视图。图1所示的各开关用晶体管由例如图4所示的高电子移动度晶体管(HEMT)元件构成。图4所示的HEMT元件中,首先在半绝缘性基板SUB上形成外延层EP。半绝缘性基板SUB是由化合物半导体即砷化镓(GaAs)基板等构成的如下所示的基板。也就是说,若在禁带宽度较大的化合物半导体中添加某种杂质,则禁带的内部将形成较深的能级。并且,该较深能级的电子以及空穴被固定,导带的电子密度或价电子带的空穴密度变得非常小,接近于绝缘体。这样的基板叫做半绝缘性基板。在GaAs基板中,添加有Cr、In、氧等,或者通过导入过剩的砷来形成较深的能级,由此来形成半绝缘性基板。
形成在半绝缘性基板SUB上的外延层EP例如由GaAs层形成。该外延层EP上形成有缓冲层BF,在该缓冲层BF上形成有AlGaAs等的半导体层LY2。为了将元件分离,将该LY2加工成台面状,在该加工部分形成有PSG(Phosphorus Silicon Glass:磷硅玻璃)/SiO等的绝缘膜ISL。LY2上形成有多个栅极电极G1、G2。G1、G2例如由将Pt(铂金)作为最下层的金属层来形成,并使用从下层依次层叠Pt、Ti(钛)、Pt、Au(金)而构成的层叠膜。由此,LY2与G1、G2(最下层的Pt)形成肖特基结。另外,LY2上形成有n型GaAs等的两个半导体层LY3,来分隔并夹持这多个栅极电极G1、G2,该两个LY3上分别形成有欧姆电极OE1、OE2。该OE1、OE2构成为与LY3进行欧姆接触。
而且,LY2上、多个栅极电极G1、G2之间也形成有半导体层LY3。在该LY3上形成有n+型GaAs等的n+电极SH12。如图1所述,该SH12用于对栅极之间的节点进行供电。另外,在绝缘膜ISL上形成有电阻层(电阻)R。该电阻层R与图1所示的各源漏极之间的电阻(Rd1a等)、各栅极电阻(Rg1a等)相对应。此外,这里示出了在源漏极(OE1与OE2)之间包括2个栅极电极G1、G2的双栅极晶体管的结构例,而在三栅极晶体管中构成为G2与OE2之间还配置有n+电极与栅极电极,而在单栅极晶体管中构成为删除SH12与G2。
这样的HEMT元件利用了形成于GaAs层(EP)与AlGaAs层(LY2)的异质耦合界面上的方势阱,将形成于该方势阱上的二维电子气体用作为势垒。存在于异质耦合界面上的方势阱的宽度仅与电子波长有相同程度的宽度,由于电子几乎只能沿着界面作二维运动,因此具有能获得较大的电子移动度的特性。因此,由于二维电子气体的高移动度特性,使得高频特性以及高速特性较优,噪声非常少,因此在直接影响天线的收发信号的天线开关用设备中使用HEMT元件较为有利。
这里,上述各开关用晶体管的栅极宽度大致为图4中的栅极电极(G1或G2)的深度方向的长度。如上所述,接收开关用的公共晶体管Q_RXcom的栅极宽度优选为接收开关用的晶体管Q_RX1、Q_RX2的栅极宽度的总和(例如Q_RX1的2倍等),更严密地说,该栅极宽度在外观上的比率(例如2倍等)根据布局结构等具有规定的变动幅度。
例如,如专利文献1所示,在使用栅极朝图4的深度方向上蜿蜒并延伸的蜿蜒构造的布局的情况下,栅极在布局平面上沿某个方向延伸的部分与沿与该方向正交的方向延伸的部分给予整个晶体管的源漏极之间的电流的贡献率(即有效栅极宽度)有所不同。另外,因多栅极的栅极数量的不同,有效栅极宽度也有所不同。因此,外观上的栅极宽度(单纯地相当于该栅极的延伸方向的物理长度)的比率并非一定要设定为2倍等。其中,在加上这种变动要素以后的有效栅极宽度的比率被设定为2倍等。并且,该栅极宽度的设定值实际可以根据制造偏差等具有±20%左右的变动幅度。例如,在Q_RX1、Q_RX2的栅极宽度分别设为0.75mm的情况下,Q_RXcom的栅极宽度被设定为1.5mm,但根据制造偏差等可以具有±0.3mm左右的变动幅度。
《高频模块的结构》
图5是表示本发明的实施方式1的高频模块的整体结构的一个示例的框图。图5所示的高频模块RFMD例如被使用于作为无线通信***之一的移动电话机中,例如由安装有多个元器件的一块布线基板(陶瓷基板等)所构成。在该RFMD中搭载有:高频功率放大模块HPAMD、高频信号处理芯片RFIC、SAW(Surface Acoustic Wave:表面声波)滤波器SAW1、SAW2、W-CDMA用功率放大器电路PA_W1~PA_W3、以及双工器DPX1~DPX3等。
高频信号处理芯片RFIC例如由一块半导体芯片构成,包含低噪声放大器电路LNA1~LNA5等。HPAMD例如由一块布线基板(陶瓷基板等)构成,在该布线基板上安装有功率放大器电路HPA1、HPA2、低通滤波器LPF1、LPF2、控制芯片CTLIC、以及天线开关用设备ANTSW等。HPA1,HPA2例如由一块半导体芯片构成。例如在利用LDMOS(Laterally Diffused MOS:横向扩散MOS)等来实现HPA1,HPA2的情况下,HPA1、HPA2、CTLIC可以集成到一块半导体芯片内。LPF1、LPF2利用布线基板上的布线图案、各种SMD(Surface MountDevice:表面安装器件)元器件等来构成。
天线开关用设备ANTSW例如由一块化合物半导体芯片(GaAs芯片等)来实现,这里,还具备由天线连接端子PNant、发送端子TX1、TX2、接收端子RX1、RX2、以及收发端子TRX1~TRX3所构成的8个外部端子。该ANTSW有选择地对与天线ANT相连接的PNant连接7个信号端子(TX1,TX2、RX1,RX2、TRX1~TRX3)中的任一个,即采用所谓SP7T的结构。控制芯片CTLIC基于来自基带电路(未图示)的控制信号(B.B控制)来选择该PNant的连接目标。
HPA1放大GSM低频带用的发送信号GSM_LB_TX,并经由LPF1将其输出至发送端子TX1。GSM_LB_TX例如与具有824MHz~849MHz的发送频带的GSM850、或者具有880MHz~915MHz的发送频带的GSM900相对应。HPA2放大GSM高频带用的发送信号GSM_HB_TX,并经由LPF2将其输出至发送端子TX2。GSM_HB_TX例如与具有1710MHz~1780MHz的发送频带的DCS1800、或者具有1850MHz~1910MHz的发送频带的PCS1900相对应。此外,在HPA1、HPA2的前级,对发送基带信号进行上变频处理等,使其变为规定的发送频带。这样的处理例如由RFIC等利用混频器电路等来进行。另外,CTLIC根据来自基带电路的控制信号(B.B控制)、及来自设置在HPA1、HPA2的输出部上的未图示的功率检测电路(耦合器)的检测信号,来对HPA1、HPA2的放大率进行控制等。
伴随着控制芯片CTLIC的选择,从ANT输入至接收端子RX1的接收信号经由SAW1被特定的接收频带选择,并在被RFIC的LNA1放大之后,作为GSM低频带用的接收信号GSM_LB_RX被输出。GSM_LB_TX例如与具有869MHz~894MHz的接收频带的GSM850、或者具有925MHz~960MHz的接收频带的GSM900相对应。这种接收频带的选择通过SAW1来进行。伴随着控制芯片CTLIC的选择,从ANT输入至接收端子RX2的接收信号经由SAW2特定的接收频带被选择,并在被RFIC的LNA5放大之后,作为GSM高频带用的接收信号GSM_HB_RX被输出。GSM_HB_TX例如与具有1805MHz~1880MHz的接收频带的DCS1800、或者具有1930MHz~1990MHz的接收频带的PCS1900相对应。这种接收频带的选择通过SAW2来进行。此外,在LNA1、LNA5的后级,对接收高频信号进行下变频处理等,使其变为接收基带信号。这样的处理例如由RFIC等利用混频器电路等来进行。
PA_W1对W-CDMA的1.9GHz频带(与W-CDMA标准下的例如频带2相对应)的发送信号W-CDMA_TX(1900)进行放大,该放大信号经利用DPX1进行的发送/接收频带的区分,被输出至收发端子TRX1。另一方面,从ANT输入至TRX1的接收信号在经利用DPX1进行的发送/接收频带的区分后,由LNA2放大,并作为接收信号W-CDMA_RX(1900)被输出。PA_W2对W-CDMA的2.1GHz频带(与W-CDMA标准下的例如频带1相对应)的发送信号W-CDMA_TX(2100)进行放大,该放大信号经利用DPX1进行的发送/接收频带的区分,被输出至收发端子TRX2。另一方面,从ANT输入至TRX2的接收信号经利用DPX2进行的发送/接收频带的区分后,由LNA3放大,并作为接收信号W-CDMA_RX(2100)被输出。
PA_W3对W-CDMA的900MHz频带(与W-CDMA标准下的例如频带8相对应)的发送信号W-CDMA_TX(900)进行放大,该放大信号经利用DPX3进行的发送/接收频带的区分,被输出至接收端子TRX3。另一方面,从ANT输入至TRX3的接收信号经利用DPX3进行的发送/接收频带的区分后,由LNA4放大,并作为接收信号W-CDMA_RX(900)被输出。PA_W1~PA_W3例如由异质结双极晶体管(HBT)等构成。DPX1~DPX3例如由SMD元器件等构成。此外,与所述的GSM的情况相同,在PA_W1~PA_W3的前级进行上变频,而在LNA2~LNA4的后级进行下变频。这样的处理例如由RFIC等利用混频器电路等来进行。
由此,特别是在与多个通信方式(多模式)以及多个频带(多频带)相对应的高频模块RFMD中,天线ANT与多个开关用晶体管相连接,因此可能相对应地增大所述截止电容的影响,并使得失真特性的恶化程度加大。因此,利用图1中所述的半导体集成电路装置(天线开关用设备)可更为有利地来实现失真特性的提高。
《天线开关用设备的细节》
图6是表示图5的高频模块中,天线开关用设备的详细结构例的电路图。图6所示的天线开关用设备ANTSW除了在图5中所述的8个信号端子(PNant,TX1,TX2,RX1,RX2,TRX1~TRX3)以外,还包括:对各开关用晶体管的导通/截止的状态进行控制的导通/截止控制端子TX1c、TX2c、RX1c、RX2c、TRX1c~TRX3c、RXcomc以及多个接地电源电压端子(接地电源电压)GND。图5中该导通/截止控制端子被省略,但实际包括在图5的ANTSW中。
由两级连接的双栅极晶体管Q_TX11、Q_TX12构成的发送开关用晶体管Q_TX1的源漏极路径连接于GSM低频带用的发送端子TX1与天线连接端子PNant之间。另外,由两级连接的三栅极晶体管Q_TX1s1、Q_TX1s2构成的并联开关用晶体管Q_TX1s的源漏极路径连接于TX1与GND之间。同样的,由两级连接的双栅极晶体管Q_TX21,Q_TX22构成的发送开关用晶体管Q_TX2的源漏极路径连接于GSM高频带用的发送端子TX2与天线连接端子PNant之间。另外,由两级连接的三栅极晶体管Q_TX2s1,Q_TX2s2构成的并联开关用晶体管Q_TX2s的源漏极路径连接于TX2与GND之间。
由两级连接的双栅极晶体管Q_TRX11,Q_TRX12构成的收发开关用晶体管Q_TRX1的源漏极路径连接于W-CDMA的1.9GHz频带用的收发端子TRX1与PNant之间。另外,由一级连接的三栅极晶体管构成的并联开关用晶体管Q_TRX1s的源漏极路径连接于TRX1与GND之间。同样的,由两级连接的双栅极晶体管Q_TRX21,Q_TRX22构成的收发开关用晶体管Q_TRX2的源漏极路径连接于W-CDMA的2.1GHz频带用的收发端子TRX2与PNant之间。另外,由一级连接的三栅极晶体管构成的并联开关用晶体管Q_TRX2s的源漏极路径连接于TRX2与GND之间。并且,由两级连接的双栅极晶体管Q_TRX31,Q_TRX32构成的收发开关用晶体管Q_TRX3的源漏极路径连接于W-CDMA的900MHz频带用的收发端子TRX3与PNant之间。另外,由一级连接的三栅极晶体管构成的并联开关用晶体管Q_TRX3s的源漏极路径连接于TRX3与GND之间。
由一级连接的三栅极晶体管构成的接收开关用公共晶体管Q_RXcom的源漏极路径连接于PNant与接收公共节点Ncom之间。由单栅极晶体管构成的接收开关用晶体管Q_RX2的源漏极路径连接于GSM高频带用的接收端子RX2与Ncom之间,并且由单栅极晶体管构成的并联开关用晶体管Q_RX2s的源漏极路径连接于RX2与GND之间。同样的,由单栅极晶体管构成的接收开关用晶体管Q_RX1的源漏极路径连接于GSM低频带用的接收端子RX1与Ncom之间,并且由单栅极晶体管构成的并联开关用晶体管Q_RX1s的源漏极路径连接于RX1与GND之间。
开关用晶体管(通过开关用晶体管)Q_TX1的栅极、及与之相对应的并联开关用晶体管Q_TX1s的源极(TX1一侧)施加有来自TX1c的偏置电压。同样,通过开关用晶体管Q_TX2的栅极、及与之相对应的并联开关用晶体管Q_TX2s的源极(TX2一侧)施加有来自TX2c的偏置电压。其它通过开关用晶体管Q_TRX1~Q_TRX3、Q_RX1、Q_RX2的栅极以及并联开关用晶体管Q_TRX1s~Q_TRX3s、Q_RX1s、Q_RX2s的源极(信号端子一侧)也同样地分别施加有来自TRX1c~TRX3c、RX1c、RX2c的偏置电压。另外,各并联开关用晶体管的栅极经由规定的栅极电阻与GND相连接,各并联开关用晶体管的漏极经由电容与GND进行交流性的连接。
因此,通过开关用晶体管及与之相对应的并联开关用晶体管互补性地控制彼此的导通/接通的状态。例如,若为了将通过开关用晶体管Q_TX1控制成导通状态而对TX1c施加高电压(V_TX1c),则并联开关用晶体管Q_TX1s的栅源极之间的电压被偏置成-V_TX1c,因此将并联开关用晶体管Q_TX1s控制成截止状态。相反的,若为了将通过开关用晶体管Q_TX1控制成截止状态而对TX1c施加低电压(例如0V(GND电平)),则并联开关用晶体管Q_TX1s的栅源极之间的电压被偏置成0V,由于各并联开关用晶体管具有如图3等所示的耗尽型的特性,因此将并联开关用晶体管Q_TX1s控制成导通状态。若设置这种并联开关用晶体管(例如Q_TX1s),则在通过开关用晶体管(Q_TX1)被控制成截止时,所对应的信号端子(TX1)能以低阻抗与GND进行交流性的连接。由此,能通过信号端子(TX1)来避免前级的阻抗(例如LPF1等)的影响,并能够减少伴随着阻抗变动而产生的失真等。
另外,主要考虑到通过功率、导通时的***损失、截止时的隔离特性及失真特性等的相对的平衡,来对各开关用晶体管的多栅极的栅极数量、晶体管级数进行适当调整。例如,GSM的发送功率(例如为35dBm)比W-CDMA的发送功率(例如为24dBm)要大,因此TX1的并联开关用晶体管Q_TX1s为三栅极晶体管进行两级连接,而TRX1的并联开关用晶体管Q_TRX1s为三栅极晶体管为一级连接。
并且,关于各开关用晶体管的栅极宽度,也主要考虑到导通时的***损失与截止时的隔离特性等的平衡,来将其设定成最佳值。图7是表示图6中的各开关用晶体管的***损失与隔离特性对栅极宽度的依赖性的一个示例的说明图。如图7所示,若栅极宽度变大,则***损失得以减小,相反,由于截止电容的增大(截止时的阻抗变小),使得隔离特性恶化。因此,各开关用晶体管的栅极宽度被设定为将这种权衡关系考虑在内的最佳值。
由此,各开关用晶体管可以根据所对应的信号端子使得多栅极的栅极数量、晶体管级数、以及栅极宽度各不相同,但由于其基本结构大致相同,因此以Q_TX1为代表例对其详细结构进行说明。首先,作为Q_TX1的一部分且配置在PNant一侧的Q_TX11中源漏极之间经由电阻Rd1、Rd2相连接,而作为Q_TX1的另一部分且配置在TX1一侧的Q_TX12中源漏极之间经由电阻Rd3、Rd4相连接。Rd1~Rd4各自的电阻值例如为15kΩ等。Rd1与Rd2的连接节点与Q_TX11的双栅极的栅极之间的节点相连接,Rd3与Rd4的连接节点与Q_TX12的双栅极的栅极之间的节点相连接。如图1所述,通过对该栅极之间节点的供电,可力图失真特性(HD、IMD)的提高。
另外,在Q_TX11的漏极(与PNant的连接节点)与靠近Q_TX11的漏极一侧的栅极之间连接有电容C11,在Q_TX12的源极(与TX1的连接节点)与靠近Q_TX12的源极一侧的栅极之间连接有电容C12。C11、C12各自的电容值例如为0.8pF等。如图1所述,通过设置该电容,能够防止在截止状态下,发生该晶体管意外地转移至导通状态的情况。
并且,Q_TX11中,漏极一侧(PNant一侧)的栅极经由电阻Rg12、Rg11、Rg15与TX1c相连接,源极一侧(Q_TX12一侧)的栅极经由Rg11、Rg15与TX1c相连接。另一方面,Q_TX12中,源极一侧(TX1一侧)的栅极经由电阻Rg14、Rg13、Rg15与TX1c相连接,漏极一侧(Q_TX11一侧)的栅极经由Rg13、Rg15与TX1c相连接。Rg11~Rg14各自的电阻值例如为10kΩ等,而Rg15的电阻值例如为20kΩ等。由此,通过增大位于Q_TX1的两端部分的栅极电阻的电阻值,并减小位于其中间部分的栅极电阻的电阻值,从而如图1所述那样,可以改善伴随着变形U字形的电压分布而导致的失真特性(HD、IMD)的恶化。
在该结构中,接收开关用公共晶体管Q_RXcom以及接收开关用晶体管Q_RX1、Q_RX2的部分使用所述的本实施方式中的栅极宽度的关系。由于该部分的详细电路结构与图1相同,因此省略详细说明。由此,例如在来自TX2等GSM***的发送动作时,可以减少对发送信号的高次高频失真(2HD、3HD等)。另外,例如在来自TRX1等W-CDMA***的发送动作时,可以减少对发送信号的互调失真(IMD)。
此外,这里,对GSM接收***使用本实施方式,但原理上并不局限于接收***,也可同样使用于发送***。其中,对于发送***,特别是在导通时的***损失的特性等较为重要,因此设置公共晶体管未必像接收***一样有利。因此,对此并不做限定,但特别是在像GSM***等那样,分别单独具备多个发送端子以及多个接收端子的情况下(即、具备TDD(Time DivisionDuplex:时分双工)方式的情况下),在该接收***中使用本实施方式较为有利。
《天线开关用设备的验证结果》
图8是表示图6的天线开关用设备中,验证其各种效果的结果的一个示例的说明图。如图8所示,在作为本发明的前提所研究的天线开关用设备(比较例)中,Q_RXcom的栅极宽度(Wg_RXcom)被设定为Q_RX1的栅极宽度(Wg_RX1)(这里、将Q_RX2的栅极宽度(Wg_RX2)也设为相同值)的三倍(Wg_RXcom/Wg_RX1=1.8mm/0.6mm)。在该情况下,在进行来自TX2的发送动作时,2HD/3HD=-77.1dBc/-71.6dBc。另一方面,在使用本实施方式的情况下,设定成Wg_RXcom=Wg_RX1+Wg_RX2,这里由于Wg_RX1=Wg_RX2,因此Wg_RXcom被设定成Wg_RX1的2倍(Wg_RXcom/Wg_RX1=1.5mm/0.75mm)。在该情况下,在进行来自TX2的发送动作时,2HD/3HD=-80.9dBc/-81.6dBc,从而例如在3HD处得到大约10dB的改善效果。此外,对于评价条件,发送功率(Pin)=35dBm、发送频率=1880MHz、栅极偏置电压V_TX2c=4.6V。
以上,通过使用本实施方式1的半导体集成电路装置以及高频模块,能够具有代表性地实现高频信号的失真特性的提高。
实施方式2
在本实施方式2中,对图6所示的天线开关用设备的变形例进行说明。图9是表示本发明的实施方式2的高频模块所包含的天线开关用设备的结构例的电路图。图9所示的天线开关用设备ANTSW2与图6的ANTSW相比较,W-CDMA用的收发端子TRX3的几处(TRX3c、Q_TRX3、Q_TRX3s)被删除,取而代之、添加了两个接收端子RX3、RX4以及导通/截止控制端子RX3c、RX4c及与其相对应的各开关用晶体管。除此以外的结构与图6相同,因此省略详细说明。图9的ANTSW2采用SP8T型的结构。
由单栅极晶体管构成的接收开关用晶体管Q_RX3的源漏极路径连接于接收端子RX3与所述接收公共节点Ncom之间,由单栅极晶体管构成的并联开关用晶体管Q_RX3s的源漏极路径连接于RX3与GND之间。同样的,由单栅极晶体管构成的接收开关用晶体管Q_RX4的源漏极路径连接于接收端子RX4与Ncom之间,由单栅极晶体管构成的并联开关用晶体管Q_RX4s的源漏极路径连接于RX4与GND之间。即,与图6的情况不同,Ncom上连接有4个接收开关用晶体管Q_RX1~Q_RX4。
此处,如上所述,在将发送端子TX1作为GSM低频带用的情况下,接收端子RX1被作为GSM低频带中的例如GSM850用,而新添加的RX3被作为GSM低频带中的例如GSM900用。另外,如上所述,在将发送端子TX2作为GSM高频带用的情况下,接收端子RX2被作为GSM高频带中的例如DCS1800用,而新添加的RX4被作为GSM高频带中的例如PCS1900用。发送***较容易因前级的功率放大器电路的特性等而实现宽频带化,但接收***因后级的SAW滤波器的特性等而不易实现发送***那样的宽频带化。因此,由此对1个发送端子分配2个接收端子较为有利。
在对这种电路结构例使用本实施方式的情况下,接收开关用公共晶体管Q_RXcom的栅极宽度(Wg_RXcom)被设定为Q_RX1的栅极宽度(Wg_RX1)与Q_RX2的栅极宽度(Wg_RX2)与Q_RX3的栅极宽度(Wg_RX3)与Q_RX4的栅极宽度(Wg_RX4)的总和。即,设定成Wg_RXcom=Wg_RX1+Wg_RX2+Wg_RX3+Wg_RX4。由此,与实施方式1的情况相同,施加到各截止电容上的电压相同,从而力图失真特性(HD、IMD)的提高。此外,如上所述,Wg_RXcom的值实际上可以根据制造偏差等具有±20%左右的变动幅度。
以上,通过使用本实施方式2的半导体集成电路装置以及高频模块,能够具有代表性地实现高频信号的失真特性的提高。
以上,基于实施方式对本发明的发明者所完成的发明进行了具体说明,但本发明并不局限于上述实施方式,可以在不脱离发明思想的范围内进行各种改变。
例如,这里将HEMT元件用作为开关用晶体管,但并不局限于此,例如在使用SOI(Silicon On Insulator:绝缘体上硅薄膜)基板、SOS(SiliconOn Sapphire:蓝宝石上硅薄膜)基板上的MOSFET(Metal OxideSemiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)等的情况下,也可以使用同样的原理。另外,这里示出了与GSM及W-CDMA相对应的可应对多模式/多频带的高频模块,但当然也可以使用于与GSM单体相对应的可应对多频带的高频模块等中。此外,通信方式也并不局限于GSM、W-CDMA,也可以使用于例如与LTE(Long Term Evolution:长期演进)等相对应的高频模块中。另外,并非局限于移动电话机,例如也可以同样使用于包含与多频带(例如2.4GHz频带、5GHz频带)相对应的无线LAN用天线开关等在内的各种无线通信***中。
工业上的实用性
本实施方式的半导体集成电路装置以及高频模块使用于包含可应对多频带的天线开关在内的移动电话机中特别有利,但也并不局限于此,也可以广泛使用于各种无线通信设备。
标号说明
ANTSW 天线开关用设备
BF 缓冲层
C 电容
CTLIC 控制芯片
DPX 双工器
EP 外延层
G 栅极电极
GND 接地电源电压
HPAMD 高频功率放大模块
ISL 绝缘膜
LNA 低噪声放大器电路
LPF 低通滤波器
LY 半导体层
OE 欧姆电极
PA、HPA 功率放大器电路
PNant 天线连接端子
Q 晶体管
R 电阻
RFIC 高频信号处理芯片
RFMD 高频模块
RX1~RX4 接收端子
RXcomc、RX1c~RX4c、TX1c,TX2c 导通/截止控制端子
Claims (17)
1.一种半导体集成电路装置,其特征在于,包括:
天线端子,该天线端子为天线连接用,并向天线传输第1发送信号;
第1至第N(N为2以上的整数)端子;
公共晶体管,该公共晶体管的源漏极路径连接于所述天线端子与公共节点之间,并在向所述天线端子传输所述第1发送信号时,将该公共晶体管控制成截止状态;以及
第1至第N晶体管,该第1至第N晶体管各自的源漏极路径连接于所述公共节点与所述第1至第N端子之间,并在将所述公共晶体管控制成截止状态时,也将该第1至第N晶体管控制成截止状态,
所述公共晶体管的栅极宽度在所述第1至第N晶体管的各栅极宽度的总和的±20%的范围内。
2.如权利要求1所述的半导体集成电路装置,其特征在于,
所述第1至第N端子是接收端子。
3.如权利要求2所述的半导体集成电路装置,其特征在于,
所述公共晶体管是多栅极晶体管,
所述第1至第N晶体管均是单栅极晶体管,
等价地构成作为所述公共晶体管的所述多栅极晶体管的各单栅极晶体管的栅极宽度在所述第1至第N晶体管的各栅极宽度总和的±20%的范围内。
4.如权利要求2所述的半导体集成电路装置,其特征在于,
还包括对所述公共晶体管的栅极电压进行控制的公共控制端子,
所述公共晶体管是由HEMT元件构成的三栅极晶体管,
作为所述公共晶体管的所述三栅极晶体管中所包含的两端的栅极经由第1电阻值与所述公共控制端子相连接,
作为所述公共晶体管的所述三栅极晶体管中所包含的中央的栅极经由比所述第1电阻值要小的第2电阻值、与所述公共控制端子相连接。
5.如权利要求2所述的半导体集成电路装置,其特征在于,
还包括:
第1发送端子;以及
第1发送用晶体管,该第1发送用晶体管的源漏极路径连接于所述第1发送端子与所述天线端子之间,
所述第1发送信号经由被控制成导通状态的所述第1发送用晶体管,从所述第1发送端子被传输至所述天线端子。
6.如权利要求5所述的半导体集成电路装置,其特征在于,
所述公共晶体管、所述第1至第N晶体管、以及所述第1发送用晶体管均是HEMT元件。
7.如权利要求5所述的半导体集成电路装置,其特征在于,
还具有第1至第N并联用晶体管,该第1至第N并联用晶体管各自的源漏极路径连接于所述第1至第N端子与接地电源电压之间,并与所述第1至第N晶体管以互补的关系来控制彼此导通/截止的状态。
8.如权利要求5所述的半导体集成电路装置,其特征在于,
所述第1发送信号具有GSM方式的频带。
9.如权利要求5所述的半导体集成电路装置,其特征在于,
所述第1发送信号具有W-CDMA方式的频带。
10.一种高频模块,其特征在于,
通过一块布线基板得以实现,
包括安装在所述布线基板上的第1半导体芯片,
所述第1半导体芯片包括:
天线连接用的天线端子;
输入第1发送信号的第1发送端子;
第1至第N(N为2以上的整数)接收端子;
第1发送用晶体管,该第1发送用晶体管的源漏极路径连接于所述第1发送端子与所述天线端子之间,并在向所述天线端子传输所述第1发送信号时,将该第1发送用晶体管控制成导通状态;
接收用公共晶体管,该接收用公共晶体管的源漏极路径连接于所述天线端子与公共节点之间,并在将所述第1发送用晶体管控制成导通状态时,将该接收用公共晶体管控制成截止状态,而在向所述第1至第N接收端子中的任一个传输来自所述天线的接收信号时,将该接收用公共晶体管控制成导通状态;以及
第1至第N接收用晶体管,该第1至第N接收用晶体管各自的源漏极路径连接于所述公共节点与所述第1至第N接收端子之间,并在将所述接收用公共晶体管控制成截止状态时,也将该第1至第N接收用晶体管控制成截止状态,而在将所述接收用公共晶体管控制成导通状态时,也将其中的任一个接收用晶体管控制成导通状态,
所述接收用公共晶体管的栅极宽度在所述第1至第N接收用晶体管的各栅极宽度总和的±20%的范围内。
11.如权利要求10所述的高频模块,其特征在于,
所述接收用公共晶体管是多栅极晶体管,
所述第1至第N接收用晶体管均是单栅极晶体管,
等价地构成作为所述接收用公共晶体管的所述多栅极晶体管的各单栅极晶体管的栅极宽度在所述第1至第N接收用晶体管的各栅极宽度总和的±20%的范围内。
12.如权利要求11所述的高频模块,其特征在于,
还包括对所述接收用公共晶体管的栅极电压进行控制的公共控制端子,
所述接收用公共晶体管是由HEMT元件构成的三栅极晶体管,
作为所述接收用公共晶体管的所述三栅极晶体管中所包含的两端的栅极经由第1电阻值与所述公共控制端子相连接,
作为所述接收用公共晶体管的所述三栅极晶体管中所包含的中央的栅极经由比所述第1电阻值要小的第2电阻值,与所述公共控制端子相连接。
13.如权利要求11所述的高频模块,其特征在于,
所述接收用公共晶体管、所述第1至第N接收用晶体管、以及所述第1发送用晶体管均是HEMT元件。
14.如权利要求10所述的高频模块,其特征在于,还具有:
第1至第N接收并联用晶体管,该第1至第N接收并联用晶体管各自的源漏极路径分别连接于所述第1至第N接收端子与接地电源电压之间,并与所述第1至第N接收用晶体管以互补的关系来控制彼此导通/截止的状态;以及
第1发送并联用晶体管,该第1发送并联用晶体管的源漏极路径连接于所述第1发送端子与所述接地电源电压之间,并与所述第1发送用晶体管以互补的关系来控制彼此导通/截止的状态。
15.如权利要求10所述的高频模块,其特征在于,
所述第1发送信号具有GSM方式的频带。
16.如权利要求15所述的高频模块,其特征在于,还包括:
传输第2发送信号及第1接收信号的第1收发端子;以及
第1收发用晶体管,该第1收发用晶体管的源漏极路径连接于所述第1收发端子与所述天线端子之间,并在向所述天线端子传输所述第2发送信号时,以及将来自所述天线端子的接收信号作为所述第1接收信号向所述第1收发端子进行传输时,将该第1收发用晶体管控制成导通状态,
在将所述第1收发用晶体管控制成导通状态时,将所述接收用公共晶体管控制成截止状态,
所述第2发送信号及所述第1接收信号具有W-CDMA方式的频带。
17.如权利要求15所述的高频模块,其特征在于,
所述布线基板上还安装有向所述第1发送端子输出所述第1发送信号的功率放大器电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011113428 | 2011-05-20 | ||
JP2011-113428 | 2011-05-20 | ||
PCT/JP2012/062420 WO2012161032A1 (ja) | 2011-05-20 | 2012-05-15 | 半導体集積回路装置および高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103339858A true CN103339858A (zh) | 2013-10-02 |
CN103339858B CN103339858B (zh) | 2016-04-06 |
Family
ID=47217112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280006482.0A Active CN103339858B (zh) | 2011-05-20 | 2012-05-15 | 半导体集成电路装置以及高频模块 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5494890B2 (zh) |
CN (1) | CN103339858B (zh) |
WO (1) | WO2012161032A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107623494A (zh) * | 2017-10-19 | 2018-01-23 | 中国电子科技集团公司第三十八研究所 | 一种应用于tr组件的cmos三端口放大器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1767406A (zh) * | 2004-10-28 | 2006-05-03 | Tdk株式会社 | 高频模块 |
JP2007005970A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体回路装置および高周波電力増幅モジュール |
JP2007129571A (ja) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及び半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8200167B2 (en) * | 2006-11-09 | 2012-06-12 | Renesas Electronics Corporation | Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same |
JP2008205794A (ja) * | 2007-02-20 | 2008-09-04 | Renesas Technology Corp | 半導体集積回路装置および高周波電力増幅モジュール |
-
2012
- 2012-05-15 CN CN201280006482.0A patent/CN103339858B/zh active Active
- 2012-05-15 WO PCT/JP2012/062420 patent/WO2012161032A1/ja active Application Filing
- 2012-05-15 JP JP2013516306A patent/JP5494890B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1767406A (zh) * | 2004-10-28 | 2006-05-03 | Tdk株式会社 | 高频模块 |
JP2007005970A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体回路装置および高周波電力増幅モジュール |
JP2007129571A (ja) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107623494A (zh) * | 2017-10-19 | 2018-01-23 | 中国电子科技集团公司第三十八研究所 | 一种应用于tr组件的cmos三端口放大器 |
Also Published As
Publication number | Publication date |
---|---|
JP5494890B2 (ja) | 2014-05-21 |
JPWO2012161032A1 (ja) | 2014-07-31 |
CN103339858B (zh) | 2016-04-06 |
WO2012161032A1 (ja) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9866178B2 (en) | Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages | |
US10903806B2 (en) | Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages | |
CN101794793B (zh) | 半导体器件 | |
JP5706103B2 (ja) | 半導体装置 | |
US7843280B2 (en) | Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure | |
CN101252352B (zh) | 半导体集成电路器件及高频功率放大器模块 | |
CN101536327B (zh) | 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置 | |
US7738841B2 (en) | Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure | |
CN101588159B (zh) | 射频(rf)功率放大器和rf功率放大器装置 | |
US8546980B2 (en) | Radio-frequency module and radio communication system | |
US9667206B2 (en) | Linear row array integrated power combiner for RF power amplifiers | |
CN105915256B (zh) | 用于wlan应用的前端集成电路 | |
US7197284B2 (en) | Antenna switches including field effect transistors | |
KR101394699B1 (ko) | 반도체 집적 회로 장치 및 고주파 모듈 | |
US10778211B2 (en) | Switching circuit and semiconductor module | |
CN1925326B (zh) | 半导体集成电路器件和高频功率放大器模块 | |
CN1592088A (zh) | 用于通信器件的电子元件以及用于转换发射和接收的半导体器件 | |
US10756727B2 (en) | Switching circuit and high-frequency module | |
CN103339858B (zh) | 半导体集成电路装置以及高频模块 | |
CN105680801B (zh) | 一种平衡散热的多模功率放大器及其移动终端 | |
CN103166579A (zh) | 放大装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |