JP5494890B2 - 半導体集積回路装置および高周波モジュール - Google Patents
半導体集積回路装置および高周波モジュール Download PDFInfo
- Publication number
- JP5494890B2 JP5494890B2 JP2013516306A JP2013516306A JP5494890B2 JP 5494890 B2 JP5494890 B2 JP 5494890B2 JP 2013516306 A JP2013516306 A JP 2013516306A JP 2013516306 A JP2013516306 A JP 2013516306A JP 5494890 B2 JP5494890 B2 JP 5494890B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- transmission
- reception
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
- Transceivers (AREA)
Description
本発明は半導体集積回路装置および高周波モジュールに関し、特に、移動体通信機器などに搭載されるアンテナスイッチを含んだ半導体集積回路装置および高周波モジュールに適用して有効な技術に関するものである。
例えば、特許文献1には、メアンダ構造のレイアウトに伴い等価的に複数の部分トランジスタの並列接続で表されるトランジスタにおいて、ゲート入力端子に最も近い箇所に位置する部分トランジスタのゲート幅をその他の部分トランジスタのゲート幅よりも大きくした構成が示されている。
例えば、携帯電話機等では、第2世代携帯電話での音声通信、無線インターネットに加え、第3世代携帯電話の登場により、TV電話、無線インターネットによる音声(音楽)・ビデオ配信が可能となるなど、より高い機能の実現に向け発展を続けている。その多様なサービス実現のため、通信方式も多様化しており、第2世代のGSM(登録商標)(Global System for Mobile Communications)方式等に加えて、第3世代のW−CDMA(Wideband Code Division Multiple Access)方式等が急速に普及している。GSM方式に関し、例えば欧州では900MHz帯のEGSM(Extended GSM)と1.8GHz帯のDCS(Digital Cellular System)が存在し、米国では1.9GHz帯のPCS(Personal Communication Service)と850MHz帯のGSMが存在する。また、W−CDMA方式に関しても、2GHz近辺の周波数帯を代表として複数の周波数帯が規定されている。携帯電話機では、1台でこのような複数の通信方式ならびに複数の周波数帯に対応するための所謂マルチバンド・マルチモード化が必須の技術となっている。
マルチバンド・マルチモード化が進むと、各コンポーネントの小型化に加え、フロントエンド部、とりわけアンテナの接続部分に配置される高周波電力増幅器(HPA)モジュールなどの高周波モジュールにおいて、そこに搭載されるアンテナスイッチ用デバイスの更なる高性能化が求められる。アンテナスイッチ用デバイスは、複数のスイッチの切り替えによって、内部からの複数の周波数帯の送信信号をアンテナに向けて選択的に伝送し、また、アンテナが受信した複数の周波数帯の受信信号を内部に向けて選択的に伝送するデバイスである。アンテナスイッチ用デバイスの性能を決める重要な特性として、高次高調波歪み(HD:Harmonic Distortion)や相互変調歪み(IMD:Inter Modulation Distortion)が挙げられる。特に、GSM方式では2次高調波歪み(2HD)や3次高調波歪み(3HD)の低減が重要とされ、W−CDMA方式ではIMDの低減が重要とされる。
このような歪み特性(HD,IMD)を劣化させる要因として、オフ状態のスイッチが持つ寄生容量等が挙げられる。図1を用いて簡単に説明すると、まず、送信端子TX2から入力された送信高周波信号をアンテナ接続端子PNantに伝送する際、送信スイッチ用のトランジスタ(Q_TX2)がオンに制御され、その他のスイッチ用のトランジスタ(Q_TX1,Q_TRX1〜Q_TRX3,Q_RXcom,Q_RX1,Q_RX2)はオフに制御される。この際に、送信高周波信号の最大電圧値をVinとすると、例えばPNantに接続されると共にオフ状態となっている受信スイッチ用の直列接続回路(Q_RXcomおよびQ_RX2(Q_RX1))の両端にはこのVinが印加される。
Q_RXcomは、受信スイッチ用の共通トランジスタであり、一端がPNantに接続され、ここではトリプルゲートトランジスタの1段構成となっている。Q_RX2,Q_RX1は、受信スイッチ用のトランジスタであり、Q_RXcomの他端から並列に分岐して設けられ、ここではシングルゲートトランジスタの1段構成となっている。トリプルゲートトランジスタの1段構成は、等価的にシングルゲートトランジスタの3段構成と考えられる。したがって、Vinは、Q_RXcomによる3段のシングルゲートトランジスタとQ_RX2(Q_RX1)による1段のシングルゲートトランジスタで分圧されることになる。
図10は、本発明の前提として検討した半導体集積回路装置(アンテナスイッチ用デバイス)において、そのシングルゲートトランジスタのソース・ドレイン間電流およびゲート・ソース間容量のゲート・ソース間電圧依存性の一例を示す図である。前述した各トランジスタは、高性能化のため例えばガリウムヒ素(GaAs)等を用いたHEMT(High Electron Mobility Transistor)素子等で構成される。GaAsトランジスタの閾値電圧Vthは、一般的に−1V程度となり、ゲート・ソース間電圧VgsがVth以下になることでトランジスタはオフ状態となる。そのときのゲート・ソース間容量(オフ容量)Cgsは、ゲートにおけるヘテロ接合(ショットキー接合)の空乏層の広がり等に伴いVth近傍より急激に減少する非線形特性を持っている。この非線形性が高次高調波歪み(HD)や相互変調歪み(IMD)の発生原因になる。
ここで、図1において、送信スイッチ用のトランジスタ(Q_TX2)をオンに制御するため当該ゲートにハイ電圧(V_TX2c)を印加し、前述した各トランジスタ(Q_RXcom,Q_RX2,Q_RX1)をオフに制御するため当該ゲート(RXcomc,RX2c,RX1c)にロウ電圧(例えば0V等)を印加した場合を想定する。この場合、Q_TX2のハイ電圧が当該ゲートのショットキー接合(等価的には順方向ダイオード)を介してPNantに印加されるため、オフ状態の各トランジスタ(Q_RXcom,Q_RX2,Q_RX1)のバイアス電圧は、図10に示すように、ほぼ−V_TX2cとなる。
また、Q_RXcomにおけるシングルゲートトランジスタの1段あたりのゲート幅は、受信時にQ_RXcomをオンする際の挿入損失を低減するためなどから、Q_RX2(およびQ_RX1)のゲート幅に比べて例えば3倍程度の大きさに設定される。この場合、Q_RXcomにおけるシングルゲートトランジスタの1段あたりのゲート・ソース間電圧Vgs1とQ_RX2(およびこれと並列接続されるQ_RX1)のゲート・ソース間電圧Vgs2の波形は、図10のような関係になる。すなわち、ゲート幅が大きくなるほどオフ容量が増大するため、Q_RXcom側に比べてQ_RX2,Q_RX1側の方が相対的にオフ容量が小さくなり(インピーダンスが大きくなり)、その分だけVgs1よりもVgs2の方が大きくなる。なお、Q_RXcomのマルチゲート数が変わっても、Vgs1,Vgs2の大小関係は変わらずに、双方の振幅が同様に変動するだけである。高次高調波歪み(HD)や相互変調歪み(IMD)は、図10から判るように、オフ容量(Cgs)に加わるゲート・ソース間電圧Vgsの振幅値に比例して大きくなる。したがって、Vgsの大きいQ_RX2(Q_RX1)から生じる歪みが支配的となって、アンテナスイッチ用デバイスのHD特性やIMD特性の向上が図れない恐れがある。
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、高周波信号における歪み特性の向上を実現可能な半導体集積回路装置およびそれを備えた高周波モジュールを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
本実施の形態による半導体集積回路装置は、アンテナ端子と、第1〜第N(Nは2以上の整数)端子と、共通トランジスタと、第1〜第Nトランジスタとを備える。アンテナ端子は、アンテナ接続用であり、アンテナに向けた第1送信信号が伝送される。共通トランジスタは、アンテナ端子と共通ノードの間にソース・ドレイン経路が結合され、アンテナ端子に第1送信信号が伝送される際にオフに制御される。第1〜第Nトランジスタは、共通ノードと第1〜第N端子の間にそれぞれソース・ドレイン経路が結合され、共通トランジスタがオフに制御される際に共にオフに制御される。ここで、共通トランジスタのゲート幅は、第1〜第Nトランジスタにおける各ゲート幅の合計値の±20%の範囲となっている。このような構成例を用いると、アンテナ端子に第1送信信号が伝送される際に、第1送信信号の電圧レベルが共通トランジスタのオフ容量と第1〜第Nトランジスタのオフ容量でほぼ均一に分圧されるため、歪み特性の向上が実現可能となる。
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、高周波信号における歪み特性の向上が実現可能になる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
《半導体集積回路装置の主要部の構成》
図1は、本発明の実施の形態1による半導体集積回路装置において、その主要部の構成例を示す回路図である。図1に示す半導体集積回路装置(アンテナスイッチ用デバイス)は、アンテナ接続端子PNantと、送信端子TX2と、受信端子RX1,RX2と、オン・オフ制御端子RXcomc,RX2c,RX1cを備えている。更に、当該アンテナスイッチ用デバイスは、送信スイッチ用のトランジスタQ_TX2と、受信スイッチ用の共通トランジスタQ_RXcomと、受信スイッチ用のトランジスタQ_RX1,Q_RX2を備えている。各トランジスタは、特に限定はされないが、高周波数帯で低挿入損失、高アイソレーション、低雑音等を実現可能な例えばHEMT素子等で構成される。なお、ここでは、付加的に送信スイッチ用のトランジスタQ_TX1と、送受信スイッチ用のトランジスタQ_TRX1〜Q_TRX3も示されているが、これらは必ずしも必要という訳ではない。
《半導体集積回路装置の主要部の構成》
図1は、本発明の実施の形態1による半導体集積回路装置において、その主要部の構成例を示す回路図である。図1に示す半導体集積回路装置(アンテナスイッチ用デバイス)は、アンテナ接続端子PNantと、送信端子TX2と、受信端子RX1,RX2と、オン・オフ制御端子RXcomc,RX2c,RX1cを備えている。更に、当該アンテナスイッチ用デバイスは、送信スイッチ用のトランジスタQ_TX2と、受信スイッチ用の共通トランジスタQ_RXcomと、受信スイッチ用のトランジスタQ_RX1,Q_RX2を備えている。各トランジスタは、特に限定はされないが、高周波数帯で低挿入損失、高アイソレーション、低雑音等を実現可能な例えばHEMT素子等で構成される。なお、ここでは、付加的に送信スイッチ用のトランジスタQ_TX1と、送受信スイッチ用のトランジスタQ_TRX1〜Q_TRX3も示されているが、これらは必ずしも必要という訳ではない。
PNantには、図示しないアンテナが接続される。TX2には、前段のパワーアンプ回路PA等からの送信高周波信号が入力される。Q_TX2は、TX2とPNantの間に結合され、オンに制御された際にTX2からの送信高周波信号をPNantに送信する。Q_RXcomは、トリプルゲートトランジスタの1段構成となっており、ソース・ドレインの一方がPNantに結合される。なお、トランジスタのソースとドレインは、周知のように、実際にはソースおよび/またはドレインに印加される信号レベルに応じて適宜変わり得るが、本実施の形態では、説明の便宜上、PNantに近い側のノードをドレインとする。この場合、Q_RXcomのドレインがPNantに結合される。
Q_RXcomのトリプルゲートトランジスタは、等価的にはシングルゲートトランジスタの3段構成とみなせる。この各シングルゲートトランジスタのソース・ドレイン間には、それぞれバイアス用の比較的高い抵抗値を持つ抵抗Rd1a,Rd1b,Rd1cが結合される。この際に、Rd1aとRd1bの結合ノードはドレイン側のゲートと真ん中のゲートの間のノードに結合され、Rd1bとRd1cの結合ノードはソース側のゲートと真ん中のゲートの間のノードに結合される。Q_RXcomのトリプルゲートトランジスタのドレインは、容量C1aを介してトリプルゲート内のドレイン側に最も近いゲートに結合され、当該トリプルゲートトランジスタのソースは、容量C1bを介してトリプルゲート内のソース側に最も近いゲートに結合される。当該トリプルゲート内のドレイン側に最も近いゲートは、抵抗Rg1aと抵抗Rg1bを直列に介してRXcomcに結合され、当該トリプルゲート内のソース側に最も近いゲートは、抵抗Rg1cとRg1bを直列に介してRXcomcに結合される。一方、当該トリプルゲート内の真ん中のゲートは、Rg1bを介してRXcomcに結合される。
Q_RX2は、シングルゲートトランジスタの1段構成となっており、ドレインがQ_RXcomのソースに結合され、ソースがRX2に結合される。Q_RX2のソース・ドレイン間には、バイアス用の比較的高い抵抗値を持つ抵抗Rd2が結合され、Q_RX2のゲートは、抵抗Rg2を介してRX2cに結合される。Q_RX1は、シングルゲートトランジスタの1段構成となっており、ドレインがQ_RXcomのソースに結合され、ソースがRX1に結合される。Q_RX1のソース・ドレイン間には、バイアス用の比較的高い抵抗値を持つ抵抗Rd3が結合され、Q_RX1のゲートは、抵抗Rg3を介してRX1cに結合される。
このような構成において、例えばTX2からの送信高周波信号をPNantに送信する際には、Q_TX2がオンに制御され、その他のトランジスタ(Q_RXcom,Q_RX2,Q_RX1等)がオフに制御される。具体的には、Q_TX2のゲート(図示せず)にハイ電圧(例えば3V程度等)が印加され、その他のトランジスタ(Q_RXcom,Q_RX2,Q_RX1)のゲート(RXcomc,RX2c,RX1c)にロウ電圧(例えば0V等)が印加される。この場合、Q_TX2のハイ電圧が当該ゲートのショットキー接合(等価的には順方向ダイオード)を介してPNantに印加され、当該電圧がQ_RXcom,Q_RX2,Q_RX1のソース・ドレインに、それぞれ抵抗(Rd1a,Rd1b,Rd1c,Rd2,Rd3)を介して供給される。これによって、その他のトランジスタ(Q_RXcom,Q_RX2,Q_RX1)のゲート・ソース間電圧はオフ状態にバイアスされる。
このような動作の際に、前述したように、Q_RXcomはその各ゲート間のノードに給電が行われる構成となっている。これにより、各ゲート間ノードに安定した電位を給電でき、歪み特性(HD,IMD)の向上が実現可能となる。すなわち、各ゲート間ノードに給電を行わない場合、例えばトリプルゲートトランジスタを構成する3個のシングルゲートトランジスタ内の真ん中のトランジスタにおけるバイアス点が不安定となり得る。仮に当該バイアス点が浅くなる(すなわち図10における−V_TX2cがVthに近づく)と歪み特性の劣化が生じるが、当該ゲート間ノードの給電によってこのような事態を防止できる。また、Q_RXcomに結合されたC1a,C1bは、主に高周波結合用であり、例えば前述した送信高周波信号に伴いPNantの電圧が負方向ならびに正方向に振れた際にQ_RXcomがオフ状態からオン状態に遷移するのを防止する。
更に、Q_RXcomに結合されたRg1a,Rg1b,Rg1cおよびQ_RX2,Q_RX1に結合されたRg2,Rg3は、主に高周波遮断用として比較的高い抵抗値を持ち、例えばPNantからの送信高周波信号がRXcomc,RX2c,RX1cに漏れるのを防止する。ここで、Rg1a,Rg1b,Rg1cは、前述したように、RXcomcからQ_RXcomの両端のゲートに向けた抵抗値が高く、RXcomcからQ_RXcomの真ん中のゲートの向けた抵抗値が低くなるように配置されている。これは、仮に当該抵抗値が全て同じとなるように各ゲート抵抗を配置した場合、各ゲート抵抗にはオフ状態において均等なレベルの高周波漏洩信号が供給されずに、変形U字型の定在波となる高周波漏洩信号が供給されることが本発明者等の検討によって見出されたためである。
すなわち、Q_RXcomのソース・ドレインの両端部分のゲート抵抗には比較的高レベルの電圧が印加され、その中間部分のゲート抵抗には比較的低レベルの電圧が印加される傾向が見出された。各ゲート抵抗は、実際上は非線形性の特性をある程度持っているため、このような変形U字型の電圧分布に伴う歪電流によって相互変調歪み(IMD)等の劣化が生じ得る。そこで、前述したように、Q_RXcomのソース・ドレインの両端部分に対応するゲート抵抗を大きくし、その中間部分に対応するゲート抵抗を小さくすることで、前述したような変形U字型の電圧分布が生じても、各ゲート抵抗に流れる電流がほぼ均一となり、結果的に相互変調歪み(IMD)等の特性を向上させることが可能になる。
また、図1に示すように、特に複数の受信端子(RX2,RX1)を持つ場合、それらを束ねる共通トランジスタ(Q_RXcom)を設けることが有益となる。共通トランジスタ(Q_RXcom)を設けると、それを設けない場合(すなわちPNantに対してRX2用のトランジスタとRX1用のトランジスタをそれぞれ直接的に接続する場合)と比較して、回路面積の低減に加えてアンテナ接続端子PNantの負荷容量等を低減することができる。PNantの負荷容量等が低減されると、高調波歪み(HD)の低減あるいは相互変調歪み(IMD)の低減といった歪み特性の向上が可能となる。
更に、共通トランジスタ(Q_RXcom)を設ける場合、そのマルチゲート化が有益となる。マルチゲート化により、マルチゲートトランジスタを等価的に構成する各シングルゲートトランジスタに対して分圧された電圧が加わるため、オフ時の歪み特性(HD,IMD)の向上が図れる。また、オフ時には、Q_RXcomのソース・ドレイン間において、オフ容量がマルチゲートのゲート数に応じた数だけ直列接続されることになるため、オフ時のアイソレーション特性の向上が図れる。なお、各受信スイッチ用のトランジスタ(Q_RX2,Q_RX1)に関しては、オン時の挿入損失の低減等の観点から、ここではシングルゲートトランジスタで構成される。
ここで、Q_RXcomをマルチゲート化した場合、その副作用として、オン時における挿入損失の増大が生じ得る。挿入損失を低減するためには、Q_RXcomのゲート幅を、そのゲート・ソース間容量Cgsの増大がある程度許容できる範囲で十分に大きく確保する必要がある。このようなことから、図10で述べたように、本発明の前提として検討した半導体集積回路装置では、Q_RXcomのゲート幅がQ_RX2(又はQ_RX1)のゲート幅よりも例えば3倍程度大きく設定されていた。ただし、これによって、Q_RX2(又はQ_RX1)が支配的となって歪み特性の劣化が生じる恐れがあった。
《本実施の形態の主要な特徴および効果》
本実施の形態による半導体集積回路装置は、図1で述べたような各種工夫によって、歪み特性の向上が図られている。ただし、前述したQ_RX2(又はQ_RX1)が支配的となって生じる歪み特性の劣化を改善するためには更なる工夫が必要とされ、この工夫が当該半導体集積回路装置の特に重要な特徴となっている。以下、この特徴について詳細に説明する。
本実施の形態による半導体集積回路装置は、図1で述べたような各種工夫によって、歪み特性の向上が図られている。ただし、前述したQ_RX2(又はQ_RX1)が支配的となって生じる歪み特性の劣化を改善するためには更なる工夫が必要とされ、この工夫が当該半導体集積回路装置の特に重要な特徴となっている。以下、この特徴について詳細に説明する。
図2は、図1の半導体集積回路装置において、そのオフ状態の各トランジスタの等価回路の一例を示す概略図である。図3は、本発明の実施の形態1による半導体集積回路装置において、図1および図2における各シングルゲートトランジスタのソース・ドレイン間電流およびゲート・ソース間容量のゲート・ソース間電圧依存性の一例を示す図である。図3には、図10の場合と同様に、約−1V程度のしきい値電圧Vthを持つHEMT素子のソース・ドレイン間電流Idsの特性と、オフ時のゲート・ソース間容量(オフ容量)Cgsの特性が示されている。オフ状態のトランジスタは、図1で述べたQ_TX2のゲートに印加されるハイ電圧(V_TX2c(例えば3V程度))に伴い、ほぼ−V_TX2cにバイアスされる。
図2には、図1における受信スイッチ用の共通トランジスタQ_RXcomと、受信スイッチ用のトランジスタQ_RX2,Q_RX1の等価回路が示されている。オフ状態のQ_RXcomは、ゲート・ドレイン間容量Cg1とゲート・ソース間容量Cg2と、ソース・ドレイン間抵抗Rd1で表される。同様に、オフ状態のQ_RX2は、ゲート・ドレイン間容量Cg3とゲート・ソース間容量Cg4と、前述したソース・ドレイン間抵抗Rd2で表され、オフ状態のQ_RX1は、ゲート・ドレイン間容量Cg5とゲート・ソース間容量Cg6と、前述したソース・ドレイン間抵抗Rd3で表される。
また、Q_RXcomは、トリプルゲートトランジスタであるため、3段構成のシングルゲートトランジスタQa,Qb,Qcで表される。Qaは、ゲート・ドレイン間容量Cg1aと、ゲート・ソース間容量Cg2aと、前述したソース・ドレイン間抵抗Rd1aで表される。同様に、Qbは、ゲート・ドレイン間容量Cg1bと、ゲート・ソース間容量Cg2bと、前述したソース・ドレイン間抵抗Rd1bで表され、Qcは、ゲート・ドレイン間容量Cg1cと、ゲート・ソース間容量Cg2cと、前述したソース・ドレイン間抵抗Rd1cで表される。なお、受信端子RX2,RX1は、例えば図示しないシャントスイッチ用トランジスタ等を介して交流的に接地電源電圧GNDに接続される。
このような構成例において、図1のQ_TX2を介してアンテナ接続端子PNantに最大電圧Vin(例えばGSM方式では35dBmの送信パワーに対応する大電圧)の送信高周波信号が送信されると、図1および図2に示すように、当該VinがPNantとGND(RX2,RX1に対応)の間に印加される。この際、各トランジスタのソース・ドレイン間抵抗は比較的高い抵抗値を持つため、当該Vinを持つ高周波信号は、主として各トランジスタのゲート・ドレイン間容量およびゲート・ソース間容量(すなわちオフ容量)に印加され、当該オフ容量によって分圧される。この際、図3に示すように、各ゲート・ソース間容量Cgs(各ゲート・ドレイン間容量Cgd)に対して等しいゲート・ソース間電圧Vgs(ゲート・ドレイン間電圧Vgd)が印加されるように構成すれば、図10の場合と比較して歪み特性(HD,IMD)の向上が図れる。
そのためには、Q_RX2とQ_RX1の並列接続のインピーダンス値と、Qa〜Qcのそれぞれのインピーダンス値とが共に等しくなればよい。すなわち、Cg3,Cg4の合成容量値とCg5,Cg6の合成容量値との並列接続に伴う合計値が、Cg1c,Cg2cの合成容量値に等しく、また、Cg1b,Cg2bの合成容量値に等しく、更に、Cg1a,Cg2aの合成容量値に等しくなればよい。これを具体的に実現するためには、Q_RX2のゲート幅(Wg_RX2)とQ_RX1のゲート幅(Wg_RX1)とQ_RXcomのシングルゲートトランジスタ当たりのゲート幅(Wg_RXcom)の関係が、Wg_RXcom=Wg_RX1+Wg_RX2であればよい。このようなゲート幅を用いると、図3に示すように、Q_RX2(Q_RX1)のゲート・ソース間電圧Vgs2とQ_RXcomのシングルゲートトランジスタ当たりのゲート・ソース間電圧Vgs1の信号振幅が、採り得る最小振幅の条件で共に等しくなり、歪み特性(HD,IMD)を最も効果的に向上させることが可能になる。
《スイッチ用トランジスタのデバイス構造》
図4は、図1の半導体集積回路装置において、その各スイッチ用トランジスタのデバイス構造例を示す断面図である。図1に示した各スイッチ用トランジスタは、例えば図4に示すような高電子移動度トランジスタ(HEMT)素子で構成される。図4に示すHEMT素子では、まず、半絶縁性基板SUB上にエピタキシャル層EPが形成されている。半絶縁性基板SUBとは、化合物半導体であるガリウムヒ素(GaAs)基板等から構成される以下に示すような基板である。つまり、禁制帯幅の大きい化合物半導体では、ある種の不純物を添加すると、禁制帯の内部に深い準位が形成される。そして、この深い準位の電子および正孔が固定され、伝導帯の電子密度あるいは価電子帯の正孔密度が非常に小さくなり絶縁体に近くなる。このような基板を半絶縁性基板と呼ぶ。GaAs基板では、Cr、In、酸素などを添加したり、過剰に砒素を導入することにより深い準位が形成され、半絶縁性基板となる。
図4は、図1の半導体集積回路装置において、その各スイッチ用トランジスタのデバイス構造例を示す断面図である。図1に示した各スイッチ用トランジスタは、例えば図4に示すような高電子移動度トランジスタ(HEMT)素子で構成される。図4に示すHEMT素子では、まず、半絶縁性基板SUB上にエピタキシャル層EPが形成されている。半絶縁性基板SUBとは、化合物半導体であるガリウムヒ素(GaAs)基板等から構成される以下に示すような基板である。つまり、禁制帯幅の大きい化合物半導体では、ある種の不純物を添加すると、禁制帯の内部に深い準位が形成される。そして、この深い準位の電子および正孔が固定され、伝導帯の電子密度あるいは価電子帯の正孔密度が非常に小さくなり絶縁体に近くなる。このような基板を半絶縁性基板と呼ぶ。GaAs基板では、Cr、In、酸素などを添加したり、過剰に砒素を導入することにより深い準位が形成され、半絶縁性基板となる。
半絶縁性基板SUB上に形成されているエピタキシャル層EPは、例えば、GaAs層から形成されている。このエピタキシャル層EP上にはバッファ層BFが形成され、このバッファ層BF上にAlGaAs等の半導体層LY2が形成される。このLY2は素子分離のためメサ形状に加工され、その加工部分にPSG(Phosphorus Silicon Glass)/SiO等の絶縁膜ISLが形成されている。LY2上には、複数のゲート電極G1,G2が形成されている。G1,G2は、例えば、Pt(白金)を最下層とする金属層から形成され、下層よりPt、Ti(チタン)、Pt、Au(金)を順次積層した積層膜が用いられる。これにより、LY2とG1,G2(最下層のPt)とは、ショットキー接合を形成することになる。また、LY2上には、複数のゲート電極G1,G2を離間して挟むように、n型GaAs等の2個の半導体層LY3が形成されており、この2個のLY3上にそれぞれオーミック電極OE1,OE2が形成されている。このOE1,OE2は、LY3とオーミック接触するように構成されている。
更に、LY2上においては、複数のゲート電極G1,G1の間にも半導体層LY3が形成されている。このLY3上には、n+型GaAs等のn+電極SH12が形成される。このSH12は、図1で述べたように、ゲート間ノードに給電を行うためのものである。また、絶縁膜ISL上には、抵抗層(抵抗)Rが形成される。この抵抗層Rは、図1に示した各ソース・ドレイン間抵抗(Rd1a等)や各ゲート抵抗(Rg1a等)に対応するものである。なお、ここでは、ソース・ドレイン(OE1とOE2)間に2個のゲート電極G1,G2を備えたダブルゲートトランジスタの構造例を示したが、トリプルゲートトランジスタでは、G2とOE2の間に更にn+電極とゲート電極が配置されたような構造となり、シングルゲートトランジスタでは、SH12とG2が削除されたような構造となる。
このようなHEMT素子は、GaAs層(EP)とAlGaAs層(LY2)とのヘテロ結合界面にできる井戸型ポテンシャルを利用し、この井戸型ポテンシャルに形成される2次元電子ガスをキャリアとして使用する。ヘテロ接合界面に存在する井戸型ポテンシャルの幅は電子の波長と同程度の幅しかなく、電子はほぼ界面に沿った2次元的な運動しかできないため、大きな電子移動度が得られるという特性がある。したがって、2次元電子ガスの高移動度特性により、高周波特性および高速特性に優れ、雑音が非常に少ないことから、アンテナの送受信信号に対して直接的に影響を及ぼすアンテナスイッチ用デバイスにHEMT素子を適用することが有益となる。
ここで、前述した各スイッチ用トランジスタのゲート幅は、概略的には、図4におけるゲート電極(G1又はG2)の奥行き方向の長さとなる。前述したように、受信スイッチ用の共通トランジスタQ_RXcomのゲート幅は、望ましくは受信スイッチ用のトランジスタQ_RX1,Q_RX2のゲート幅の合計値(例えばQ_RX1の2倍等)であるが、より厳密には、このゲート幅の見た目上の比率(例えば2倍等)は、レイアウト構造等に応じて所定の変動幅を持ち得る。
例えば、特許文献1に示されるように、ゲートが図4の奥行き方向に向けて蛇行しながら延伸するメアンダ構造のレイアウトを用いた場合、レイアウト平面上でゲートがある方向に延伸する部分とそれと直交する方向に延伸する部分とでトランジスタ全体のソース・ドレイン間電流に与える寄与率(すなわち実効的なゲート幅)が異なり得る。またマルチゲートのゲート数によっても実効的なゲート幅が異なり得る。したがって、見た目上のゲート幅(単純に当該ゲートの延伸方向の物理長に相当)の比率が必ずしも2倍等に設定されるとは限らない。ただし、このような変動要素を加味した上での実効的なゲート幅の比率は2倍等に設定される。更に、このゲート幅の設定値は、実際には、製造ばらつき等に応じて±20%程度の変動幅を持ち得る。例えば、Q_RX1,Q_RX2のゲート幅をそれぞれ0.75mmとした場合、Q_RXcomのゲート幅は、1.5mmに設定されるが、製造ばらつき等に応じて±0.3mm程度の変動幅を持ち得る。
《高周波モジュールの構成》
図5は、本発明の実施の形態1の高周波モジュールにおいて、その全体構成の一例を示すブロック図である。図5に示す高周波モジュールRFMDは、例えば、無線通信システムの一つである携帯電話機で用いられ、例えば複数の部品が実装された1個の配線基板(セラミック基板等)によって構成される。当該RFMDには、高周波電力増幅モジュールHPAMDと、高周波信号処理チップRFICと、SAW(Surface Acoustic Wave)フィルタSAW1,SAW2と、W−CDMA用パワーアンプ回路PA_W1〜PA_W3と、デュプレクサDPX1〜DPX3等が搭載されている。
図5は、本発明の実施の形態1の高周波モジュールにおいて、その全体構成の一例を示すブロック図である。図5に示す高周波モジュールRFMDは、例えば、無線通信システムの一つである携帯電話機で用いられ、例えば複数の部品が実装された1個の配線基板(セラミック基板等)によって構成される。当該RFMDには、高周波電力増幅モジュールHPAMDと、高周波信号処理チップRFICと、SAW(Surface Acoustic Wave)フィルタSAW1,SAW2と、W−CDMA用パワーアンプ回路PA_W1〜PA_W3と、デュプレクサDPX1〜DPX3等が搭載されている。
高周波信号処理チップRFICは、例えば1個の半導体チップで構成され、ロウノイズアンプ回路LNA1〜LNA5等を含んでいる。HPAMDは例えば1個の配線基板(セラミック基板等)で構成され、当該配線基板上には、パワーアンプ回路HPA1,HPA2、ロウパスフィルタLPF1,LPF2、制御チップCTLIC、およびアンテナスイッチ用デバイスANTSW等が実装される。HPA1,HPA2は、例えば1個の半導体チップで構成される。例えばHPA1,HPA2をLDMOS(Laterally Diffused MOS)等で実現した場合、HPA1,HPA2,CTLICを1個の半導体チップ内に集積することが可能である。LPF1,LPF2は、配線基板上の配線パターンや各種SMD(Surface Mount Device)部品等によって構成される。
アンテナスイッチ用デバイスANTSWは、例えば1個の化合物半導体チップ(GaAsチップ等)によって実現され、ここでは、アンテナ接続端子PNant、送信端子TX1,TX2、受信端子RX1,RX2、および送受信端子TRX1〜TRX3からなる8個の外部端子を備えている。当該ANTSWは、アンテナANTが接続されるPNantに対して7つの信号端子(TX1,TX2、RX1,RX2、TRX1〜TRX3)のいずれかを選択的に接続する所謂SP7Tの構成となっている。制御チップCTLICは、ベースバンド回路(図示せず)からの制御信号(B.B制御)に基づいて、このPNantの接続先を選択する。
HPA1は、GSMのロウバンド用の送信信号GSM_LB_TXを増幅し、それをLPF1を介して送信端子TX1に出力する。GSM_LB_TXは、例えば、824MHz〜849MHzの送信周波数帯を持つGSM850や、880MHz〜915MHzの送信周波数帯を持つGSM900に対応するものである。HPA2は、GSMのハイバンド用の送信信号GSM_HB_TXを増幅し、それをLPF2を介して送信端子TX2に出力する。GSM_HB_TXは、例えば、1710MHz〜1780MHzの送信周波数帯を持つDCS1800や、1850MHz〜1910MHzの送信周波数帯を持つPCS1900に対応するものである。なお、HPA1,HPA2の前段では、送信ベースバンド信号を所定の送信周波数帯にアップコンバージョンする処理等が行われる。このような処理は、例えばRFIC等がミキサ回路等を用いて行う。また、CTLICは、ベースバンド回路からの制御信号(B.B制御)や、HPA1,HPA2の出力部に設けられた図示しない電力検出回路(カプラ)からの検出信号に応じてHPA1,HPA2の増幅率の制御等も行う。
制御チップCTLICの選択に伴いANTから受信端子RX1に入力された受信信号は、SAW1を介して特定の受信周波数帯が選択され、RFICのLNA1によって増幅されたのち、GSMのロウバンド用の受信信号GSM_LB_RXとして出力される。GSM_LB_RXは、例えば、869MHz〜894MHzの受信周波数帯を持つGSM850や、925MHz〜960MHzの受信周波数帯を持つGSM900に対応するものである。このような受信周波数帯の選択がSAW1によって行われる。CTLICの選択に伴いANTから受信端子RX2に入力された受信信号は、SAW2を介して特定の受信周波数帯が選択され、RFICのLNA5によって増幅されたのちGSMのハイバンド用の受信信号GSM_HB_RXとして出力される。GSM_HB_RXは、例えば、1805MHz〜1880MHzの受信周波数帯を持つDCS1800や、1930MHz〜1990MHzの受信周波数帯を持つPCS1900に対応するものである。このような受信周波数帯の選択がSAW2によって行われる。なお、LNA1,LNA5の後段では、受信高周波信号を受信ベースバンド信号にダウンコンバージョンする処理等が行われる。このような処理は、例えばRFIC等がミキサ回路等を用いて行う。
PA_W1は、W−CDMAの1.9GHz帯(W−CDMA規格の例えばバンド2に対応)の送信信号W−CDMA_TX(1900)を増幅し、当該増幅信号は、DPX1による送信/受信周波数帯の分別を経て送受信端子TRX1に出力される。一方、ANTからTRX1に入力された受信信号は、DPX1による送信/受信周波数帯の分別を経たのちLNA2で増幅され、受信信号W−CDMA_RX(1900)として出力される。PA_W2は、W−CDMAの2.1GHz帯(W−CDMA規格の例えばバンド1に対応)の送信信号W−CDMA_TX(2100)を増幅し、当該増幅信号は、DPX2による送信/受信周波数帯の分別を経て送受信端子TRX2に出力される。一方、ANTからTRX2に入力された受信信号は、DPX2による送信/受信周波数帯の分別を経たのちLNA3で増幅され、受信信号W−CDMA_RX(2100)として出力される。
PA_W3は、W−CDMAの900MHz帯(W−CDMA規格の例えばバンド8に対応)の送信信号W−CDMA_TX(900)を増幅し、当該増幅信号は、DPX3による送信/受信周波数帯の分別を経て送受信端子TRX3に出力される。一方、ANTからTRX3に入力された受信信号は、DPX3による送信/受信周波数帯の分別を経たのちLNA4で増幅され、受信信号W−CDMA_RX(900)として出力される。PA_W1〜PA_W3は、例えばヘテロ接合バイポーラトランジスタ(HBT)等によって構成される。DPX1〜DPX3は、例えばSMD部品等によって構成される。なお、前述したGSMの場合と同様に、PA_W1〜PA_W3の前段ではアップコンバージョンが行われ、LNA2〜LNA4の後段ではダウンコンバージョンが行われる。このような処理は、例えばRFIC等がミキサ回路等を用いて行う。
このように、特に複数の通信方式(マルチモード)ならびに複数の周波数帯(マルチバンド)に対応した高周波モジュールRFMDでは、アンテナANTに対して多くのスイッチ用トランジスタが接続されるため、その分、前述したようなオフ容量の影響が増大すると共に歪み特性の劣化度合いが大きくなる恐れがある。そこで、図1で述べたような半導体集積回路装置(アンテナスイッチ用デバイス)を用いて歪み特性の向上を図ることが、より有益なものとなる。
《アンテナスイッチ用デバイスの詳細》
図6は、図5の高周波モジュールにおいて、そのアンテナスイッチ用デバイスの詳細な構成例を示す回路図である。図6に示すアンテナスイッチ用デバイスANTSWは、図5で述べた8個の信号端子(PNant,TX1,TX2,RX1,RX2,TRX1〜TRX3)に加えて、各スイッチ用トランジスタのオン・オフを制御するオン・オフ制御端子TX1c,TX2c,RX1c,RX2c,TRX1c〜TRX3c,RXcomcおよび複数の接地電源電圧端子(接地電源電圧)GNDを備えている。当該オン・オフ制御端子は、図5では省略しているが、実際には、図5のANTSWに備わっている。
図6は、図5の高周波モジュールにおいて、そのアンテナスイッチ用デバイスの詳細な構成例を示す回路図である。図6に示すアンテナスイッチ用デバイスANTSWは、図5で述べた8個の信号端子(PNant,TX1,TX2,RX1,RX2,TRX1〜TRX3)に加えて、各スイッチ用トランジスタのオン・オフを制御するオン・オフ制御端子TX1c,TX2c,RX1c,RX2c,TRX1c〜TRX3c,RXcomcおよび複数の接地電源電圧端子(接地電源電圧)GNDを備えている。当該オン・オフ制御端子は、図5では省略しているが、実際には、図5のANTSWに備わっている。
GSMのロウバンド用となる送信端子TX1とアンテナ接続端子PNantの間には、2段接続のダブルゲートトランジスタQ_TX11,Q_TX12からなる送信スイッチ用トランジスタQ_TX1のソース・ドレイン経路が結合される。また、TX1とGNDの間には、2段接続のトリプルゲートトランジスタQ_TX1s1,Q_TX1s2からなるシャントスイッチ用トランジスタQ_TX1sのソース・ドレイン経路が結合される。同様に、GSMのハイバンド用となる送信端子TX2とPNantの間には、2段接続のダブルゲートトランジスタQ_TX21,Q_TX22からなる送信スイッチ用トランジスタQ_TX2のソース・ドレイン経路が結合される。また、TX2とGNDの間には、2段接続のトリプルゲートトランジスタQ_TX2s1,Q_TX2s2からなるシャントスイッチ用トランジスタQ_TX2sのソース・ドレイン経路が結合される。
W−CDMAの1.9GHz帯用となる送受信端子TRX1とPNantの間には、2段接続のダブルゲートトランジスタQ_TRX11,Q_TRX12からなる送受信スイッチ用トランジスタQ_TRX1のソース・ドレイン経路が結合される。また、TRX1とGNDの間には、1段接続のトリプルゲートトランジスタからなるシャントスイッチ用トランジスタQ_TRX1sのソース・ドレイン経路が結合される。同様に、W−CDMAの2.1GHz帯用となる送受信端子TRX2とPNantの間には、2段接続のダブルゲートトランジスタQ_TRX21,Q_TRX22からなる送受信スイッチ用トランジスタQ_TRX2のソース・ドレイン経路が結合される。また、TRX2とGNDの間には、1段接続のトリプルゲートトランジスタからなるシャントスイッチ用トランジスタQ_TRX2sのソース・ドレイン経路が結合される。更に、W−CDMAの900MHz帯用となる送受信端子TRX3とPNantの間には、2段接続のダブルゲートトランジスタQ_TRX31,Q_TRX32からなる送受信スイッチ用トランジスタQ_TRX3のソース・ドレイン経路が結合される。また、TRX3とGNDの間には、1段接続のトリプルゲートトランジスタからなるシャントスイッチ用トランジスタQ_TRX3sのソース・ドレイン経路が結合される。
PNantと受信共通ノードNcomの間には、1段接続のトリプルゲートトランジスタからなる受信スイッチ用共通トランジスタQ_RXcomのソース・ドレイン経路が結合される。GSMのハイバンド用となる受信端子RX2とNcomの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタQ_RX2のソース・ドレイン経路が結合され、RX2とGNDの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタQ_RX2sのソース・ドレイン経路が結合される。同様に、GSMのロウバンド用となる受信端子RX1とNcomの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタQ_RX1のソース・ドレイン経路が結合され、RX1とGNDの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタQ_RX1sのソース・ドレイン経路が結合される。
スイッチ用トランジスタ(スルースイッチ用トランジスタ)Q_TX1のゲートと、それに対応するシャントスイッチ用トランジスタQ_TX1sのソース(TX1側)には、TX1cからのバイアス電圧が印加される。同様に、スルースイッチ用トランジスタQ_TX2のゲートと、それに対応するシャントスイッチ用トランジスタQ_TX2sのソース(TX2側)には、TX2cからのバイアス電圧が印加される。その他のスルースイッチ用トランジスタQ_TRX1〜Q_TRX3,Q_RX1,Q_RX2のゲートおよびシャントスイッチ用トランジスタQ_TRX1s〜Q_TRX3s,Q_RX1s,Q_RX2sのソース(信号端子側)も同様にして、それぞれ、TRX1c〜TRX3c,RX1c,RX2cによってバイアス電圧が印加される。また、各シャントスイッチ用トランジスタのゲートは所定のゲート抵抗を介してGNDに結合され、各シャントスイッチ用トランジスタのドレインは、容量を介して交流的にGNDに接続される。
したがって、スルースイッチ用トランジスタとそれに対応するシャントスイッチ用トランジスタは、相補的にオン・オフが制御される。例えば、スルースイッチ用トランジスタQ_TX1をオンに制御するためTX1cにハイ電圧(V_TX1c)を印加すると、シャントスイッチ用トランジスタQ_TX1sのゲート・ソース間電圧は、−V_TX1cにバイアスされるためオフに制御される。逆に、スルースイッチ用トランジスタQ_TX1をオフに制御するためTX1cにロウ電圧(例えば0V(GNDレベル))を印加すると、シャントスイッチ用トランジスタQ_TX1sのゲート・ソース間電圧は0Vにバイアスされ、各シャントスイッチ用トランジスタは図3等に示したようにディプレッション型の特性を持つためオンに制御される。このようなシャントスイッチ用トランジスタ(例えばQ_TX1s)を設けると、スルースイッチ用トランジスタ(Q_TX1)がオフに制御された際に、対応する信号端子(TX1)を交流的に低インピーダンスでGNDに接続できる。これにより、信号端子(TX1)より先のインピーダンス(例えばLPF1等)の影響を隠蔽でき、インピーダンス変動に伴う歪みなどを低減できる。
また、各スイッチ用トランジスタは、主に、通過電力と、オン時の挿入損失、オフ時のアイソレーション特性および歪み特性等との相対的なバランスを勘案して、マルチゲートのゲート数やトランジスタ段数が適宜調整されている。例えば、GSMの送信パワー(例えば35dBm)はW−CDMAの送信パワー(例えば24dBm)よりも大きいため、TX1のシャントスイッチ用トランジスタQ_TX1sはトリプルゲートトランジスタの2段接続とされ、TRX1のシャントスイッチ用トランジスタQ_TRX1sはトリプルゲートトランジスタの1段接続とされる。
さらに、各スイッチ用トランジスタのゲート幅に関しても、主に、オン時の挿入損失とオフ時のアイソレーション特性等とのバランスを勘案して、最適な値に設定されている。図7は、図6における各スイッチ用トランジスタの挿入損失およびアイソレーション特性のゲート幅に対する依存性の一例を示す説明図である。図7に示すように、ゲート幅を大きくすると、挿入損失の低減が図れるが、その反面、オフ容量の増大(オフ時のインピーダンスの低下)が生じるためアイソレーション特性が悪くなる。したがって、各スイッチ用トランジスタのゲート幅は、このようなトレードオフの関係を勘案した最適値に設定される。
このように、各スイッチ用トランジスタは、対応する信号端子に応じて、マルチゲートのゲート数やトランジスタ段数、ならびにゲート幅がそれぞれ異なり得るが、基本的な構成はほぼ同様となっているため、Q_TX1を代表例としてその詳細な構成について説明する。まず、Q_TX1の一部となりPNant側に配置されたQ_TX11は、ソース・ドレイン間が抵抗Rd1,Rd2を介して結合され、Q_TX1の他の一部となりTX1側に配置されたQ_TX12は、ソース・ドレイン間が抵抗Rd3,Rd4を介して結合される。Rd1〜Rd4のそれぞれの抵抗値は、例えば15kΩ等である。Rd1とRd2の結合ノードは、Q_TX11のダブルゲートのゲート間ノードに結合され、Rd3とRd4の結合ノードは、Q_TX12のダブルゲートのゲート間ノードに結合される。このゲート間ノードの給電によって、図1で述べたように、歪み特性(HD,IMD)の向上が図れる。
また、Q_TX11のドレイン(PNantとの結合ノード)とQ_TX11におけるドレイン側に近いゲートとの間には容量C11が結合され、Q_TX12のソース(TX1との結合ノード)とQ_TX12におけるソース側に近いゲートとの間には容量C12が結合される。C11,C12のそれぞれの容量値は例えば0.8pF等である。当該容量を設けることで、図1で述べたように、オフ状態の当該トランジスタが意図せずにオン状態に遷移するような事態を防止できる。
更に、Q_TX11において、ドレイン側(PNant側)のゲートはTX1cに対して抵抗Rg12,Rg11,Rg15を介して接続され、ソース側(Q_TX12側)のゲートはTX1cに対してRg11,Rg15を介して接続される。一方、Q_TX12において、ソース側(TX1側)のゲートはTX1cに対して抵抗Rg14,Rg13,Rg15を介して接続され、ドレイン側(Q_TX11側)のゲートはTX1cに対してRg13,Rg15を介して接続される。Rg11〜Rg14のそれぞれの抵抗値は例えば10kΩ等であり、Rg15の抵抗値は例えば20kΩ等である。このように、Q_TX1の両端部分に位置するゲート抵抗の抵抗値を大きくし、その中間部分に位置するゲート抵抗の抵抗値を小さくすることで、図1で述べたように、変形U字型の電圧分布に伴う歪み特性(HD,IMD)の劣化を改善することが可能になる。
このような構成において、受信スイッチ用共通トランジスタQ_RXcomならびに受信スイッチ用トランジスタQ_RX1,Q_RX2の部分に前述した本実施の形態の方式によるゲート幅の関係が適用される。当該部分の詳細な回路構成に関しては、図1と同様であるため詳細な説明は省略する。これによって、例えばTX2等からのGSM系の送信動作の際に、送信信号に対する高次高調波歪み(2HD,3HD等)を低減することが可能になる。また、例えばTRX1等からのW−CDMA系の送信動作の際に、送信信号に対する相互変調歪み(IMD)を低減することが可能になる。
なお、ここでは、GSMの受信系に対して本実施の形態の方式を適用したが、原理的には、受信系に限らず送信系に対しても同様に適用することが可能である。ただし、送信系は、特にオン時における挿入損失の特性等が重要となるため、受信系のように共通トランジスタを設けることが必ずしも有益とは限らない。したがって、必ずしも限定はされないが、特に、GSM系などのように、複数の送信端子および複数の受信端子をそれぞれ個別に持つ場合で(すなわちTDD(Time Division Duplex)方式を備えた場合で)、その受信系に本実施の形態の方式を適用することが有益となる。
《アンテナスイッチ用デバイスの検証結果》
図8は、図6のアンテナスイッチ用デバイスにおいて、その各種効果を検証した結果の一例を示す説明図である。図8に示すように、本発明の前提として検討したアンテナスイッチ用デバイス(比較例)では、Q_RXcomのゲート幅(Wg_RXcom)がQ_RX1のゲート幅(Wg_RX1)(ここではQ_RX2のゲート幅(Wg_RX2)も同一とする)の3倍(Wg_RXcom/Wg_RX1=1.8mm/0.6mm)に設定されていた。この場合、TX2からの送信動作を行った際に、2HD/3HD=−77.1dBc/−71.6dBcとなった。一方、本実施の形態の方式を適用した場合、Wg_RXcom=Wg_RX1+Wg_RX2に設定され、ここでは、Wg_RX1=Wg_RX2であるため、Wg_RXcomがWg_RX1の2倍(Wg_RXcom/Wg_RX1=1.5mm/0.75mm)に設定される。この場合、TX2からの送信動作を行った際に、2HD/3HD=−80.9dBc/−81.6dBcとなり、例えば3HDにおいて約10dBの改善効果が得られた。なお評価条件は、送信パワー(Pin)=35dBm、送信周波数=1880MHz、ゲートバイアス電圧V_TX2c=4.6Vである。
図8は、図6のアンテナスイッチ用デバイスにおいて、その各種効果を検証した結果の一例を示す説明図である。図8に示すように、本発明の前提として検討したアンテナスイッチ用デバイス(比較例)では、Q_RXcomのゲート幅(Wg_RXcom)がQ_RX1のゲート幅(Wg_RX1)(ここではQ_RX2のゲート幅(Wg_RX2)も同一とする)の3倍(Wg_RXcom/Wg_RX1=1.8mm/0.6mm)に設定されていた。この場合、TX2からの送信動作を行った際に、2HD/3HD=−77.1dBc/−71.6dBcとなった。一方、本実施の形態の方式を適用した場合、Wg_RXcom=Wg_RX1+Wg_RX2に設定され、ここでは、Wg_RX1=Wg_RX2であるため、Wg_RXcomがWg_RX1の2倍(Wg_RXcom/Wg_RX1=1.5mm/0.75mm)に設定される。この場合、TX2からの送信動作を行った際に、2HD/3HD=−80.9dBc/−81.6dBcとなり、例えば3HDにおいて約10dBの改善効果が得られた。なお評価条件は、送信パワー(Pin)=35dBm、送信周波数=1880MHz、ゲートバイアス電圧V_TX2c=4.6Vである。
以上、本実施の形態1の半導体集積回路装置および高周波モジュールを用いることで、代表的には高周波信号における歪み特性の向上が実現可能になる。
(実施の形態2)
本実施の形態2では、図6に示したアンテナスイッチ用デバイスの変形例について説明する。図9は、本発明の実施の形態2による高周波モジュールにおいて、それに含まれるアンテナスイッチ用デバイスの構成例を示す回路図である。図9に示すアンテナスイッチ用デバイスANTSW2は、図6のANTSWと比較して、W−CDMA用の送受信端子TRX3に伴う箇所(TRX3c,Q_TRX3,Q_TRX3s)が削除され、代わりに2個の受信端子RX3,RX4およびオン・オフ制御端子RX3c,RX4cとこれに伴う各スイッチ用トランジスタが追加された構成となっている。これ以外の構成に関しては図6と同様であるため詳細な説明は省略する。図9のANTSW2は、SP8T型の構成となる。
本実施の形態2では、図6に示したアンテナスイッチ用デバイスの変形例について説明する。図9は、本発明の実施の形態2による高周波モジュールにおいて、それに含まれるアンテナスイッチ用デバイスの構成例を示す回路図である。図9に示すアンテナスイッチ用デバイスANTSW2は、図6のANTSWと比較して、W−CDMA用の送受信端子TRX3に伴う箇所(TRX3c,Q_TRX3,Q_TRX3s)が削除され、代わりに2個の受信端子RX3,RX4およびオン・オフ制御端子RX3c,RX4cとこれに伴う各スイッチ用トランジスタが追加された構成となっている。これ以外の構成に関しては図6と同様であるため詳細な説明は省略する。図9のANTSW2は、SP8T型の構成となる。
受信端子RX3と前述した受信共通ノードNcomの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタQ_RX3のソース・ドレイン経路が結合され、RX3とGNDの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタQ_RX3sのソース・ドレイン経路が結合される。同様に、受信端子RX4とNcomの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタQ_RX4のソース・ドレイン経路が結合され、RX4とGNDの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタQ_RX4sのソース・ドレイン経路が結合される。すなわち、Ncomには、図6の場合と異なり、4個の受信スイッチ用トランジスタQ_RX1〜Q_RX4が接続されることになる。
ここで、前述したように送信端子TX1をGSMのロウバンド用とした場合、受信端子RX1はGSMのロウバンド中の例えばGSM850用とされ、新たに追加されたRX3はGSMのロウバンド中の例えばGSM900用とされる。また、前述したように送信端子TX2をGSMのハイバンド用とした場合、受信端子RX2はGSMのハイバンド中の例えばDCS1800用とされ、新たに追加されたRX4はGSMのハイバンド中の例えばPCS1900用とされる。送信系は、前段のパワーアンプ回路の特性等に起因して広帯域化を図ることが比較的容易であるが、受信系は後段のSAWフィルタの特性等に起因して送信系ほど広帯域化を図ることが容易でない。したがって、このように1個の送信端子に対して2個の受信端子を割り当てるようなことが有益となる。
このような回路構成例に対して本実施の形態の方式を適用する場合、受信スイッチ用共通トランジスタQ_RXcomのゲート幅(Wg_RXcom)が、Q_RX1のゲート幅(Wg_RX1)とQ_RX2のゲート幅(Wg_RX2)とQ_RX3のゲート幅(Wg_RX3)とQ_RX4のゲート幅(Wg_RX4)の合計値に設定される。すなわち、Wg_RXcom=Wg_RX1+Wg_RX2+Wg_RX3+Wg_RX4に設定される。これによって、実施の形態1の場合と同様に、各オフ容量に加わる電圧が均一化され、歪み特性(HD,IMD)の向上が図れる。なお、Wg_RXcomの値は、前述したように、実際には製造ばらつき等に応じて±20%程度の変動幅を持ち得る。
以上、本実施の形態2の半導体集積回路装置および高周波モジュールを用いることで、代表的には高周波信号における歪み特性の向上が実現可能になる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、ここでは、スイッチ用トランジスタとしてHEMT素子を用いたが、勿論、これに限定されるものではなく、例えばSOI(Silicon On Insulator)基板やSOS(Silicon On Sapphire)基板上のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等を用いる場合でも同様の原理が適用可能と考えられる。また、ここでは、GSMとW−CDMAに対応したマルチモード・マルチバンド対応の高周波モジュールを示したが、勿論、GSM単体に対応したマルチバンド対応の高周波モジュール等に適用することも可能である。更に、通信方式もGSMやW−CDMAに限定されるものではなく、例えばLTE(Long Term Evolution)等に対応した高周波モジュールにも適用可能と考えられる。また、必ずしも携帯電話機に限定されるものではなく、例えば、複数バンド(例えば2.4GHz帯、5GHz帯)に対応した無線LAN用アンテナスイッチなどを含め各種無線通信システムに対して同様に適用可能である。
本実施の形態による半導体集積回路装置および高周波モジュールは、特に、マルチバンド対応のアンテナスイッチを含んだ携帯電話機に適用して有益なものであり、これに限らず、各種無線通信機器に対して広く適用可能である。
ANTSW アンテナスイッチ用デバイス
BF バッファ層
C 容量
CTLIC 制御チップ
DPX デュプレクサ
EP エピタキシャル層
G ゲート電極
GND 接地電源電圧
HPAMD 高周波電力増幅モジュール
ISL 絶縁膜
LNA ロウノイズアンプ回路
LPF ロウパスフィルタ
LY 半導体層
OE オーミック電極
PA,HPA パワーアンプ回路
PNant アンテナ接続端子
Q トランジスタ
R 抵抗
RFIC 高周波信号処理チップ
RFMD 高周波モジュール
RX1〜RX4 受信端子
RXcomc,RX1c〜RX4c,TX1c,TX2c オン・オフ制御端子
SAW SAWフィルタ
SH n+電極
SUB 半絶縁性基板
TRX1〜TRX3 送受信端子
TX1,TX2 送信端子
BF バッファ層
C 容量
CTLIC 制御チップ
DPX デュプレクサ
EP エピタキシャル層
G ゲート電極
GND 接地電源電圧
HPAMD 高周波電力増幅モジュール
ISL 絶縁膜
LNA ロウノイズアンプ回路
LPF ロウパスフィルタ
LY 半導体層
OE オーミック電極
PA,HPA パワーアンプ回路
PNant アンテナ接続端子
Q トランジスタ
R 抵抗
RFIC 高周波信号処理チップ
RFMD 高周波モジュール
RX1〜RX4 受信端子
RXcomc,RX1c〜RX4c,TX1c,TX2c オン・オフ制御端子
SAW SAWフィルタ
SH n+電極
SUB 半絶縁性基板
TRX1〜TRX3 送受信端子
TX1,TX2 送信端子
Claims (14)
- アンテナ接続用であり、アンテナに向けた第1送信信号が伝送されるアンテナ端子と、
受信端子である第1〜第N(Nは2以上の整数)端子と、
前記アンテナ端子と共通ノードの間にソース・ドレイン経路が結合され、前記アンテナ端子に前記第1送信信号が伝送される際にオフに制御される、トリプルゲートトランジスタである共通トランジスタと、
前記共通ノードと前記第1〜第N端子の間にそれぞれソース・ドレイン経路が結合され、前記共通トランジスタがオフに制御される際に共にオフに制御される第1〜第Nトランジスタと、
前記共通トランジスタのゲート電圧を制御する共通制御端子と、
を備え、
前記共通トランジスタとなる前記トリプルゲートトランジスタに含まれる両端のゲートは、第1抵抗値を介して前記共通制御端子に結合され、
前記共通トランジスタとなる前記トリプルゲートトランジスタに含まれる真ん中のゲートは、前記第1抵抗値よりも小さい第2抵抗値を介して前記共通制御端子に結合されることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記共通トランジスタとなる前記トリプルゲートトランジスタを等価的に構成する各シングルゲートトランジスタのゲート幅は、前記第1〜第Nトランジスタにおける各ゲート幅の合計値の±20%の範囲であることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、さらに、
第1送信端子と、
前記第1送信端子と前記アンテナ端子の間にソース・ドレイン経路が結合される第1送信用トランジスタとを備え、
前記第1送信信号は、オンに制御される前記第1送信用トランジスタを介して前記第1送信端子から前記アンテナ端子に伝送されることを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記共通トランジスタ、前記第1〜第Nトランジスタ、および前記第1送信用トランジスタのそれぞれは、HEMT素子であることを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
さらに、前記第1〜第N端子と接地電源電圧の間にそれぞれソース・ドレイン経路が結合され、前記第1〜第Nトランジスタと相補の関係でオン・オフが制御される第1〜第Nシャント用トランジスタを有することを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記第1送信信号は、GSM方式の周波数帯を持つことを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記第1送信信号は、W−CDMA方式の周波数帯を持つことを特徴とする半導体集積
回路装置。 - 1個の配線基板によって実現され、
前記配線基板上に実装された第1半導体チップを備え、
前記第1半導体チップは、
アンテナ接続用であるアンテナ端子と、
第1送信信号が入力される第1送信端子と、
第1〜第N(Nは2以上の整数)受信端子と、
前記第1送信端子と前記アンテナ端子の間にソース・ドレイン経路が結合され、前記第1送信信号を前記アンテナ端子に伝送する際にオンに制御される第1送信用トランジスタと、
前記アンテナ端子と共通ノードの間にソース・ドレイン経路が結合され、前記第1送信用トランジスタがオンに制御される際にオフに制御され、前記アンテナからの受信信号を前記第1〜第N受信端子のいずれか1個に向けて伝送する際にオンに制御される、トリプルゲートトランジスタである受信用共通トランジスタと、
前記共通ノードと前記第1〜第N受信端子の間にそれぞれソース・ドレイン経路が結合され、前記受信用共通トランジスタがオフに制御される際に共にオフに制御され、前記受信用共通トランジスタがオンに制御される際にいずれか1個がオンに制御される第1〜第N受信用トランジスタと、
前記受信用共通トランジスタのゲート電圧を制御する共通制御端子と、
を備え、
前記受信用共通トランジスタとなる前記トリプルゲートトランジスタに含まれる両端のゲートは、第1抵抗値を介して前記共通制御端子に結合され、
前記受信用共通トランジスタとなる前記トリプルゲートトランジスタに含まれる真ん中のゲートは、前記第1抵抗値よりも小さい第2抵抗値を介して前記共通制御端子に結合されることを特徴とする高周波モジュール。 - 請求項8記載の高周波モジュールにおいて、
前記受信用共通トランジスタとなる前記トリプルゲートトランジスタを等価的に構成する各シングルゲートトランジスタのゲート幅は、前記第1〜第N受信用トランジスタにおける各ゲート幅の合計値の±20%の範囲であることを特徴とする高周波モジュール。 - 請求項8または9記載の高周波モジュールにおいて、
前記受信用共通トランジスタ、前記第1〜第N受信用トランジスタ、および前記第1送信用トランジスタのそれぞれは、HEMT素子であることを特徴とする高周波モジュール。 - 請求項8または9記載の高周波モジュールにおいて、さらに、
前記第1〜第N受信端子と接地電源電圧の間にそれぞれソース・ドレイン経路が結合され、前記第1〜第N受信用トランジスタと相補の関係でオン・オフが制御される第1〜第N受信シャント用トランジスタと、
前記第1送信端子と前記接地電源電圧の間にソース・ドレイン経路が結合され、前記第1送信用トランジスタと相補の関係でオン・オフが制御される第1送信シャント用トランジスタとを有することを特徴とする高周波モジュール。 - 請求項8または9記載の高周波モジュールにおいて、
前記第1送信信号は、GSM方式の周波数帯を持つことを特徴とする高周波モジュール。 - 請求項12記載の高周波モジュールにおいて、さらに、
第2送信信号および第1受信信号を伝送する第1送受信端子と、
前記第1送受信端子と前記アンテナ端子の間にソース・ドレイン経路が結合され、前記第2送信信号を前記アンテナ端子に伝送する際と前記アンテナ端子からの受信信号を前記第1受信信号として前記第1送受信端子に伝送する際にオンに制御される第1送受信用トランジスタとを備え、
前記受信用共通トランジスタは、前記第1送受信用トランジスタがオンに制御される際にオフに制御され、
前記第2送信信号および前記第1受信信号は、W−CDMA方式の周波数帯を持つことを特徴とする高周波モジュール。 - 請求項12記載の高周波モジュールにおいて、
前記配線基板上には、さらに、前記第1送信端子に向けて前記第1送信信号を出力するパワーアンプ回路が実装されることを特徴とする高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013516306A JP5494890B2 (ja) | 2011-05-20 | 2012-05-15 | 半導体集積回路装置および高周波モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011113428 | 2011-05-20 | ||
JP2011113428 | 2011-05-20 | ||
JP2013516306A JP5494890B2 (ja) | 2011-05-20 | 2012-05-15 | 半導体集積回路装置および高周波モジュール |
PCT/JP2012/062420 WO2012161032A1 (ja) | 2011-05-20 | 2012-05-15 | 半導体集積回路装置および高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5494890B2 true JP5494890B2 (ja) | 2014-05-21 |
JPWO2012161032A1 JPWO2012161032A1 (ja) | 2014-07-31 |
Family
ID=47217112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013516306A Active JP5494890B2 (ja) | 2011-05-20 | 2012-05-15 | 半導体集積回路装置および高周波モジュール |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5494890B2 (ja) |
CN (1) | CN103339858B (ja) |
WO (1) | WO2012161032A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107623494B (zh) * | 2017-10-19 | 2021-06-22 | 中国电子科技集团公司第三十八研究所 | 一种应用于tr组件的cmos三端口放大器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005970A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体回路装置および高周波電力増幅モジュール |
JP2007129571A (ja) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及び半導体装置 |
WO2008056747A1 (fr) * | 2006-11-09 | 2008-05-15 | Renesas Technology Corp. | Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci |
JP2008205794A (ja) * | 2007-02-20 | 2008-09-04 | Renesas Technology Corp | 半導体集積回路装置および高周波電力増幅モジュール |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1767406B (zh) * | 2004-10-28 | 2010-06-16 | Tdk株式会社 | 高频模块 |
-
2012
- 2012-05-15 CN CN201280006482.0A patent/CN103339858B/zh active Active
- 2012-05-15 WO PCT/JP2012/062420 patent/WO2012161032A1/ja active Application Filing
- 2012-05-15 JP JP2013516306A patent/JP5494890B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005970A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体回路装置および高周波電力増幅モジュール |
JP2007129571A (ja) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及び半導体装置 |
WO2008056747A1 (fr) * | 2006-11-09 | 2008-05-15 | Renesas Technology Corp. | Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci |
JP2008205794A (ja) * | 2007-02-20 | 2008-09-04 | Renesas Technology Corp | 半導体集積回路装置および高周波電力増幅モジュール |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012161032A1 (ja) | 2014-07-31 |
CN103339858A (zh) | 2013-10-02 |
CN103339858B (zh) | 2016-04-06 |
WO2012161032A1 (ja) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7986927B2 (en) | Semiconductor integrated circuit device and high-frequency power amplifier module | |
JP5706103B2 (ja) | 半導体装置 | |
JP4939125B2 (ja) | 半導体集積回路装置および高周波モジュール | |
JP4524478B2 (ja) | 半導体集積回路、それを内蔵したrfモジュールおよびそれを搭載した無線通信端末装置 | |
US8546980B2 (en) | Radio-frequency module and radio communication system | |
CN101794793B (zh) | 半导体器件 | |
US7738841B2 (en) | Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure | |
US8564366B2 (en) | High-frequency power amplifier device | |
CN105915256B (zh) | 用于wlan应用的前端集成电路 | |
JP5644042B2 (ja) | 半導体装置 | |
US20150180466A1 (en) | Switching circuit and semiconductor module | |
JP4106376B2 (ja) | スイッチ回路及び集積回路 | |
JP5375307B2 (ja) | 半導体装置 | |
Madan et al. | Fully integrated switch-LNA front-end IC design in CMOS: A systematic approach for WLAN | |
JP5494890B2 (ja) | 半導体集積回路装置および高周波モジュール | |
JP5267648B2 (ja) | 半導体集積回路装置および高周波モジュール | |
WO2023286798A1 (ja) | 電力増幅回路及び電力増幅方法 | |
Huang et al. | Innovative architecture for dual-band WLAN and MIMO frontend module based on a single pole, three throw switch-plexer | |
KR101963268B1 (ko) | 고주파 스위치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5494890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |