CN1925326B - 半导体集成电路器件和高频功率放大器模块 - Google Patents

半导体集成电路器件和高频功率放大器模块 Download PDF

Info

Publication number
CN1925326B
CN1925326B CN2006101288505A CN200610128850A CN1925326B CN 1925326 B CN1925326 B CN 1925326B CN 2006101288505 A CN2006101288505 A CN 2006101288505A CN 200610128850 A CN200610128850 A CN 200610128850A CN 1925326 B CN1925326 B CN 1925326B
Authority
CN
China
Prior art keywords
terminal
transistor
coupled
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101288505A
Other languages
English (en)
Other versions
CN1925326A (zh
Inventor
中岛秋重
重野靖
小川贵史
长壁伸也
石川知之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1925326A publication Critical patent/CN1925326A/zh
Application granted granted Critical
Publication of CN1925326B publication Critical patent/CN1925326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transmitters (AREA)

Abstract

在SPDT开关中，用于泄漏通路的电阻器被连接在用于天线的端子与基准电位之间。用于泄漏通路的电阻器允许被设置为连接到发送信号端子和接收信号端子的DC截止电容器的静态电容器单元中累积的电荷电容被释放，并允许在用于天线的端子处电位的快速下降。在SPDT开关中，开关特性被改进，并且在高功率隙之后到来的低功率隙的上升缘延迟被减小。

Description

半导体集成电路器件和高频功率放大器模块
相关专利申请的交叉参考
本申请要求2005年8月31日申请的日本专利申请号2005-250497的优先权，这里通过引用将其内容包含在本申请内。
技术领域
本发明涉及安装在移动通信装置等上的半导体集成电路器件，更具体地，涉及能有效减小发送/接收信号失真的技术。
背景技术
近年来，移动电话已经开发出了除使用语音通信之外还使用数据通信的多种服务，并且还在继续发展。
欧洲的移动电话服务所使用的代表性频带，对于GSM(全球移动通信***)是900MHz频带，对于DCS(数字蜂窝***)是1.8GHz频带，而在美国典型使用的是：对于PCS(个人通信服务)是1.9GHz频带，对于GSM是850MHz频带。此外，使用2GHz频带的W-CDMA已经加入到其中，使得多带/多模能力是对移动终端的基本要求。
随着这种多带/多模移动电话的流行，能够开关复杂RF信号的小尺寸、高性能的SPDT(单极双闸)开关的需求也一直在增长。
对SPDT开关的首要要求是减小高次谐波失真。
作为用于减小高次谐波失真的技术的实例，有连接每一个都构成多级中的SPDT开关的FET(场效应晶体管)的技术(见专利文献1)。
在从发送电路经由SPDT开关向天线的功率的传输过程中，使被分别连接到接收电路和天线并且处于截止状态的FET保持导通，而不受到来自前面提到的发送电路的功率的影响。结果是，输入功率被输出到天线，而没有泄漏给接收***，因此，低损耗开关可以被实现。
通过连接多级中的FET，施加给处于导通状态的FET中每一个的RF(射频)电压被分配为使得每级即每个FET的RF电压被有利地减小。换句话说，可以说施加给处于导通状态的FET中每一个的源-漏电阻(以下称作导通状态电阻)的RF电压可以被减小。
结果是，分别构成导致谐波失真的因素的栅-源电容(Cgs)、栅-漏电容(Cgd)和施加给导通状态电阻的RF电压被减小，因此，谐波失真可以被减小。
作为通过采用多栅极构造来进一步减小谐波失真的改进方法，已经有这样的技术，该技术使用设置有用于在双栅FET的两个栅极之间的中点施加电位的线路的电路(见专利文献2)。这允许中间电位的稳定，因此允许谐波失真减小。
根据通过采用多栅极构造来减小谐波失真的另一种改进方法，由泄漏电流引起的电位降低量是通过改变用于在双栅FET的两个栅极之间的中点施加电位的线路而被减小的，从而谐波失真被成功改进(见专利文献3)。
此外，还有基于上述根据专利文献1到3的电路技术的典型SPDT开关，其中，升压电路被提供用于失真的进一步减小。
升压电路被连接到连接在发送电路与天线之间的FET的各个栅极中的每一个。当FET中任何一个被导通时，来自FET的RF功率被输入到升压电路。升压电路产生比控制电压(约2V)更高的升压电压(约4.5V)，并将升压电压施加给FET的栅极。
升压电压还经由已经被导通的FET的栅极被施加给每一个处于截止状态的其它FET的漏极(源极)。因为处于截止状态的FET的栅极中每一个处于基准电位VSS(0V)，所以这些FET中每一个的栅-源(-漏)电压Vgs(Vgd)变为负(变为约-4.5V)。
结果是，FET中每一个被变成更深的截止状态，使得栅-源电容(Cgs)和栅-漏电容(Cgd)被减小。这允许谐波失真的减小。
[专利文献1]日本未审查专利特开平8(1996)-70245
[专利文献2]日本专利申请号2004-353715
[专利文献3]日本专利申请号2005-181669
发明内容
但是，本发明人发现前面提到的用于减小SPDT开关中谐波失真的改进技术具有如下问题。
实际上，前面提到的升压电路的设置减小了谐波失真。
在上面描述的GSM***中，除了语音通信外，还有叫做EDGE(用于GSM发展的增强数据速率)模式的数据通信模式。如图14所示，语音通信和EDGE模式中的每一个基于包括8个叫做“隙”的通信单元的“帧”进行基站与移动终端之间的通信，所述隙中每一个持续给定时间(576.923μs)，其间具有给定间隔(发送：34.2μs，接收：30.46μs)。为了开发多样化的服务，在同一个帧中使用语音通信和EDGE模式的叫做DTM(双重传输模式)的通信模式近年来已经被引入并且已经导致了新的问题。
即，在GSM***的传统传输模式中，包括在被传输数据的一个帧中的隙或者用于语音通信或者用于数据通信。但是，在DTM模式中，一个帧包括用于语音通信的隙和用于数据通信的隙，如图15所示。在GMS***中用于语音通信的数据被相位调制，使得有可能在一个帧的隙中产生持续较大的输出(约33dBm)。另一方面，在作为数据通信模式的EDGE模式中，除了相位调制之外幅度调制也被进行，使得有可能产生小的输出(约5dBm)。
在上述DTM模式中，RF功率在一个帧中根据数据格式(语音通信，数据通信)而每一隙地改变。有其中低功率(约5dBm)经过的隙在高功率(约33dBm)经过的隙之后立刻到来的情况。
图16是示出了隙定时与在由本发明人检测的开关的输出终端处的功率之间的关系的图。在理想的情况下，在33dBm隙之后到来的5dBm的低功率隙显示出矩形的波形。但是，输出功率没有在高功率隙之后在低功率隙的上升沿迅速上升，所以出现延迟，在图中由虚线指示。这导致谐波失真被放大从而导致传输功率的损失的问题。
本发明的目的是提供防止由于SPDT开关中隙的变化引起的上升延迟、并允许SPDT开关的谐波失真的显著减小的技术。
根据本说明书的描述和附图，本发明的上述和其它目的和新颖特征将变得很清楚。
下面将给出对在本申请中公开的发明的各个方面的概要的简要描述。
根据本发明一个方面的半导体集成电路器件包括：耦合到天线的第一端子；耦合到信号处理电路的第二端子；布置在所述第一与第二端子之间、用于开关所述第一与第二端子之间的连接的开关晶体管；耦合到用于产生用于所述开关晶体管的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述开关晶体管的控制端子；以及连接在所述第一端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一到第三端子的直流截止电容器的静电电容器单元中累积的电荷电容。
根据本发明另一个方面的半导体集成电路器件包括：耦合到天线的第一端子；耦合到第一发送电路的第一发送端子；耦合到第二发送电路的第二发送端子；耦合到接收电路的接收端子；布置在所述第一端子与所述第一发送端子之间、用于开关所述第一端子与所述第一发送端子之间的连接的第一开关晶体管；布置在所述第一端子与所述第二发送端子之间、用于开关所述第一端子与所述第二发送端子之间的连接的第二开关晶体管；布置在所述第一端子与所述接收端子之间、用于开关所述第一端子与所述接收端子之间的连接的第三开关晶体管；耦合到用于产生用于所述第一和第二开关晶体管的每一个的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述第一或第二开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一或第二开关晶体管的控制端子；以及连接在所述第二发送端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子、所述第一和第二发送端子以及所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
根据本发明另一个方面的半导体集成电路器件包括：耦合到天线的第一端子；耦合到发送电路的发送端子；每一个都耦合到接收电路的多个接收端子；布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；布置在所述第一端子与所述多个接收端子的每一个之间、用于开关所述第一端子与所述多个接收端子的每一个的之间连接的接收开关晶体管；耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及连接在所述多个接收端子的任何一个与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一端子、所述发送端子和所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
根据本发明另一个方面的半导体集成电路器件包括：耦合到天线的第一端子；耦合到第一发送电路的第一发送端子；耦合到第二发送电路的第二发送端子；耦合到接收电路的接收端子；布置在所述第一端子与所述第一发送端子之间、用于开关所述第一端子与所述第一发送端子之间的连接的第一开关晶体管；布置在所述第一端子与所述第二发送端子之间、用于开关所述第一端子与所述第二发送端子之间的连接的第二开关晶体管；布置在所述第一端子与所述接收端子之间、用于开关所述第一端子与所述接收端子之间的连接的第三开关晶体管；耦合到用于产生用于所述第一和第二开关晶体管的每一个的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述第一或第二开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一或第二开关晶体管的控制端子；以及连接在所述第一发送端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子、所述第一和第二发送端子以及所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
在根据本发明的半导体集成电路器件中，被输入到所述第一发送电路的GSM发送信号被输入到所述第一发送端子，并且被输入到所述第二发送电路的PCS发送信号被输入到所述第二发送端子。
根据本发明另一个方面的半导体集成电路器件包括：耦合到天线的第一端子；耦合到发送电路的发送端子；每一个都耦合到接收电路的多个接收端子；布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；连接到所述第一端子、用于开关所述第一端子的连接的第一接收开关晶体管；连接在所述第一接收开关晶体管与所述多个接收端子的每一个之间、用于开关所述多个接收端子的每一个的连接的第二接收开关晶体管；耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及连接在基准电位与在所述第一接收开关晶体管和所述多个第二接收开关晶体管的任何一个之间的连接部分之间的、用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一端子、所述发送端子和所述多个接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
在根据本发明的半导体集成电路器件，用于泄漏通路的电阻器的电阻值不小于100kΩ。
下面将给出对本申请所公开发明的其它方面概要的简要描述。
根据本发明一个方面的高频功率放大器模块，包括：天线连接开关电路；以及高频功率放大器，其接收来自发送电路的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，其中，所述天线连接开关电路包括：耦合到天线的第一端子；耦合到高频功率放大器的发送端子；耦合到接收电路的接收端子；布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的开关晶体管；耦合到用于产生用于所述开关晶体管的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一开关晶体管的控制端子；以及连接在所述第一端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一到第三端子的直流截止电容器的静电电容器单元中累积的电荷电容。
根据本发明另一个方面的高频功率放大器模块，包括：天线连接开关电路；以及高频功率放大器，其接收来自第一和第二发送电路的各自的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，其中，所述天线连接开关电路包括：耦合到天线的第一端子；耦合到所述高频功率放大器的第一和第二发送端子；耦合到接收电路的接收端子；布置在所述第一端子与所述第一发送端子之间、用于开关所述第一端子与所述第一发送端子之间的连接的第一开关晶体管；布置在所述第一端子与所述第二发送端子之间、用于开关所述第一端子与所述第二发送端子之间的连接的第二开关晶体管；布置在所述第一端子与所述接收端子之间、用于开关所述第一端子与所述接收端子之间的连接的第三开关晶体管；耦合到用于产生用于所述第一和第二开关晶体管的每一个的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述第一或第二开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一或第二开关晶体管的控制端子；以及连接在所述第二发送端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子、所述第一和第二发送端子以及所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
根据本发明另一个方面的高频功率放大器模块，包括：天线连接开关电路；以及高频功率放大器，其接收来自第一和第二发送电路中的每一个的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，其中，所述天线连接开关电路包括：耦合到天线的第一端子；耦合到所述高频功率放大器的发送端子；每一个都耦合到接收电路的多个接收端子；布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；布置在所述第一端子与所述多个接收端子的每一个之间、用于开关所述第一端子与所述接收端子中每一个之间的连接的接收开关晶体管；耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及连接在所述多个接收端子的任何一个与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一端子、所述发送端子和所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
根据本发明另一个方面的高频功率放大器模块，包括：天线连接开关电路；以及高频功率放大器，其接收来自第一和第二发送电路的各自的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，其中，所述天线连接开关电路包括：耦合到天线的第一端子；耦合到所述高频功率放大器的第一和第二发送端子；耦合到接收电路的接收端子；布置在所述第一端子与所述第一发送端子之间、用于开关所述第一端子与所述第一发送端子之间的连接的第一开关晶体管；布置在所述第一端子与所述第二发送端子之间、用于开关所述第一端子与所述第二发送端子之间的连接的第二开关晶体管；布置在所述第一端子与所述接收端子之间、用于开关所述第一端子与所述接收端子之间的连接的第三开关晶体管；耦合到用于产生用于所述第一和第二开关晶体管的每一个的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述第一或第二开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一或第二开关晶体管的控制端子；以及连接在所述第一发送端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子、所述第一和第二发送端子以及所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
在根据本发明的高频功率放大器模块中，连接到所述第一发送端子的高频功率放大器输出GSM发送信号，并且连接到所述第二发送端子的高频功率放大器输出PCS发送信号。
根据本发明另一个方面的高频功率放大器模块，包括：天线连接开关电路；以及高频功率放大器，其接收来自第一和第二发送电路中每一个的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，其中，所述天线连接开关电路包括：耦合到天线的第一端子；耦合到所述高频功率放大器的发送端子；每一个都耦合到接收电路的多个接收端子；布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；连接到所述第一端子用于开关所述第一端子的连接的第一接收开关晶体管；连接在所述第一接收开关晶体管与所述多个各接收端子的每一个之间、用于开关所述多个接收端子每一个的连接的多个第二接收开关晶体管；耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路的第三端子；升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及连接在基准电位与在所述第一接收开关晶体管和所述多个第二接收开关晶体管的任何一个之间连接部分之间的、用于泄漏通路的电阻器，其用于释放在作为连接到所述第一端子、所述发送端子和所述多个接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
在根据本发明的高频功率放大器模块中，用于泄漏通路的电阻器的电阻值不小于100kΩ。
下面是可以通过在本申请中公开的发明的代表性方面得到的效果的简要描述。
(1)输出功率上升的延迟可以被防止，而天线连接开关电路的谐波失真特性被改进。
(2)通过使用在效果(1)中提到的天线连接开关电路来构造高频功率放大器模块，例如通信装置的电子***的可靠性可以被改进。
附图说明
图1是根据本发明实施例的高频功率放大器模块的框图；
图2是设置在图1的高频功率放大器模块中的SPDT开关的电路图；
图3是示出了由本发明人检测的SPDT开关的结构实例的电路图；
图4A和4B是每一个示出了展示图3的SPDT开关中响应特性的模拟结果实例的示例图；
图5A和5B是每一个示出了模拟图2的SPDT开关中栅极电位Vg和漏极电位Vant随时间变化的结果的示例图；
图6是示出了实际测量输出功率上升的延迟时间对SPDT开关中用于泄漏通路的电阻器的依赖性的结果的示例图；
图7是示出了用于分析由于连接用于泄漏通路的电阻器所导致的***损耗劣化的模拟结果的示例图；
图8是示出了当没有设置用于泄漏通路的电阻器的SPDT开关被用作基准时谐波失真的变化量的示例图；
图9是示出了图2的SPDT开关结构的另一个实例的电路图；
图10是示出了图9的SPDT开关结构的另一个实例的电路图；
图11是示出了图2的用于泄漏通路的电阻器中工艺流程的横截面视图；
图12是示出了图11之后的工艺流程的横截面视图；
图13是示出了图12之后的工艺流程的横截面视图；
图14是示出了在GSM/EDGE模式中用于所接收数据的管理定时实例的定时图；
图15是示出了在使用DTM的GSM/EDGE模式中用于所接收数据的管理定时实例的定时图；以及
图16是示出了隙定时与由本发明人检测的开关输出端处功率之间关系的示例图。
具体实施方式
现在参照附图，在下面详细描述本发明的实施例。在用于图示实施例的所有附图中，相同的部分大体上用相同的标号指代，对它们的重复描述将被省略。
图1是根据本发明实施例的高频功率放大器模块的框图。图2是设置在图1的高频功率放大器模块中的SPDT开关的电路图。图3是示出了由本发明人检测的SPDT开关的结构实例的电路图。图4A和4B是每一个示出了展示图3的SPDT开关中响应特性的模拟结果实例的示例图。图5A和5B是每一个示出了模拟图2的SPDT开关中栅极电位Vg和漏极电位Vant随时间变化的结果的示例图。图6是示出了实际测量输出功率上升的延迟时间对SPDT开关中用于泄漏通路的电阻器的依赖性的结果示例图。图7是示出了用于分析由于连接用于泄漏通路的电阻器所导致的***损耗劣化的模拟结果的示例图。图8是示出了当没有设置用于泄漏通路的电阻器的SPDT开关被用作基准时谐波失真的变化量的示例图。图9是示出了图2的SPDT开关结构的另一个实例的电路图。图10是示出了图9的SPDT开关结构的另一个实例的电路图。图11到13是示出了用于泄漏通路的电阻器27中工艺流程的横截面视图。
在本实施例中，高频功率放大器模块1是例如用于通过作为通信***的移动电话的传输的功率放大器模块。高频功率放大器模块1由如下部分组成：SPDT开关(天线连接开关电路)2；控制单元3；高频功率放大器(高功率放大器)4和5；低通滤波器6和7；以及静电电容器单元8到13和28，如图1所示。
SPDT开关2基于控制单元3的控制在发送/接收信号之间开关。SPDT开关2包括：用于天线的端子2a；发送信号端子2b和2c；接收信号端子2d到2g；以及控制端子2h到2n。
静电电容器单元8到13和28具有分别连接到发送信号端子2b和2c、接收信号端子2d到2g以及用于天线的端子2a的各自的一个连接部分。低通滤波器6和7被连接到静电电容器单元10和11的各自的另外的连接部分。
设置在接收***电路中的SAW(表面声波)14到17被连接到静电电容器单元8、9、12和13各自的另外连接部分。天线ANT被连接到静电电容器单元28的另一个连接部分。
静电电容器单元8到13和28被设置为DC截止电容器。SAW 14到17中每一个通过在压电材料上使用弹性表面波来选择处于特定频率的传播信号作为RF信号。
在SAW 14到17之后的各级中，作为低噪声放大器的LNA(低噪声放大器)18到21被连接。LNA 18和21放大PCS/DSC(1800MHz/1900MHz)和GSM(800MHz，900MHz)的各自的频带中的接收信号。
控制单元3根据从基带电路输出的控制信号控制SPDT开关2的操作。高频功率放大器4放大提供自发送电路22的GSM频带中的发送信号。高频功率放大器5放大提供自发送电路23的DCS/PCS频带中的发送信号。低通滤波器6和7使从高频功率放大器4和5分别输出的各自发送频率的发送信号通过。
图2是示出了作为本发明第一实施例的SPDT开关2的电路图。
如图中所示，SPDT开关2由如下部分组成：发送信号开关单元24和25；接收信号开关单元26；以及用于泄漏通路的电阻器27。
发送信号开关单元24由如下部分组成：晶体管(开关晶体管开关)Qtx1和Qtx2；电阻器Rgg1到Rgg5；电阻器Rd1到Rd4；静电电容器单元C1和C2；以及升压电路SC1。
发送信号开关单元25由如下部分组成：晶体管(开关晶体管)Qtx3和Qtx4；电阻器Rgg6到Rgg10；电阻器Rd5到Rd8；静电电容器单元C3和C4；以及升压电路SC2。
接收信号开关单元26由如下部分组成：晶体管(开关晶体管)Qrx1到Qrx5；电阻器Rgg11到Rgg18；电阻器Rd9到Rd15；以及静电电容器单元C5和C6。
这些晶体管Qtx1、Qtx2、Qtx3、Qtx4和Qrx1到Qrx5由例如FET组成。晶体管Qtx1到Qtx4中每一个由设置有两个栅极的双栅极FET组成。晶体管(开关晶体管)Qrx1由设置有三个栅极的多栅极FET组成。
用于天线的端子2a被连接到晶体管Qtx1、Qtx4和Qrx1中每一个的一个连接部分，静电电容器单元C2、C4和C6中每一个的一个连接部分，以及电阻器Rd4、Rd8和Rd9的一个连接部分。
用于泄漏通路的电阻器27的一个连接部分连接到用于天线的端子2a，另一个连接部分连接到基准电位VSS。用于泄漏通路的电阻器27是用于放电的电阻器，其释放累积在设置为分别连接到发送信号端子2b和2c以及接收信号端子2d到2g的DC截止电容器的静电电容器单元8到13和28中的电荷电容。
控制端子2h被连接到电阻器Rgg5的一个连接部分，而电阻器Rgg1到Rgg4中每一个的一个连接部分被连接到电阻器Rgg5的另一个连接部分。
晶体管Qtx1栅极中的一个以及静电电容器单元C2的另一个连接部分被连接到电阻Rgg4的另一个连接部分。晶体管Qtx1的另一个栅极被连接到电阻器Rgg3的另一个连接部分。
升压电路SC1在控制信号经由控制端子2h被输入到晶体管Qtx1和Qtx2时锁存来自晶体管信号端子2b的发送信号(在GSM带中)，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给晶体管Qtx1和Qtx2的栅极。
晶体管Qtx2的一个栅极和静电电容器单元C1的一个连接部分被连接到电阻器Rgg1的另一个连接部分。晶体管Qtx2的另一个栅极被连接到电阻器Rgg2的另一个连接部分。
晶体管Qtx2的一个连接部分被连接到晶体管Qtx1的另一个连接部分。发送信号端子2b被连接到晶体管Qtx2的另一个连接部分以及静电电容器单元C1的另一个连接部分。
电阻器Rd1到Rd4被串联连接在晶体管Qtx1的一个连接部分与晶体管Qtx2的另一个连接部分之间。在电阻器Rd1与Rd2之间的连接部分被连接在晶体管Qtx2的两个栅极之间。电阻器Rd3与Rd4之间的连接部分被连接在晶体管Qtx1的两个栅极之间。晶体管Qtx1与Qtx2之间的连接部分被连接在电阻器Rd2与Rd3之间的连接部分。
电阻器Rd1到Rd2中每一个被用作用于施加晶体管Qtx1的栅极到栅极电位的电阻器。
控制端子2i被连接到电阻器Rgg10的一个连接部分，而电阻器Rgg6到Rgg9中每一个的一个连接部分被连接到电阻器Rgg10的另一个连接部分。
晶体管Qtx3栅极中的一个和静电电容器单元C3的另一个连接部分被连接到电阻器Rgg6的另一个连接部分。晶体管Qtx3的另一个栅极被连接到电阻器Rgg7的另一个连接部分。
晶体管Qtx4栅极中的一个和静电电容器单元C4的另一个连接部分被连接到电阻器Rgg9的另一个连接部分。晶体管Qtx4的另一个栅极被连接到电阻器Rgg8的另一个连接部分。
晶体管Qtx4的一个连接部分被连接到晶体管Qtx3的另一个连接部分。发送信号端子2c被连接到晶体管Qtx3的一个连接部分和静电电容器单元C3的另一个连接部分。
电阻器Rd5到Rd8被串联连接在晶体管Qtx3的一个连接部分与晶体管Qtx4的另一个连接部分之间。电阻器Rd5与Rd6之间的连接部分被连接在晶体管Qtx3的两个栅极之间。电阻器Rd7与Rd8之间的连接部分被连接在晶体管Qtx4的两个栅极之间。晶体管Qtx3与Qtx4之间的连接部分被连接到电阻器Rd6与Rd7之间的连接部分。
电阻器Rd5到Rd8中每一个被用作用于施加晶体管Qtx2的栅极到栅极电位的电阻器。
控制端子2i被连接到电阻器Rgg10的一个连接部分。电阻器Rgg6到Rgg9中每一个的一个连接部分被连接到电阻器Rgg10的另一个连接部分。
升压电路SC2在控制信号经由控制端子2i被输入到晶体管Qtx3和Qtx4时锁存来自发送信号端子2c的发送信号(在DSC/PCS带中)，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给晶体管Qtx1和Qtx2的栅极。
控制端子2j被连接到电阻器Rgg14的一个连接部分。电阻器Rgg11到Rgg13中每一个的连接部分被连接到电阻器Rgg14的另一个连接部分。
晶体管Qrx1的三个栅极被连接到电阻器Rgg11到Rgg13的各自的另外连接部分。静电电容器单元C6的另一个连接部分被连接到电阻器Rgg11的另一个连接部分。静电电容器单元C5的另一个连接部分被连接到电阻器Rgg13的另一个连接部分。
电阻器Rd9到Rd11被串联连接在晶体管Qrx1的一个连接部分与其另一个连接部分之间。电阻器Rd9与Rd10之间的连接部分被连接在晶体管Qrx1的第一和第二栅极之间。
电阻器Rd10与Rd11之间的连接部分被连接在晶体管Qrx1的第二和第三栅极之间。晶体管Qrx1的另一个连接部分、晶体管Qrx2到Qrx5中每一个的一个连接部分以及电阻器Rd12到Rd15中每一个的一个连接部分被连接到静电电容器单元C5的一个连接部分。
接收信号端子2d被连接到晶体管Qrx2和电阻器Rd12的另外连接部分中的每一个。接收信号端子2e被连接到晶体管Qrx2和电阻器Rd13的另外连接部分中的每一个。
接收信号端子2f被连接到晶体管Qrx4和电阻器Rd14的另外连接部分中的每一个。接收信号端子2g被连接到晶体管Qrx5和电阻器Rd15的另外连接部分中的每一个。
电阻器Rgg15到Rgg18各自的一个连接部分被分别连接到晶体管Qrx2到Qrx5的栅极。控制端子2k到2n被连接到电阻器Rgg15到Rgg18各自的另外连接部分。
电阻器Rgg1到Rgg13是用于为晶体管Qtx1到Qtx4和Qrx1提供各自控制信号的电阻器。静电电容器单元C1到C6被用作用于晶体管Qtx1到Qtx4和Qrx1的功率持久性的电容器单元。
为了与根据本发明的SPDT开关2进行比较，下面将描述由本发明的发明人检测的SPDT开关50。
图3是示出了由本发明的发明人检测的SPDT开关50的传统结构实例的电路图。
如图所示，SPDT开关50由如下部分组成：发送信号开关单元51和52；以及接收信号开关单元53。发送信号开关单元51由如下部分组成：晶体管Qtx50和Qtx51；电阻器Rgg50到Rgg53；电阻器Rd50到Rd53；静电电容器单元C50和C51；以及升压电路SC50。
发送信号开关单元52由如下部分组成：晶体管Qtx52和Qtx53；电阻器Rgg54到Rgg57；电阻器Rd54到Rd57；静电电容器单元C52和C53；以及升压电路SC51。
接收信号开关单元53由如下部分组成：晶体管Qrx50到Qrx54；电阻器Rgg58到Rgg64；电阻器Rd58到Rd64；静电电容器单元C54和C55。
因为SPDT开关50除了用于泄漏的晶体管27之前具有与SPDT开关2相同的连接构造，所以将省略对它的详细描述。
通过使用图3，将对当从发送信号端子2c输入的当前为高功率(约33dBm)的输入电位被改变到低功率时晶体管Qtx52和Qtx53中每一个的栅极电位Vg和漏极电位(在天线端子处的电位)Vant随时间的变化进行模拟。假设当输入电位被改变时，晶体管Qtx52和Qtx53中每一个处于导通状态(约2.8V被施加到控制端子2i并且其它控制端子2h和2j处于0V(基准电位Vss))。基于模拟结果，加在晶体管上的电压随时间的变化将被分析，并且导通状态的晶体管中每一个的损耗增加将被检查。
图4A和4B示出了展示图3的SPDT开关50的响应特性的模拟结果实例。用于泄漏通路的电阻器27的电阻值被假定为300kΩ。
图4A示出了在晶体管Qtx52和Qtx53的每一个中栅极电位Vg和漏极(天线端子)电位Vant的瞬时响应特性对比。
图示出了当输入功率在时间2.5μs被从约33dBm的高功率变化到约5dBm的低功率时晶体管Qtx52和Qtx53中每一个的栅极电位Vg和漏极(源极)电位Vant随时间的变化。
在高功率被输入的时期(0到2.5μs)中，被升压电路SC51升高的电压被施加到晶体管Qtx52和Qtx53中每一个的栅极，以通过栅极的肖特基势垒增加晶体管Qtx52和Qtx53中每一个的漏极(源极)电位Vant。
由于增加的漏极电位Vant，在经由被连接在晶体管Qtx52与Qtx53的漏极和源极之间的电阻器RD 50到RD 53、RD54到RD 57以及RD 58到RD 64而被分别连接到发送信号端子2b和2c以及接收信号端子2d到2g的静电电容器单元8到13和28中，电荷被累积。
图4B示出了在晶体管Qtx52和Qtx53的每一个中栅极到源极(到漏极)电压Vgs(＝栅极电位Vg-漏极电位Vant)随时间的变化。
如图所示，栅极到源极电压Vgs在高功率被输入期间为正(约+0.35V)，使得由于晶体管Qtx52和Qtx53中每一个的导通而引起的损耗很小。
当输入功率在2.5μs时转换到小功率水平(约5dBm)时，栅极电位Vg开始下降到约2.8V，这是施加给控制端子2i的电压。
如图所示，晶体管Qtx52和Qtx53中每一个的漏极(源极)电位Vant缓慢下降。在静电电容器单元8到13和28的每一个中累积的电荷由于晶体管每一个的栅极的肖特基势垒而在反向泄漏中被释放。
因为泄漏电流极小(例如，不大于1μA/mm)，所以漏极电位Vant缓慢下降。如图4B所示，晶体管Qtx52到Qtx53每一个的栅极到源极(到漏极)电压Vg(＝栅极电位Vg-漏极电位Vant)被反向偏置直到它超过功率转换之后晶体管的阈值电压Vth，使得在高功率供应期间已经处于导通状态的晶体管Qtx52和Qtx53中每一个都被变为截止状态，损耗被不利地增加了。
上面是模拟其中低功率隙紧接高输出隙到来而在它们之间没有时间间隔的情况的结果。但是，在实际应用中，在传送隙之间有34.2μs的间隔。尽管如此，漏极电位Vant的下降仍旧很慢，并且晶体管Qtx52和Qtx53的每一个的栅极到源极(到漏极)电压Vgs仍旧反向偏置。
因此，即使在实际应用中，当高功率的输入(高功率隙)已经结束而低功率(低功率隙)在给定时间之后被输入时，输出功率不会充分上升。结果，图16中示出的上升延迟可能看来会引起通信错误等。在栅极到源极(到漏极)电压Vgs几乎等于0V(基准电位Vss)、并且晶体管Qtx52和Qtx53的每一个中的损耗被减小的时刻，延迟被消除。因为延迟的消除这样需要约100μs的时间，所以栅极到源极(到漏极)电压Vgs在上面提到的传送隙之间的间隔内不会回弹到几乎等于0V的水平，因此延迟不能被消除。这导致了上升延迟的现象。
下面将描述根据本实施例在用于泄漏通路的电阻器27被设置在SPDT开关2中时的效果。
在图2中，由虚线指示的通路代表通过提供用于泄漏通路的电阻器27所形成的泄漏通路。通过连接用于泄漏通路的电阻器27并从而形成放电通路，在静电电容器单元8到13和28的每一个中累积的电荷可以被迅速释放。
在连接到发送信号端子2b和2c以及连接到接收信号端子2d到2g的作为DC截止电容器的静电电容器单元8到13和28中累积的电荷，经由连接在晶体管Qtx1、Qtx2、Qtx3、Qtx4和Qrx1到Qrx5的漏极与源极之间的电阻器Rd1到Rd4、Rd5到Rd8以及Rd9到Rd15而流入用于泄漏通路的电阻器27中。
图5A和5B示出了模拟在SPDT开关2的晶体管Qtx3和Qtx4的每一个中栅极电位Vg和漏极电位(天线电位)Vant随时间变化的结果。
图5A示出了在晶体管Qtx3和Qtx4的每一个中栅极电位Vg和漏极(天线)电位Vant的瞬时响应特性的对比。类似于图4A，图5A示出了当在时刻2.5μs输入功率被从约33dBm的高功率转换到约5dBm的低功率时，晶体管Qtx3和Qtx4的每一个的栅极电位Vg和漏极(源极)电位Vant随时间的变化。
图5B示出了在晶体管Qtx3和Qtx4的每一个中栅极到源极(到漏极)电压Vgs(＝栅极电位Vg-漏极电位Vant)随时间的变化。
在这种情况下，如可以从图5A和5B中看出的，漏极电位Vant已经比图4A和4B中更快速地降低了，并且延迟时间已经被减少到图4A和4B中延迟时间的1/10或更少。
栅极到源极(到漏极)电压Vgs几乎等于0V(基准电位VSS)并且晶体管Qtx52和Qtx53每一个中的损耗被减小的时刻是在高功率(高功率隙)的输入被结束之后约10μs。因为栅极到源极(到漏极)电压Vgs在前面提到的传送隙之间的间隔内回弹到几乎等于0V的水平，所以延迟被消除，如图6中指示内部电阻300kΩ的线所示。
用于泄漏通路的电阻器27的连接位置可以是除图2中所示位置(图2，节点a)之外的地方。如果用于泄漏通路的电阻器27被连接在例如发送信号端子2b与基准电位VSS之间(图2，节点b)、发送信号端子2c与基准电位VSS之间(图2，节点c)、晶体管Qrx1的另一个连接部分与基准电位VSS之间(图2，节点d)或者接收信号端子2d到2g的任何一个与基准电位VSS之间(图2，节点e)，都可以获得相同的效果。
但是，因为天线开关的重要特性项包括谐波失真(二次谐波失真(以下称作2HD))、三次谐波失真(以下称作3HD)和***损耗，所以其连接位置受到限制。
图6是示出了对当低功率(约5dBm)隙紧接高功率(约33dBm)隙之后到来时输出功率(Pout)上升的延迟时间对用于泄漏通路的电阻器27的依赖性进行实际测量的结果图。
对如下情况进行了上升特性评价，(1)当用于泄漏通路的电阻器27没有被连接时(图3)，(2)其电阻值为910kΩ时，(3)其电阻值为510kΩ时，(4)其电阻值为300kΩ时。在理想情况下，在33dBm隙之后的5dBm低功率隙显示矩形波形。但是，如可以从图中看到的，延迟时间达到了满足在电阻值不大于300kΩ时的规格的水平。
接下来，进行模拟来分析通过连接用于泄漏通路的电阻器27所引起的***损耗的劣化。模拟结果在图7中示出。
与示出用于泄漏通路的电阻器27没有被连接时的***损耗的图3相比，图7示出了当用于泄漏通路的电阻器在发送过程中被接地时以及在用于泄漏通路的电阻器在接收过程中被接地时***损耗的变化量。
虽然图7示出了接收过程中***损耗的劣化，但是***损耗的减小优选地被最小化。为此，用于泄漏通路的电阻器27的下限电阻值被设定为300kΩ。
在SPDT开关2中，在用于泄漏通路的电阻器27的不同连接位置(节点a到e)对用于GSM***和PCS***的频带的每一个中的2HD和3HD进行模拟。图8示出了通过使用SPDH开关50(图3)中谐波失真(2HD，3HD)的变化量作为基准的谐波失真(2HD，3HD)变化量，所述SODH开关50是没有设置用于泄漏通路的电阻器27的传统电路。
在节点a，谐波失真在任何频带中都有些微改善。作为到传送***的连接位置之一的节点b，对于来自Tx1(用于GSM***的频带)的输入显示出极好的结果，但是对于来自Tx2(用于PCS***的频带)输入却显示出严重的劣化。作为到传送***的另一个连接位置的节点c显示出与节点b所显示的结果相反的结果。根据这些结果，对于GSM/PCS带中每一个的最佳位置是节点a，然后是作为最佳性依次降低的位置的节点c、e和d或者b，其中，节点d和b在最佳性上几乎是等同的(节点a＞节点c＞节点e＞节点d或者b)。
图9是在用于泄漏通路的电阻器27被连接在节点c即被连接在发送信号端子2c与基准电位VSS之间的实例情况下的SPDT开关2的电路图。
在这种情况下，除了用于泄漏通路的电阻器27的连接位置不同之外，SPDT开关2具有与图2相同的连接构造。通过这样连接用于泄漏通路的电阻器27，在静电电容器单元8到13和28中累积的电荷经由电阻器Rd1到Rd4、Rd5到Rd8和Rd9到Rd15流到用于泄漏通路的电阻器27中。这允许漏极电位Vant的快速降低。
结果是，处于导通状态的晶体管的栅极到源极(到漏极)电压Vgs变为负值所需的时间可以被减少，并且输出功率的上升延迟可以被防止。
图10是在用于泄漏通路的电阻器27被连接在节点e即被连接在接收信号端子2d到2g中任何一个与基准电位VSS之间(在图9中是在接收信号端子2e与基准电位VSS之间)的实例情况下的SPDT开关2的电路图。
同样在这种情况下，除了用于泄漏通路的电阻器27的连接位置不同之外，SPDT开关2具有与图2所示构造相同的连接构造。因此，在静电电容器单元8到13和28中累积的电荷经由电阻器Rd1到Rd4、Rd5到Rd8和Rd9到Rd15流到用于泄漏通路的电阻器27中。这允许漏极电位Vant的快速降低。
图11到13是示出了用于泄漏通路的电阻器27中工艺流程的横截面视图。
首先，如图11所示，GaAs外延层30被形成在由半绝缘的砷化镓(GaAs)制成的基底29上。缓冲层31被形成在外延层30的上表面上。
铝砷化镓(AlGaAs)层32被形成在缓冲层31的上表面上。n型砷化镓(GaAs)层33被形成在AlGaAs层32的上表面上。
在位于图12右侧的AlGaAs层32和n型GaAs层33各自的部分被蚀刻之后，由PSG(磷硅酸玻璃)/SiO多层组成的绝缘膜34被形成。然后，由例如WSiN制成的用于泄漏通路的电阻器27被形成在绝缘膜34上AlGaAs层32和n型GaAs层33被部分蚀刻的位置。
随后，在源极/漏极线H1和H2被布置的位置处的绝缘膜34部分被蚀刻，并且源极/漏极线H1和H2由金属线等形成。源极/漏极线H1被连接到晶体管Qtx2，而源极/漏极线H2被连接到晶体管Qtx1。
然后，如图13所示，在第一和第二栅极被布置的位置处的绝缘膜34部分，在穿插在源极/漏极线H1和H2之间的区域中被蚀刻。之后，连接到两个栅极的栅极线G1和G2由金属线类似地形成，并且未示出的n＊电源板连接到其上的电源线SH被形成在栅极线G1与G2之间。
栅极线G1被连接到晶体管Qtx1栅极中的一个上，而栅极线G2被连接到晶体管Qtx1的另一个栅极上。n＊电源板SP是连接到电源线SH、用于提供晶体管Qtx1两个栅极之间的中间电位的电极。
通过在SPDT开关2中这样提供用于泄漏通路的电阻器27，本实施例可以防止输出功率的上升延迟，同时减小谐波失真。结果是，SPDT开关2和高频功率放大器模块1中每一个的可靠性可以被改进。
虽然由本发明人构想的发明已经参照其实施例进行了具体描述，但是本发明不限于此。很容易理解，在本发明中可以做出各种改变和改进而不脱离其要旨。
本发明适合于用于减小在例如移动电话的通信***中使用的SPDT开关中谐波失真的技术。

Claims (18)

1.一种在移动通信装置中使用的半导体集成电路器件，所述半导体集成电路器件包括：
耦合到天线的第一端子；
耦合到信号处理电路的第二端子；
布置在所述第一与第二端子之间、用于开关所述第一与第二端子之间的连接的开关晶体管；
第三端子，其耦合到用于产生用于所述开关晶体管的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子被输入时锁存经由所述开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述开关晶体管的控制端子；以及
连接在所述第一端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一到第三端子的直流截止电容器的静电电容器单元中累积的电荷电容。
2.根据权利要求1的半导体集成电路器件，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
3.一种在移动通信装置中使用的半导体集成电路器件，所述半导体集成电路器件包括：
耦合到天线的第一端子；
耦合到第一发送电路的第一发送端子；
耦合到第二发送电路的第二发送端子；
耦合到接收电路的接收端子；
布置在所述第一端子与所述第一发送端子之间、用于开关所述第一端子与所述第一发送端子之间的连接的第一开关晶体管；
布置在所述第一端子与所述第二发送端子之间、用于开关所述第一端子与所述第二发送端子之间的连接的第二开关晶体管；
布置在所述第一端子与所述接收端子之间、用于开关所述第一端子与所述接收端子之间的连接的第三开关晶体管；
第三端子，其耦合到用于产生用于所述第一和第二开关晶体管的每一个的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述第一或第二开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一或第二开关晶体管的控制端子；以及
连接在所述第二发送端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子、所述第一和第二发送端子以及所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
4.根据权利要求3的半导体集成电路器件，
其中，被输入到所述第一发送电路的GSM发送信号被输入到所述第一发送端子，并且
其中，被输入到所述第二发送电路的个人通信服务发送信号被输入到所述第二发送端子。
5.根据权利要求3-4中任何一个的半导体集成电路器件，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
6.一种在移动通信装置中使用的半导体集成电路器件，所述半导体集成电路器件包括：
耦合到天线的第一端子；
耦合到发送电路的发送端子；
每一个都耦合到接收电路的多个接收端子；
布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；
布置在所述第一端子与所述多个接收端子的每一个之间、用于开关所述第一端子与所述多个接收端子的每一个之间的连接的接收开关晶体管；
第三端子，耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及
连接在所述多个接收端子中的任何一个与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一端子、所述发送端子和所述多个接收端子中的所述任何一个的直流截止电容器的静电电容器单元中累积的电荷电容。
7.根据权利要求6的半导体集成电路器件，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
8.一种在移动通信装置中使用的半导体集成电路器件，所述半导体集成电路器件包括：
耦合到天线的第一端子；
耦合到发送电路的发送端子；
每一个都耦合到接收电路的多个接收端子；
布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；
连接到所述第一端子、用于开关所述第一端子的连接的第一接收开关晶体管；
连接在所述第一接收开关晶体管与所述多个接收端子的每一个之间、用于开关所述多个接收端子的每一个的连接的多个第二接收开关晶体管；
第三端子，其耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及
连接在基准电位与在所述第一接收开关晶体管和所述多个第二接收开关晶体管中的任何一个之间的连接部分之间的、用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一端子、所述发送端子、和所述多个接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
9.根据权利要求8的半导体集成电路器件，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
10.一种高频功率放大器模块，包括：
天线连接开关电路；以及
高频功率放大器，其接收来自发送电路的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，
其中，所述天线连接开关电路包括：
耦合到天线的第一端子；
耦合到高频功率放大器的发送端子；
耦合到接收电路的接收端子；
布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的开关晶体管；
第三端子，其耦合到用于产生用于所述开关晶体管的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述开关晶体管的控制端子；以及
连接在所述第一端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子的直流截止电容器的静电电容器单元中累积的电荷电容。
11.根据权利要求10的高频功率放大器模块，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
12.一种高频功率放大器模块，包括：
天线连接开关电路；以及
高频功率放大器，其接收来自第一和第二发送电路的各自的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，
其中，所述天线连接开关电路包括：
耦合到天线的第一端子；
耦合到所述高频功率放大器的第一和第二发送端子；
耦合到接收电路的接收端子；
布置在所述第一端子与所述第一发送端子之间、用于开关所述第一端子与所述第一发送端子之间的连接的第一开关晶体管；
布置在所述第一端子与所述第二发送端子之间、用于开关所述第一端子与所述第二发送端子之间的连接的第二开关晶体管；
布置在所述第一端子与所述接收端子之间、用于开关所述第一端子与所述接收端子之间的连接的第三开关晶体管；
第三端子，其耦合到用于产生用于所述第一和第二开关晶体管中的每一个的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述第一或第二开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述第一或第二开关晶体管的控制端子；以及
连接在所述第二发送端子与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一和第三端子、所述第一和第二发送端子、以及所述接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
13.根据权利要求12的高频功率放大器模块，
其中，连接到所述第一发送端子的高频功率放大器输出GSM发送信号，并且
其中，连接到所述第二发送端子的高频功率放大器输出个人通信服务发送信号。
14.根据权利要求12-13中任何一个的高频功率放大器模块，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
15.一种高频功率放大器模块，包括：
天线连接开关电路；以及
高频功率放大器，其接收来自第一和第二发送电路中的每一个的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，
其中，所述天线连接开关电路包括：
耦合到天线的第一端子；
耦合到所述高频功率放大器的发送端子；
每一个都耦合到接收电路的多个接收端子；
布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；
布置在所述第一端子与所述多个接收端子中的每一个之间、用于开关所述第一端子与所述多个接收端子中的每一个之间的连接的接收开关晶体管；
第三端子，其耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及
连接在所述多个接收端子中的任何一个与基准电位之间的用于泄漏通路的电阻器，其用于释放在作为分别连接到所述第一端子、所述发送端子、和所述多个接收端子中的所述任何一个的直流截止电容器的静电电容器单元中累积的电荷电容。
16.根据权利要求15的高频功率放大器模块，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
17.一种高频功率放大器模块，包括：
天线连接开关电路；以及
高频功率放大器，其接收来自第一和第二发送电路中的每一个的发送信号，放大发送信号，并将放大后的发送信号提供到所述天线连接开关电路，
其中，所述天线连接开关电路包括：
耦合到天线的第一端子；
耦合到所述高频功率放大器的发送端子；
每一个都耦合到接收电路的多个接收端子；
布置在所述第一端子与所述发送端子之间、用于开关所述第一端子与所述发送端子之间的连接的发送开关晶体管；
连接到所述第一端子、用于开关所述第一端子的连接的第一接收开关晶体管；
连接在所述第一接收开关晶体管与所述多个各接收端子的每一个之间、用于开关所述多个接收端子中的每一个的连接的多个第二接收开关晶体管；
第三端子，其耦合到用于产生用于所述发送开关晶体管的控制信号的控制电路；
升压电路，其在控制信号经由所述第三端子输入时锁存经由所述发送开关晶体管输出的发送信号，产生比控制信号的电压电平更高的升压电压，并将升压电压施加给所述发送开关晶体管的控制端子；以及
连接在基准电位与在所述第一接收开关晶体管和所述多个第二接收开关晶体管中的任何一个之间的连接部分之间的、用于泄漏通路的电阻器，其用于释放在作为连接到所述第一端子、所述发送端子、和所述多个接收端子的直流截止电容器的静电电容器单元中累积的电荷电容。
18.根据权利要求17的高频功率放大器模块，其中，所述用于泄漏通路的电阻器的电阻值不小于100kΩ。
CN2006101288505A 2005-08-31 2006-08-31 半导体集成电路器件和高频功率放大器模块 Active CN1925326B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-250497 2005-08-31
JP2005250497 2005-08-31
JP2005250497A JP4712492B2 (ja) 2005-08-31 2005-08-31 半導体集積回路装置および高周波電力増幅モジュール

Publications (2)

Publication Number Publication Date
CN1925326A CN1925326A (zh) 2007-03-07
CN1925326B true CN1925326B (zh) 2010-06-16

Family

ID=37817831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101288505A Active CN1925326B (zh) 2005-08-31 2006-08-31 半导体集成电路器件和高频功率放大器模块

Country Status (3)

Country Link
US (1) US7650134B2 (zh)
JP (1) JP4712492B2 (zh)
CN (1) CN1925326B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724498B2 (ja) * 2005-08-30 2011-07-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール
JP4939125B2 (ja) 2006-06-29 2012-05-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波モジュール
JP2008205794A (ja) * 2007-02-20 2008-09-04 Renesas Technology Corp 半導体集積回路装置および高周波電力増幅モジュール
KR100980112B1 (ko) * 2008-03-27 2010-09-03 광주과학기술원 Ｒｆ 스위칭 장치 및 방법
JP2010233207A (ja) * 2009-03-05 2010-10-14 Panasonic Corp 高周波スイッチ回路及び半導体装置
US9627883B2 (en) * 2011-04-13 2017-04-18 Qorvo Us, Inc. Multiple port RF switch ESD protection using single protection structure
US9728532B2 (en) 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits
CN102332929B (zh) * 2011-09-23 2016-08-03 中兴通讯股份有限公司 双模射频模块、双模射频发送、接收方法以及用户终端
WO2013094535A1 (ja) * 2011-12-20 2013-06-27 株式会社村田製作所 高周波モジュール
US9723560B2 (en) * 2014-05-22 2017-08-01 Qualcomm Incorporated Multi-stage amplifier with RC network
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
JP6686993B2 (ja) 2017-09-12 2020-04-22 株式会社村田製作所 高周波回路、高周波フロントエンド回路および通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134317A (en) * 1990-05-31 1992-07-28 Sharp Kabushiki Kaisha Booster circuit for a semiconductor memory device
CN1122534A (zh) * 1994-08-29 1996-05-15 株式会社日立制作所 低失真开关
CN1565087A (zh) * 2002-05-31 2005-01-12 松下电器产业株式会社 高频开关电路及使用该电路的移动通信终端装置
CN1592088A (zh) * 2003-08-27 2005-03-09 株式会社瑞萨科技 用于通信器件的电子元件以及用于转换发射和接收的半导体器件
CN1606248A (zh) * 2003-10-08 2005-04-13 株式会社瑞萨科技 天线开关电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200021A (ja) * 1996-01-22 1997-07-31 Mitsubishi Electric Corp 集積回路
JP2002135095A (ja) * 2000-10-26 2002-05-10 Nec Kansai Ltd Ｉｃスイッチ
JP4009553B2 (ja) * 2002-05-17 2007-11-14 日本電気株式会社 高周波スイッチ回路
JP3849600B2 (ja) * 2002-07-12 2006-11-22 日本電気株式会社 高周波スイッチ
JP3790227B2 (ja) * 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
JP2004353715A (ja) 2003-05-27 2004-12-16 Autoliv Kk ｎ角断面角型ベローズアクチュエータ
JP4433784B2 (ja) 2003-12-19 2010-03-17 セイコーエプソン株式会社 液晶パネル駆動装置
JP4684759B2 (ja) * 2005-06-22 2011-05-18 ルネサスエレクトロニクス株式会社 半導体回路装置および高周波電力増幅モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134317A (en) * 1990-05-31 1992-07-28 Sharp Kabushiki Kaisha Booster circuit for a semiconductor memory device
CN1122534A (zh) * 1994-08-29 1996-05-15 株式会社日立制作所 低失真开关
CN1565087A (zh) * 2002-05-31 2005-01-12 松下电器产业株式会社 高频开关电路及使用该电路的移动通信终端装置
CN1592088A (zh) * 2003-08-27 2005-03-09 株式会社瑞萨科技 用于通信器件的电子元件以及用于转换发射和接收的半导体器件
CN1606248A (zh) * 2003-10-08 2005-04-13 株式会社瑞萨科技 天线开关电路

Also Published As

Publication number Publication date
CN1925326A (zh) 2007-03-07
US7650134B2 (en) 2010-01-19
JP4712492B2 (ja) 2011-06-29
JP2007067762A (ja) 2007-03-15
US20070049352A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1925326B (zh) 半导体集成电路器件和高频功率放大器模块
CN102403990B (zh) 射频模块
CN101252352B (zh) 半导体集成电路器件及高频功率放大器模块
JP4939125B2 (ja) 半導体集積回路装置および高周波モジュール
CN101536327B (zh) 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置
US5748053A (en) Switching circuit
CN1925325B (zh) 半导体集成电路设备和高频功率放大器模块
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US20100117713A1 (en) Semiconductor integrated circuit and high frequency module with the same
JPH1093471A (ja) 信号切換えスイッチ
US10778211B2 (en) Switching circuit and semiconductor module
US20120081262A1 (en) Switch circuit, semiconductor device, and portable wireless device
US7501897B2 (en) High-power amplifier
Tosaka et al. An antenna switch MMIC using E/D mode p-HEMT for GSM/DCS/PCS/WCDMA bands application
JP5267648B2 (ja) 半導体集積回路装置および高周波モジュール
KR100967847B1 (ko) 증식형 소자를 이용한 고주파 스위치 회로
CN103339858B (zh) 半导体集成电路装置以及高频模块
US20210391834A1 (en) Power amplifier module
JPH11355114A (ja) 信号線路、増幅回路、半導体集積回路、および半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100716

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100716

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

ASS Succession or assignment of patent right

Owner name: MURATA MANUFACTURING CO. LTD.

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20120423

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120423

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.