WO2012161032A1 - 半導体集積回路装置および高周波モジュール - Google Patents

半導体集積回路装置および高周波モジュール Download PDF

Info

Publication number
WO2012161032A1
WO2012161032A1 PCT/JP2012/062420 JP2012062420W WO2012161032A1 WO 2012161032 A1 WO2012161032 A1 WO 2012161032A1 JP 2012062420 W JP2012062420 W JP 2012062420W WO 2012161032 A1 WO2012161032 A1 WO 2012161032A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
gate
transmission
reception
common
Prior art date
Application number
PCT/JP2012/062420
Other languages
English (en)
French (fr)
Inventor
秋重 中島
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201280006482.0A priority Critical patent/CN103339858B/zh
Priority to JP2013516306A priority patent/JP5494890B2/ja
Publication of WO2012161032A1 publication Critical patent/WO2012161032A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter

Definitions

  • the present invention relates to a semiconductor integrated circuit device and a high frequency module, and more particularly to a technology effective when applied to a semiconductor integrated circuit device and a high frequency module including an antenna switch mounted on a mobile communication device or the like.
  • Patent Document 1 in a transistor that is equivalently represented by a parallel connection of a plurality of partial transistors in accordance with a meander structure layout, the gate width of a partial transistor positioned closest to the gate input terminal is set to other portions. A configuration in which the gate width is larger than that of the transistor is shown.
  • a plurality of frequency bands are defined with a frequency band in the vicinity of 2 GHz as a representative.
  • a so-called multiband / multimode technology is indispensable for supporting a plurality of communication systems and a plurality of frequency bands.
  • the antenna switch device selectively transmits transmission signals of multiple frequency bands from the inside to the antenna by switching multiple switches, and internally receives reception signals of multiple frequency bands received by the antenna. It is a device that selectively transmits to the device.
  • Important characteristics that determine the performance of the antenna switch device include high-order harmonic distortion (HD) and intermodulation distortion (IMD). In particular, it is important to reduce second-order harmonic distortion (2HD) and third-order harmonic distortion (3HD) in the GSM system, and it is important to reduce IMD in the W-CDMA system.
  • HD high-order harmonic distortion
  • IMD intermodulation distortion
  • the Vin is connected to PNant and at the both ends of the receiving switch series connection circuit (Q_RXcom and Q_RX2 (Q_RX1)). Is applied.
  • Q_RXcom is a common transistor for the reception switch, and one end is connected to PNant, and here, it has a single-stage configuration of a triple gate transistor.
  • Q_RX2 and Q_RX1 are reception switch transistors, which are branched in parallel from the other end of Q_RXcom, and have a single-stage configuration of single gate transistors here.
  • a single-stage configuration of a triple gate transistor is equivalently considered as a three-stage configuration of a single gate transistor. Therefore, Vin is divided by the three-stage single gate transistor by Q_RXcom and the one-stage single gate transistor by Q_RX2 (Q_RX1).
  • FIG. 10 shows an example of the gate-source voltage dependence of the source-drain current and the gate-source capacitance of the single gate transistor in the semiconductor integrated circuit device (antenna switch device) studied as a premise of the present invention.
  • FIG. Each of the transistors described above is composed of, for example, a HEMT (High-Electron-Mobility-Transistor) element using gallium arsenide (GaAs) or the like for high performance.
  • the threshold voltage Vth of a GaAs transistor is generally about ⁇ 1 V, and the transistor is turned off when the gate-source voltage Vgs becomes Vth or less.
  • the gate-source capacitance (off-capacitance) Cgs at that time has a non-linear characteristic that rapidly decreases from the vicinity of Vth with the spread of the depletion layer of the heterojunction (Schottky junction) in the gate. This non-linearity causes high-order harmonic distortion (HD) and intermodulation distortion (IMD).
  • HD high-order harmonic distortion
  • IMD intermodulation distortion
  • a high voltage (V_TX2c) is applied to the gate to control the transmission switch transistor (Q_TX2) to be on, and each of the transistors (Q_RXcom, Q_RX2, Q_RX1) is controlled to be off.
  • a low voltage for example, 0 V
  • the high voltage of Q_TX2 is applied to PNant via the Schottky junction (equivalently a forward diode) of the gate, the bias voltage of each transistor (Q_RXcom, Q_RX2, Q_RX1) in the off state is As shown in FIG. 10, it is approximately ⁇ V_TX2c.
  • the gate width per stage of the single gate transistor in Q_RXcom is, for example, about three times larger than the gate width of Q_RX2 (and Q_RX1) in order to reduce insertion loss when turning on Q_RXcom during reception. Is set.
  • the waveforms of the gate-source voltage Vgs1 per stage of the single gate transistor in Q_RXcom and the gate-source voltage Vgs2 of Q_RX2 (and Q_RX1 connected in parallel thereto) have the relationship shown in FIG. .
  • the off capacitance increases as the gate width increases, the off capacitance is relatively smaller on the Q_RX2 and Q_RX1 sides than on the Q_RXcom side (impedance increases), and Vgs2 is more than Vgs1 accordingly. Becomes larger. Note that even if the number of multi-gates of Q_RXcom changes, the magnitude relationship between Vgs1 and Vgs2 does not change, and both amplitudes change similarly. As can be seen from FIG. 10, the higher-order harmonic distortion (HD) and intermodulation distortion (IMD) increase in proportion to the amplitude value of the gate-source voltage Vgs applied to the off-capacitance (Cgs). Therefore, distortion generated from Q_RX2 (Q_RX1) having a large Vgs becomes dominant, and there is a possibility that the HD characteristics and IMD characteristics of the antenna switch device cannot be improved.
  • HD harmonic distortion
  • IMD intermodulation distortion
  • the present invention has been made in view of the above, and one of its purposes is to provide a semiconductor integrated circuit device capable of improving distortion characteristics in a high-frequency signal and a high-frequency module including the same. It is in.
  • the above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
  • the semiconductor integrated circuit device includes an antenna terminal, first to Nth (N is an integer of 2 or more) terminals, a common transistor, and first to Nth transistors.
  • the antenna terminal is for antenna connection, and a first transmission signal directed to the antenna is transmitted.
  • the common transistor has a source / drain path coupled between the antenna terminal and the common node, and is controlled to be turned off when the first transmission signal is transmitted to the antenna terminal.
  • the first to Nth transistors have their source / drain paths coupled between the common node and the first to Nth terminals, respectively, and are controlled to be off when the common transistor is controlled to be off.
  • the gate width of the common transistor is in a range of ⁇ 20% of the total value of the gate widths of the first to Nth transistors.
  • the voltage level of the first transmission signal is substantially uniform between the off-capacitance of the common transistor and the off-capacitances of the first to Nth transistors. Since the pressure is divided, the distortion characteristics can be improved.
  • FIG. 1 is a circuit diagram showing a configuration example of a main part of a semiconductor integrated circuit device according to a first embodiment of the present invention.
  • 2 is a schematic diagram illustrating an example of an equivalent circuit of each transistor in an off state in the semiconductor integrated circuit device of FIG.
  • FIG. 3 is a diagram showing an example of the gate-source voltage dependence of the source-drain current and the gate-source capacitance of each single gate transistor in FIGS. is there.
  • FIG. 2 is a cross-sectional view showing a device structure example of each switch transistor in the semiconductor integrated circuit device of FIG. 1.
  • the high frequency module of Embodiment 1 of this invention it is a block diagram which shows an example of the whole structure.
  • FIG. 1 is a circuit diagram showing a configuration example of a main part of a semiconductor integrated circuit device according to a first embodiment of the present invention.
  • FIG. 3 is a diagram showing an example of the gate-source voltage dependence of the source-drain current and the gate-source capacitance of each single gate transistor
  • FIG. 6 is a circuit diagram illustrating a detailed configuration example of the antenna switch device in the high-frequency module of FIG. 5.
  • FIG. 7 is an explanatory diagram showing an example of the dependence of the insertion loss and isolation characteristics of each switch transistor in FIG. 6 on the gate width.
  • FIG. 7 is an explanatory diagram illustrating an example of a result of verifying various effects in the antenna switch device of FIG. 6.
  • FIG. 6 is a circuit diagram showing a configuration example of an antenna switch device included in a high-frequency module according to a second embodiment of the present invention. In the semiconductor integrated circuit device examined as a premise of the present invention, it is a diagram showing an example of the gate-source voltage dependence of the source-drain current and the gate-source capacitance of the single gate transistor.
  • the constituent elements are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.
  • the shapes, positional relationships, etc. of the components, etc. when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
  • FIG. 1 is a circuit diagram showing a configuration example of a main part of a semiconductor integrated circuit device according to Embodiment 1 of the present invention.
  • the semiconductor integrated circuit device (antenna switch device) shown in FIG. 1 includes an antenna connection terminal PNant, a transmission terminal TX2, reception terminals RX1 and RX2, and on / off control terminals RXcomc, RX2c, and RX1c.
  • the antenna switch device further includes a transmission switch transistor Q_TX2, a reception switch common transistor Q_RXcom, and reception switch transistors Q_RX1 and Q_RX2.
  • Each transistor is not particularly limited, but includes, for example, a HEMT element that can realize low insertion loss, high isolation, low noise, and the like in a high frequency band.
  • a transmission switch transistor Q_TX1 and transmission / reception switch transistors Q_TRX1 to Q_TRX3 are additionally shown, but these are not necessarily required.
  • TX2 receives a transmission high-frequency signal from the power amplifier circuit PA or the like at the previous stage.
  • Q_TX2 is coupled between TX2 and PNant, and transmits a transmission high-frequency signal from TX2 to PNant when controlled to ON.
  • Q_RXcom has a single-stage configuration of a triple gate transistor, and one of the source and the drain is coupled to PNant.
  • the source and drain of a transistor can be appropriately changed according to the signal level actually applied to the source and / or drain. However, in this embodiment, for convenience of explanation, the side closer to PNant is used.
  • the node of is the drain. In this case, the drain of Q_RXcom is coupled to PNant.
  • the triple gate transistor of Q_RXcom can be regarded as a three-stage configuration of a single gate transistor equivalently. Between the source and drain of each single gate transistor, resistors Rd1a, Rd1b, and Rd1c having relatively high resistance values for biasing are coupled. At this time, the coupling node of Rd1a and Rd1b is coupled to the node between the gate on the drain side and the middle gate, and the coupling node of Rd1b and Rd1c is coupled to the node between the gate on the source side and the middle gate. .
  • the drain of the triple gate transistor of Q_RXcom is coupled to the gate closest to the drain side in the triple gate via the capacitor C1a, and the source of the triple gate transistor is closest to the source side in the triple gate via the capacitor C1b. Coupled to the gate.
  • the gate closest to the drain side in the triple gate is coupled to RXcomc via resistors Rg1a and Rg1b in series, and the gate closest to the source side within the triple gate is connected via resistors Rg1c and Rg1b in series. It is bound to RXcomc.
  • the middle gate in the triple gate is coupled to RXcomc via Rg1b.
  • Q_RX2 has a single-stage configuration of a single gate transistor, the drain is coupled to the source of Q_RXcom, and the source is coupled to RX2.
  • a resistor Rd2 having a relatively high bias value is coupled between the source and the drain of Q_RX2, and the gate of Q_RX2 is coupled to RX2c via the resistor Rg2.
  • Q_RX1 has a single-stage configuration of a single gate transistor, the drain is coupled to the source of Q_RXcom, and the source is coupled to RX1.
  • a resistor Rd3 having a relatively high bias value is coupled between the source and the drain of Q_RX1, and the gate of Q_RX1 is coupled to RX1c via the resistor Rg3.
  • Q_TX2 when a transmission high-frequency signal from TX2 is transmitted to PNant, Q_TX2 is controlled to be on and other transistors (Q_RXcom, Q_RX2, Q_RX1, etc.) are controlled to be off.
  • a high voltage for example, about 3 V
  • a low voltage for example, RXcomc, RX2c, RX1c
  • RXcomc, RX2c, RX1c is applied to the gates (RXcomc, RX2c, RX1c) of other transistors (Q_RXcom, Q_RX2, Q_RX1). 0V etc.
  • a high voltage of Q_TX2 is applied to PNant via a Schottky junction (equivalently a forward diode) of the gate, and the voltage is applied to the resistance (Rd1a, Q_RX2, Q_RX1, respectively) at the source and drain of Q_RXcom, Q_RX2, and Q_RX1.
  • Rd1b, Rd1c, Rd2, Rd3 the gate-source voltages of the other transistors (Q_RXcom, Q_RX2, Q_RX1) are biased to the off state.
  • Q_RXcom is configured such that power is supplied to the node between the gates.
  • a stable potential can be supplied to each inter-gate node, and the distortion characteristics (HD, IMD) can be improved. That is, when power is not supplied to each inter-gate node, for example, the bias point in the middle transistor of the three single gate transistors constituting the triple gate transistor can be unstable. If the bias point becomes shallow (that is, ⁇ V_TX2c in FIG. 10 approaches Vth), distortion characteristics deteriorate, but such a situation can be prevented by feeding the node between the gates.
  • C1a and C1b coupled to Q_RXcom are mainly used for high frequency coupling. For example, when the voltage of PNant fluctuates in the negative direction and the positive direction accompanying the transmission high frequency signal described above, Q_RXcom changes from the off state to the on state. Prevent transitions.
  • Rg1a, Rg1b, Rg1c coupled to Q_RXcom, and Rg2, Rg3 coupled to Q_RX2, Q_RX1 mainly have a relatively high resistance value for high-frequency cutoff.
  • a transmission high-frequency signal from PNant is RXcomc, RX2c.
  • RX1c is prevented from leaking.
  • Rg1a, Rg1b, and Rg1c are arranged such that the resistance value from RXcomc to the gates at both ends of Q_RXcom is high and the resistance value from RXcomc to the middle gate of Q_RXcom is low. Yes.
  • each gate resistor is arranged so that the resistance values are all the same, each gate resistor is not supplied with a high-frequency leakage signal of an equal level in the OFF state, and the modified U-shaped standing This is because the inventors have found that a high-frequency leakage signal that becomes a wave is supplied.
  • a common transistor Q_RXcom
  • the circuit area is reduced as compared with the case where the common transistor (Q_RXcom) is not provided (that is, when the RX2 transistor and the RX1 transistor are directly connected to PNant).
  • the load capacity of the antenna connection terminal PNant can be reduced.
  • the load capacity of the PNant it is possible to improve distortion characteristics such as reduction of harmonic distortion (HD) or reduction of intermodulation distortion (IMD).
  • each of the reception switch transistors Q_RX2, Q_RX1 is formed of a single gate transistor from the viewpoint of reducing insertion loss at the time of ON.
  • the gate width of Q_RXcom is set to be, for example, about three times larger than the gate width of Q_RX2 (or Q_RX1). It was. However, this may cause Q_RX2 (or Q_RX1) to dominate and cause deterioration of distortion characteristics.
  • FIG. 2 is a schematic diagram showing an example of an equivalent circuit of each transistor in the off state in the semiconductor integrated circuit device of FIG.
  • FIG. 3 shows an example of the gate-source voltage dependence of the source-drain current and the gate-source capacitance of each single gate transistor in FIGS. 1 and 2 in the semiconductor integrated circuit device according to the first embodiment of the present invention.
  • FIG. FIG. 3 shows the characteristics of the source-drain current Ids of the HEMT device having a threshold voltage Vth of about ⁇ 1 V, and the gate-source capacitance (off capacitance) in the off state, as in FIG. The characteristics of Cgs are shown.
  • the transistor in the off state is biased to approximately ⁇ V_TX2c with the high voltage (V_TX2c (for example, about 3V)) applied to the gate of Q_TX2 described in FIG.
  • FIG. 2 shows an equivalent circuit of the common transistor Q_RXcom for reception switch and the transistors Q_RX2 and Q_RX1 for reception switch in FIG.
  • Q_RXcom in the off state is represented by a gate-drain capacitance Cg1, a gate-source capacitance Cg2, and a source-drain resistance Rd1.
  • the off-state Q_RX2 is represented by the gate-drain capacitance Cg3, the gate-source capacitance Cg4, and the source-drain resistance Rd2
  • the off-state Q_RX1 is represented by the gate-drain capacitance Cg5 and the gate.
  • -It is represented by the source-to-source capacitance Cg6 and the aforementioned source-drain resistance Rd3.
  • Q_RXcom is a triple gate transistor, it is represented by a three-stage single gate transistor Qa, Qb, Qc.
  • Qa is represented by the gate-drain capacitance Cg1a, the gate-source capacitance Cg2a, and the aforementioned source-drain resistance Rd1a.
  • Qb is represented by a gate-drain capacitance Cg1b, a gate-source capacitance Cg2b, and the source-drain resistance Rd1b described above
  • Qc is a gate-drain capacitance Cg1c and a gate-source capacitance. Cg2c and the source-drain resistance Rd1c described above.
  • the reception terminals RX2 and RX1 are connected to the ground power supply voltage GND in an AC manner via, for example, a shunt switch transistor (not shown).
  • a transmission high-frequency signal having the maximum voltage Vin (for example, a large voltage corresponding to a transmission power of 35 dBm in the GSM system) is transmitted to the antenna connection terminal PNant via Q_TX2 in FIG.
  • Vin is applied between PNant and GND (corresponding to RX2 and RX1).
  • the high-frequency signal having the Vin is mainly applied to the gate-drain capacitance and the gate-source capacitance (that is, off capacitance) of each transistor. Applied and divided by the off-capacitance.
  • the off-capacitance that is, off capacitance
  • an equal gate-source voltage Vgs (gate-drain voltage Vgd) is applied to each gate-source capacitance Cgs (each gate-drain capacitance Cgd). If configured, the distortion characteristics (HD, IMD) can be improved as compared with the case of FIG.
  • the impedance value of the parallel connection of Q_RX2 and Q_RX1 and the impedance values of Qa to Qc are both equal. That is, the total value associated with the parallel connection of the combined capacitance values of Cg3 and Cg4 and the combined capacitance values of Cg5 and Cg6 is equal to the combined capacitance value of Cg1c and Cg2c, equal to the combined capacitance value of Cg1b and Cg2b, and , Cg1a and Cg2a may be equal to the combined capacitance value.
  • the signal amplitude of the gate-source voltage Vgs2 of Q_RX2 (Q_RX1) and the gate-source voltage Vgs1 per single gate transistor of Q_RXcom can be taken as the minimum amplitude.
  • the distortion characteristics (HD, IMD) can be improved most effectively.
  • FIG. 4 is a cross-sectional view showing a device structure example of each switch transistor in the semiconductor integrated circuit device of FIG.
  • Each switching transistor shown in FIG. 1 is composed of, for example, a high electron mobility transistor (HEMT) element as shown in FIG.
  • HEMT high electron mobility transistor
  • the semi-insulating substrate SUB is a substrate as shown below composed of a gallium arsenide (GaAs) substrate which is a compound semiconductor. That is, in a compound semiconductor having a large forbidden band, when a certain type of impurity is added, a deep level is formed inside the forbidden band.
  • GaAs gallium arsenide
  • the deep level electrons and holes are fixed, and the electron density in the conduction band or the hole density in the valence band becomes very small, becoming closer to an insulator.
  • a substrate is called a semi-insulating substrate.
  • deep levels are formed by adding Cr, In, oxygen or the like, or introducing arsenic excessively, thereby forming a semi-insulating substrate.
  • the epitaxial layer EP formed on the semi-insulating substrate SUB is formed of, for example, a GaAs layer.
  • a buffer layer BF is formed on the epitaxial layer EP, and a semiconductor layer LY2 such as AlGaAs is formed on the buffer layer BF.
  • This LY2 is processed into a mesa shape for element isolation, and an insulating film ISL such as PSG (Phosphorus Silicon Glass) / SiO is formed in the processed portion.
  • a plurality of gate electrodes G1, G2 are formed on LY2.
  • G1 and G2 are formed of a metal layer having Pt (platinum) as the lowermost layer, and a stacked film in which Pt, Ti (titanium), Pt, and Au (gold) are sequentially stacked from the lower layer is used.
  • LY2 and G1, G2 lowermost layer Pt
  • LY3 semiconductor layers
  • LY3 such as n-type GaAs are formed on the LY2 so as to sandwich the plurality of gate electrodes G1, G2 apart from each other, and the ohmic electrodes OE1 are respectively formed on the two LY3.
  • OE2 are formed. These OE1 and OE2 are configured to make ohmic contact with LY3.
  • the semiconductor layer LY3 is also formed between the plurality of gate electrodes G1, G1.
  • n + electrode SH12 n + type GaAs or the like is formed on this LY3, n + electrode SH12 n + type GaAs or the like is formed.
  • This SH 12 is for supplying power to the inter-gate node as described in FIG.
  • a resistance layer (resistance) R is formed on the insulating film ISL.
  • This resistance layer R corresponds to each source-drain resistance (Rd1a, etc.) and each gate resistance (Rg1a, etc.) shown in FIG.
  • Rd1a, etc. each source-drain resistance
  • Rg1a, etc. each gate resistance
  • FIG. an example of the structure of a double gate transistor provided with two gate electrodes G1 and G2 between the source and drain (OE1 and OE2) is shown, but in the triple gate transistor, n + is further provided between G2 and OE2.
  • the structure is such that the electrode and the gate electrode are
  • Such a HEMT device uses a well-type potential formed at a hetero-bond interface between a GaAs layer (EP) and an AlGaAs layer (LY2), and uses a two-dimensional electron gas formed in the well-type potential as a carrier.
  • the width of the well-type potential existing at the heterojunction interface is only as wide as the wavelength of the electrons, and the electrons can only move two-dimensionally along the interface, so that a large electron mobility can be obtained. . Therefore, because of the high mobility characteristics of the two-dimensional electron gas, the high frequency characteristics and high speed characteristics are excellent, and the noise is very low. It is beneficial to apply.
  • the gate width of each of the switching transistors described above is roughly the length in the depth direction of the gate electrode (G1 or G2) in FIG.
  • the gate width of the common transistor Q_RXcom for the reception switch is preferably the total value of the gate widths of the transistors Q_RX1 and Q_RX2 for the reception switch (for example, twice the Q_RX1).
  • the apparent ratio of the gate width (for example, twice) can have a predetermined fluctuation width according to the layout structure or the like.
  • Patent Document 1 when a meander structure layout in which the gate extends while meandering in the depth direction of FIG. 4 is used, a portion extending in the direction of the gate on the layout plane is orthogonal to the portion.
  • the ratio of contribution to the source-drain current of the entire transistor (that is, the effective gate width) may be different from the portion extending in the direction in which the transistor extends.
  • the effective gate width may vary depending on the number of multi-gates. Therefore, the ratio of the apparent gate width (simply equivalent to the physical length in the extending direction of the gate) is not always set to double or the like. However, the ratio of the effective gate width in consideration of such variation factors is set to double or the like.
  • the set value of the gate width can actually have a fluctuation range of about ⁇ 20% depending on manufacturing variations and the like.
  • the gate width of Q_RXcom is set to 1.5 mm, but may have a fluctuation range of about ⁇ 0.3 mm depending on manufacturing variations and the like.
  • FIG. 5 is a block diagram showing an example of the overall configuration of the high-frequency module according to Embodiment 1 of the present invention.
  • the high-frequency module RFMD shown in FIG. 5 is used in, for example, a mobile phone that is one of wireless communication systems, and is configured by, for example, one wiring board (ceramic board or the like) on which a plurality of components are mounted.
  • the RFMD includes a high-frequency power amplification module HPAMD, a high-frequency signal processing chip RFIC, SAW (Surface Acoustic Wave) filters SAW1 and SAW2, W-CDMA power amplifier circuits PA_W1 to PA_W3, duplexers DPX1 to DPX3, and the like. Has been.
  • the high frequency signal processing chip RFIC is composed of, for example, one semiconductor chip and includes low noise amplifier circuits LNA1 to LNA5 and the like.
  • the HPAMD is composed of, for example, a single wiring board (ceramic board or the like), and power amplifier circuits HPA1 and HPA2, low-pass filters LPF1 and LPF2, a control chip CTLIC, an antenna switch device ANTSW, and the like are provided on the wiring board.
  • HPA1 and HPA2 are constituted by one semiconductor chip, for example.
  • HPA1 and HPA2 are realized by LDMOS (Laterally Diffused ⁇ MOS) or the like
  • HPA1, HPA2 and CTLIC can be integrated in one semiconductor chip.
  • the LPF 1 and LPF 2 are configured by a wiring pattern on the wiring board, various SMD (Surface Mount Device) components, and the like.
  • the antenna switch device ANTSW is realized by, for example, one compound semiconductor chip (GaAs chip or the like), and here, from an antenna connection terminal PNant, transmission terminals TX1 and TX2, reception terminals RX1 and RX2, and transmission / reception terminals TRX1 to TRX3. Eight external terminals are provided.
  • the ANTSW has a so-called SP7T configuration in which one of seven signal terminals (TX1, TX2, RX1, RX2, TRX1 to TRX3) is selectively connected to a PNant to which an antenna ANT is connected.
  • the control chip CTLIC selects a connection destination of this PNant based on a control signal (BB control) from a baseband circuit (not shown).
  • HPA1 amplifies the GSM low-band transmission signal GSM_LB_TX and outputs it to the transmission terminal TX1 via LPF1.
  • GSM_LB_TX corresponds to, for example, GSM850 having a transmission frequency band of 824 MHz to 849 MHz and GSM900 having a transmission frequency band of 880 MHz to 915 MHz.
  • the HPA 2 amplifies the GSM high-band transmission signal GSM_HB_TX and outputs it to the transmission terminal TX 2 via the LPF 2.
  • GSM_HB_TX corresponds to, for example, DCS1800 having a transmission frequency band of 1710 MHz to 1780 MHz and PCS1900 having a transmission frequency band of 1850 MHz to 1910 MHz.
  • processing for up-converting the transmission baseband signal to a predetermined transmission frequency band is performed.
  • Such processing is performed by, for example, an RFIC using a mixer circuit or the like.
  • CTLIC amplifies HPA1 and HPA2 according to a control signal (BB control) from a baseband circuit and a detection signal from a power detection circuit (coupler) (not shown) provided at the output of HPA1 and HPA2. The rate is also controlled.
  • Is output as GSM_LB_RX corresponds to, for example, GSM850 having a reception frequency band of 869 MHz to 894 MHz and GSM900 having a reception frequency band of 925 MHz to 960 MHz.
  • Such reception frequency band selection is performed by SAW1.
  • the reception signal input from the ANT to the reception terminal RX2 according to the selection of CTLIC is selected as a specific reception frequency band via the SAW2, amplified by the RFNA LNA5, and then output as a reception signal GSM_HB_RX for GSM.
  • GSM_HB_RX corresponds to, for example, DCS1800 having a reception frequency band of 1805 MHz to 1880 MHz and PCS1900 having a reception frequency band of 1930 MHz to 1990 MHz.
  • Such reception frequency band selection is performed by SAW2.
  • a process of down-converting the received high-frequency signal into a received baseband signal is performed.
  • Such processing is performed by, for example, an RFIC using a mixer circuit or the like.
  • PA_W1 amplifies a transmission signal W-CDMA_TX (1900) in the 1.9 GHz band of W-CDMA (corresponding to, for example, band 2 of the W-CDMA standard), and the amplified signal is classified into a transmission / reception frequency band by DPX1. And then output to the transmission / reception terminal TRX1.
  • the received signal input from ANT to TRX1 is subjected to transmission / reception frequency band separation by DPX1, then amplified by LNA2, and output as received signal W-CDMA_RX (1900).
  • PA_W2 amplifies the transmission signal W-CDMA_TX (2100) of the W-CDMA 2.1 GHz band (corresponding to, for example, band 1 of the W-CDMA standard), and the amplified signal is classified into the transmission / reception frequency band by DPX2. And then output to the transmission / reception terminal TRX2.
  • the received signal input from ANT to TRX2 is subjected to transmission / reception frequency band separation by DPX2, then amplified by LNA3, and output as received signal W-CDMA_RX (2100).
  • PA_W3 amplifies the transmission signal W-CDMA_TX (900) in the 900 MHz band of W-CDMA (corresponding to, for example, band 8 of the W-CDMA standard), and the amplified signal undergoes transmission / reception frequency band separation by DPX3.
  • the signal is output to the transmission / reception terminal TRX3.
  • the received signal input from ANT to TRX3 is subjected to transmission / reception frequency band separation by DPX3, then amplified by LNA4, and output as received signal W-CDMA_RX (900).
  • PA_W1 to PA_W3 are configured by, for example, heterojunction bipolar transistors (HBT).
  • the DPX1 to DPX3 are configured by SMD parts, for example.
  • up-conversion is performed before PA_W1 to PA_W3, and down-conversion is performed after LNA2 to LNA4.
  • Such processing is performed by, for example, an RFIC using a mixer circuit or the like.
  • the high-frequency module RFMD corresponding to a plurality of communication systems (multimode) and a plurality of frequency bands (multiband)
  • a large number of switching transistors are connected to the antenna ANT.
  • the semiconductor integrated circuit device as described in FIG.
  • FIG. 6 is a circuit diagram showing a detailed configuration example of the antenna switch device in the high-frequency module of FIG.
  • the antenna switch device ANTSW shown in FIG. 6 controls on / off of each switch transistor in addition to the eight signal terminals (PNant, TX1, TX2, RX1, RX2, TRX1 to TRX3) described in FIG. ON / OFF control terminals TX1c, TX2c, RX1c, RX2c, TRX1c to TRX3c, RXcomc and a plurality of ground power supply voltage terminals (ground power supply voltage) GND are provided.
  • the on / off control terminal is omitted in FIG. 5, but is actually provided in the ANTSW of FIG.
  • a source / drain path of a transmission switch transistor Q_TX1 including double-stage transistors Q_TX11 and Q_TX12 connected in two stages is coupled between a transmission terminal TX1 for GSM low band and an antenna connection terminal PNant. Further, a source / drain path of a shunt switch transistor Q_TX1s including two-stage triple gate transistors Q_TX1s1 and Q_TX1s2 is coupled between TX1 and GND. Similarly, the source / drain path of the transmission switch transistor Q_TX2 including the double-gate transistors Q_TX21 and Q_TX22 connected in two stages is coupled between the transmission terminal TX2 for high band of GSM and PNant. A source / drain path of a shunt switch transistor Q_TX2s composed of two-stage triple gate transistors Q_TX2s1 and Q_TX2s2 is coupled between TX2 and GND.
  • a source / drain path of a transmission / reception switch transistor Q_TRX1 including two-stage connected double gate transistors Q_TRX11 and Q_TRX12 is coupled between a transmission / reception terminal TRX1 and PNant for W-CDMA 1.9 GHz band.
  • a source / drain path of a shunt switch transistor Q_TRX1s composed of a single-stage triple gate transistor is coupled between TRX1 and GND.
  • a source / drain path of a transmission / reception switching transistor Q_TRX2 including two-stage connected double gate transistors Q_TRX21 and Q_TRX22 is coupled between a transmission / reception terminal TRX2 and a PNant for the 2.1 GHz band of W-CDMA. .
  • a source / drain path of a shunt switch transistor Q_TRX2s composed of a single-stage triple gate transistor is coupled between TRX2 and GND. Further, a source / drain path of a transmission / reception switching transistor Q_TRX3 including two-stage connected double gate transistors Q_TRX31 and Q_TRX32 is coupled between a transmission / reception terminal TRX3 and a PNant for 900 MHz band of W-CDMA. Further, a source / drain path of a shunt switch transistor Q_TRX3s composed of a single-stage triple gate transistor is coupled between TRX3 and GND.
  • a source / drain path of the reception switch common transistor Q_RXcom composed of a single-stage triple gate transistor is coupled.
  • a source / drain path of a receiving switch transistor Q_RX2 made of a single gate transistor is coupled between the receiving terminals RX2 and Ncom for GSM high band, and a shunt switch made of a single gate transistor is connected between RX2 and GND.
  • the source / drain path of the transistor for transistor Q_RX2s is coupled.
  • the source / drain path of the receiving switch transistor Q_RX1 made of a single gate transistor is coupled between the receiving terminals RX1 and Ncom for the GSM low band, and a single gate transistor is made between RX1 and GND.
  • the source / drain paths of the shunt switch transistor Q_RX1s are coupled.
  • the bias voltage from TX1c is applied to the gate of switch transistor (through switch transistor) Q_TX1 and the source (TX1 side) of shunt switch transistor Q_TX1s corresponding thereto.
  • the bias voltage from TX2c is applied to the gate of the through switch transistor Q_TX2 and the source (TX2 side) of the corresponding shunt switch transistor Q_TX2s.
  • the gates of the other through-switch transistors Q_TRX1 to Q_TRX3, Q_RX1 and Q_RX2 and the sources (signal terminal side) of the shunt switch transistors Q_TRX1s to Q_TRX3s, Q_RX1s and Q_RX2s are also biased by TRX1c to TRX3c, RX1c and RX2c, respectively.
  • a voltage is applied.
  • the gate of each shunt switch transistor is coupled to GND through a predetermined gate resistance, and the drain of each shunt switch transistor is connected to GND in an AC manner via a capacitor.
  • the through switch transistor and the shunt switch transistor corresponding to the through switch transistor are complementarily controlled on and off.
  • V_TX1c a high voltage
  • the gate-source voltage of the shunt switch transistor Q_TX1s is controlled to be off because it is biased to ⁇ V_TX1c.
  • each switch transistor mainly takes into account the relative balance between passing power, insertion loss when turned on, isolation and distortion characteristics when turned off, and the number of multi-gate gates and transistor stages. Is adjusted accordingly. For example, since the GSM transmission power (for example, 35 dBm) is larger than the W-CDMA transmission power (for example, 24 dBm), the TX1 shunt switch transistor Q_TX1s is connected in two stages of triple gate transistors, and the TRX1 shunt switch transistor Q_TRX1s is a one-stage connection of triple gate transistors.
  • FIG. 7 is an explanatory diagram showing an example of the dependency of the insertion loss and isolation characteristics of each switch transistor in FIG. 6 on the gate width. As shown in FIG. 7, when the gate width is increased, the insertion loss can be reduced. On the other hand, the off-capacitance is increased (impedance is reduced at the time of off), and the isolation characteristics are deteriorated. Therefore, the gate width of each switch transistor is set to an optimum value considering such a trade-off relationship.
  • Q_TX1 As described above, the number of multi-gate gates, the number of transistor stages, and the gate width may be different depending on the corresponding signal terminal, but the basic configuration is almost the same as each switching transistor. Therefore, Q_TX1 As a representative example, the detailed configuration will be described. First, Q_TX11 which is a part of Q_TX1 and is disposed on the PNant side is coupled to the source and drain via resistors Rd1 and Rd2, and Q_TX12 which is a part of Q_TX1 and is disposed on the TX1 side is a source and drain. The two are coupled through resistors Rd3 and Rd4. The resistance values of Rd1 to Rd4 are, for example, 15 k ⁇ .
  • the coupling node of Rd1 and Rd2 is coupled to the inter-gate node of the double gate of Q_TX11, and the coupling node of Rd3 and Rd4 is coupled to the inter-gate node of the double gate of Q_TX12.
  • the distortion characteristics can be improved by feeding the inter-gate node.
  • a capacitor C11 is coupled between the drain of Q_TX11 (a coupling node with PNant) and a gate near the drain side of Q_TX11, and a source of Q_TX12 (coupling node with TX1) and a gate near the source side of Q_TX12, A capacitor C12 is coupled in between.
  • the capacitance values of C11 and C12 are, for example, 0.8 pF.
  • the drain side (PNant side) gate is connected to TX1c via resistors Rg12, Rg11, Rg15
  • the source side (Q_TX12 side) gate is connected to TX1c via Rg11, Rg15. Is done.
  • the source side (TX1 side) gate is connected to TX1c via resistors Rg14, Rg13, and Rg15
  • the drain side (Q_TX11 side) gate is connected to TX1c via Rg13, Rg15. Is done.
  • the resistance values of Rg11 to Rg14 are, for example, 10 k ⁇
  • the resistance value of Rg15 is, for example, 20 k ⁇ .
  • the relationship of the gate width according to the system of the present embodiment described above is applied to the receiving switch common transistor Q_RXcom and the receiving switch transistors Q_RX1 and Q_RX2.
  • the detailed circuit configuration of this part is the same as that in FIG. This makes it possible to reduce high-order harmonic distortion (2HD, 3HD, etc.) with respect to the transmission signal during a GSM transmission operation from TX2 or the like, for example. Further, for example, during a W-CDMA transmission operation from TRX1 or the like, it is possible to reduce intermodulation distortion (IMD) with respect to a transmission signal.
  • IMD intermodulation distortion
  • the method of the present embodiment is applied to the GSM reception system, but in principle, it can be applied to the transmission system as well as the reception system.
  • the transmission system the insertion loss characteristic and the like at the time of on are particularly important, and therefore it is not always beneficial to provide a common transistor as in the reception system. Therefore, although not necessarily limited, in particular, in the case of having a plurality of transmission terminals and a plurality of reception terminals individually as in the GSM system (that is, in the case of having a TDD (Time Division Division Duplex) system), It is beneficial to apply the system of this embodiment to the reception system.
  • TDD Time Division Division Duplex
  • FIG. 8 is an explanatory diagram showing an example of a result of verifying various effects in the antenna switch device of FIG.
  • 2HD / 3HD ⁇ 77.1 dBc / ⁇ 71.6 dBc.
  • 2HD / 3HD ⁇ 80.9 dBc / ⁇ 81.6 dBc, and for example, an improvement effect of about 10 dB is obtained in 3HD.
  • the semiconductor integrated circuit device and the high-frequency module according to the first embodiment it is possible to improve the distortion characteristics in the high-frequency signal.
  • FIG. 9 is a circuit diagram showing a configuration example of the antenna switch device included in the high-frequency module according to Embodiment 2 of the present invention.
  • the part (TRX3c, Q_TRX3, Q_TRX3s) associated with the W-CDMA transmission / reception terminal TRX3 is deleted as compared to the ANTSW of FIG. , RX4 and on / off control terminals RX3c, RX4c and associated switching transistors are added. Since the configuration other than this is the same as that in FIG. ANTSW2 in FIG. 9 has an SP8T type configuration.
  • a source / drain path of a receiving switch transistor Q_RX3 made up of a single gate transistor is coupled between the receiving terminal RX3 and the receiving common node Ncom, and a shunt switch transistor made up of a single gate transistor between RX3 and GND.
  • the source / drain paths of Q_RX3s are coupled.
  • a source / drain path of a reception switch transistor Q_RX4 made of a single gate transistor is coupled between the reception terminals RX4 and Ncom, and a shunt switch transistor Q_RX4s made of a single gate transistor is connected between RX4 and GND.
  • Source / drain paths are coupled. That is, unlike the case of FIG. 6, four reception switch transistors Q_RX1 to Q_RX4 are connected to Ncom.
  • the reception terminal RX1 is for GSM850, for example, in the GSM lowband
  • the newly added RX3 is for GSM900, for example, in the GSM lowband.
  • the transmission terminal TX2 is for GSM high band
  • the reception terminal RX2 is for DCS1800 in the GSM high band, for example
  • the newly added RX4 is PCS1900 in the GSM high band, for example. It is used.
  • the voltage applied to each off-capacitance is made uniform, and the distortion characteristics (HD, IMD) can be improved.
  • the value of Wg_RXcom may actually have a fluctuation range of about ⁇ 20% depending on manufacturing variations and the like.
  • a HEMT element is used as a switching transistor, but of course, the present invention is not limited to this.
  • a MOSFET Metal Oxide Semiconductor
  • SOI Silicon On On Insulator
  • SOS Silicon On On Sapphire
  • the communication method is not limited to GSM or W-CDMA, and it is considered that the communication method can be applied to, for example, a high frequency module compatible with LTE (Long Term Term Evolution).
  • LTE Long Term Term Evolution
  • the present invention is not necessarily limited to a mobile phone, and can be similarly applied to various wireless communication systems including, for example, a wireless LAN antenna switch corresponding to a plurality of bands (for example, 2.4 GHz band, 5 GHz band). is there.
  • the semiconductor integrated circuit device and the high-frequency module according to the present embodiment are particularly useful when applied to a mobile phone including a multiband-compatible antenna switch. Applicable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Transceivers (AREA)

Abstract

　高周波信号における歪み特性の向上を実現可能な半導体集積回路装置およびそれを備えた高周波モジュールを提供する。例えば、受信端子ＲＸ１，ＲＸ２にそれぞれ接続された受信スイッチ用トランジスタＱ＿ＲＸ１，Ｑ＿ＲＸ２と、Ｑ＿ＲＸ１，Ｑ＿ＲＸ２の一端を束ねてアンテナ接続端子ＰＮａｎｔに接続する受信スイッチ用共通トランジスタＱ＿ＲＸｃｏｍを備える。この際に、Ｑ＿ＲＸｃｏｍのゲート幅は、Ｑ＿ＲＸ１のゲート幅とＱ＿ＲＸ２のゲート幅の合計値に設定される。これにより、送信動作の際に、ＰＮａｎｔの電圧ＶｉｎがＱ＿ＲＸｃｏｍ，Ｑ＿ＲＸ１，Ｑ＿ＲＸ２でほぼ均一に分圧される。

Description

半導体集積回路装置および高周波モジュール
　本発明は半導体集積回路装置および高周波モジュールに関し、特に、移動体通信機器などに搭載されるアンテナスイッチを含んだ半導体集積回路装置および高周波モジュールに適用して有効な技術に関するものである。
　例えば、特許文献１には、メアンダ構造のレイアウトに伴い等価的に複数の部分トランジスタの並列接続で表されるトランジスタにおいて、ゲート入力端子に最も近い箇所に位置する部分トランジスタのゲート幅をその他の部分トランジスタのゲート幅よりも大きくした構成が示されている。
特開２０１０－９８２４３号公報
　例えば、携帯電話機等では、第２世代携帯電話での音声通信、無線インターネットに加え、第３世代携帯電話の登場により、ＴＶ電話、無線インターネットによる音声（音楽）・ビデオ配信が可能となるなど、より高い機能の実現に向け発展を続けている。その多様なサービス実現のため、通信方式も多様化しており、第２世代のＧＳＭ（登録商標）（Global System for Mobile Communications）方式等に加えて、第３世代のＷ－ＣＤＭＡ（Wideband Code Division Multiple Access）方式等が急速に普及している。ＧＳＭ方式に関し、例えば欧州では９００ＭＨｚ帯のＥＧＳＭ（Extended GSM）と１．８ＧＨｚ帯のＤＣＳ（Digital Cellular System）が存在し、米国では１．９ＧＨｚ帯のＰＣＳ（Personal Communication Service）と８５０ＭＨｚ帯のＧＳＭが存在する。また、Ｗ－ＣＤＭＡ方式に関しても、２ＧＨｚ近辺の周波数帯を代表として複数の周波数帯が規定されている。携帯電話機では、１台でこのような複数の通信方式ならびに複数の周波数帯に対応するための所謂マルチバンド・マルチモード化が必須の技術となっている。
　マルチバンド・マルチモード化が進むと、各コンポーネントの小型化に加え、フロントエンド部、とりわけアンテナの接続部分に配置される高周波電力増幅器（ＨＰＡ）モジュールなどの高周波モジュールにおいて、そこに搭載されるアンテナスイッチ用デバイスの更なる高性能化が求められる。アンテナスイッチ用デバイスは、複数のスイッチの切り替えによって、内部からの複数の周波数帯の送信信号をアンテナに向けて選択的に伝送し、また、アンテナが受信した複数の周波数帯の受信信号を内部に向けて選択的に伝送するデバイスである。アンテナスイッチ用デバイスの性能を決める重要な特性として、高次高調波歪み（ＨＤ：Harmonic Distortion）や相互変調歪み（ＩＭＤ：Inter Modulation Distortion）が挙げられる。特に、ＧＳＭ方式では２次高調波歪み（２ＨＤ）や３次高調波歪み（３ＨＤ）の低減が重要とされ、Ｗ－ＣＤＭＡ方式ではＩＭＤの低減が重要とされる。
　このような歪み特性（ＨＤ，ＩＭＤ）を劣化させる要因として、オフ状態のスイッチが持つ寄生容量等が挙げられる。図１を用いて簡単に説明すると、まず、送信端子ＴＸ２から入力された送信高周波信号をアンテナ接続端子ＰＮａｎｔに伝送する際、送信スイッチ用のトランジスタ（Ｑ＿ＴＸ２）がオンに制御され、その他のスイッチ用のトランジスタ（Ｑ＿ＴＸ１，Ｑ＿ＴＲＸ１～Ｑ＿ＴＲＸ３，Ｑ＿ＲＸｃｏｍ，Ｑ＿ＲＸ１，Ｑ＿ＲＸ２）はオフに制御される。この際に、送信高周波信号の最大電圧値をＶｉｎとすると、例えばＰＮａｎｔに接続されると共にオフ状態となっている受信スイッチ用の直列接続回路（Ｑ＿ＲＸｃｏｍおよびＱ＿ＲＸ２（Ｑ＿ＲＸ１））の両端にはこのＶｉｎが印加される。
　Ｑ＿ＲＸｃｏｍは、受信スイッチ用の共通トランジスタであり、一端がＰＮａｎｔに接続され、ここではトリプルゲートトランジスタの１段構成となっている。Ｑ＿ＲＸ２，Ｑ＿ＲＸ１は、受信スイッチ用のトランジスタであり、Ｑ＿ＲＸｃｏｍの他端から並列に分岐して設けられ、ここではシングルゲートトランジスタの１段構成となっている。トリプルゲートトランジスタの１段構成は、等価的にシングルゲートトランジスタの３段構成と考えられる。したがって、Ｖｉｎは、Ｑ＿ＲＸｃｏｍによる３段のシングルゲートトランジスタとＱ＿ＲＸ２（Ｑ＿ＲＸ１）による１段のシングルゲートトランジスタで分圧されることになる。
　図１０は、本発明の前提として検討した半導体集積回路装置（アンテナスイッチ用デバイス）において、そのシングルゲートトランジスタのソース・ドレイン間電流およびゲート・ソース間容量のゲート・ソース間電圧依存性の一例を示す図である。前述した各トランジスタは、高性能化のため例えばガリウムヒ素（ＧａＡｓ）等を用いたＨＥＭＴ（High Electron Mobility Transistor）素子等で構成される。ＧａＡｓトランジスタの閾値電圧Ｖｔｈは、一般的に－１Ｖ程度となり、ゲート・ソース間電圧ＶｇｓがＶｔｈ以下になることでトランジスタはオフ状態となる。そのときのゲート・ソース間容量（オフ容量）Ｃｇｓは、ゲートにおけるヘテロ接合（ショットキー接合）の空乏層の広がり等に伴いＶｔｈ近傍より急激に減少する非線形特性を持っている。この非線形性が高次高調波歪み（ＨＤ）や相互変調歪み（ＩＭＤ）の発生原因になる。
　ここで、図１において、送信スイッチ用のトランジスタ（Ｑ＿ＴＸ２）をオンに制御するため当該ゲートにハイ電圧（Ｖ＿ＴＸ２ｃ）を印加し、前述した各トランジスタ（Ｑ＿ＲＸｃｏｍ，Ｑ＿ＲＸ２，Ｑ＿ＲＸ１）をオフに制御するため当該ゲート（ＲＸｃｏｍｃ，ＲＸ２ｃ，ＲＸ１ｃ）にロウ電圧（例えば０Ｖ等）を印加した場合を想定する。この場合、Ｑ＿ＴＸ２のハイ電圧が当該ゲートのショットキー接合（等価的には順方向ダイオード）を介してＰＮａｎｔに印加されるため、オフ状態の各トランジスタ（Ｑ＿ＲＸｃｏｍ，Ｑ＿ＲＸ２，Ｑ＿ＲＸ１）のバイアス電圧は、図１０に示すように、ほぼ－Ｖ＿ＴＸ２ｃとなる。
　また、Ｑ＿ＲＸｃｏｍにおけるシングルゲートトランジスタの１段あたりのゲート幅は、受信時にＱ＿ＲＸｃｏｍをオンする際の挿入損失を低減するためなどから、Ｑ＿ＲＸ２（およびＱ＿ＲＸ１）のゲート幅に比べて例えば３倍程度の大きさに設定される。この場合、Ｑ＿ＲＸｃｏｍにおけるシングルゲートトランジスタの１段あたりのゲート・ソース間電圧Ｖｇｓ１とＱ＿ＲＸ２（およびこれと並列接続されるＱ＿ＲＸ１）のゲート・ソース間電圧Ｖｇｓ２の波形は、図１０のような関係になる。すなわち、ゲート幅が大きくなるほどオフ容量が増大するため、Ｑ＿ＲＸｃｏｍ側に比べてＱ＿ＲＸ２，Ｑ＿ＲＸ１側の方が相対的にオフ容量が小さくなり（インピーダンスが大きくなり）、その分だけＶｇｓ１よりもＶｇｓ２の方が大きくなる。なお、Ｑ＿ＲＸｃｏｍのマルチゲート数が変わっても、Ｖｇｓ１，Ｖｇｓ２の大小関係は変わらずに、双方の振幅が同様に変動するだけである。高次高調波歪み（ＨＤ）や相互変調歪み（ＩＭＤ）は、図１０から判るように、オフ容量（Ｃｇｓ）に加わるゲート・ソース間電圧Ｖｇｓの振幅値に比例して大きくなる。したがって、Ｖｇｓの大きいＱ＿ＲＸ２（Ｑ＿ＲＸ１）から生じる歪みが支配的となって、アンテナスイッチ用デバイスのＨＤ特性やＩＭＤ特性の向上が図れない恐れがある。
　本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、高周波信号における歪み特性の向上を実現可能な半導体集積回路装置およびそれを備えた高周波モジュールを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
　本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
　本実施の形態による半導体集積回路装置は、アンテナ端子と、第１～第Ｎ（Ｎは２以上の整数）端子と、共通トランジスタと、第１～第Ｎトランジスタとを備える。アンテナ端子は、アンテナ接続用であり、アンテナに向けた第１送信信号が伝送される。共通トランジスタは、アンテナ端子と共通ノードの間にソース・ドレイン経路が結合され、アンテナ端子に第１送信信号が伝送される際にオフに制御される。第１～第Ｎトランジスタは、共通ノードと第１～第Ｎ端子の間にそれぞれソース・ドレイン経路が結合され、共通トランジスタがオフに制御される際に共にオフに制御される。ここで、共通トランジスタのゲート幅は、第１～第Ｎトランジスタにおける各ゲート幅の合計値の±２０％の範囲となっている。このような構成例を用いると、アンテナ端子に第１送信信号が伝送される際に、第１送信信号の電圧レベルが共通トランジスタのオフ容量と第１～第Ｎトランジスタのオフ容量でほぼ均一に分圧されるため、歪み特性の向上が実現可能となる。
　本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、高周波信号における歪み特性の向上が実現可能になる。
本発明の実施の形態１による半導体集積回路装置において、その主要部の構成例を示す回路図である。 図１の半導体集積回路装置において、そのオフ状態の各トランジスタの等価回路の一例を示す概略図である。 本発明の実施の形態１による半導体集積回路装置において、図１および図２における各シングルゲートトランジスタのソース・ドレイン間電流およびゲート・ソース間容量のゲート・ソース間電圧依存性の一例を示す図である。 図１の半導体集積回路装置において、その各スイッチ用トランジスタのデバイス構造例を示す断面図である。 本発明の実施の形態１の高周波モジュールにおいて、その全体構成の一例を示すブロック図である。 図５の高周波モジュールにおいて、そのアンテナスイッチ用デバイスの詳細な構成例を示す回路図である。 図６における各スイッチ用トランジスタの挿入損失およびアイソレーション特性のゲート幅に対する依存性の一例を示す説明図である。 図６のアンテナスイッチ用デバイスにおいて、その各種効果を検証した結果の一例を示す説明図である。 本発明の実施の形態２による高周波モジュールにおいて、それに含まれるアンテナスイッチ用デバイスの構成例を示す回路図である。 本発明の前提として検討した半導体集積回路装置において、そのシングルゲートトランジスタのソース・ドレイン間電流およびゲート・ソース間容量のゲート・ソース間電圧依存性の一例を示す図である。
　以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
　さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
　（実施の形態１）
　《半導体集積回路装置の主要部の構成》
　図１は、本発明の実施の形態１による半導体集積回路装置において、その主要部の構成例を示す回路図である。図１に示す半導体集積回路装置（アンテナスイッチ用デバイス）は、アンテナ接続端子ＰＮａｎｔと、送信端子ＴＸ２と、受信端子ＲＸ１，ＲＸ２と、オン・オフ制御端子ＲＸｃｏｍｃ，ＲＸ２ｃ，ＲＸ１ｃを備えている。更に、当該アンテナスイッチ用デバイスは、送信スイッチ用のトランジスタＱ＿ＴＸ２と、受信スイッチ用の共通トランジスタＱ＿ＲＸｃｏｍと、受信スイッチ用のトランジスタＱ＿ＲＸ１，Ｑ＿ＲＸ２を備えている。各トランジスタは、特に限定はされないが、高周波数帯で低挿入損失、高アイソレーション、低雑音等を実現可能な例えばＨＥＭＴ素子等で構成される。なお、ここでは、付加的に送信スイッチ用のトランジスタＱ＿ＴＸ１と、送受信スイッチ用のトランジスタＱ＿ＴＲＸ１～Ｑ＿ＴＲＸ３も示されているが、これらは必ずしも必要という訳ではない。
　ＰＮａｎｔには、図示しないアンテナが接続される。ＴＸ２には、前段のパワーアンプ回路ＰＡ等からの送信高周波信号が入力される。Ｑ＿ＴＸ２は、ＴＸ２とＰＮａｎｔの間に結合され、オンに制御された際にＴＸ２からの送信高周波信号をＰＮａｎｔに送信する。Ｑ＿ＲＸｃｏｍは、トリプルゲートトランジスタの１段構成となっており、ソース・ドレインの一方がＰＮａｎｔに結合される。なお、トランジスタのソースとドレインは、周知のように、実際にはソースおよび／またはドレインに印加される信号レベルに応じて適宜変わり得るが、本実施の形態では、説明の便宜上、ＰＮａｎｔに近い側のノードをドレインとする。この場合、Ｑ＿ＲＸｃｏｍのドレインがＰＮａｎｔに結合される。
　Ｑ＿ＲＸｃｏｍのトリプルゲートトランジスタは、等価的にはシングルゲートトランジスタの３段構成とみなせる。この各シングルゲートトランジスタのソース・ドレイン間には、それぞれバイアス用の比較的高い抵抗値を持つ抵抗Ｒｄ１ａ，Ｒｄ１ｂ，Ｒｄ１ｃが結合される。この際に、Ｒｄ１ａとＲｄ１ｂの結合ノードはドレイン側のゲートと真ん中のゲートの間のノードに結合され、Ｒｄ１ｂとＲｄ１ｃの結合ノードはソース側のゲートと真ん中のゲートの間のノードに結合される。Ｑ＿ＲＸｃｏｍのトリプルゲートトランジスタのドレインは、容量Ｃ１ａを介してトリプルゲート内のドレイン側に最も近いゲートに結合され、当該トリプルゲートトランジスタのソースは、容量Ｃ１ｂを介してトリプルゲート内のソース側に最も近いゲートに結合される。当該トリプルゲート内のドレイン側に最も近いゲートは、抵抗Ｒｇ１ａと抵抗Ｒｇ１ｂを直列に介してＲＸｃｏｍｃに結合され、当該トリプルゲート内のソース側に最も近いゲートは、抵抗Ｒｇ１ｃとＲｇ１ｂを直列に介してＲＸｃｏｍｃに結合される。一方、当該トリプルゲート内の真ん中のゲートは、Ｒｇ１ｂを介してＲＸｃｏｍｃに結合される。
　Ｑ＿ＲＸ２は、シングルゲートトランジスタの１段構成となっており、ドレインがＱ＿ＲＸｃｏｍのソースに結合され、ソースがＲＸ２に結合される。Ｑ＿ＲＸ２のソース・ドレイン間には、バイアス用の比較的高い抵抗値を持つ抵抗Ｒｄ２が結合され、Ｑ＿ＲＸ２のゲートは、抵抗Ｒｇ２を介してＲＸ２ｃに結合される。Ｑ＿ＲＸ１は、シングルゲートトランジスタの１段構成となっており、ドレインがＱ＿ＲＸｃｏｍのソースに結合され、ソースがＲＸ１に結合される。Ｑ＿ＲＸ１のソース・ドレイン間には、バイアス用の比較的高い抵抗値を持つ抵抗Ｒｄ３が結合され、Ｑ＿ＲＸ１のゲートは、抵抗Ｒｇ３を介してＲＸ１ｃに結合される。
　このような構成において、例えばＴＸ２からの送信高周波信号をＰＮａｎｔに送信する際には、Ｑ＿ＴＸ２がオンに制御され、その他のトランジスタ（Ｑ＿ＲＸｃｏｍ，Ｑ＿ＲＸ２，Ｑ＿ＲＸ１等）がオフに制御される。具体的には、Ｑ＿ＴＸ２のゲート（図示せず）にハイ電圧（例えば３Ｖ程度等）が印加され、その他のトランジスタ（Ｑ＿ＲＸｃｏｍ，Ｑ＿ＲＸ２，Ｑ＿ＲＸ１）のゲート（ＲＸｃｏｍｃ，ＲＸ２ｃ，ＲＸ１ｃ）にロウ電圧（例えば０Ｖ等）が印加される。この場合、Ｑ＿ＴＸ２のハイ電圧が当該ゲートのショットキー接合（等価的には順方向ダイオード）を介してＰＮａｎｔに印加され、当該電圧がＱ＿ＲＸｃｏｍ，Ｑ＿ＲＸ２，Ｑ＿ＲＸ１のソース・ドレインに、それぞれ抵抗（Ｒｄ１ａ，Ｒｄ１ｂ，Ｒｄ１ｃ，Ｒｄ２，Ｒｄ３）を介して供給される。これによって、その他のトランジスタ（Ｑ＿ＲＸｃｏｍ，Ｑ＿ＲＸ２，Ｑ＿ＲＸ１）のゲート・ソース間電圧はオフ状態にバイアスされる。
　このような動作の際に、前述したように、Ｑ＿ＲＸｃｏｍはその各ゲート間のノードに給電が行われる構成となっている。これにより、各ゲート間ノードに安定した電位を給電でき、歪み特性（ＨＤ，ＩＭＤ）の向上が実現可能となる。すなわち、各ゲート間ノードに給電を行わない場合、例えばトリプルゲートトランジスタを構成する３個のシングルゲートトランジスタ内の真ん中のトランジスタにおけるバイアス点が不安定となり得る。仮に当該バイアス点が浅くなる（すなわち図１０における－Ｖ＿ＴＸ２ｃがＶｔｈに近づく）と歪み特性の劣化が生じるが、当該ゲート間ノードの給電によってこのような事態を防止できる。また、Ｑ＿ＲＸｃｏｍに結合されたＣ１ａ，Ｃ１ｂは、主に高周波結合用であり、例えば前述した送信高周波信号に伴いＰＮａｎｔの電圧が負方向ならびに正方向に振れた際にＱ＿ＲＸｃｏｍがオフ状態からオン状態に遷移するのを防止する。
　更に、Ｑ＿ＲＸｃｏｍに結合されたＲｇ１ａ，Ｒｇ１ｂ，Ｒｇ１ｃおよびＱ＿ＲＸ２，Ｑ＿ＲＸ１に結合されたＲｇ２，Ｒｇ３は、主に高周波遮断用として比較的高い抵抗値を持ち、例えばＰＮａｎｔからの送信高周波信号がＲＸｃｏｍｃ，ＲＸ２ｃ，ＲＸ１ｃに漏れるのを防止する。ここで、Ｒｇ１ａ，Ｒｇ１ｂ，Ｒｇ１ｃは、前述したように、ＲＸｃｏｍｃからＱ＿ＲＸｃｏｍの両端のゲートに向けた抵抗値が高く、ＲＸｃｏｍｃからＱ＿ＲＸｃｏｍの真ん中のゲートの向けた抵抗値が低くなるように配置されている。これは、仮に当該抵抗値が全て同じとなるように各ゲート抵抗を配置した場合、各ゲート抵抗にはオフ状態において均等なレベルの高周波漏洩信号が供給されずに、変形Ｕ字型の定在波となる高周波漏洩信号が供給されることが本発明者等の検討によって見出されたためである。
　すなわち、Ｑ＿ＲＸｃｏｍのソース・ドレインの両端部分のゲート抵抗には比較的高レベルの電圧が印加され、その中間部分のゲート抵抗には比較的低レベルの電圧が印加される傾向が見出された。各ゲート抵抗は、実際上は非線形性の特性をある程度持っているため、このような変形Ｕ字型の電圧分布に伴う歪電流によって相互変調歪み（ＩＭＤ）等の劣化が生じ得る。そこで、前述したように、Ｑ＿ＲＸｃｏｍのソース・ドレインの両端部分に対応するゲート抵抗を大きくし、その中間部分に対応するゲート抵抗を小さくすることで、前述したような変形Ｕ字型の電圧分布が生じても、各ゲート抵抗に流れる電流がほぼ均一となり、結果的に相互変調歪み（ＩＭＤ）等の特性を向上させることが可能になる。
　また、図１に示すように、特に複数の受信端子（ＲＸ２，ＲＸ１）を持つ場合、それらを束ねる共通トランジスタ（Ｑ＿ＲＸｃｏｍ）を設けることが有益となる。共通トランジスタ（Ｑ＿ＲＸｃｏｍ）を設けると、それを設けない場合（すなわちＰＮａｎｔに対してＲＸ２用のトランジスタとＲＸ１用のトランジスタをそれぞれ直接的に接続する場合）と比較して、回路面積の低減に加えてアンテナ接続端子ＰＮａｎｔの負荷容量等を低減することができる。ＰＮａｎｔの負荷容量等が低減されると、高調波歪み（ＨＤ）の低減あるいは相互変調歪み（ＩＭＤ）の低減といった歪み特性の向上が可能となる。
　更に、共通トランジスタ（Ｑ＿ＲＸｃｏｍ）を設ける場合、そのマルチゲート化が有益となる。マルチゲート化により、マルチゲートトランジスタを等価的に構成する各シングルゲートトランジスタに対して分圧された電圧が加わるため、オフ時の歪み特性（ＨＤ，ＩＭＤ）の向上が図れる。また、オフ時には、Ｑ＿ＲＸｃｏｍのソース・ドレイン間において、オフ容量がマルチゲートのゲート数に応じた数だけ直列接続されることになるため、オフ時のアイソレーション特性の向上が図れる。なお、各受信スイッチ用のトランジスタ（Ｑ＿ＲＸ２，Ｑ＿ＲＸ１）に関しては、オン時の挿入損失の低減等の観点から、ここではシングルゲートトランジスタで構成される。
　ここで、Ｑ＿ＲＸｃｏｍをマルチゲート化した場合、その副作用として、オン時における挿入損失の増大が生じ得る。挿入損失を低減するためには、Ｑ＿ＲＸｃｏｍのゲート幅を、そのゲート・ソース間容量Ｃｇｓの増大がある程度許容できる範囲で十分に大きく確保する必要がある。このようなことから、図１０で述べたように、本発明の前提として検討した半導体集積回路装置では、Ｑ＿ＲＸｃｏｍのゲート幅がＱ＿ＲＸ２（又はＱ＿ＲＸ１）のゲート幅よりも例えば３倍程度大きく設定されていた。ただし、これによって、Ｑ＿ＲＸ２（又はＱ＿ＲＸ１）が支配的となって歪み特性の劣化が生じる恐れがあった。
　《本実施の形態の主要な特徴および効果》
　本実施の形態による半導体集積回路装置は、図１で述べたような各種工夫によって、歪み特性の向上が図られている。ただし、前述したＱ＿ＲＸ２（又はＱ＿ＲＸ１）が支配的となって生じる歪み特性の劣化を改善するためには更なる工夫が必要とされ、この工夫が当該半導体集積回路装置の特に重要な特徴となっている。以下、この特徴について詳細に説明する。
　図２は、図１の半導体集積回路装置において、そのオフ状態の各トランジスタの等価回路の一例を示す概略図である。図３は、本発明の実施の形態１による半導体集積回路装置において、図１および図２における各シングルゲートトランジスタのソース・ドレイン間電流およびゲート・ソース間容量のゲート・ソース間電圧依存性の一例を示す図である。図３には、図１０の場合と同様に、約－１Ｖ程度のしきい値電圧Ｖｔｈを持つＨＥＭＴ素子のソース・ドレイン間電流Ｉｄｓの特性と、オフ時のゲート・ソース間容量（オフ容量）Ｃｇｓの特性が示されている。オフ状態のトランジスタは、図１で述べたＱ＿ＴＸ２のゲートに印加されるハイ電圧（Ｖ＿ＴＸ２ｃ（例えば３Ｖ程度））に伴い、ほぼ－Ｖ＿ＴＸ２ｃにバイアスされる。
　図２には、図１における受信スイッチ用の共通トランジスタＱ＿ＲＸｃｏｍと、受信スイッチ用のトランジスタＱ＿ＲＸ２，Ｑ＿ＲＸ１の等価回路が示されている。オフ状態のＱ＿ＲＸｃｏｍは、ゲート・ドレイン間容量Ｃｇ１とゲート・ソース間容量Ｃｇ２と、ソース・ドレイン間抵抗Ｒｄ１で表される。同様に、オフ状態のＱ＿ＲＸ２は、ゲート・ドレイン間容量Ｃｇ３とゲート・ソース間容量Ｃｇ４と、前述したソース・ドレイン間抵抗Ｒｄ２で表され、オフ状態のＱ＿ＲＸ１は、ゲート・ドレイン間容量Ｃｇ５とゲート・ソース間容量Ｃｇ６と、前述したソース・ドレイン間抵抗Ｒｄ３で表される。
　また、Ｑ＿ＲＸｃｏｍは、トリプルゲートトランジスタであるため、３段構成のシングルゲートトランジスタＱａ，Ｑｂ，Ｑｃで表される。Ｑａは、ゲート・ドレイン間容量Ｃｇ１ａと、ゲート・ソース間容量Ｃｇ２ａと、前述したソース・ドレイン間抵抗Ｒｄ１ａで表される。同様に、Ｑｂは、ゲート・ドレイン間容量Ｃｇ１ｂと、ゲート・ソース間容量Ｃｇ２ｂと、前述したソース・ドレイン間抵抗Ｒｄ１ｂで表され、Ｑｃは、ゲート・ドレイン間容量Ｃｇ１ｃと、ゲート・ソース間容量Ｃｇ２ｃと、前述したソース・ドレイン間抵抗Ｒｄ１ｃで表される。なお、受信端子ＲＸ２，ＲＸ１は、例えば図示しないシャントスイッチ用トランジスタ等を介して交流的に接地電源電圧ＧＮＤに接続される。
　このような構成例において、図１のＱ＿ＴＸ２を介してアンテナ接続端子ＰＮａｎｔに最大電圧Ｖｉｎ（例えばＧＳＭ方式では３５ｄＢｍの送信パワーに対応する大電圧）の送信高周波信号が送信されると、図１および図２に示すように、当該ＶｉｎがＰＮａｎｔとＧＮＤ（ＲＸ２，ＲＸ１に対応）の間に印加される。この際、各トランジスタのソース・ドレイン間抵抗は比較的高い抵抗値を持つため、当該Ｖｉｎを持つ高周波信号は、主として各トランジスタのゲート・ドレイン間容量およびゲート・ソース間容量（すなわちオフ容量）に印加され、当該オフ容量によって分圧される。この際、図３に示すように、各ゲート・ソース間容量Ｃｇｓ（各ゲート・ドレイン間容量Ｃｇｄ）に対して等しいゲート・ソース間電圧Ｖｇｓ（ゲート・ドレイン間電圧Ｖｇｄ）が印加されるように構成すれば、図１０の場合と比較して歪み特性（ＨＤ，ＩＭＤ）の向上が図れる。
　そのためには、Ｑ＿ＲＸ２とＱ＿ＲＸ１の並列接続のインピーダンス値と、Ｑａ～Ｑｃのそれぞれのインピーダンス値とが共に等しくなればよい。すなわち、Ｃｇ３，Ｃｇ４の合成容量値とＣｇ５，Ｃｇ６の合成容量値との並列接続に伴う合計値が、Ｃｇ１ｃ，Ｃｇ２ｃの合成容量値に等しく、また、Ｃｇ１ｂ，Ｃｇ２ｂの合成容量値に等しく、更に、Ｃｇ１ａ，Ｃｇ２ａの合成容量値に等しくなればよい。これを具体的に実現するためには、Ｑ＿ＲＸ２のゲート幅（Ｗｇ＿ＲＸ２）とＱ＿ＲＸ１のゲート幅（Ｗｇ＿ＲＸ１）とＱ＿ＲＸｃｏｍのシングルゲートトランジスタ当たりのゲート幅（Ｗｇ＿ＲＸｃｏｍ）の関係が、Ｗｇ＿ＲＸｃｏｍ＝Ｗｇ＿ＲＸ１＋Ｗｇ＿ＲＸ２であればよい。このようなゲート幅を用いると、図３に示すように、Ｑ＿ＲＸ２（Ｑ＿ＲＸ１）のゲート・ソース間電圧Ｖｇｓ２とＱ＿ＲＸｃｏｍのシングルゲートトランジスタ当たりのゲート・ソース間電圧Ｖｇｓ１の信号振幅が、採り得る最小振幅の条件で共に等しくなり、歪み特性（ＨＤ，ＩＭＤ）を最も効果的に向上させることが可能になる。
　《スイッチ用トランジスタのデバイス構造》
　図４は、図１の半導体集積回路装置において、その各スイッチ用トランジスタのデバイス構造例を示す断面図である。図１に示した各スイッチ用トランジスタは、例えば図４に示すような高電子移動度トランジスタ（ＨＥＭＴ）素子で構成される。図４に示すＨＥＭＴ素子では、まず、半絶縁性基板ＳＵＢ上にエピタキシャル層ＥＰが形成されている。半絶縁性基板ＳＵＢとは、化合物半導体であるガリウムヒ素（ＧａＡｓ）基板等から構成される以下に示すような基板である。つまり、禁制帯幅の大きい化合物半導体では、ある種の不純物を添加すると、禁制帯の内部に深い準位が形成される。そして、この深い準位の電子および正孔が固定され、伝導帯の電子密度あるいは価電子帯の正孔密度が非常に小さくなり絶縁体に近くなる。このような基板を半絶縁性基板と呼ぶ。ＧａＡｓ基板では、Ｃｒ、Ｉｎ、酸素などを添加したり、過剰に砒素を導入することにより深い準位が形成され、半絶縁性基板となる。
　半絶縁性基板ＳＵＢ上に形成されているエピタキシャル層ＥＰは、例えば、ＧａＡｓ層から形成されている。このエピタキシャル層ＥＰ上にはバッファ層ＢＦが形成され、このバッファ層ＢＦ上にＡｌＧａＡｓ等の半導体層ＬＹ２が形成される。このＬＹ２は素子分離のためメサ形状に加工され、その加工部分にＰＳＧ（Phosphorus Silicon Glass）／ＳｉＯ等の絶縁膜ＩＳＬが形成されている。ＬＹ２上には、複数のゲート電極Ｇ１，Ｇ２が形成されている。Ｇ１，Ｇ２は、例えば、Ｐｔ（白金）を最下層とする金属層から形成され、下層よりＰｔ、Ｔｉ（チタン）、Ｐｔ、Ａｕ（金）を順次積層した積層膜が用いられる。これにより、ＬＹ２とＧ１，Ｇ２（最下層のＰｔ）とは、ショットキー接合を形成することになる。また、ＬＹ２上には、複数のゲート電極Ｇ１，Ｇ２を離間して挟むように、ｎ型ＧａＡｓ等の２個の半導体層ＬＹ３が形成されており、この２個のＬＹ３上にそれぞれオーミック電極ＯＥ１，ＯＥ２が形成されている。このＯＥ１，ＯＥ２は、ＬＹ３とオーミック接触するように構成されている。
　更に、ＬＹ２上においては、複数のゲート電極Ｇ１，Ｇ１の間にも半導体層ＬＹ３が形成されている。このＬＹ３上には、ｎ＋型ＧａＡｓ等のｎ＋電極ＳＨ１２が形成される。このＳＨ１２は、図１で述べたように、ゲート間ノードに給電を行うためのものである。また、絶縁膜ＩＳＬ上には、抵抗層（抵抗）Ｒが形成される。この抵抗層Ｒは、図１に示した各ソース・ドレイン間抵抗（Ｒｄ１ａ等）や各ゲート抵抗（Ｒｇ１ａ等）に対応するものである。なお、ここでは、ソース・ドレイン（ＯＥ１とＯＥ２）間に２個のゲート電極Ｇ１，Ｇ２を備えたダブルゲートトランジスタの構造例を示したが、トリプルゲートトランジスタでは、Ｇ２とＯＥ２の間に更にｎ＋電極とゲート電極が配置されたような構造となり、シングルゲートトランジスタでは、ＳＨ１２とＧ２が削除されたような構造となる。
　このようなＨＥＭＴ素子は、ＧａＡｓ層（ＥＰ）とＡｌＧａＡｓ層（ＬＹ２）とのヘテロ結合界面にできる井戸型ポテンシャルを利用し、この井戸型ポテンシャルに形成される２次元電子ガスをキャリアとして使用する。ヘテロ接合界面に存在する井戸型ポテンシャルの幅は電子の波長と同程度の幅しかなく、電子はほぼ界面に沿った２次元的な運動しかできないため、大きな電子移動度が得られるという特性がある。したがって、２次元電子ガスの高移動度特性により、高周波特性および高速特性に優れ、雑音が非常に少ないことから、アンテナの送受信信号に対して直接的に影響を及ぼすアンテナスイッチ用デバイスにＨＥＭＴ素子を適用することが有益となる。
　ここで、前述した各スイッチ用トランジスタのゲート幅は、概略的には、図４におけるゲート電極（Ｇ１又はＧ２）の奥行き方向の長さとなる。前述したように、受信スイッチ用の共通トランジスタＱ＿ＲＸｃｏｍのゲート幅は、望ましくは受信スイッチ用のトランジスタＱ＿ＲＸ１，Ｑ＿ＲＸ２のゲート幅の合計値（例えばＱ＿ＲＸ１の２倍等）であるが、より厳密には、このゲート幅の見た目上の比率（例えば２倍等）は、レイアウト構造等に応じて所定の変動幅を持ち得る。
　例えば、特許文献１に示されるように、ゲートが図４の奥行き方向に向けて蛇行しながら延伸するメアンダ構造のレイアウトを用いた場合、レイアウト平面上でゲートがある方向に延伸する部分とそれと直交する方向に延伸する部分とでトランジスタ全体のソース・ドレイン間電流に与える寄与率（すなわち実効的なゲート幅）が異なり得る。またマルチゲートのゲート数によっても実効的なゲート幅が異なり得る。したがって、見た目上のゲート幅（単純に当該ゲートの延伸方向の物理長に相当）の比率が必ずしも２倍等に設定されるとは限らない。ただし、このような変動要素を加味した上での実効的なゲート幅の比率は２倍等に設定される。更に、このゲート幅の設定値は、実際には、製造ばらつき等に応じて±２０％程度の変動幅を持ち得る。例えば、Ｑ＿ＲＸ１，Ｑ＿ＲＸ２のゲート幅をそれぞれ０．７５ｍｍとした場合、Ｑ＿ＲＸｃｏｍのゲート幅は、１．５ｍｍに設定されるが、製造ばらつき等に応じて±０．３ｍｍ程度の変動幅を持ち得る。
　《高周波モジュールの構成》
　図５は、本発明の実施の形態１の高周波モジュールにおいて、その全体構成の一例を示すブロック図である。図５に示す高周波モジュールＲＦＭＤは、例えば、無線通信システムの一つである携帯電話機で用いられ、例えば複数の部品が実装された１個の配線基板（セラミック基板等）によって構成される。当該ＲＦＭＤには、高周波電力増幅モジュールＨＰＡＭＤと、高周波信号処理チップＲＦＩＣと、ＳＡＷ（Surface Acoustic Wave）フィルタＳＡＷ１，ＳＡＷ２と、Ｗ－ＣＤＭＡ用パワーアンプ回路ＰＡ＿Ｗ１～ＰＡ＿Ｗ３と、デュプレクサＤＰＸ１～ＤＰＸ３等が搭載されている。
　高周波信号処理チップＲＦＩＣは、例えば１個の半導体チップで構成され、ロウノイズアンプ回路ＬＮＡ１～ＬＮＡ５等を含んでいる。ＨＰＡＭＤは例えば１個の配線基板（セラミック基板等）で構成され、当該配線基板上には、パワーアンプ回路ＨＰＡ１，ＨＰＡ２、ロウパスフィルタＬＰＦ１，ＬＰＦ２、制御チップＣＴＬＩＣ、およびアンテナスイッチ用デバイスＡＮＴＳＷ等が実装される。ＨＰＡ１，ＨＰＡ２は、例えば１個の半導体チップで構成される。例えばＨＰＡ１，ＨＰＡ２をＬＤＭＯＳ（Laterally Diffused MOS）等で実現した場合、ＨＰＡ１，ＨＰＡ２，ＣＴＬＩＣを１個の半導体チップ内に集積することが可能である。ＬＰＦ１，ＬＰＦ２は、配線基板上の配線パターンや各種ＳＭＤ（Surface Mount Device）部品等によって構成される。
　アンテナスイッチ用デバイスＡＮＴＳＷは、例えば１個の化合物半導体チップ（ＧａＡｓチップ等）によって実現され、ここでは、アンテナ接続端子ＰＮａｎｔ、送信端子ＴＸ１，ＴＸ２、受信端子ＲＸ１，ＲＸ２、および送受信端子ＴＲＸ１～ＴＲＸ３からなる８個の外部端子を備えている。当該ＡＮＴＳＷは、アンテナＡＮＴが接続されるＰＮａｎｔに対して７つの信号端子（ＴＸ１，ＴＸ２、ＲＸ１，ＲＸ２、ＴＲＸ１～ＴＲＸ３）のいずれかを選択的に接続する所謂ＳＰ７Ｔの構成となっている。制御チップＣＴＬＩＣは、ベースバンド回路（図示せず）からの制御信号（Ｂ．Ｂ制御）に基づいて、このＰＮａｎｔの接続先を選択する。
　ＨＰＡ１は、ＧＳＭのロウバンド用の送信信号ＧＳＭ＿ＬＢ＿ＴＸを増幅し、それをＬＰＦ１を介して送信端子ＴＸ１に出力する。ＧＳＭ＿ＬＢ＿ＴＸは、例えば、８２４ＭＨｚ～８４９ＭＨｚの送信周波数帯を持つＧＳＭ８５０や、８８０ＭＨｚ～９１５ＭＨｚの送信周波数帯を持つＧＳＭ９００に対応するものである。ＨＰＡ２は、ＧＳＭのハイバンド用の送信信号ＧＳＭ＿ＨＢ＿ＴＸを増幅し、それをＬＰＦ２を介して送信端子ＴＸ２に出力する。ＧＳＭ＿ＨＢ＿ＴＸは、例えば、１７１０ＭＨｚ～１７８０ＭＨｚの送信周波数帯を持つＤＣＳ１８００や、１８５０ＭＨｚ～１９１０ＭＨｚの送信周波数帯を持つＰＣＳ１９００に対応するものである。なお、ＨＰＡ１，ＨＰＡ２の前段では、送信ベースバンド信号を所定の送信周波数帯にアップコンバージョンする処理等が行われる。このような処理は、例えばＲＦＩＣ等がミキサ回路等を用いて行う。また、ＣＴＬＩＣは、ベースバンド回路からの制御信号（Ｂ．Ｂ制御）や、ＨＰＡ１，ＨＰＡ２の出力部に設けられた図示しない電力検出回路（カプラ）からの検出信号に応じてＨＰＡ１，ＨＰＡ２の増幅率の制御等も行う。
　制御チップＣＴＬＩＣの選択に伴いＡＮＴから受信端子ＲＸ１に入力された受信信号は、ＳＡＷ１を介して特定の受信周波数帯が選択され、ＲＦＩＣのＬＮＡ１によって増幅されたのち、ＧＳＭのロウバンド用の受信信号ＧＳＭ＿ＬＢ＿ＲＸとして出力される。ＧＳＭ＿ＬＢ＿ＲＸは、例えば、８６９ＭＨｚ～８９４ＭＨｚの受信周波数帯を持つＧＳＭ８５０や、９２５ＭＨｚ～９６０ＭＨｚの受信周波数帯を持つＧＳＭ９００に対応するものである。このような受信周波数帯の選択がＳＡＷ１によって行われる。ＣＴＬＩＣの選択に伴いＡＮＴから受信端子ＲＸ２に入力された受信信号は、ＳＡＷ２を介して特定の受信周波数帯が選択され、ＲＦＩＣのＬＮＡ５によって増幅されたのちＧＳＭのハイバンド用の受信信号ＧＳＭ＿ＨＢ＿ＲＸとして出力される。ＧＳＭ＿ＨＢ＿ＲＸは、例えば、１８０５ＭＨｚ～１８８０ＭＨｚの受信周波数帯を持つＤＣＳ１８００や、１９３０ＭＨｚ～１９９０ＭＨｚの受信周波数帯を持つＰＣＳ１９００に対応するものである。このような受信周波数帯の選択がＳＡＷ２によって行われる。なお、ＬＮＡ１，ＬＮＡ５の後段では、受信高周波信号を受信ベースバンド信号にダウンコンバージョンする処理等が行われる。このような処理は、例えばＲＦＩＣ等がミキサ回路等を用いて行う。
　ＰＡ＿Ｗ１は、Ｗ－ＣＤＭＡの１．９ＧＨｚ帯（Ｗ－ＣＤＭＡ規格の例えばバンド２に対応）の送信信号Ｗ－ＣＤＭＡ＿ＴＸ（１９００）を増幅し、当該増幅信号は、ＤＰＸ１による送信／受信周波数帯の分別を経て送受信端子ＴＲＸ１に出力される。一方、ＡＮＴからＴＲＸ１に入力された受信信号は、ＤＰＸ１による送信／受信周波数帯の分別を経たのちＬＮＡ２で増幅され、受信信号Ｗ－ＣＤＭＡ＿ＲＸ（１９００）として出力される。ＰＡ＿Ｗ２は、Ｗ－ＣＤＭＡの２．１ＧＨｚ帯（Ｗ－ＣＤＭＡ規格の例えばバンド１に対応）の送信信号Ｗ－ＣＤＭＡ＿ＴＸ（２１００）を増幅し、当該増幅信号は、ＤＰＸ２による送信／受信周波数帯の分別を経て送受信端子ＴＲＸ２に出力される。一方、ＡＮＴからＴＲＸ２に入力された受信信号は、ＤＰＸ２による送信／受信周波数帯の分別を経たのちＬＮＡ３で増幅され、受信信号Ｗ－ＣＤＭＡ＿ＲＸ（２１００）として出力される。
　ＰＡ＿Ｗ３は、Ｗ－ＣＤＭＡの９００ＭＨｚ帯（Ｗ－ＣＤＭＡ規格の例えばバンド８に対応）の送信信号Ｗ－ＣＤＭＡ＿ＴＸ（９００）を増幅し、当該増幅信号は、ＤＰＸ３による送信／受信周波数帯の分別を経て送受信端子ＴＲＸ３に出力される。一方、ＡＮＴからＴＲＸ３に入力された受信信号は、ＤＰＸ３による送信／受信周波数帯の分別を経たのちＬＮＡ４で増幅され、受信信号Ｗ－ＣＤＭＡ＿ＲＸ（９００）として出力される。ＰＡ＿Ｗ１～ＰＡ＿Ｗ３は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）等によって構成される。ＤＰＸ１～ＤＰＸ３は、例えばＳＭＤ部品等によって構成される。なお、前述したＧＳＭの場合と同様に、ＰＡ＿Ｗ１～ＰＡ＿Ｗ３の前段ではアップコンバージョンが行われ、ＬＮＡ２～ＬＮＡ４の後段ではダウンコンバージョンが行われる。このような処理は、例えばＲＦＩＣ等がミキサ回路等を用いて行う。
　このように、特に複数の通信方式（マルチモード）ならびに複数の周波数帯（マルチバンド）に対応した高周波モジュールＲＦＭＤでは、アンテナＡＮＴに対して多くのスイッチ用トランジスタが接続されるため、その分、前述したようなオフ容量の影響が増大すると共に歪み特性の劣化度合いが大きくなる恐れがある。そこで、図１で述べたような半導体集積回路装置（アンテナスイッチ用デバイス）を用いて歪み特性の向上を図ることが、より有益なものとなる。
　《アンテナスイッチ用デバイスの詳細》
　図６は、図５の高周波モジュールにおいて、そのアンテナスイッチ用デバイスの詳細な構成例を示す回路図である。図６に示すアンテナスイッチ用デバイスＡＮＴＳＷは、図５で述べた８個の信号端子（ＰＮａｎｔ，ＴＸ１，ＴＸ２，ＲＸ１，ＲＸ２，ＴＲＸ１～ＴＲＸ３）に加えて、各スイッチ用トランジスタのオン・オフを制御するオン・オフ制御端子ＴＸ１ｃ，ＴＸ２ｃ，ＲＸ１ｃ，ＲＸ２ｃ，ＴＲＸ１ｃ～ＴＲＸ３ｃ，ＲＸｃｏｍｃおよび複数の接地電源電圧端子（接地電源電圧）ＧＮＤを備えている。当該オン・オフ制御端子は、図５では省略しているが、実際には、図５のＡＮＴＳＷに備わっている。
　ＧＳＭのロウバンド用となる送信端子ＴＸ１とアンテナ接続端子ＰＮａｎｔの間には、２段接続のダブルゲートトランジスタＱ＿ＴＸ１１，Ｑ＿ＴＸ１２からなる送信スイッチ用トランジスタＱ＿ＴＸ１のソース・ドレイン経路が結合される。また、ＴＸ１とＧＮＤの間には、２段接続のトリプルゲートトランジスタＱ＿ＴＸ１ｓ１，Ｑ＿ＴＸ１ｓ２からなるシャントスイッチ用トランジスタＱ＿ＴＸ１ｓのソース・ドレイン経路が結合される。同様に、ＧＳＭのハイバンド用となる送信端子ＴＸ２とＰＮａｎｔの間には、２段接続のダブルゲートトランジスタＱ＿ＴＸ２１，Ｑ＿ＴＸ２２からなる送信スイッチ用トランジスタＱ＿ＴＸ２のソース・ドレイン経路が結合される。また、ＴＸ２とＧＮＤの間には、２段接続のトリプルゲートトランジスタＱ＿ＴＸ２ｓ１，Ｑ＿ＴＸ２ｓ２からなるシャントスイッチ用トランジスタＱ＿ＴＸ２ｓのソース・ドレイン経路が結合される。
　Ｗ－ＣＤＭＡの１．９ＧＨｚ帯用となる送受信端子ＴＲＸ１とＰＮａｎｔの間には、２段接続のダブルゲートトランジスタＱ＿ＴＲＸ１１，Ｑ＿ＴＲＸ１２からなる送受信スイッチ用トランジスタＱ＿ＴＲＸ１のソース・ドレイン経路が結合される。また、ＴＲＸ１とＧＮＤの間には、１段接続のトリプルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＴＲＸ１ｓのソース・ドレイン経路が結合される。同様に、Ｗ－ＣＤＭＡの２．１ＧＨｚ帯用となる送受信端子ＴＲＸ２とＰＮａｎｔの間には、２段接続のダブルゲートトランジスタＱ＿ＴＲＸ２１，Ｑ＿ＴＲＸ２２からなる送受信スイッチ用トランジスタＱ＿ＴＲＸ２のソース・ドレイン経路が結合される。また、ＴＲＸ２とＧＮＤの間には、１段接続のトリプルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＴＲＸ２ｓのソース・ドレイン経路が結合される。更に、Ｗ－ＣＤＭＡの９００ＭＨｚ帯用となる送受信端子ＴＲＸ３とＰＮａｎｔの間には、２段接続のダブルゲートトランジスタＱ＿ＴＲＸ３１，Ｑ＿ＴＲＸ３２からなる送受信スイッチ用トランジスタＱ＿ＴＲＸ３のソース・ドレイン経路が結合される。また、ＴＲＸ３とＧＮＤの間には、１段接続のトリプルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＴＲＸ３ｓのソース・ドレイン経路が結合される。
　ＰＮａｎｔと受信共通ノードＮｃｏｍの間には、１段接続のトリプルゲートトランジスタからなる受信スイッチ用共通トランジスタＱ＿ＲＸｃｏｍのソース・ドレイン経路が結合される。ＧＳＭのハイバンド用となる受信端子ＲＸ２とＮｃｏｍの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタＱ＿ＲＸ２のソース・ドレイン経路が結合され、ＲＸ２とＧＮＤの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＲＸ２ｓのソース・ドレイン経路が結合される。同様に、ＧＳＭのロウバンド用となる受信端子ＲＸ１とＮｃｏｍの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタＱ＿ＲＸ１のソース・ドレイン経路が結合され、ＲＸ１とＧＮＤの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＲＸ１ｓのソース・ドレイン経路が結合される。
　スイッチ用トランジスタ（スルースイッチ用トランジスタ）Ｑ＿ＴＸ１のゲートと、それに対応するシャントスイッチ用トランジスタＱ＿ＴＸ１ｓのソース（ＴＸ１側）には、ＴＸ１ｃからのバイアス電圧が印加される。同様に、スルースイッチ用トランジスタＱ＿ＴＸ２のゲートと、それに対応するシャントスイッチ用トランジスタＱ＿ＴＸ２ｓのソース（ＴＸ２側）には、ＴＸ２ｃからのバイアス電圧が印加される。その他のスルースイッチ用トランジスタＱ＿ＴＲＸ１～Ｑ＿ＴＲＸ３，Ｑ＿ＲＸ１，Ｑ＿ＲＸ２のゲートおよびシャントスイッチ用トランジスタＱ＿ＴＲＸ１ｓ～Ｑ＿ＴＲＸ３ｓ，Ｑ＿ＲＸ１ｓ，Ｑ＿ＲＸ２ｓのソース（信号端子側）も同様にして、それぞれ、ＴＲＸ１ｃ～ＴＲＸ３ｃ，ＲＸ１ｃ，ＲＸ２ｃによってバイアス電圧が印加される。また、各シャントスイッチ用トランジスタのゲートは所定のゲート抵抗を介してＧＮＤに結合され、各シャントスイッチ用トランジスタのドレインは、容量を介して交流的にＧＮＤに接続される。
　したがって、スルースイッチ用トランジスタとそれに対応するシャントスイッチ用トランジスタは、相補的にオン・オフが制御される。例えば、スルースイッチ用トランジスタＱ＿ＴＸ１をオンに制御するためＴＸ１ｃにハイ電圧（Ｖ＿ＴＸ１ｃ）を印加すると、シャントスイッチ用トランジスタＱ＿ＴＸ１ｓのゲート・ソース間電圧は、－Ｖ＿ＴＸ１ｃにバイアスされるためオフに制御される。逆に、スルースイッチ用トランジスタＱ＿ＴＸ１をオフに制御するためＴＸ１ｃにロウ電圧（例えば０Ｖ（ＧＮＤレベル））を印加すると、シャントスイッチ用トランジスタＱ＿ＴＸ１ｓのゲート・ソース間電圧は０Ｖにバイアスされ、各シャントスイッチ用トランジスタは図３等に示したようにディプレッション型の特性を持つためオンに制御される。このようなシャントスイッチ用トランジスタ（例えばＱ＿ＴＸ１ｓ）を設けると、スルースイッチ用トランジスタ（Ｑ＿ＴＸ１）がオフに制御された際に、対応する信号端子（ＴＸ１）を交流的に低インピーダンスでＧＮＤに接続できる。これにより、信号端子（ＴＸ１）より先のインピーダンス（例えばＬＰＦ１等）の影響を隠蔽でき、インピーダンス変動に伴う歪みなどを低減できる。
　また、各スイッチ用トランジスタは、主に、通過電力と、オン時の挿入損失、オフ時のアイソレーション特性および歪み特性等との相対的なバランスを勘案して、マルチゲートのゲート数やトランジスタ段数が適宜調整されている。例えば、ＧＳＭの送信パワー（例えば３５ｄＢｍ）はＷ－ＣＤＭＡの送信パワー（例えば２４ｄＢｍ）よりも大きいため、ＴＸ１のシャントスイッチ用トランジスタＱ＿ＴＸ１ｓはトリプルゲートトランジスタの２段接続とされ、ＴＲＸ１のシャントスイッチ用トランジスタＱ＿ＴＲＸ１ｓはトリプルゲートトランジスタの１段接続とされる。
　さらに、各スイッチ用トランジスタのゲート幅に関しても、主に、オン時の挿入損失とオフ時のアイソレーション特性等とのバランスを勘案して、最適な値に設定されている。図７は、図６における各スイッチ用トランジスタの挿入損失およびアイソレーション特性のゲート幅に対する依存性の一例を示す説明図である。図７に示すように、ゲート幅を大きくすると、挿入損失の低減が図れるが、その反面、オフ容量の増大（オフ時のインピーダンスの低下）が生じるためアイソレーション特性が悪くなる。したがって、各スイッチ用トランジスタのゲート幅は、このようなトレードオフの関係を勘案した最適値に設定される。
　このように、各スイッチ用トランジスタは、対応する信号端子に応じて、マルチゲートのゲート数やトランジスタ段数、ならびにゲート幅がそれぞれ異なり得るが、基本的な構成はほぼ同様となっているため、Ｑ＿ＴＸ１を代表例としてその詳細な構成について説明する。まず、Ｑ＿ＴＸ１の一部となりＰＮａｎｔ側に配置されたＱ＿ＴＸ１１は、ソース・ドレイン間が抵抗Ｒｄ１，Ｒｄ２を介して結合され、Ｑ＿ＴＸ１の他の一部となりＴＸ１側に配置されたＱ＿ＴＸ１２は、ソース・ドレイン間が抵抗Ｒｄ３，Ｒｄ４を介して結合される。Ｒｄ１～Ｒｄ４のそれぞれの抵抗値は、例えば１５ｋΩ等である。Ｒｄ１とＲｄ２の結合ノードは、Ｑ＿ＴＸ１１のダブルゲートのゲート間ノードに結合され、Ｒｄ３とＲｄ４の結合ノードは、Ｑ＿ＴＸ１２のダブルゲートのゲート間ノードに結合される。このゲート間ノードの給電によって、図１で述べたように、歪み特性（ＨＤ，ＩＭＤ）の向上が図れる。
　また、Ｑ＿ＴＸ１１のドレイン（ＰＮａｎｔとの結合ノード）とＱ＿ＴＸ１１におけるドレイン側に近いゲートとの間には容量Ｃ１１が結合され、Ｑ＿ＴＸ１２のソース（ＴＸ１との結合ノード）とＱ＿ＴＸ１２におけるソース側に近いゲートとの間には容量Ｃ１２が結合される。Ｃ１１，Ｃ１２のそれぞれの容量値は例えば０．８ｐＦ等である。当該容量を設けることで、図１で述べたように、オフ状態の当該トランジスタが意図せずにオン状態に遷移するような事態を防止できる。
　更に、Ｑ＿ＴＸ１１において、ドレイン側（ＰＮａｎｔ側）のゲートはＴＸ１ｃに対して抵抗Ｒｇ１２，Ｒｇ１１，Ｒｇ１５を介して接続され、ソース側（Ｑ＿ＴＸ１２側）のゲートはＴＸ１ｃに対してＲｇ１１，Ｒｇ１５を介して接続される。一方、Ｑ＿ＴＸ１２において、ソース側（ＴＸ１側）のゲートはＴＸ１ｃに対して抵抗Ｒｇ１４，Ｒｇ１３，Ｒｇ１５を介して接続され、ドレイン側（Ｑ＿ＴＸ１１側）のゲートはＴＸ１ｃに対してＲｇ１３，Ｒｇ１５を介して接続される。Ｒｇ１１～Ｒｇ１４のそれぞれの抵抗値は例えば１０ｋΩ等であり、Ｒｇ１５の抵抗値は例えば２０ｋΩ等である。このように、Ｑ＿ＴＸ１の両端部分に位置するゲート抵抗の抵抗値を大きくし、その中間部分に位置するゲート抵抗の抵抗値を小さくすることで、図１で述べたように、変形Ｕ字型の電圧分布に伴う歪み特性（ＨＤ，ＩＭＤ）の劣化を改善することが可能になる。
　このような構成において、受信スイッチ用共通トランジスタＱ＿ＲＸｃｏｍならびに受信スイッチ用トランジスタＱ＿ＲＸ１，Ｑ＿ＲＸ２の部分に前述した本実施の形態の方式によるゲート幅の関係が適用される。当該部分の詳細な回路構成に関しては、図１と同様であるため詳細な説明は省略する。これによって、例えばＴＸ２等からのＧＳＭ系の送信動作の際に、送信信号に対する高次高調波歪み（２ＨＤ，３ＨＤ等）を低減することが可能になる。また、例えばＴＲＸ１等からのＷ－ＣＤＭＡ系の送信動作の際に、送信信号に対する相互変調歪み（ＩＭＤ）を低減することが可能になる。
　なお、ここでは、ＧＳＭの受信系に対して本実施の形態の方式を適用したが、原理的には、受信系に限らず送信系に対しても同様に適用することが可能である。ただし、送信系は、特にオン時における挿入損失の特性等が重要となるため、受信系のように共通トランジスタを設けることが必ずしも有益とは限らない。したがって、必ずしも限定はされないが、特に、ＧＳＭ系などのように、複数の送信端子および複数の受信端子をそれぞれ個別に持つ場合で（すなわちＴＤＤ（Time Division Duplex）方式を備えた場合で）、その受信系に本実施の形態の方式を適用することが有益となる。
　《アンテナスイッチ用デバイスの検証結果》
　図８は、図６のアンテナスイッチ用デバイスにおいて、その各種効果を検証した結果の一例を示す説明図である。図８に示すように、本発明の前提として検討したアンテナスイッチ用デバイス（比較例）では、Ｑ＿ＲＸｃｏｍのゲート幅（Ｗｇ＿ＲＸｃｏｍ）がＱ＿ＲＸ１のゲート幅（Ｗｇ＿ＲＸ１）（ここではＱ＿ＲＸ２のゲート幅（Ｗｇ＿ＲＸ２）も同一とする）の３倍（Ｗｇ＿ＲＸｃｏｍ／Ｗｇ＿ＲＸ１＝１．８ｍｍ／０．６ｍｍ）に設定されていた。この場合、ＴＸ２からの送信動作を行った際に、２ＨＤ／３ＨＤ＝－７７．１ｄＢｃ／－７１．６ｄＢｃとなった。一方、本実施の形態の方式を適用した場合、Ｗｇ＿ＲＸｃｏｍ＝Ｗｇ＿ＲＸ１＋Ｗｇ＿ＲＸ２に設定され、ここでは、Ｗｇ＿ＲＸ１＝Ｗｇ＿ＲＸ２であるため、Ｗｇ＿ＲＸｃｏｍがＷｇ＿ＲＸ１の２倍（Ｗｇ＿ＲＸｃｏｍ／Ｗｇ＿ＲＸ１＝１．５ｍｍ／０．７５ｍｍ）に設定される。この場合、ＴＸ２からの送信動作を行った際に、２ＨＤ／３ＨＤ＝－８０．９ｄＢｃ／－８１．６ｄＢｃとなり、例えば３ＨＤにおいて約１０ｄＢの改善効果が得られた。なお評価条件は、送信パワー（Ｐｉｎ）＝３５ｄＢｍ、送信周波数＝１８８０ＭＨｚ、ゲートバイアス電圧Ｖ＿ＴＸ２ｃ＝４．６Ｖである。
　以上、本実施の形態１の半導体集積回路装置および高周波モジュールを用いることで、代表的には高周波信号における歪み特性の向上が実現可能になる。
　（実施の形態２）
　本実施の形態２では、図６に示したアンテナスイッチ用デバイスの変形例について説明する。図９は、本発明の実施の形態２による高周波モジュールにおいて、それに含まれるアンテナスイッチ用デバイスの構成例を示す回路図である。図９に示すアンテナスイッチ用デバイスＡＮＴＳＷ２は、図６のＡＮＴＳＷと比較して、Ｗ－ＣＤＭＡ用の送受信端子ＴＲＸ３に伴う箇所（ＴＲＸ３ｃ，Ｑ＿ＴＲＸ３，Ｑ＿ＴＲＸ３ｓ）が削除され、代わりに２個の受信端子ＲＸ３，ＲＸ４およびオン・オフ制御端子ＲＸ３ｃ，ＲＸ４ｃとこれに伴う各スイッチ用トランジスタが追加された構成となっている。これ以外の構成に関しては図６と同様であるため詳細な説明は省略する。図９のＡＮＴＳＷ２は、ＳＰ８Ｔ型の構成となる。
　受信端子ＲＸ３と前述した受信共通ノードＮｃｏｍの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタＱ＿ＲＸ３のソース・ドレイン経路が結合され、ＲＸ３とＧＮＤの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＲＸ３ｓのソース・ドレイン経路が結合される。同様に、受信端子ＲＸ４とＮｃｏｍの間には、シングルゲートトランジスタからなる受信スイッチ用トランジスタＱ＿ＲＸ４のソース・ドレイン経路が結合され、ＲＸ４とＧＮＤの間にはシングルゲートトランジスタからなるシャントスイッチ用トランジスタＱ＿ＲＸ４ｓのソース・ドレイン経路が結合される。すなわち、Ｎｃｏｍには、図６の場合と異なり、４個の受信スイッチ用トランジスタＱ＿ＲＸ１～Ｑ＿ＲＸ４が接続されることになる。
　ここで、前述したように送信端子ＴＸ１をＧＳＭのロウバンド用とした場合、受信端子ＲＸ１はＧＳＭのロウバンド中の例えばＧＳＭ８５０用とされ、新たに追加されたＲＸ３はＧＳＭのロウバンド中の例えばＧＳＭ９００用とされる。また、前述したように送信端子ＴＸ２をＧＳＭのハイバンド用とした場合、受信端子ＲＸ２はＧＳＭのハイバンド中の例えばＤＣＳ１８００用とされ、新たに追加されたＲＸ４はＧＳＭのハイバンド中の例えばＰＣＳ１９００用とされる。送信系は、前段のパワーアンプ回路の特性等に起因して広帯域化を図ることが比較的容易であるが、受信系は後段のＳＡＷフィルタの特性等に起因して送信系ほど広帯域化を図ることが容易でない。したがって、このように１個の送信端子に対して２個の受信端子を割り当てるようなことが有益となる。
　このような回路構成例に対して本実施の形態の方式を適用する場合、受信スイッチ用共通トランジスタＱ＿ＲＸｃｏｍのゲート幅（Ｗｇ＿ＲＸｃｏｍ）が、Ｑ＿ＲＸ１のゲート幅（Ｗｇ＿ＲＸ１）とＱ＿ＲＸ２のゲート幅（Ｗｇ＿ＲＸ２）とＱ＿ＲＸ３のゲート幅（Ｗｇ＿ＲＸ３）とＱ＿ＲＸ４のゲート幅（Ｗｇ＿ＲＸ４）の合計値に設定される。すなわち、Ｗｇ＿ＲＸｃｏｍ＝Ｗｇ＿ＲＸ１＋Ｗｇ＿ＲＸ２＋Ｗｇ＿ＲＸ３＋Ｗｇ＿ＲＸ４に設定される。これによって、実施の形態１の場合と同様に、各オフ容量に加わる電圧が均一化され、歪み特性（ＨＤ，ＩＭＤ）の向上が図れる。なお、Ｗｇ＿ＲＸｃｏｍの値は、前述したように、実際には製造ばらつき等に応じて±２０％程度の変動幅を持ち得る。
　以上、本実施の形態２の半導体集積回路装置および高周波モジュールを用いることで、代表的には高周波信号における歪み特性の向上が実現可能になる。
　以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
　例えば、ここでは、スイッチ用トランジスタとしてＨＥＭＴ素子を用いたが、勿論、これに限定されるものではなく、例えばＳＯＩ（Silicon On Insulator）基板やＳＯＳ（Silicon On Sapphire）基板上のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を用いる場合でも同様の原理が適用可能と考えられる。また、ここでは、ＧＳＭとＷ－ＣＤＭＡに対応したマルチモード・マルチバンド対応の高周波モジュールを示したが、勿論、ＧＳＭ単体に対応したマルチバンド対応の高周波モジュール等に適用することも可能である。更に、通信方式もＧＳＭやＷ－ＣＤＭＡに限定されるものではなく、例えばＬＴＥ（Long Term Evolution）等に対応した高周波モジュールにも適用可能と考えられる。また、必ずしも携帯電話機に限定されるものではなく、例えば、複数バンド（例えば２．４ＧＨｚ帯、５ＧＨｚ帯）に対応した無線ＬＡＮ用アンテナスイッチなどを含め各種無線通信システムに対して同様に適用可能である。
　本実施の形態による半導体集積回路装置および高周波モジュールは、特に、マルチバンド対応のアンテナスイッチを含んだ携帯電話機に適用して有益なものであり、これに限らず、各種無線通信機器に対して広く適用可能である。
　ＡＮＴＳＷ　アンテナスイッチ用デバイス
　ＢＦ　バッファ層
　Ｃ　容量
　ＣＴＬＩＣ　制御チップ
　ＤＰＸ　デュプレクサ
　ＥＰ　エピタキシャル層
　Ｇ　ゲート電極
　ＧＮＤ　接地電源電圧
　ＨＰＡＭＤ　高周波電力増幅モジュール
　ＩＳＬ　絶縁膜
　ＬＮＡ　ロウノイズアンプ回路
　ＬＰＦ　ロウパスフィルタ
　ＬＹ　半導体層
　ＯＥ　オーミック電極
　ＰＡ，ＨＰＡ　パワーアンプ回路
　ＰＮａｎｔ　アンテナ接続端子
　Ｑ　トランジスタ
　Ｒ　抵抗
　ＲＦＩＣ　高周波信号処理チップ
　ＲＦＭＤ　高周波モジュール
　ＲＸ１～ＲＸ４　受信端子
　ＲＸｃｏｍｃ，ＲＸ１ｃ～ＲＸ４ｃ，ＴＸ１ｃ，ＴＸ２ｃ　オン・オフ制御端子
　ＳＡＷ　ＳＡＷフィルタ
　ＳＨ　ｎ＋電極
　ＳＵＢ　半絶縁性基板
　ＴＲＸ１～ＴＲＸ３　送受信端子
　ＴＸ１，ＴＸ２　送信端子

Claims (17)

  1. 　アンテナ接続用であり、アンテナに向けた第１送信信号が伝送されるアンテナ端子と、
    　第１～第Ｎ（Ｎは２以上の整数）端子と、
    　前記アンテナ端子と共通ノードの間にソース・ドレイン経路が結合され、前記アンテナ端子に前記第１送信信号が伝送される際にオフに制御される共通トランジスタと、
    　前記共通ノードと前記第１～第Ｎ端子の間にそれぞれソース・ドレイン経路が結合され、前記共通トランジスタがオフに制御される際に共にオフに制御される第１～第Ｎトランジスタとを備え、
    　前記共通トランジスタのゲート幅は、前記第１～第Ｎトランジスタにおける各ゲート幅の合計値の±２０％の範囲であることを特徴とする半導体集積回路装置。
  2. 　請求項１記載の半導体集積回路装置において、
    　前記第１～第Ｎ端子は、受信端子であることを特徴とする半導体集積回路装置。
  3. 　請求項２記載の半導体集積回路装置において、
    　前記共通トランジスタは、マルチゲートトランジスタであり、
    　前記第１～第Ｎトランジスタのそれぞれは、シングルゲートトランジスタであり、
    　前記共通トランジスタとなる前記マルチゲートトランジスタを等価的に構成する各シングルゲートトランジスタのゲート幅は、前記第１～第Ｎトランジスタにおける各ゲート幅の合計値の±２０％の範囲であることを特徴とする半導体集積回路装置。
  4. 　請求項２記載の半導体集積回路装置において、
    　さらに、前記共通トランジスタのゲート電圧を制御する共通制御端子を備え、
    　前記共通トランジスタは、ＨＥＭＴ素子からなるトリプルゲートトランジスタであり、
    　前記共通トランジスタとなる前記トリプルゲートトランジスタに含まれる両端のゲートは、第１抵抗値を介して前記共通制御端子に結合され、
    　前記共通トランジスタとなる前記トリプルゲートトランジスタに含まれる真ん中のゲートは、前記第１抵抗値よりも小さい第２抵抗値を介して前記共通制御端子に結合されることを特徴とする半導体集積回路装置。
  5. 　請求項２記載の半導体集積回路装置において、さらに、
    　第１送信端子と、
    　前記第１送信端子と前記アンテナ端子の間にソース・ドレイン経路が結合される第１送信用トランジスタとを備え、
    　前記第１送信信号は、オンに制御される前記第１送信用トランジスタを介して前記第１送信端子から前記アンテナ端子に伝送されることを特徴とする半導体集積回路装置。
  6. 　請求項５記載の半導体集積回路装置において、
    　前記共通トランジスタ、前記第１～第Ｎトランジスタ、および前記第１送信用トランジスタのそれぞれは、ＨＥＭＴ素子であることを特徴とする半導体集積回路装置。
  7. 　請求項５記載の半導体集積回路装置において、
    　さらに、前記第１～第Ｎ端子と接地電源電圧の間にそれぞれソース・ドレイン経路が結合され、前記第１～第Ｎトランジスタと相補の関係でオン・オフが制御される第１～第Ｎシャント用トランジスタを有することを特徴とする半導体集積回路装置。
  8. 　請求項５記載の半導体集積回路装置において、
    　前記第１送信信号は、ＧＳＭ方式の周波数帯を持つことを特徴とする半導体集積回路装置。
  9. 　請求項５記載の半導体集積回路装置において、
    　前記第１送信信号は、Ｗ－ＣＤＭＡ方式の周波数帯を持つことを特徴とする半導体集積回路装置。
  10. 　１個の配線基板によって実現され、
    　前記配線基板上に実装された第１半導体チップを備え、
    　前記第１半導体チップは、
    　アンテナ接続用であるアンテナ端子と、
    　第１送信信号が入力される第１送信端子と、
    　第１～第Ｎ（Ｎは２以上の整数）受信端子と、
    　前記第１送信端子と前記アンテナ端子の間にソース・ドレイン経路が結合され、前記第１送信信号を前記アンテナ端子に伝送する際にオンに制御される第１送信用トランジスタと、
    　前記アンテナ端子と共通ノードの間にソース・ドレイン経路が結合され、前記第１送信用トランジスタがオンに制御される際にオフに制御され、前記アンテナからの受信信号を前記第１～第Ｎ受信端子のいずれか１個に向けて伝送する際にオンに制御される受信用共通トランジスタと、
    　前記共通ノードと前記第１～第Ｎ受信端子の間にそれぞれソース・ドレイン経路が結合され、前記受信用共通トランジスタがオフに制御される際に共にオフに制御され、前記受信用共通トランジスタがオンに制御される際にいずれか１個がオンに制御される第１～第Ｎ受信用トランジスタとを備え、
    　前記受信用共通トランジスタのゲート幅は、前記第１～第Ｎ受信用トランジスタにおける各ゲート幅の合計値の±２０％の範囲であることを特徴とする高周波モジュール。
  11. 　請求項１０記載の高周波モジュールにおいて、
    　前記受信用共通トランジスタは、マルチゲートトランジスタであり、
    　前記第１～第Ｎ受信用トランジスタのそれぞれは、シングルゲートトランジスタであり、
    　前記受信用共通トランジスタとなる前記マルチゲートトランジスタを等価的に構成する各シングルゲートトランジスタのゲート幅は、前記第１～第Ｎ受信用トランジスタにおける各ゲート幅の合計値の±２０％の範囲であることを特徴とする高周波モジュール。
  12. 　請求項１１記載の高周波モジュールにおいて、
    　さらに、前記受信用共通トランジスタのゲート電圧を制御する共通制御端子を備え、
    　前記受信用共通トランジスタは、ＨＥＭＴ素子からなるトリプルゲートトランジスタであり、
    　前記受信用共通トランジスタとなる前記トリプルゲートトランジスタに含まれる両端のゲートは、第１抵抗値を介して前記共通制御端子に結合され、
    　前記受信用共通トランジスタとなる前記トリプルゲートトランジスタに含まれる真ん中のゲートは、前記第１抵抗値よりも小さい第２抵抗値を介して前記共通制御端子に結合されることを特徴とする高周波モジュール。
  13. 　請求項１１記載の高周波モジュールにおいて、
    　前記受信用共通トランジスタ、前記第１～第Ｎ受信用トランジスタ、および前記第１送信用トランジスタのそれぞれは、ＨＥＭＴ素子であることを特徴とする高周波モジュール。
  14. 　請求項１０記載の高周波モジュールにおいて、さらに、
    　前記第１～第Ｎ受信端子と接地電源電圧の間にそれぞれソース・ドレイン経路が結合され、前記第１～第Ｎ受信用トランジスタと相補の関係でオン・オフが制御される第１～第Ｎ受信シャント用トランジスタと、
    　前記第１送信端子と前記接地電源電圧の間にソース・ドレイン経路が結合され、前記第１送信用トランジスタと相補の関係でオン・オフが制御される第１送信シャント用トランジスタとを有することを特徴とする高周波モジュール。
  15. 　請求項１０記載の高周波モジュールにおいて、
    　前記第１送信信号は、ＧＳＭ方式の周波数帯を持つことを特徴とする高周波モジュール。
  16. 　請求項１５記載の高周波モジュールにおいて、さらに、
    　第２送信信号および第１受信信号を伝送する第１送受信端子と、
    　前記第１送受信端子と前記アンテナ端子の間にソース・ドレイン経路が結合され、前記第２送信信号を前記アンテナ端子に伝送する際と前記アンテナ端子からの受信信号を前記第１受信信号として前記第１送受信端子に伝送する際にオンに制御される第１送受信用トランジスタとを備え、
    　前記受信用共通トランジスタは、前記第１送受信用トランジスタがオンに制御される際にオフに制御され、
    　前記第２送信信号および前記第１受信信号は、Ｗ－ＣＤＭＡ方式の周波数帯を持つことを特徴とする高周波モジュール。
  17. 　請求項１５記載の高周波モジュールにおいて、
    　前記配線基板上には、さらに、前記第１送信端子に向けて前記第１送信信号を出力するパワーアンプ回路が実装されることを特徴とする高周波モジュール。
PCT/JP2012/062420 2011-05-20 2012-05-15 半導体集積回路装置および高周波モジュール WO2012161032A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280006482.0A CN103339858B (zh) 2011-05-20 2012-05-15 半导体集成电路装置以及高频模块
JP2013516306A JP5494890B2 (ja) 2011-05-20 2012-05-15 半導体集積回路装置および高周波モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011113428 2011-05-20
JP2011-113428 2011-05-20

Publications (1)

Publication Number Publication Date
WO2012161032A1 true WO2012161032A1 (ja) 2012-11-29

Family

ID=47217112

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/062420 WO2012161032A1 (ja) 2011-05-20 2012-05-15 半導体集積回路装置および高周波モジュール

Country Status (3)

Country Link
JP (1) JP5494890B2 (ja)
CN (1) CN103339858B (ja)
WO (1) WO2012161032A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623494B (zh) * 2017-10-19 2021-06-22 中国电子科技集团公司第三十八研究所 一种应用于tr组件的cmos三端口放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005970A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp 半導体回路装置および高周波電力増幅モジュール
JP2007129571A (ja) * 2005-11-04 2007-05-24 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及び半導体装置
WO2008056747A1 (fr) * 2006-11-09 2008-05-15 Renesas Technology Corp. Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci
JP2008205794A (ja) * 2007-02-20 2008-09-04 Renesas Technology Corp 半導体集積回路装置および高周波電力増幅モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767406B (zh) * 2004-10-28 2010-06-16 Tdk株式会社 高频模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005970A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp 半導体回路装置および高周波電力増幅モジュール
JP2007129571A (ja) * 2005-11-04 2007-05-24 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及び半導体装置
WO2008056747A1 (fr) * 2006-11-09 2008-05-15 Renesas Technology Corp. Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci
JP2008205794A (ja) * 2007-02-20 2008-09-04 Renesas Technology Corp 半導体集積回路装置および高周波電力増幅モジュール

Also Published As

Publication number Publication date
JP5494890B2 (ja) 2014-05-21
JPWO2012161032A1 (ja) 2014-07-31
CN103339858A (zh) 2013-10-02
CN103339858B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
US7986927B2 (en) Semiconductor integrated circuit device and high-frequency power amplifier module
JP5706103B2 (ja) 半導体装置
JP4939125B2 (ja) 半導体集積回路装置および高周波モジュール
JP4524478B2 (ja) 半導体集積回路、それを内蔵したｒｆモジュールおよびそれを搭載した無線通信端末装置
US10869362B2 (en) WLAN front-end
US8546980B2 (en) Radio-frequency module and radio communication system
CN101794793B (zh) 半导体器件
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
US8564366B2 (en) High-frequency power amplifier device
US8970308B2 (en) Input match network with RF bypass path
WO1998006174A1 (fr) Circuit integre haute frequence pour emetteur-recepteur radio haute frequence exempt de fuites de puissance haute frequence
JP5375307B2 (ja) 半導体装置
US9444512B2 (en) Semiconductor device and high-frequency module
Madan et al. Fully integrated switch-LNA front-end IC design in CMOS: A systematic approach for WLAN
JP5494890B2 (ja) 半導体集積回路装置および高周波モジュール
JP5267648B2 (ja) 半導体集積回路装置および高周波モジュール
WO2023286798A1 (ja) 電力増幅回路及び電力増幅方法
Huang et al. Innovative architecture for dual-band WLAN and MIMO frontend module based on a single pole, three throw switch-plexer
Huang et al. Highly linear SOI single-pole, 4-throw switch with an integrated dual-band LNA and bypass attenuators

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280006482.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12788955

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013516306

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12788955

Country of ref document: EP

Kind code of ref document: A1