CN103294872A - 一种忆阻器等效电路及其构建方法 - Google Patents

一种忆阻器等效电路及其构建方法 Download PDF

Info

Publication number
CN103294872A
CN103294872A CN2013102543968A CN201310254396A CN103294872A CN 103294872 A CN103294872 A CN 103294872A CN 2013102543968 A CN2013102543968 A CN 2013102543968A CN 201310254396 A CN201310254396 A CN 201310254396A CN 103294872 A CN103294872 A CN 103294872A
Authority
CN
China
Prior art keywords
memristor
circuit
resistance
input end
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102543968A
Other languages
English (en)
Other versions
CN103294872B (zh
Inventor
刘国华
王光义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinji Technology Hangzhou Co ltd
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201310254396.8A priority Critical patent/CN103294872B/zh
Publication of CN103294872A publication Critical patent/CN103294872A/zh
Application granted granted Critical
Publication of CN103294872B publication Critical patent/CN103294872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种忆阻器等效电路及其构建方法，目前忆阻器行为模型无法直接用现成的电子元器件搭建电路实现，只能用软件对忆阻器特性开展仿真研究。本发明的电压跟随器输入端与忆阻器正端、镜像电流源的镜像端连接，电压跟随器输出端与反向电路输入端、乘法器的一个输入端连接，反向电路输出端与积分电路输入端连接，积分电路输出端与箝位电路输入端连接，箝位电路输出端连接指数电路输入端，指数电路输出端与乘法器另一个输入端连接，乘法器输出端与镜像电流源的输入端相连，镜像电流源的输出端与忆阻器的负端连接；本发明电路易于实现、且准确有效，电气特性与磁控忆阻器的行为模型一致，方便对忆阻器的特性展开实验研究。

Description

一种忆阻器等效电路及其构建方法
技术领域
本发明具体涉及一种忆阻器等效电路及其构建方法，属于忆阻器技术领域。
背景技术
忆阻器（memrsitor）是一种具有非易失记忆功能的新型无源非线性电子元件，1971年华裔科学家蔡少棠(Chua L O)首次提出忆阻器的概念，2008年美国HP实验室的科学家在实验室制造出第一个纳米尺度的忆阻器元件。忆阻器具有电阻随着流经的电荷而变化，当无外加电压时，电阻值会得到“记忆”的特点，这一特性可以直接做为非易失性阻变存储器(ReRAM)。此外，人们预测，忆阻器在人工智能与神经网络、计算机与通信技术、微电子学、容错技术等领域中有着潜在的应用前景。
Daniel Batas等人提出了一种磁控忆阻器及其建模方法（Daniel Batas, and Horst Fiedler, A Memristor SPICE Implementation and a New Approach for Magnetic Flux-Controlled Memristor Modeling, IEEE Transactions on Nanotechnology[J], vol. 10, pp.250-255, March 2011.）,他们在对HP实验室的TiO2忆阻器建模仿真的基础上，提出了一种磁控忆阻器模型，并建立了基于SPICE的电路行为模型。尽管仿真结果显示该模型的V-I特性曲线具有忆阻器的典型“滞回”特性，但该模型是用理想受控源和压控开关实现的宏模型，距离电路实现尚远，无法展开对忆阻器特性的实验研究。
由于纳米器件制造的高成本和技术上的困难，至今尚未出现能够商用的忆阻器产品，这限制了人们对忆阻器的应用研究。即使制造出纳米级的忆阻器产品，在纳米尺度上开展忆阻器性能的实验研究的难度也太大。忆阻器行为模型无法直接用现成的电子元器件搭建电路实现，只能用软件对忆阻器特性开展仿真研究。因此，根据忆阻器的电路行为模型构建等效电路模型，是目前对忆阻器展开实验研究的可替代途径。 发明内容     本发明旨在克服忆阻器行为模型只能用软件开展仿真研究的缺陷，提供一种忆阻器等效电路及其构建方法。
本发明一种忆阻器等效电路，包括电压跟随器、反相电路、积分电路、箝位电路、指数电路、乘法器、镜像电流源组成。
电压跟随器输入端与忆阻器正端、镜像电流源的镜像端连接，电压跟随器输出端与反向电路输入端、乘法器的一个输入端连接，反向电路输出端与积分电路输入端连接，积分电路输出端与箝位电路输入端连接，箝位电路输出端连接指数电路输入端，指数电路输出端与乘法器另一个输入端连接，乘法器输出端与镜像电流源的输入端相连，镜像电流源的输出端与忆阻器的负端连接；
所述的镜像电流源包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电流反馈运算放大器U1和第二电流反馈运算放大器U2；第一电流反馈运算放大器U1和第二电流反馈运算放大器U2型号为AD844。
所述的第一电阻R1的一端与第一电流反馈运算放大器U1的3脚连接并作为镜像电流源的输入端S2，另一端与第二电流反馈运算放大器U2的2脚连接；第二电阻R2的一端与第一电流反馈运算放大器U1的2脚连接，另一端与第二电流反馈运算放大器U2的3脚连接并接地；第三电阻R3的一端与第一电流反馈运算放大器U1的6脚连接，另一端接地；第四电阻R4的一端与第一电流反馈运算放大器U1的5脚连接，另一端作为镜像电流源的镜像端S1；第一电流反馈运算放大器U1的7脚接+15V直流电源，4脚接-15V直流电源，其余引脚架空；第六电阻R6的一端与第二电流反馈运算放大器U2的6脚连接，另一端接地；第五电阻R5的一端与第二电流反馈运算放大器U2的5脚连接，另一端作为镜像电流源的输出端S3；第二电流反馈运算放大器U2的7脚接+15V直流电源，4脚接-15V直流电源，其余引脚架空；
一种忆阻器等效电路的构建方法，包括以下步骤：
（1）分析忆阻器的状态方程，把忆阻器内部掺杂边界坐标用节点电压表示，再把边界坐标电压代入忆阻器的V-I特性方程，求出带参变量的忆阻器V-I关系方程，所述的参变量为边界坐标电压；
（2）根据忆阻器的参变量方程                                               
Figure 2013102543968100002DEST_PATH_IMAGE002
，用反向电路和积分电路输出参变量电压
Figure 2013102543968100002DEST_PATH_IMAGE004
，然后再用箝位电路将参变量电压
Figure 93014DEST_PATH_IMAGE004
箝位在0和1V之间；
Figure 2013102543968100002DEST_PATH_IMAGE006
为忆阻器掺杂区域的归一化初始厚度，
Figure 2013102543968100002DEST_PATH_IMAGE008
为离子的平均迁移率，D为半导体薄膜厚度，是忆阻器输入瞬态电压，t为忆阻器通过电流的时间；
（3）由公式计算指数函数的系数k，根据磁控忆阻器的V-I特性公式
Figure 2013102543968100002DEST_PATH_IMAGE014
，用指数电路和乘法器电路实现忆阻器的V-I关系。R OFF 为忆阻器的最大电阻，R ON 为忆阻器的最小电阻，
Figure 2013102543968100002DEST_PATH_IMAGE016
为忆阻器的电流，
Figure 2013102543968100002DEST_PATH_IMAGE018
为忆阻器的外加电压；
（4）乘法器输出电流i(t)通过镜像电流源形成忆阻器电流
Figure 384056DEST_PATH_IMAGE016
，忆阻器输入端的电压跟随器通过运算放大器实现，其输入电流为0，以保证流过忆阻器正端子的电流全部流向镜像电流源的镜像端，使乘法器输出电流与忆阻器电流相等。
本发明与忆阻器的行为模型等效，电路易于实现、且准确有效，电气特性与磁控忆阻器的行为模型一致，方便对忆阻器的特性展开实验研究。
附图说明
图1是本发明的结构示意图；
图2是镜像电流源的实现电路。
具体实施方式
如图1，图2所示，本发明一种忆阻器等效电路，包括电压跟随器1、反相电路2、积分电路3、箝位电路4、指数电路5、乘法器6、镜像电流源7组成。
电压跟随器1输入端A1与忆阻器正端A、镜像电流源的镜像端S1连接，电压跟随器1输出端A2与反向电路输入端F1、乘法器6的一个输入端M1连接，反向电路2输出端F2与积分电路3输入端Ii连接，积分电路3输出端Io与箝位电路4输入端C1连接，箝位电路4输出端C2连接指数电路5输入端E1，指数电路5输出端E2与乘法器6另一个输入端M2连接，乘法器6输出端M3与镜像电流源的输入端S2相连，镜像电流源7的输出端S3与忆阻器的负端B连接；
所述的镜像电流源7包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电流反馈运算放大器U1和第二电流反馈运算放大器U2；
所述的第一电阻R1的一端与第一电流反馈运算放大器U1的3脚连接并作为镜像电流源的输入端S2，另一端与第二电流反馈运算放大器U2的2脚连接；第二电阻R2的一端与第一电流反馈运算放大器U1的2脚连接，另一端与第二电流反馈运算放大器U2的3脚连接并接地；第三电阻R3的一端与第一电流反馈运算放大器U1的6脚连接，另一端接地；第四电阻R4的一端与第一电流反馈运算放大器U1的5脚连接，另一端作为镜像电流源的镜像端S1；第一电流反馈运算放大器U1的7脚接+15V直流电源，4脚接-15V直流电源，其余引脚架空；第六电阻R6的一端与第二电流反馈运算放大器U2的6脚连接，另一端接地；第五电阻R5的一端与第二电流反馈运算放大器U2的5脚连接，另一端作为镜像电流源的输出端S3；第二电流反馈运算放大器U2的7脚接+15V直流电源，4脚接-15V直流电源，其余引脚架空；
本发明以1V，1Hz正弦信号源作用在忆阻器两端为例，进一步说明一种忆阻器等效电路的构建方法。
图1中的电压跟随器、反向电路、积分电路、指数电路可用运算放大器TL084实现，箝位电路用二极管实现，乘法器用AD633。具体步骤如下：
1.忆阻器内部掺杂边界坐标用节点电压v(x’) 表示，
Figure 2013102543968100002DEST_PATH_IMAGE020
                           (1)
式（1）中，
Figure 2013102543968100002DEST_PATH_IMAGE022
为积分器的积分系数。
                                     (2)
    式（2）中，
Figure 413060DEST_PATH_IMAGE008
为离子的平均迁移率，取值为10-10cm2/V·s；D为半导体薄膜厚度，为10nm。
2.v(x’)经过箝位电路箝位后，箝位电路输出电压v(x)与输入电压v(x’)之间的关系为
Figure 2013102543968100002DEST_PATH_IMAGE026
                           (3)      
表征参变量的节点x的电压为
 
Figure 2013102543968100002DEST_PATH_IMAGE028
                               (4)
    式(4)中，x 0 为节点x的初始电压，模拟忆阻器掺杂区域的归一化初始厚度，取0.01。
3.计算指数电路的指数系数k，当忆阻器最小电阻RON为100Ω，忆阻器最大电阻为16kΩ时，由公式
Figure 932904DEST_PATH_IMAGE012
，可计算出k≈5.1，求出忆阻器的V-I关系。
4.镜像电流源用图2的电路实现。U1、U2采用电流反馈运算放大器AD844,其各端子之间满足如下关系：
Figure 2013102543968100002DEST_PATH_IMAGE030
                                                        (5)
Figure 2013102543968100002DEST_PATH_IMAGE032
                                                        (6)
Figure 2013102543968100002DEST_PATH_IMAGE034
                                                        (7)
Figure 2013102543968100002DEST_PATH_IMAGE036
                                                        (8)
式（5）~（8）中，电压电流的下标表示集成电路引脚号。
用以上步骤构建的忆阻器仿真电路模型与忆阻器行为模型的仿真结果等效，提供的忆阻器仿真电路模型满足了对忆阻器进行实验研究的要求。

Claims (2)

1.一种忆阻器等效电路，包括电压跟随器、反相电路、积分电路、箝位电路、指数电路、乘法器和镜像电流源；
其特征在于：所述的电压跟随器输入端与忆阻器正端、镜像电流源的镜像端连接，电压跟随器输出端与反向电路输入端、乘法器的一个输入端连接，反向电路输出端与积分电路输入端连接，积分电路输出端与箝位电路输入端连接，箝位电路输出端连接指数电路输入端，指数电路输出端与乘法器另一个输入端连接，乘法器输出端与镜像电流源的输入端相连，镜像电流源的输出端与忆阻器的负端连接；
所述的镜像电流源包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电流反馈运算放大器U1和第二电流反馈运算放大器U2；第一电流反馈运算放大器U1和第二电流反馈运算放大器U2型号为AD844；
所述的第一电阻R1的一端与第一电流反馈运算放大器U1的3脚连接并作为镜像电流源的输入端S2，另一端与第二电流反馈运算放大器U2的2脚连接；第二电阻R2的一端与第一电流反馈运算放大器U1的2脚连接，另一端与第二电流反馈运算放大器U2的3脚连接并接地；第三电阻R3的一端与第一电流反馈运算放大器U1的6脚连接，另一端接地；第四电阻R4的一端与第一电流反馈运算放大器U1的5脚连接，另一端作为镜像电流源的镜像端S1；第一电流反馈运算放大器U1的7脚接+15V直流电源，4脚接-15V直流电源，其余引脚架空；第六电阻R6的一端与第二电流反馈运算放大器U2的6脚连接，另一端接地；第五电阻R5的一端与第二电流反馈运算放大器U2的5脚连接，另一端作为镜像电流源的输出端S3；第二电流反馈运算放大器U2的7脚接+15V直流电源，4脚接-15V直流电源，其余引脚架空。
2.一种忆阻器等效电路的构建方法，其特征在于，该方法包括以下步骤：
（1）分析忆阻器的参方程，把忆阻器内部掺杂边界坐标用节点电压表示，再把边界坐标电压代入忆阻器的V-I特性方程，求出带参变量的忆阻器V-I关系方程，所述的参变量为边界坐标电压；
（2）根据忆阻器的参变量方程 
Figure 2013102543968100001DEST_PATH_IMAGE002
，用反向电路和积分电路输出参变量电压
Figure 2013102543968100001DEST_PATH_IMAGE004
，然后再用箝位电路将参变量电压
Figure 280418DEST_PATH_IMAGE004
箝位在0和1V之间；为忆阻器掺杂区域的归一化初始厚度，
Figure 2013102543968100001DEST_PATH_IMAGE008
为离子的平均迁移率，D为半导体薄膜厚度，
Figure 2013102543968100001DEST_PATH_IMAGE010
是忆阻器输入电压，t为忆阻器通过电流的时间；
（3）由公式
Figure 2013102543968100001DEST_PATH_IMAGE012
计算指数函数的系数k，根据磁控忆阻器的V-I特性公式
Figure 2013102543968100001DEST_PATH_IMAGE014
，用指数电路和乘法器电路实现忆阻器的V-I关系；R OFF 为忆阻器的最大电阻，R ON 为忆阻器的最小电阻，为忆阻器的电流，
Figure 2013102543968100001DEST_PATH_IMAGE018
为忆阻器的外加电压；
（4）乘法器输出电流i(t)通过镜像电流源形成忆阻器电流
Figure 681311DEST_PATH_IMAGE016
，忆阻器输入端的电压跟随器通过运算放大器实现，其输入电流为0，以保证流过忆阻器正端子的电流全部流向镜像电流源的镜像端，使乘法器输出电流与忆阻器电流相等。
CN201310254396.8A 2013-06-24 2013-06-24 一种忆阻器等效电路的构建方法 Active CN103294872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310254396.8A CN103294872B (zh) 2013-06-24 2013-06-24 一种忆阻器等效电路的构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310254396.8A CN103294872B (zh) 2013-06-24 2013-06-24 一种忆阻器等效电路的构建方法

Publications (2)

Publication Number Publication Date
CN103294872A true CN103294872A (zh) 2013-09-11
CN103294872B CN103294872B (zh) 2015-12-09

Family

ID=49095729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310254396.8A Active CN103294872B (zh) 2013-06-24 2013-06-24 一种忆阻器等效电路的构建方法

Country Status (1)

Country Link
CN (1) CN103294872B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134383A (zh) * 2014-07-25 2014-11-05 华北电力大学（保定） 一种用于模拟忆阻元件的实验装置
CN104393986A (zh) * 2014-12-03 2015-03-04 王忠林 一种基于忆阻器的四翼超混沌***的构建方法及电路实现
CN104573183A (zh) * 2014-12-09 2015-04-29 广西大学 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN104573238A (zh) * 2015-01-09 2015-04-29 江西理工大学 一种忆阻细胞神经网络的电路设计方法
CN105681022A (zh) * 2016-04-11 2016-06-15 湘潭大学 一种基于电流模式状态控制细胞神经网络的混沌电路
CN105787866A (zh) * 2016-04-01 2016-07-20 北京大学深圳研究生院 细胞单元的电路及神经细胞网络
CN106067320A (zh) * 2016-07-07 2016-11-02 江南大学 一种分段线性磁控忆阻器的模拟等效电路
CN104134383B (zh) * 2014-07-25 2017-01-04 华北电力大学（保定） 一种用于模拟忆阻元件的实验装置
CN107194048A (zh) * 2017-05-09 2017-09-22 重庆邮电大学 一种基于HP TiO2忆阻模型的等效模拟电路
CN107993686A (zh) * 2018-01-12 2018-05-04 深圳璞芯智能科技有限公司 一种浮地压控忆阻器等效元件
CN108172254A (zh) * 2018-01-02 2018-06-15 深圳璞芯智能科技有限公司 一种大动态范围浮地忆阻等效元件及非线性可控模拟电阻
CN108491567A (zh) * 2018-02-05 2018-09-04 杭州电子科技大学 一种磁通控制型忆阻器的Simulink建模方法
CN108829977A (zh) * 2018-06-20 2018-11-16 南京邮电大学 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法
CN108846165A (zh) * 2018-05-24 2018-11-20 杭州电子科技大学 一种四阶局部有源忆阻器电路模型
CN109359400A (zh) * 2018-10-25 2019-02-19 江西理工大学 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法
CN116707514A (zh) * 2023-08-09 2023-09-05 苏州浪潮智能科技有限公司 一种多输出忆阻器等效电路、应用***及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217994A1 (en) * 2011-02-25 2012-08-30 Pino Robinson E Self-reconfigurable memristor-based analog resonant computer
CN103023434A (zh) * 2013-01-09 2013-04-03 武汉科技大学 一种基于忆阻器的频率可调正弦波振荡电路
CN203352561U (zh) * 2013-06-24 2013-12-18 杭州电子科技大学 一种忆阻器等效电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217994A1 (en) * 2011-02-25 2012-08-30 Pino Robinson E Self-reconfigurable memristor-based analog resonant computer
CN103023434A (zh) * 2013-01-09 2013-04-03 武汉科技大学 一种基于忆阻器的频率可调正弦波振荡电路
CN203352561U (zh) * 2013-06-24 2013-12-18 杭州电子科技大学 一种忆阻器等效电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DANIEL BATAS 等: "A Memristor SPICE Implementation and a New Approach for Magnetic Flux-Controlled Memristor Modeling", 《IEEE TRANSACTIONS ON NANOTECHNOLOGY》, vol. 10, 31 March 2011 (2011-03-31), pages 250 - 255, XP011349784, DOI: doi:10.1109/TNANO.2009.2038051 *
何宝祥 等: "忆阻器网络等效分析电路及其特性研究", 《电子与信息学报》, vol. 34, no. 5, 31 May 2012 (2012-05-31), pages 1252 - 1256 *
王光义 等: "一个磁控忆阻器混沌电路及其FPGA实现", 《电路与***学报》, vol. 16, no. 6, 31 December 2011 (2011-12-31), pages 114 - 119 *

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134383A (zh) * 2014-07-25 2014-11-05 华北电力大学（保定） 一种用于模拟忆阻元件的实验装置
CN104134383B (zh) * 2014-07-25 2017-01-04 华北电力大学（保定） 一种用于模拟忆阻元件的实验装置
CN104393986B (zh) * 2014-12-03 2016-08-24 国网山东省电力公司临清市供电公司 一种基于忆阻器的四翼超混沌***的构建方法及电路实现
CN104393986A (zh) * 2014-12-03 2015-03-04 王忠林 一种基于忆阻器的四翼超混沌***的构建方法及电路实现
CN104573183A (zh) * 2014-12-09 2015-04-29 广西大学 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN104573183B (zh) * 2014-12-09 2017-12-12 广西大学 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN104573238A (zh) * 2015-01-09 2015-04-29 江西理工大学 一种忆阻细胞神经网络的电路设计方法
CN104573238B (zh) * 2015-01-09 2018-11-20 江西理工大学 一种忆阻细胞神经网络的电路设计方法
CN105787866A (zh) * 2016-04-01 2016-07-20 北京大学深圳研究生院 细胞单元的电路及神经细胞网络
CN105681022A (zh) * 2016-04-11 2016-06-15 湘潭大学 一种基于电流模式状态控制细胞神经网络的混沌电路
CN105681022B (zh) * 2016-04-11 2018-07-13 湘潭大学 一种基于电流模式状态控制细胞神经网络的混沌电路
CN106067320A (zh) * 2016-07-07 2016-11-02 江南大学 一种分段线性磁控忆阻器的模拟等效电路
CN107194048A (zh) * 2017-05-09 2017-09-22 重庆邮电大学 一种基于HP TiO2忆阻模型的等效模拟电路
CN107194048B (zh) * 2017-05-09 2020-09-29 重庆邮电大学 一种基于HP TiO2忆阻模型的等效模拟电路
CN108172254A (zh) * 2018-01-02 2018-06-15 深圳璞芯智能科技有限公司 一种大动态范围浮地忆阻等效元件及非线性可控模拟电阻
CN108172254B (zh) * 2018-01-02 2020-12-11 深圳璞芯智能科技有限公司 一种大动态范围浮地忆阻等效元件及非线性可控模拟电阻
CN107993686B (zh) * 2018-01-12 2020-09-01 深圳璞芯智能科技有限公司 一种浮地压控忆阻器等效元件
CN107993686A (zh) * 2018-01-12 2018-05-04 深圳璞芯智能科技有限公司 一种浮地压控忆阻器等效元件
CN108491567A (zh) * 2018-02-05 2018-09-04 杭州电子科技大学 一种磁通控制型忆阻器的Simulink建模方法
CN108491567B (zh) * 2018-02-05 2021-09-07 杭州电子科技大学 一种磁通控制型忆阻器的Simulink建模方法
CN108846165A (zh) * 2018-05-24 2018-11-20 杭州电子科技大学 一种四阶局部有源忆阻器电路模型
CN108846165B (zh) * 2018-05-24 2022-10-25 杭州电子科技大学 一种四阶局部有源忆阻器电路模型
CN108829977A (zh) * 2018-06-20 2018-11-16 南京邮电大学 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法
CN109359400A (zh) * 2018-10-25 2019-02-19 江西理工大学 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法
CN109359400B (zh) * 2018-10-25 2023-08-15 江西理工大学 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法
CN116707514A (zh) * 2023-08-09 2023-09-05 苏州浪潮智能科技有限公司 一种多输出忆阻器等效电路、应用***及控制方法
CN116707514B (zh) * 2023-08-09 2023-11-03 苏州浪潮智能科技有限公司 一种多输出忆阻器等效电路、应用***及控制方法

Also Published As

Publication number Publication date
CN103294872B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN103294872A (zh) 一种忆阻器等效电路及其构建方法
CN103326704A (zh) 一种磁控忆阻器等效电路
CN103531230B (zh) 一种基于忆阻器的浮地忆容器和忆感器模拟器
CN109829194B (zh) 一种绝对值磁控忆阻器等效模拟电路
CN102623062A (zh) 一种忆阻器仿真模型
CN103297025B (zh) 一种忆阻器仿真器
CN104573183B (zh) 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN107092746A (zh) 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN107122541A (zh) 一种浮地荷控hp忆阻等效电路
CN108491567B (zh) 一种磁通控制型忆阻器的Simulink建模方法
CN110222425B (zh) 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN207652452U (zh) 一种基于分数阶忆阻器的分数阶混沌电路
CN105530083A (zh) 一种基于文氏桥振荡器的压控型忆阻混沌电路
CN103295628B (zh) 荷控忆阻器的一种双端有源等效电路
CN109347616A (zh) 一种基于分数阶忆阻器的混沌电路
CN110896347A (zh) 一种具有离散分岔图的多稳定性混沌***
CN204331729U (zh) 忆容器的实现电路
CN110147597B (zh) 一种多稳态磁控忆阻器等效模拟电路
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN105450210A (zh) 基于数字电位器的忆阻器仿真器电路
CN203352560U (zh) 磁控忆阻器等效电路
CN203352561U (zh) 一种忆阻器等效电路
CN204102401U (zh) 一种用于模拟忆阻元件的实验装置
CN209149304U (zh) 一种含有分数阶电容的三次非线性磁控忆阻电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20130911

Assignee: Xinji Technology (Hangzhou) Co.,Ltd.

Assignor: HANGZHOU DIANZI University

Contract record no.: X2020330000118

Denomination of invention: A construction method of memristor equivalent circuit

Granted publication date: 20151209

License type: Common License

Record date: 20201217

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240115

Address after: 311400 Room 04-04, 3rd Floor, Building 3, Yinhu Huayuan, Yinhu Street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee after: Xinji Technology (Hangzhou) Co.,Ltd.

Address before: 310018 No. 2 street, Xiasha Higher Education Zone, Hangzhou, Zhejiang

Patentee before: HANGZHOU DIANZI University