CN108829977A - 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法 - Google Patents

一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法 Download PDF

Info

Publication number
CN108829977A
CN108829977A CN201810636153.3A CN201810636153A CN108829977A CN 108829977 A CN108829977 A CN 108829977A CN 201810636153 A CN201810636153 A CN 201810636153A CN 108829977 A CN108829977 A CN 108829977A
Authority
CN
China
Prior art keywords
pin
amplifier
signal
memristor
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810636153.3A
Other languages
English (en)
Inventor
洪聪
张粮
张健
肖建
童祎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201810636153.3A priority Critical patent/CN108829977A/zh
Publication of CN108829977A publication Critical patent/CN108829977A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法，包括FPGA、数模转换器以及***电路，所述FPGA与所述数模转换器连接，所述FPGA与上位机连接；所述FPGA从上位机接收所需要的信号，将其分组储存起来；所述FPGA产生所述数模转换器所需的时序信号，并将之前存储的信号按照时序输入到所述数模转换器中，其产生的模拟信号通过***放大电路放大后，传输给忆阻器电路。本发明充分利用FPGA并行特点，为忆阻器电路产生多路不同信号，并且可以消除不同信号之间的延时问题，从而实现信号间的同步问题。

Description

一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号 的方法
技术领域
本发明涉及通信领域，尤其涉及一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法。
背景技术
STEP-MXO2第二代是小脚丫团队推出的最新一款FPGA开发板，选用了Lattice公司的MXO2系列更大容量的4000HC产品，逻辑资源较一代产品提升了近4倍。同时，在板卡的背面集成了编程器，只需要一根USB数据线就能够完成FPGA的编程和下载，并且，再考虑到易用性，也提供了丰富的板卡外设，实现输入/输出的功能。此外，也可以在板卡的对应位置焊接上2.54mm间距排针进行扩展。
10位LTC660采用微型16引脚微型SSOP封装，集成了8个精确的串行可寻址数模转换器(DAC)。每个缓冲DAC仅吸收56uA的电流，却能够提供超过5mA的输出电流，并可靠地驱动高达1000pF的容性负载。睡眠模式进一步把总电流降到可忽略不计的1uA。凌力尔特公司专有单电压内插架构提供了超卓的线性度，并实现异常小巧的外部形状。超低电流，节能的睡眠模式和极其紧凑的外形尺寸使LTC1660非常适合应用于电池电源，简单明了的可用性，高性能与宽电压电源范围则使之成为通用型转换器的绝佳选择。
忆阻器，全称记忆电阻(Memristor)。它是表示磁通与电荷关系的电路器件。忆阻器具有电阻的量纲，但和电阻不同的是，忆阻的阻值是由流经它的电荷确定。因此，通过测定忆阻器的阻值，便可知道流经它的电荷量，从而有记忆电荷的作用。并且，基于忆阻器的随机存储器的集成度、功耗、读写速度都要比传统的随机存储器优越。此外，忆阻器是现今硬件实现人工神经网络突触的最好方式。由于忆阻器的非线性伏安特性，可以产生混沌电路，从而在保密通信中也有很多应用。
现有的忆阻器电路比较少，尤其是能满足为其提供多路不同的电压信号电路。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种基于FPGA下的产生忆阻器神经电路多路不同信号的方法，实现了为忆阻器同时产生八路不同的电信号，节省元器件，简化电路，增强实时性，提高***的稳定性。
技术方案：
一种忆阻器电压信号电路，包括FPGA、数模转换器以及***电路，所述FPGA与所述数模转换器连接，所述FPGA与上位机连接，并从所述上位机接收信号；
所述***电路包括第一放大器U2A、第二放大器U2B、第三放大器U2C、第四放大器U2D、第五放大器U3A、第六放大器U3B、第七放大器U3C、第八放大器U3D；其中：所述第一放大器U2A正极与VoutA引脚相连，第二放大器U2A正极与VoutB引脚相连，第三放大器U2A正极与VoutC引脚相连，第四放大器U2A正极与VoutD引脚相连，第五放大器U2A正极与VoutH引脚相连，第六放大器U2A正极与VoutG引脚相连，第七放大器U2A正极与VoutF引脚相连，第八放大器U2A正极与VoutE引脚相连；所述***电路中Vcc引脚、REF引脚、CLR引脚以及外接的八个放大电路连接3.3V电压电源；所述***电路的Vcc引脚通过0.1uf电容与地相连，GND引脚与地相连。
所述***电路的放大器为在所述***电路的Vouta引脚、Voutb引脚、Voutc引脚、Voutd引脚、Voute引脚、Voutf引脚及Voutg引脚分别外接一个LT491放大器形成。
所述***电路的Dout引脚预留，用于检测信号。
所述FPGA采用的是Lattice XO2芯片，所述数模转换器采用的是LTC1660芯片。
一种基于FPGA下的产生忆阻器多路不同电压信号的方法，具体如下：所述FPGA 从上位机接收所需要的信号，将其分组储存起来；所述FPGA产生所述数模转换器所需的时序信号，并将之前存储的信号按照时序输入到所述数模转换器中，其产生的模拟信号通过***放大电路放大后，传输给忆阻器电路。
所述FPGA采用的是Lattice XO2芯片，所述数模转换器采用的是LTC1660芯片；所述Lattice XO2芯片根据LTC1660手册，通过verilog HDL语言编码生成所述LTC1660 芯片所需SCK信号和LD信号；所述Lattice XO2自带12MHz的晶振，超过所需最高 3.85MHz的信号频率，对其进行分频得到2MHz的时钟信号。
利用Diamond软件中的自带仿真软件对进行时序仿真。
在所述时序仿真过程中，通过示波器进行信号抓取。
有益效果：本发明充分利用FPGA并行特点，为忆阻器电路产生多路不同信号，并且可以消除不同信号之间的延时问题，从而实现信号间的同步问题。
附图说明
图1为本发明的整体框图；
图2为本发明的电路时序仿真图；
图3为本发明的***电路图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
本发明的忆阻器电压信号电路包括FPGA、数模转换器以及***电路，所述FPGA 与所述数模转换器连接，所述FPGA与上位机连接，并从所述上位机接收信号；所述FPGA采用的是Lattice XO2芯片，所述数模转换器采用的是LTC1660，所述***电路包括第一放大器U2A、第二放大器U2B、第三放大器U2C、第四放大器U2D、第五放大器U3A、第六放大器U3B、第七放大器U3C、第八放大器U3D；其中：所述第一放大器U2A正极与VoutA引脚相连，第二放大器U2A正极与VoutB引脚相连，第三放大器U2A正极与VoutC引脚相连，第四放大器U2A正极与VoutD引脚相连，第五放大器 U2A正极与VoutH引脚相连，第六放大器U2A正极与VoutG引脚相连，第七放大器 U2A正极与VoutF引脚相连，第八放大器U2A正极与VoutE引脚相连。如图3所示。
所述***电路中Vcc引脚、REF引脚、CLR引脚以及外接的八个放大电路连接3.3V电压电源。
所述***电路的Vcc引脚需要通过0.1uf电容与地相连，GND引脚与地相连。
所述***电路的放大器为在所述***电路的Vouta引脚、Voutb引脚、Voutc引脚、Voutd引脚、Voute引脚、Voutf引脚及Voutg引脚分别外接一个LT491放大器形成。
所述***电路的Dout引脚预留，用于检测信号。
所述Lattice XO2自带12MHz的晶振，已超过我们所需最高3.85MHz的信号频率，因此我们需要分频相应的2MHz，方便处理。在此，本发明采用分频模块进行分频，
所述Lattice XO2产生相应的时序和命令，为LTC1660提供信号；所述时序是驱动LTC1660芯片的，命令是从上位机获得的，这两个都是通过verilog HDL语言编码实现的；然后再生成LTC1660芯片所需SCK信号和LD信号，具体是根据LTC1660手册，通过verilog HDL语言编码；通过计数上升沿(或下降沿)来判断脉冲个数，在这个过程中尽量使用同一时钟，避免时钟误差，给结果带来不必要的麻烦。
本发明的产生忆阻器多路不同电压信号的方法具体如下：所述FPGA从上位机接收所需要的信号，将其分组储存起来；所述FPGA产生所述数模转换器所需的时序信号，并将之前存储的信号按照时序输入到所述数模转换器中，其产生的模拟信号通过***放大电路放大后，传输给忆阻器电路。
在Diamond软件中自带仿真软件进行时序仿真，用于验证信号的逻辑问题。且在所述时序仿真过程中需要通过示波器进行信号抓取，用于验证时序问题，及各信号之间的延时问题。具体仿真结果如图2所示。
信号的输入的顺序根据下面表格进行编码，不同的输出端口依据LTC1660芯片手册进行编码，实现信号的顺序输入；
具体的输出端口编码如下表所示：
A3 A2 A1 A1 端口
0 0 0 1 VoutA
0 0 1 0 VoutB
0 0 1 1 VoutC
0 1 0 0 VoutD
0 1 0 1 VoutE
0 1 1 0 VoutF
0 1 1 1 VoutG
1 0 0 0 VoutH
图3为LTC1660芯片的***电路，我们可以先用面包板进行验证性实验，成功后再画PCB板子。VoutA、VoutB、VoutC、VoutD、VoutE、VoutF、VoutG、VoutH输出应满足以下公式：
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种忆阻器电压信号电路，其特征在于：包括FPGA、数模转换器以及***电路，所述FPGA与所述数模转换器连接，所述FPGA与上位机连接；
所述***电路包括第一放大器U2A、第二放大器U2B、第三放大器U2C、第四放大器U2D、第五放大器U3A、第六放大器U3B、第七放大器U3C、第八放大器U3D；其中：所述第一放大器U2A正极与VoutA引脚相连，第二放大器U2A正极与VoutB引脚相连，第三放大器U2A正极与VoutC引脚相连，第四放大器U2A正极与VoutD引脚相连，第五放大器U2A正极与VoutH引脚相连，第六放大器U2A正极与VoutG引脚相连，第七放大器U2A正极与VoutF引脚相连，第八放大器U2A正极与VoutE引脚相连；
所述***电路中Vcc引脚、REF引脚、CLR引脚以及外接的八个放大电路连接3.3V电压电源；所述***电路的Vcc引脚通过0.1uf电容与地相连，GND引脚与地相连。
2.根据权利要求1所述的忆阻器电压信号电路，其特征在于：所述***电路的放大器为在所述***电路的Vouta引脚、Voutb引脚、Voutc引脚、Voutd引脚、Voute引脚、Voutf引脚及Voutg引脚分别外接一个LT491放大器形成。
3.根据权利要求1所述的忆阻器电压信号电路，其特征在于：所述***电路的Dout引脚预留，用于检测信号。
4.根据权利要求1所述的忆阻器电压信号电路，其特征在于：所述FPGA采用的是Lattice XO2芯片，所述数模转换器采用的是LTC1660芯片。
5.一种采用权利要求1所述的忆阻器电压信号电路产生忆阻器多路不同电压信号的方法，其特征在于：具体如下：所述FPGA从上位机接收所需要的信号，将其分组储存起来；所述FPGA产生所述数模转换器所需的时序信号，并将之前存储的信号按照时序输入到所述数模转换器中，其产生的模拟信号通过***放大电路放大后，传输给忆阻器电路。
6.根据权利要求5所述的方法，其特征在于：所述FPGA采用的是Lattice XO2芯片，所述数模转换器采用的是LTC1660芯片；所述Lattice XO2芯片根据LTC1660手册，通过verilogHDL语言编码生成所述LTC1660芯片所需SCK信号和LD信号；所述Lattice XO2自带12MHz的晶振，超过所需最高3.85MHz的信号频率，对其进行分频得到2MHz的时钟信号。
7.根据权利要求6所述的方法，其特征在于：利用Diamond软件中的自带仿真软件对进行时序仿真。
8.根据权利要求7所述的方法，其特征在于：在所述时序仿真过程中，通过示波器进行信号抓取。
CN201810636153.3A 2018-06-20 2018-06-20 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法 Pending CN108829977A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810636153.3A CN108829977A (zh) 2018-06-20 2018-06-20 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810636153.3A CN108829977A (zh) 2018-06-20 2018-06-20 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法

Publications (1)

Publication Number Publication Date
CN108829977A true CN108829977A (zh) 2018-11-16

Family

ID=64142818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810636153.3A Pending CN108829977A (zh) 2018-06-20 2018-06-20 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法

Country Status (1)

Country Link
CN (1) CN108829977A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428049A (zh) * 2019-08-21 2019-11-08 南京邮电大学 一种基于多态忆阻器的电压型神经网络及其操作方法
CN112486076A (zh) * 2020-12-08 2021-03-12 长光卫星技术有限公司 一种多fpga间时钟同步与复位同步***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2893844Y (zh) * 2005-09-23 2007-04-25 厦门火炬福大显示技术有限公司 一种可显示彩***图像的场致发射显示器集成驱动电路
CN102638030A (zh) * 2012-04-20 2012-08-15 北京大学 一种基于阻变忆阻器的电压保护电路及其应用
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103490761A (zh) * 2013-09-16 2014-01-01 华南理工大学 一种大功率忆阻器及其控制方法
CN103645665A (zh) * 2013-12-24 2014-03-19 南京富士通南大软件技术有限公司 一种可编程信号发生器及其信号发生方法
CN105097022A (zh) * 2015-05-25 2015-11-25 宁波时代全芯科技有限公司 非挥发性记忆单元以及非挥发性记忆装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2893844Y (zh) * 2005-09-23 2007-04-25 厦门火炬福大显示技术有限公司 一种可显示彩***图像的场致发射显示器集成驱动电路
CN102638030A (zh) * 2012-04-20 2012-08-15 北京大学 一种基于阻变忆阻器的电压保护电路及其应用
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103490761A (zh) * 2013-09-16 2014-01-01 华南理工大学 一种大功率忆阻器及其控制方法
CN103645665A (zh) * 2013-12-24 2014-03-19 南京富士通南大软件技术有限公司 一种可编程信号发生器及其信号发生方法
CN105097022A (zh) * 2015-05-25 2015-11-25 宁波时代全芯科技有限公司 非挥发性记忆单元以及非挥发性记忆装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
元器件交易网: "LTC1665/LTC1660", 《HTTPS://WENKU.BAIDU.COM/VIEW/952B5EFB4693DAEF5EF73D8C.HTML》 *
吴厚航: "《边练边学 快速入门Verilog/VHDL》", 30 September 2013, 北京航空航天大学出版社 *
白彦霞，等: "《数字电子技术基础》", 1 June 2017, 华中科技大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428049A (zh) * 2019-08-21 2019-11-08 南京邮电大学 一种基于多态忆阻器的电压型神经网络及其操作方法
CN112486076A (zh) * 2020-12-08 2021-03-12 长光卫星技术有限公司 一种多fpga间时钟同步与复位同步***

Similar Documents

Publication Publication Date Title
CN102576275A (zh) 互电容感测电路、方法和***
CN108829977A (zh) 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法
US8742864B2 (en) Method and digital circuit for generating a waveform from stored digital values
ATE396544T1 (de) Signalskalierungsschaltung mit geschalteten kapazitäten
CN103916131A (zh) 压缩数据的方法和用于执行该方法的设备
CN206193081U (zh) 基于fpga的信号源、示波器、万用表一体机
CN102522123B (zh) 利用数据产生器模块来提高存储设备读写测试效率的方法
CN104205640B (zh) 可再构成的半导体装置
CN103730162A (zh) 用于多级单元的非易失性存储器的加速软读取
Sayal et al. COMPAC: Compressed time-domain, pooling-aware convolution CNN engine with reduced data movement for energy-efficient AI computing
CN101882464B (zh) 用于自刷新模式的存储器装置控制
KR20190053193A (ko) 메모리에 대한 클록 형상화의 장치 및 방법
CN111194466B (zh) 具有多个时延集合的存储器装置及其操作方法
CN115097899B (zh) 一种高响应电源波形模拟方法
Ren et al. Reference calibration of body-voltage sensing circuit for high-speed STT-RAMs
CN108414790A (zh) 基于dds的航空发动机转速传感器模拟装置及方法
CN1863105A (zh) 一种多路无线通信仿真方法及其装置
Rairigh et al. Sinusoid signal generator for on-chip impedance spectroscopy
CN107727930A (zh) 智能型高精度模拟信号采样***和采样方法
CN206727976U (zh) 基于fpga的数字信号发生器
Jun et al. A high-performance pseudo-random number generator based on FPGA
CN104124974B (zh) 一种连续时间sigma delta调制器
US8975971B2 (en) Digitally controlled oscillator
CN110995407A (zh) 一种忆阻忆容混沌电路***的构造方法
CN109947397A (zh) 一种无电感高速多路可集成混沌随机数发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181116