CN105373679A - 一种实现忆容器电容特性的模拟电路 - Google Patents

一种实现忆容器电容特性的模拟电路 Download PDF

Info

Publication number
CN105373679A
CN105373679A CN201510916745.7A CN201510916745A CN105373679A CN 105373679 A CN105373679 A CN 105373679A CN 201510916745 A CN201510916745 A CN 201510916745A CN 105373679 A CN105373679 A CN 105373679A
Authority
CN
China
Prior art keywords
pin
resistance
multiplier
connects
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510916745.7A
Other languages
English (en)
Other versions
CN105373679B (zh
Inventor
王光义
臧寿池
王晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xindian Technology Co ltd
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201510916745.7A priority Critical patent/CN105373679B/zh
Publication of CN105373679A publication Critical patent/CN105373679A/zh
Application granted granted Critical
Publication of CN105373679B publication Critical patent/CN105373679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种实现忆容器电容特性的模拟电路，该电路包括集成运算放大器U1、第二乘法器U2和第三乘法器U3，集成运算放大器U1实现积分运算产生磁通，再通过加法运算实现加法电路，再通过反相比例运算实现信号的反相，最后再和第二乘法器U2构成开方电路实现信号的开方，乘法器U3用于实现信号的相乘，将集成运算放大器U1的输入信号和开方后的信号进行相乘，最终得到电荷量。该模拟电路只含1个集成运放和2个乘法器，结构简单。

Description

一种实现忆容器电容特性的模拟电路
技术领域
本发明属于电路设计技术领域，涉及一种忆容器数学模型及其等效模拟电路，具体涉及一种实现符合忆容器电压-电荷(伏-库)关系的模拟等效电路。
背景技术
2008年美国HP实验室采用TiO2材料，使用纳米技术实现了具有记忆性能的电阻元件，称之为忆阻器。2009年扩展了记忆元件的概念，在忆阻器的基础上提出了忆容器的概念，即具有记忆特性的电容器。此类器件和忆阻器一样无需电源即可存储信息，可应用于非易失性存储器以及对学习、适应和自发行为的仿真。
目前，对忆阻器已经有大量的研究，而对忆容器的研究还很少，主要原因是忆容器的数学模型还不够完善，物理可实现的实际忆容器尚未出现。因此，设计实现忆容器的等效模型对忆容器研究具有重要应用。目前，虽已报道了少量的忆容器电路模型，但这些数学模型和电路模型对应的是忆容器电容C的倒数，即C-1。这与一般电容器的电容参数不对应，也给忆容器的理论和应用研究带来不便。因此，本发明提出了一种可用电容参数C描述的忆容器数学模型，并设计实现了该模型的等效电路，该等效电路可作为忆容器的一种仿真器，替代尚未实现的忆容器，在理论和应用研究中模拟实际忆容器器件的伏-库特性。
发明内容
针对现有技术存在的上述不足，本发明提供了一种实现忆容器特性的模拟电路，用以模拟忆容器的伏库特性，替代实际忆容器进行实验和应用及研究。
本发明解决技术问题所采取的技术方案如下：一种实现忆容器电容特性的模拟电路，包括集成运算放大器U1、第二乘法器U2和第三乘法器U3，集成运算放大器U1实现积分运算产生磁通，再通过加法运算实现加法电路，再通过反相比例运算实现信号的反相，最后再和第二乘法器U2构成开方电路实现信号的开方，乘法器U3用于实现信号的相乘，将集成运算放大器U1的输入信号和开方后的信号进行相乘，最终得到电荷量。
进一步优选的，集成运算放大器U1采用LF347N；集成运算放大器U1的第1引脚与第十电阻R10的一端、第一电容C1的一端、第二电阻R2的一端连接，第2引脚与第一电阻R1的一端、第十电阻R10的另一端、第一电容C1的另一端连接，第6引脚与第三电阻R3的一端、第四电阻R4的一端、第二电阻R2的另一端连接，第7引脚与第三电阻R3的一端、第五电阻R5的一端连接，第8引脚与第六电阻R6的一端、第七电阻R7的一端连接，第9引脚与第五电阻R5的另一端、第六电阻R的另一端连接，第13引脚与第七电阻R7的一端、第八电阻R8的一端连接，第14引脚与第一二极管D1的正极连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第11引脚接电源VEE，第四电阻R4的另一端-5V电源；
第二乘法器U2采用AD633JN；第二乘法器U2的1脚与第二乘法器U2的3脚、第一二极管D1的负极、第三乘法器U3的3脚连接，2脚与第二乘法器U2的4脚、第二乘法器U2的6脚连接并接地，5脚接电源VEE,7脚与第八电阻R8的另一端连接，8脚接电源VCC；
第三乘法器U3采用AD633JN；第三乘法器U3的与第一电阻R1的另一端连接并接正弦电压源，2脚与第三乘法器U3的4脚、第三乘法器U3的6脚连接并接地，5脚接电源VEE,7脚接测试端，8脚接电源VCC；
本发明设计了一种能够实现忆容器伏库特性的模拟等效电路，该模拟电路只含1个集成运放和2个乘法器，结构简单，本发明利用集成运算电路实现忆容器特性中的相应运算，其中，集成运算放大器U1主要用以实现电压的积分运算、电压加法运算、反相放大和电压的开方运算，模拟乘法器U2用以和集成运算放大器U1组成开方电路，模拟乘法器U3用以实现开方后的电压积分和电压的乘积。
附图说明
图1是本发明的电路结构框图。
图2是本发明实现忆容器特性的模拟电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是忆容器伏库特性的一般表达式：
如图1所示，本实例忆容器模拟等效电路包括集成运算放大器U1、乘法器U2和乘法器U3，集成运算放大器U1用于积分运算、求和运算、反相运算和开方运算；集成运算放大器U1与乘法器U2、乘法器U3相连，乘法器U2和集成运算放大器U1组合实现开方运算，乘法器U3实现信号的相乘。集成运算放大器采用LF347N，乘法器U2和乘法器U3采用AD633JN。LF347N、AD633JN为现有技术。
如图2所示，忆容器的电压u在测试端A通过第一电阻R1接入集成运算放大器U1的引脚2,即积分器的输入端，忆容器的电荷量q的测试端B接乘法器U3的引脚W，即乘法器的输出端。
集成运算放大器U1内有4个运算放大器，其中第1、2、3引脚对应的运算放大器与***第一电阻R1、第十电阻R10和第一电容C1构成积分电路，来获得忆容器的磁通量设输入的电压为uA，则U1引脚1的电压u1为：
集成运算放大器U1的第5、6、7引脚对应的运算放大器，与***第二电阻R2、第三电阻R3、第四电阻R4构成反相求和电路，用以u1和***电压u2的求和，即U1引脚7的电压u3为：
集成运算放大器U1的第8、9、10引脚与***第五电阻R5和第六电阻R6构成反相放大器，用以实现负的电压u3，并放大，即U1引脚8的电压u4为：
第二乘法器U2的型号为AD633JN，集成运算放大器U1的第12、13、14引脚与***第七电阻R7、第八电阻R8相连，并和乘法器U2、二极管1N4009组合用以实现开方电路，即乘法器U2的X1引脚电压u5为：
第三乘法器U3的型号为AD633JN，X1引脚与乘法器U2X引脚相连，Y1引脚与测试端A相连，用以实现正弦电压与开方电路输出电压u5相乘，即乘法器W引脚的电压u6为：
uA即为忆容器的输入电压u，可将上式化简为：
忆容器模拟等效电路的伏库特性，与忆容器数学模型比较可知：
a = R 8 R 6 R 3 10 R 7 R 5 R 4 ( - u 2 ) , b = R 8 R 6 R 3 10 R 7 R 5 R 2 .
集成运算放大器U1采用LF347N；集成运算放大器U1的第1引脚与第十电阻R10的一端、第一电容C1的一端、第二电阻R2的一端连接，第2引脚与第一电阻R1的一端、第十电阻R10的另一端、第一电容C1的另一端连接，第6引脚与第三电阻R3的一端、第四电阻R4的一端、第二电阻R2的另一端连接，第7引脚与第三电阻R3的一端、第五电阻R5的一端连接，第8引脚与第六电阻R6的一端、第七电阻R7的一端连接，第9引脚与第五电阻R5的另一端、第六电阻R的另一端连接，第13引脚与第七电阻R7的一端、第八电阻R8的一端连接，第14引脚与第一二极管D1的正极连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第11引脚接电源VEE，第四电阻R4的另一端-5V电源；
第二乘法器U2采用AD633JN；第二乘法器U2的1脚与第二乘法器U2的3脚、第一二极管D1的负极、第三乘法器U3的3脚连接，2脚与第二乘法器U2的4脚、第二乘法器U2的6脚连接并接地，5脚接电源VEE,7脚与第八电阻R8的另一端连接，8脚接电源VCC；
第三乘法器U3采用AD633JN；第三乘法器U3的与第一电阻R1的另一端连接并接正弦电压源，2脚与第三乘法器U3的4脚、第三乘法器U3的6脚连接并接地，5脚接电源VEE,7脚接测试端，8脚接电源VCC；
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (2)

1.一种实现忆容器电容特性的模拟电路，包括集成运算放大器U1、第二乘法器U2和第三乘法器U3，其特征在于：集成运算放大器U1实现积分运算产生磁通，再通过加法运算实现加法电路，再通过反相比例运算实现信号的反相，最后再和第二乘法器U2构成开方电路实现信号的开方，乘法器U3用于实现信号的相乘，将集成运算放大器U1的输入信号和开方后的信号进行相乘，最终得到电荷量。
2.根据权利要求1所述的一种实现忆容器电容特性的模拟电路，其特征在于：所述的集成运算放大器U1采用LF347N；集成运算放大器U1的第1引脚与第十电阻R10的一端、第一电容C1的一端、第二电阻R2的一端连接，第2引脚与第一电阻R1的一端、第十电阻R10的另一端、第一电容C1的另一端连接，第6引脚与第三电阻R3的一端、第四电阻R4的一端、第二电阻R2的另一端连接，第7引脚与第三电阻R3的一端、第五电阻R5的一端连接，第8引脚与第六电阻R6的一端、第七电阻R7的一端连接，第9引脚与第五电阻R5的另一端、第六电阻R的另一端连接，第13引脚与第七电阻R7的一端、第八电阻R8的一端连接，第14引脚与第一二极管D1的正极连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第11引脚接电源VEE，第四电阻R4的另一端-5V电源；
第二乘法器U2采用AD633JN；第二乘法器U2的1脚与第二乘法器U2的3脚、第一二极管D1的负极、第三乘法器U3的3脚连接，2脚与第二乘法器U2的4脚、第二乘法器U2的6脚连接并接地，5脚接电源VEE,7脚与第八电阻R8的另一端连接，8脚接电源VCC；
第三乘法器U3采用AD633JN；第三乘法器U3的与第一电阻R1的另一端连接并接正弦电压源，2脚与第三乘法器U3的4脚、第三乘法器U3的6脚连接并接地，5脚接电源VEE,7脚接测试端，8脚接电源VCC。
CN201510916745.7A 2015-12-10 2015-12-10 一种实现忆容器电容特性的模拟电路 Active CN105373679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510916745.7A CN105373679B (zh) 2015-12-10 2015-12-10 一种实现忆容器电容特性的模拟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510916745.7A CN105373679B (zh) 2015-12-10 2015-12-10 一种实现忆容器电容特性的模拟电路

Publications (2)

Publication Number Publication Date
CN105373679A true CN105373679A (zh) 2016-03-02
CN105373679B CN105373679B (zh) 2018-11-02

Family

ID=55375874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510916745.7A Active CN105373679B (zh) 2015-12-10 2015-12-10 一种实现忆容器电容特性的模拟电路

Country Status (1)

Country Link
CN (1) CN105373679B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107169253A (zh) * 2017-07-19 2017-09-15 杭州电子科技大学 对数型忆容器等效模拟电路
CN109597602A (zh) * 2018-11-07 2019-04-09 广东核电合营有限公司 一种开方运算电路和用电设备
CN110210065A (zh) * 2019-05-06 2019-09-06 成都师范学院 一种极简的浮地荷控忆容器电路仿真模型
CN113095017A (zh) * 2021-02-25 2021-07-09 广东技术师范大学 一种记忆元件通用模拟器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
CN103326704A (zh) * 2013-06-24 2013-09-25 杭州电子科技大学 一种磁控忆阻器等效电路
US20150123703A1 (en) * 2011-10-06 2015-05-07 Consiglio Nazionale Delle Ricerche Logic gate and a corresponding method of function
CN205247389U (zh) * 2015-12-10 2016-05-18 杭州电子科技大学 实现忆容器电容特性的模拟电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123703A1 (en) * 2011-10-06 2015-05-07 Consiglio Nazionale Delle Ricerche Logic gate and a corresponding method of function
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
CN103326704A (zh) * 2013-06-24 2013-09-25 杭州电子科技大学 一种磁控忆阻器等效电路
CN205247389U (zh) * 2015-12-10 2016-05-18 杭州电子科技大学 实现忆容器电容特性的模拟电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
袁方 等: "一种忆感器模型及其振荡器的动力学特性研究", 《物理学报》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107169253A (zh) * 2017-07-19 2017-09-15 杭州电子科技大学 对数型忆容器等效模拟电路
CN107169253B (zh) * 2017-07-19 2023-05-16 杭州电子科技大学 对数型忆容器等效模拟电路
CN109597602A (zh) * 2018-11-07 2019-04-09 广东核电合营有限公司 一种开方运算电路和用电设备
CN109597602B (zh) * 2018-11-07 2020-11-03 广东核电合营有限公司 一种开方运算电路和用电设备
CN110210065A (zh) * 2019-05-06 2019-09-06 成都师范学院 一种极简的浮地荷控忆容器电路仿真模型
CN113095017A (zh) * 2021-02-25 2021-07-09 广东技术师范大学 一种记忆元件通用模拟器
CN113095017B (zh) * 2021-02-25 2022-09-23 广东技术师范大学 一种记忆元件通用模拟器

Also Published As

Publication number Publication date
CN105373679B (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN107169253A (zh) 对数型忆容器等效模拟电路
CN103219983B (zh) 一种忆阻器等效模拟电路
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN105553459A (zh) 浮地压控忆阻器仿真器电路
CN108846165B (zh) 一种四阶局部有源忆阻器电路模型
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN108959837A (zh) 一种四值忆阻器仿真器的实现电路
CN105447270A (zh) 指数型忆感器电路
CN103297025B (zh) 一种忆阻器仿真器
CN205265656U (zh) 一种浮地压控忆阻器仿真器电路
CN107526896A (zh) 一种磁控忆感器模型的等效模拟电路
CN107526897A (zh) 一种流控忆感器的等效模拟电路
CN103326704A (zh) 一种磁控忆阻器等效电路
CN104573183A (zh) 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN110245421A (zh) 一种新型对数绝对值局部有源忆阻器电路模型
CN205232190U (zh) 实现忆感器特性的模拟电路
CN108696274A (zh) 一种指数型流控忆阻器的电路模型
CN105389443A (zh) 一种忆感器对数模型等效电路
CN108718190B (zh) 一种指数型局部有源忆阻器仿真器
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN205263816U (zh) 一种指数型忆感器电路
CN204331729U (zh) 忆容器的实现电路
CN105373678A (zh) 一种忆容器仿真器的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201217

Address after: Room 806, building 5, Wuhu navigation Innovation Park, Wanbi Town, Wanbi District, Wuhu City, Anhui Province

Patentee after: Wuhu Qibo Intellectual Property Operation Co.,Ltd.

Address before: Room 3003-1, building 1, Gaode land center, Jianggan District, Hangzhou City, Zhejiang Province

Patentee before: Zhejiang Zhiduo Network Technology Co.,Ltd.

Effective date of registration: 20201217

Address after: Room 3003-1, building 1, Gaode land center, Jianggan District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang Zhiduo Network Technology Co.,Ltd.

Address before: 310018 No. 2 street, Xiasha Higher Education Zone, Hangzhou, Zhejiang

Patentee before: HANGZHOU DIANZI University

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160302

Assignee: Hangzhou Qihu Information Technology Co.,Ltd.

Assignor: Wuhu Qibo Intellectual Property Operation Co.,Ltd.

Contract record no.: X2021330000547

Denomination of invention: An analog circuit for realizing the capacitance characteristics of memory container

Granted publication date: 20181102

License type: Common License

Record date: 20211028

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160302

Assignee: Hangzhou Julu enterprise management consulting partnership (L.P.)

Assignor: Wuhu Qibo Intellectual Property Operation Co.,Ltd.

Contract record no.: X2021330000726

Denomination of invention: An analog circuit for realizing the capacitance characteristics of memory container

Granted publication date: 20181102

License type: Common License

Record date: 20211109

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Hangzhou Qihu Information Technology Co.,Ltd.

Assignor: Wuhu Qibo Intellectual Property Operation Co.,Ltd.

Contract record no.: X2021330000547

Date of cancellation: 20221103

Assignee: Hangzhou Julu enterprise management consulting partnership (L.P.)

Assignor: Wuhu Qibo Intellectual Property Operation Co.,Ltd.

Contract record no.: X2021330000726

Date of cancellation: 20221103

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240315

Address after: Room 12, 12th Floor, Building S-1, Kaile Guiyuan, No. 108 Zhuodaoquan Road, Hongshan District, Wuhan City, Hubei Province, 430070

Patentee after: Wuhan Xindian Technology Co.,Ltd.

Country or region after: China

Address before: Room 806, building 5, Wuhu navigation Innovation Park, Wanbi Town, Wanbi District, Wuhu City, Anhui Province

Patentee before: Wuhu Qibo Intellectual Property Operation Co.,Ltd.

Country or region before: China