CN204331729U - 忆容器的实现电路 - Google Patents

Abstract

本实用新型公开了一种忆容器的实现电路，包括第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；忆容器的实现电路由上述部件相互连接而成，测量电路所得的q-v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞回性，因此，该实现电路相当于一个磁控式忆容器，且电路结构简单，参数调节方便。

Description

忆容器的实现电路

技术领域

本实用新型涉及记忆性电路元件的结构领域，特别涉及一种磁控式忆容器的实现电路以及任意阶次的磁控式忆容器的实现电路。

背景技术

1971年，美国伯克利大学的蔡少棠教授分析了基础电子器件的电压、电流、电荷和磁通对称性后，提出应该存在第四种电子器件，即忆阻器。忆阻器的电阻与历史状态有关，具有记忆能力。2008年，由HP实验室的科学家Stanley Williams领导的团队在极其严格的实验条件下得到了忆阻器的物理实现。

近年来，类似忆阻器具有记忆效应的电子器件或***被陆续发现，如忆容器、忆感器等。这些器件的状态变量表现出明显的记忆效应，其状态变量关系曲线具有迟滞性。忆容器中体现这种滞回关系的是q-v曲线。目前国内外学者对记忆***的研究主要集中在忆阻器上，对忆容器和忆感器的研究较少，很多已知的忆容器结构都是在忆阻器的基础上变换得出，结构复杂。

公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种忆容器的实现电路，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。

为实现上述目的，本实用新型提供了一种一阶忆容器的实现电路，包括：第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；所述第一运算放大器的正相输入端与所述第一乘法器的第一输入端以及所述电流反馈运算放大器的TZ端相连，所述第二运算放大器的输出端与所述第一乘法器的第二输入端相连，所述第一电容的一端与所述第二运算放大器的输出端相连；所述第二运算放大器的反相输入端与所述第一电容的另一端以及所述电阻的一端相连，所述反馈电阻与所述第一电容并联，所述第一运算放大器的输出端与所述电阻的另一端以及所述第一运算放大器的反相输入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的一端相连，所述第二电容的另一端与所述第一乘法器的输出端相连，所述第三电容的一端与所述第一乘法器的输出端相连。

上述技术方案中，所述电流反馈运算放大器的型号为AD844。

本实用新型的另一目的在于提供一种二阶忆容器的实现电路，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。

为实现上述目的，本实用新型提供了一种二阶忆容器的实现电路，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运算放大器的输出端相连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连，所述第二乘法器的另一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法器的输出端与所述第二电容和所述第三电容的一端相连。

本实用新型的另一目的在于提供一种采用上述二阶忆容器的实现电路的任意阶次忆容器电路的实现方法，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。

为实现上述目的，本实用新型提供了一种采用上述二阶忆容器的实现电路的任意阶次忆容器的实现电路，包括在所述第二乘法器后继续增加到N个乘法器以对应成为N阶忆容器电路。

与现有技术相比，本实用新型具有如下有益效果：

1.本实用新型中的忆容器的实现电路，测量电路所得的q-v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞回性，因此，该实现电路相当于一个磁控式忆容器。

2.电路结构简单，参数调节方便。

3.改变乘法器的数量，即可对应实现任意阶次磁控式忆容器电路。

附图说明

图1是根据本实用新型的一阶忆容器电路的电路原理图。

图2是根据本实用新型的二阶忆容器电路的电路原理图。

图3是根据本实用新型的N阶忆容器电路的电路原理图。

图4是根据本实用新型的一阶忆容器电路在正弦电压作用下的q-v特性曲线图。

图5是根据本实用新型的二阶忆容器电路在正弦电压作用下的q-v特性曲线图。

具体实施方式

下面结合附图，对本实用新型的具体实施方式进行详细描述，但应当理解本实用新型的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如图1所示，根据本实用新型具体实施方式的一种忆容器的实现电路，包括：第一运算放大器U₁、第二运算放大器U₂、第一电容C₁、第二电容C₂、第三电容C₃、电阻R₁、反馈电阻R_f、电流反馈运算放大器AD844以及第一乘法器A₁；在该实施例中，电流反馈运算放大器采用型号为AD844的运算放大器，第一运算放大器U₁的正相输入端与第一乘法器A₁的第一输入端以及电流反馈运算放大器AD844的TZ端相连，第二运算放大器U₂的输出端与第一乘法器A₁的第二输入端相连，第一电容C₁的一端与第二运算放大器U₂的输出端相连；第二运算放大器U₂的反相输入端与第一电容C₁的另一端以及电阻R₁的一端相连，第二运算放大器U₂的正相输入端接地电位，反馈电阻R_f与第一电容C₁并联，第一运算放大器的输出端与电阻R₁的另一端以及第一运算放大器U₁的反相输入端相连，电流反馈运算放大器AD844的正相输入端接地以及电流反馈运算放大器AD844的反相输入端与第二电容C₂的一端相连，第二电容C₂的另一端与第一乘法器A₁的输出端相连，第三电容C₃的一端与第一乘法器A₁的输出端相连，另一端接地电位，其中将第一运算放大器U₁的正相输入端和第三电容C₃的接地一端引出作为等效忆容器电路的输入端口。

上述为一阶忆容器的实现电路，下述对实现电路的忆容器滞回特性进行验证，在图1中，根据运算放大器积分电路的性质，可以得到第二运算放大器U₂的输出端电压为：

$u_2=-\frac{1}{R_1{C}_1}\∫u_1\mathrm{dt}=-\frac{1}{R_1{C}_1}\∫\mathrm{udt}---\left(1\right)$

实际电路中为了防止积分电路输出电压饱和，需要在第一电容C₁两端并联一个反馈电阻R_f，反馈电阻R_f的电阻值一般是电阻R₁的十倍以上。

而根据乘法器原理，设置输出增益为k，有：

$u_3={\mathrm{ku}}_1{u}_2=-\frac{k}{R_1{C}_1}u\∫\mathrm{udt}---\left(2\right)$

根据电流反馈运算放大器AD844的特性，TZ管脚的电流等于反相输入端的输入电流，如果将第二电容C₂的值选取为与第三电容C₃的值相等，而且第二电容C₂与第三电容C₃的电压也相同，那么流经第三电容C₃的电流就等于电流反馈运算放大器AD844的TZ管脚的电流，而TZ管脚的电流等于等效忆容器电路的输入电流，所以电容第三电容C₃的电荷等于等效忆容器的电荷。

令第三电容C₃的电荷为q，q同时为忆容器的电荷则

$q=u_3{C}_3=u{C}_M=-\frac{{\mathrm{kC}}_a}{R_1{C}_1}u\∫\mathrm{udt}---\left(3\right)$

则忆容值这里k<0。

其中该式符合忆容器特性，因此，C_M是一个时变电容，其电容值是磁通的一次函数，因此为一阶磁控式忆容器。在输入端输入正弦电压，在测量q-v曲线的时候，由于等效忆容器电路的电荷q等于第三电容C₃的电荷，而第三电容C₃的电荷与其端电压u₃成正比，所以用第三电容C₃的端电压代替q，以等效忆容器电路的输入电压作为v，从而测量出等效忆容器电路的q-v曲线，得到的q-v曲线是滞回的，如图4所示，因此该等效忆容器电路能够代替忆容器进行应用。

通过上述一阶等效忆容器电路，可实现任意阶次的磁控式忆容器。如图2所示，在第二运算放大器U₂后加一个第二乘法器A₂，其中连接关系为第一乘法器A₁的两个输入端都与运算放大器U₂的输出端相连，第二乘法器A₂的一个输入端与第一乘法器A₁的输出端相连，第二乘法器A₂的另一个输入端与运算放大器U₁的正相输入端相连，第二乘法器A₂的输出端与第二电容C₂、第三电容C₃的一端相连，第二电容C₂的另一端仍与电流反馈运算放大器AD844的反相输入端相连，第三电容C₃的另一端仍接地，进行磁通的平方运算，可得到二阶忆容器电路，图2中第二乘法器A₂的输出电压u₃为

$u_3=k_1{(-\frac{1}{R_1{C}_1}\&Integral;\mathrm{udt})}^2\&CenterDot;k_{2}u=\frac{k_1{k}_2}{R_1^2{C}_1^2}u{(\&Integral;\mathrm{udt})}^2---\left(4\right)$

令 $u_3{C}_3=u{C}_M$

则

因此C_M的电容值是磁通的二次函数，是二阶磁控式忆容器。在输入端输入正弦电压，得到的q-v曲线是滞回的，如图5所示，故，增加了一个乘法器A₂后，使该电路成为二阶磁控式忆容器。

同理，通过在第二乘法器A₂后增加乘法运算器，可实现任意阶次的磁控式忆容器，如图3所示。其等效电容值为综上，在一阶等效忆容器电路中将N个乘法器接入电路中代替第一乘法器A₁时，其接法与二阶忆容器电路相同，即对应成为N阶磁控式忆容器。

前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。

Claims (4)

1.一种忆容器的实现电路，其特征在于，包括：第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；所述第一运算放大器的正相输入端与所述第一乘法器的第一输入端以及所述电流反馈运算放大器的TZ端相连，所述第二运算放大器的输出端与所述第一乘法器的第二输入端相连，所述第一电容的一端与所述第二运算放大器的输出端相连；所述第二运算放大器的反相输入端与所述第一电容的另一端以及所述电阻的一端相连，所述反馈电阻与所述第一电容并联，所述第一运算放大器的输出端与所述电阻的另一端以及所述第一运算放大器的反相输入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的一端相连，所述第二电容的另一端与所述第一乘法器的输出端相连，所述第三电容的一端与所述第一乘法器的输出端相连。

2.根据权利要求1所述的实现电路，其特征在于，所述电流反馈运算放大器的型号为AD844，所述第二电容与所述第三电容的电容值相等。

3.一种采用权利要求1所述忆容器的实现电路的二阶忆容器的实现电路，其特征在于，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运算放大器的输出端相连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连，所述第二乘法器的另一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法器的输出端与所述第二电容和所述第三电容的一端相连。

4.一种采用权利要求3所述二阶忆容器的实现电路的任意阶次忆容器的实现电路，其特征在于，包括在所述第二乘法器后继续增加到N个乘法器以对应成为N阶忆容器电路。