CN103280176A

CN103280176A - 一种垂直移位寄存器及其控制方法、ic芯片和tft面板

Info

Publication number: CN103280176A
Application number: CN2012104250859A
Authority: CN
Inventors: 赖青俊; 夏军
Original assignee: Xiamen Tianma Microelectronics Co Ltd
Current assignee: Xiamen Tianma Microelectronics Co Ltd
Priority date: 2012-10-26
Filing date: 2012-10-26
Publication date: 2013-09-04
Anticipated expiration: 2032-10-26
Also published as: CN103280176B

Abstract

本发明实施例提供一种垂直移位寄存器及其控制方法、IC芯片和TFT面板，垂直移位寄存器可以通过一根控制线与IC芯片连接，垂直移位寄存器第1级移位寄存器单元需要的起始移位信号可以由该控制线直接提供，垂直移位寄存器第2级移位寄存器单元至第N级移位寄存器单元需要的复位信号可以由该控制线经反向器提供，从而减少控制线数量，减少布局布线设计空间的占用，并可以避免将控制线设置在VSR电路的最外侧，有效防止ESD产生。

Description

一种垂直移位寄存器及其控制方法、IC芯片和TFT面板

技术领域

本发明涉及薄膜场效应晶体管液晶显示器（TFT-LCD）技术领域，尤其涉及一种垂直移位寄存器及其控制方法、IC芯片和TFT面板。

背景技术

目前，在薄膜场效应晶体管（TFT）面板上，可以包括有：包括多个像素电极的有效显示面积（AA）区（可以用AA表示）、用于对AA区中每个像素电极连接的TFT进行开关控制的垂直移位寄存器（VSR）以及为VSR提供信号的集成电路（IC）芯片（可以用IC表示），TFT面板的结构可以如图1所示。

现有的VSR的结构示意图可以如图2所示，VSR可以包括多个级联的移位寄存器单元（SR），且在每个SR中均包括有复位电路，因此VSR需要IC芯片提供起始移位信号（GSP）和复位信号（RESET）。在现有技术中，IC芯片通过两条信号线来分别为VSR提供GSP信号和RESET信号，因此会导致占用较多的布局布线设计（Layout）空间。在进行VSR电路的布局布线设计时，GSP信号线会设置在VSR电路的最外侧，容易导致静电释放（ESD）的产生。

同时，由于现有的VSR使用的器件较多，导致电路功耗较大，且会导致TFT面板周边电路光透过率较小，若采用无影胶（UV胶）作为密封胶（Seal胶），会使得UV胶的固化受到影响，存在UV胶无法完全固化，或者，虽然可以完全固化，但达到完全固化需要的时间较长的问题。

发明内容

本发明实施例提供一种垂直移位寄存器及其控制方法、IC芯片和TFT面板，用于减少VSR电路布局布线设计空间的占用，减少ESD的产生。

一种垂直移位寄存器，所述垂直移位寄存器包括从第1级移位寄存器单元至第N级移位寄存器单元依次级联的N级移位寄存器单元，所述N为大于1的正整数，其中：

第1级移位寄存器单元的移位信号输入端通过控制线与集成电路IC芯片的输出端连接；

第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元，复位端与反向器的输出端连接，反向器的输入端通过所述控制线与集成电路IC芯片的输出端连接。

一种对如上所述的垂直移位寄存器进行控制的方法，所述方法包括：

将集成电路IC芯片的输出端输出的控制信号作为起始移位信号输入第1级移位寄存器单元的移位信号输入端，将该控制信号经反向后的信号作为复位信号输入第2级移位寄存器单元至第N级移位寄存器单元中的每级移位寄存器单元的复位端。

一种集成电路IC芯片，所述IC芯片的输出端连接如上所述的垂直移位寄存器，向所述垂直移位寄存器提供控制信号。

一种薄膜场效应晶体管TFT面板，所述TFT面板包括如上所述的垂直移位寄存器。

根据本发明实施例提供的方案，垂直移位寄存器可以通过一根控制线与IC芯片连接，垂直移位寄存器第1级移位寄存器单元需要的起始移位信号可以由该控制线直接提供，垂直移位寄存器第2级移位寄存器单元至第N级移位寄存器单元需要的复位信号可以由该控制线经反向器提供，从而减少控制线数量，减少布局布线设计空间的占用，并可以避免将控制线设置在VSR电路的最外侧，有效防止ESD产生。

附图说明

图1为现有技术提供的TFT面板结构示意图；

图2为现有技术提供的VSR的结构示意图；

图3为本发明实施例一提供的VSR的结构示意图；

图4为本发明实施例一提供的VSR的连接示意图；

图5为本发明实施例一提供的电路图符号；

图6为本发明实施例一提供的电路图符号；

图7为本发明实施例一提供的第1级移位寄存器单元结构示意图；

图8为本发明实施例一提供的第j级移位寄存器单元结构示意图；

图9为本发明实施例一提供的第i级移位寄存器单元结构示意图；

图10为本发明实施例二提供的时序示意图。

具体实施方式

针对现有技术中IC芯片需要两根信号线分别向VSR提供复位信号和起始移位信号，导致占用较多的Layout空间，且在进行VSR电路的布局布线设计时，GSP信号线会设置在VSR电路的最外侧，容易导致ESD的产生的问题，本发明实施例提出可以由IC芯片通过一根信号线结合反向器向VSR提供复位信号和起始移位信号，从而减少信号线数量，减少Layout空间占用，并避免将信号线设置在VSR电路的最外侧，减少ESD的产生。

下面结合说明书附图和各实施例对本发明方案进行说明。

实施例一、

本发明实施例一提供一种垂直移位寄存器，该垂直移位寄存器的结构可以如图3所示，包括从第1级移位寄存器单元至第N级移位寄存器单元依次级联的N级移位寄存器单元（依次用SR1，SR2……SRN表示），所述N为大于1的正整数，其中：

第1级移位寄存器单元的移位信号输入端通过控制线与集成电路IC芯片（可以用IC表示）的输出端连接；

第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元，复位端与反向器（可以用INV表示）的输出端（即图3中反向器电路图符号的尖端）连接，反向器的输入端（即图3中反向器电路图符号的宽端）通过所述控制线与集成电路IC芯片的输出端连接。

具体的，本实施例提供的垂直移位寄存器的连接示意图可以如图4所示（图4中具体给出了垂直移位寄存器第1级移位寄存器单元至第4级移位寄存器单元的连接示意图），其中，IC芯片的输出端通过控制线提供的信号可以用S&R表示，第一时钟信号输入端用CLKA表示，第一时钟信号用CLK1表示，第二时钟信号输入端用CLKB表示，第二时钟信号用CLK2表示：

所述第1级移位寄存器单元的第一时钟信号输入端CLKA接收第一时钟信号CLK1，第二时钟信号输入端CLKB接收第二时钟信号CLK2。当然，第1级移位寄存器单元的移位信号输入端（可以用In1表示）通过控制线与集成电路IC芯片的输出端连接。如图4所示，在本实施例中，第1级移位寄存器单元的驱动输出端可以用GOUT1表示。

所述第2级移位寄存器单元至第N级移位寄存器单元中的第i级移位寄存器单元，每个第i级移位寄存器单元的移位信号输入端（可以用Ini表示）与第i-1级移位寄存器单元的移位信号输出端（可以用NEXTi-1表示）连接，第一时钟信号输入端CLKA接收第一时钟信号CLK1，第二时钟信号输入端CLKB接收第二时钟信号CLK2，其中，i为大于1不大于N的奇数。当然，每个第i级移位寄存器单元的复位端（复位端可以用XRESET表示）与反向器（可以用INV表示）的输出端连接，反向器的输入端通过所述控制线与集成电路IC芯片的输出端连接。如图4所示，在本实施例中，第i级移位寄存器单元的驱动输出端可以用GOUTi表示。

第2级移位寄存器单元至第N级移位寄存器单元中的第j级移位寄存器单元，每个第j级移位寄存器单元的移位信号输入端（可以用Inj表示）与第j-1级移位寄存器单元的移位信号输出端（可以用NEXTj-1表示）连接，第一时钟信号输入端CLKA接收第二时钟信号CLK2，第二时钟信号输入端CLKB接收第一时钟信号CLK1，其中，j大于1不大于N的偶数。当然，每个第j级移位寄存器单元的复位端与反向器的输出端连接，反向器的输入端通过所述控制线与集成电路IC芯片的输出端连接。如图4所示，在本实施例中，第j级移位寄存器单元的驱动输出端可以用GOUTj表示。

在本实施例中，第1级移位寄存器单元无需包括复位端，第1级移位寄存器单元的电路图符号可以如图5所示，其中，第一时钟信号输入端用CLKA表示，第二时钟信号输入端用CLKB表示，移位信号输入端用IN表示，移位信号输出端用NEXT表示，驱动输出端用GOUT表示。

而由于第1级移位寄存器单元无需包括复位端，可以减少VSR使用的器件，解决现有的VSR使用的器件较多，导致电路功耗较大，且会导致TFT面板周边电路光透过率较小，若采用无影胶（UV胶）作为密封胶（Seal胶），会使得UV胶的固化受到影响，存在UV胶无法完全固化，或者，虽然可以完全固化，但达到完全固化需要的时间较长的问题。

第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元的电路图符号可以如图6所示，其中，第一时钟信号输入端用CLKA表示，第二时钟信号输入端用CLKB表示，移位信号输入端用IN表示，移位信号输出端用NEXT表示，驱动输出端用GOUT表示，复位端用XRESET表示。

需要说明的是，为了保证垂直移位寄存器的正常工作，第二时钟信号一个时钟周期内高电平的持续时间与第一时钟信号一个时钟周期内高电平的持续时间相同，第二时钟信号一个时钟周期内低电平的持续时间与第一时钟信号一个时钟周期内低电平的持续时间相同，第二时钟信号一个时钟周期内高电平的持续时间小于时钟周期的一半，且第二时钟信号的第一个高电平的起始时刻比第一时钟信号的第一个高电平的起始时刻延迟二分之一时钟周期。从而使得：

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第1级移位寄存器单元的驱动输出端在第二时钟信号输出第1个高电平的时长内输出高电平；

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第i级移位寄存器单元的驱动输出端在第二时钟信号输出第2i-1个高电平的时长内输出高电平；

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第j级移位寄存器单元的驱动输出端在第一时钟信号输出第j/2个高电平的时长内输出高电平。

较优的，在本实施例中，第1级移位寄存器单元的结构可以如图7所示，包括第一子反向器（可以用INV1表示）、第二子反向器（可以用INV2表示）、第一子时钟反向器（可以用CKINV1表示）、第二子时钟反向器（可以用CKINV2表示）、与非门（可以用NAND表示）和第三子反向器（可以用INV3表示），N1点为复位点，其中：

第一子反向器INV1的输入端与第一子时钟反向器CKINV1的输出端连接，并与第二子时钟反向器CKINV2的输出端连接，第一子反向器INV1的输出端为移位信号输出端，并与第二子时钟反向器CKINV2的输入端连接；

第二子反向器INV2的输入端为第一时钟信号输入端，与提供第一时钟信号信号源的输出端连接，第二子反向器INV2的输出端与第一子时钟反向器CKINV1的非使能端连接，并与第二子时钟反向器CKINV2的使能端连接；

第一子时钟反向器CKINV1的输入端为移位信号输入端，与集成电路IC芯片的输出端连接，第一子时钟反向器CKINV1的使能端与提供第一时钟信号信号源的输出端连接；

第二子时钟反向器CKINV2的非使能端与提供第一时钟信号信号源的输出端连接；

与非门NAND的第一输入端为第二时钟信号输入端，与提供第二时钟信号信号源的输出端连接，第二输入端与第一子反向器INV1的输出端连接；

第三子反向器INV3的输入端与与非门NAND的输出端连接，第三子反向器INV3的输出端为驱动输出端。

较优的，在本实施例中，第j级移位寄存器单元的结构可以如图8所示，包括第一子反向器（可以用INV1表示）、第二子反向器（可以用INV2表示）、第一子时钟反向器（可以用CKINV1表示）、第二子时钟反向器（可以用CKINV2表示）、与非门（可以用NAND表示）和第三子反向器（可以用INV3表示）和用于对移位信号输出端输出的信号进行复位的薄膜场效应晶体管PTFT（可以用MP表示），N1点为复位点，其中：

PTFT的源级与第一反向器的输入端、第一子时钟反向器CKINV1的输出端和第二子时钟反向器CKINV2的输出端连接，PTFT的栅极为复位端，与反向器的输出端连接，反向器的输入端与IC芯片的输出端连接，PTFT的漏极连接指定电压源；

第一子反向器INV1的输出端为移位信号输出端，并与第二子时钟反向器CKINV2的输入端连接；

第二子反向器INV2的输入端为第一时钟信号输入端，与提供第二时钟信号信号源的输出端连接，第二子反向器INV2的输出端与第一子时钟反向器CKINV1的非使能端连接，并与第二子时钟反向器CKINV2的使能端连接；

与非门NAND的第一输入端为第二时钟信号输入端，与提供第一时钟信号信号源的输出端连接，与非门NAND的第二输入端与第一子反向器INV1的输出端连接；

较优的，在本实施例中，第i级移位寄存器单元的结构可以如图9所示（可以与第j级移位寄存器单元的结构相同），包括第一子反向器（可以用INV1表示）、第二子反向器（可以用INV2表示）、第一子时钟反向器（可以用CKINV1表示）、第二子时钟反向器（可以用CKINV2表示）、与非门（可以用NAND表示）和第三子反向器（可以用INV3表示）和用于对移位信号输出端输出的信号进行复位的薄膜场效应晶体管PTFT（可以用MP表示），N1点为复位点，其中：

第二子反向器INV2的输入端为第一时钟信号输入端，第二子反向器INV2的输入端与提供第一时钟信号信号源的输出端连接，第二子反向器INV2的输出端与第一子时钟反向器CKINV1的非使能端连接，并与第二子时钟反向器CKINV2的使能端连接；

与非门NAND的第一输入端为第二时钟信号输入端，与非门NAND的第一输入端与提供第二时钟信号信号源的输出端连接，与非门NAND的第二输入端与第一子反向器INV1的输出端连接；

下面通过实施例二对控制实施例一提供的垂直移位寄存器的方法进行说明。

实施例二、

本发明实施例二提供一种垂直移位寄存器的控制方法，对实施例一提供的垂直移位寄存器进行控制，包括：

在本方法中，若第1级移位寄存器单元采用如图7所示的结构，第j级移位寄存器单元采用如图8所示的结构，第i级移位寄存器单元采用如图9所示的结构，控制信号（可以用S&R表示）、控制信号经反向后的信号（可以用xS&R表示）、第一时钟信号（可以用CLK1表示）、第二时钟信号（可以用CLK2表示）的时序关系可以如图10所示。控制信号中高电平的起始时刻先于第一时钟信号中第一个高电平的起始时刻；控制信号高电平的结束时刻晚于第一时钟信号中第一个高电平的结束时刻，先于第一时钟信号中第二个高电平的起始时刻，并先于第二时钟信号中第一个高电平的起始时刻。在控制信号向VSR的第1级移位寄存器单元提供起始移位信号（控制信号为高电平有效）时，控制信号经反向后的信号向VSR的第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元提供复位信号（控制信号为低电平有效），对第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元的N1点进行复位，使得第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元的移位信号输出端确定输出低电平。且第1级移位寄存器单元的移位信号输出端在第一时钟信号输出第一个高电平时，就可以确定输出高电平，使得第1级移位寄存器单元无需复位电路也可以正常工作。从而实现了通过一根信号线同时向VSR提供复位信号和起始移位信号。在图10中，以垂直移位寄存器包括依次级联的4级移位寄存器单元为例，还给出了每级垂直移位寄存器移位信号输出端输出的信号、以及驱动输出端输出的信号与控制信号、第一时钟信号、第二时钟信号的时序关系。

进一步的，基于本发明实施例一提供的垂直移位寄存器，本发明实施例还可以提供一种IC芯片，所述IC芯片的输出端连接如实施例一提供的垂直移位寄存器，向所述垂直移位寄存器提供控制信号。

进一步的，基于本发明实施例一提供的垂直移位寄存器，本发明实施例还可以提供一种TFT面板，所述TFT面板包括如实施例一提供的垂直移位寄存器。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims

1.一种垂直移位寄存器，其特征在于，所述垂直移位寄存器包括从第1级移位寄存器单元至第N级移位寄存器单元依次级联的N级移位寄存器单元，所述N为大于1的正整数，其中：

2.如权利要求1所述的垂直移位寄存器，其特征在于，

所述第1级移位寄存器单元的第一时钟信号输入端接收第一时钟信号，第二时钟信号输入端接收第二时钟信号；

所述第2级移位寄存器单元至第N级移位寄存器单元中的第i级移位寄存器单元，每个第i级移位寄存器单元的移位信号输入端与第i-1级移位寄存器单元的移位信号输出端连接，第一时钟信号输入端接收第一时钟信号，第二时钟信号输入端接收第二时钟信号，其中，i为大于1不大于N的奇数；

所述第2级移位寄存器单元至第N级移位寄存器单元中的第j级移位寄存器单元，每个第j级移位寄存器单元的移位信号输入端与第j-1级移位寄存器单元的移位信号输出端连接，第一时钟信号输入端接收第二时钟信号，第二时钟信号输入端接收第一时钟信号，其中，j大于1不大于N的偶数。

3.如权利要求2所述的垂直移位寄存器，其特征在于，

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第j级移位寄存器单元的驱动输出端在第一时钟信号输出第j/2个高电平的时长内输出高电平；

其中，第二时钟信号一个时钟周期内高电平的持续时间与第一时钟信号一个时钟周期内高电平的持续时间相同，第二时钟信号一个时钟周期内低电平的持续时间与第一时钟信号一个时钟周期内低电平的持续时间相同，第二时钟信号一个时钟周期内高电平的持续时间小于时钟周期的一半，且第二时钟信号的第一个高电平的起始时刻比第一时钟信号的第一个高电平的起始时刻延迟二分之一时钟周期。

4.如权利要求2或3所述的垂直移位寄存器，其特征在于，第1级移位寄存器单元包括第一子反向器、第二子反向器、第一子时钟反向器、第二子时钟反向器、与非门和第三子反向器，其中：

第一子反向器的输入端与第一子时钟反向器的输出端连接，并与第二子时钟反向器的输出端连接，第一子反向器的输出端为移位信号输出端，并与第二子时钟反向器的输入端连接；

第二子反向器的输入端为第一时钟信号输入端，与提供第一时钟信号信号源的输出端连接，第二子反向器的输出端与第一子时钟反向器的非使能端连接，并与第二子时钟反向器的使能端连接；

第一子时钟反向器的输入端为移位信号输入端，与集成电路IC芯片的输出端连接，第一子时钟反向器的使能端与提供第一时钟信号信号源的输出端连接；

第二子时钟反向器的非使能端与提供第一时钟信号信号源的输出端连接；

与非门的第一输入端为第二时钟信号输入端，与提供第二时钟信号信号源的输出端连接，第二输入端与第一子反向器的输出端连接；

第三子反向器的输入端与与非门的输出端连接，第三子反向器的输出端为驱动输出端。

5.如权利要求2或3所述的垂直移位寄存器，其特征在于，第j级移位寄存器单元，包括第一子反向器、第二子反向器、第一子时钟反向器、第二子时钟反向器、与非门、第三子反向器和用于对移位信号输出端输出的信号进行复位的薄膜场效应晶体管PTFT，其中：

PTFT的源级与第一反向器的输入端、第一子时钟反向器的输出端和第二子时钟反向器的输出端连接，PTFT的栅极为复位端，与反向器的输出端连接，反向器的输入端与IC芯片的输出端连接，PTFT的漏极连接指定电压源；

第一子反向器的输出端为移位信号输出端，并与第二子时钟反向器的输入端连接；

第二子反向器的输入端为第一时钟信号输入端，与提供第二时钟信号信号源的输出端连接，第二子反向器的输出端与第一子时钟反向器的非使能端连接，并与第二子时钟反向器的使能端连接；

与非门的第一输入端为第二时钟信号输入端，与提供第一时钟信号信号源的输出端连接，与非门的第二输入端与第一子反向器的输出端连接；

6.如权利要求2或3所述的垂直移位寄存器，其特征在于，第i级移位寄存器单元，包括第一子反向器、第二子反向器、第一子时钟反向器、第二子时钟反向器、与非门、第三子反向器和用于对移位信号输出端输出的信号进行复位的薄膜场效应晶体管PTFT，其中：

第二子反向器的输入端为第一时钟信号输入端，第二子反向器的输入端与提供第一时钟信号信号源的输出端连接，第二子反向器的输出端与第一子时钟反向器的非使能端连接，并与第二子时钟反向器的使能端连接；

与非门的第一输入端为第二时钟信号输入端，与非门的第一输入端与提供第二时钟信号信号源的输出端连接，与非门的第二输入端与第一子反向器的输出端连接；

7.一种对如权利要求1~6任一所述的垂直移位寄存器进行控制的方法，其特征在于，所述方法包括：

8.如权利要求7所述的方法，其特征在于，

控制信号中高电平的起始时刻先于第一时钟信号中第一个高电平的起始时刻；

控制信号高电平的结束时刻晚于第一时钟信号中第一个高电平的结束时刻，先于第一时钟信号中第二个高电平的起始时刻，并先于第二时钟信号中第一个高电平的起始时刻。

9.一种集成电路IC芯片，其特征在于，所述IC芯片的输出端连接如权利要求1~6任一所述的垂直移位寄存器，向所述垂直移位寄存器提供控制信号。

10.一种薄膜场效应晶体管TFT面板，其特征在于，所述TFT面板包括如权利要求1~6任一所述的垂直移位寄存器。