JP2018503122A

JP2018503122A - フラットパネル表示装置に応用するｇｏａ駆動回路、及びフラットパネル表示装置

Info

Publication number: JP2018503122A
Application number: JP2017534652A
Authority: JP
Inventors: ▲かく▼思坤
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd; TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2014-12-30
Filing date: 2015-01-28
Publication date: 2018-02-01
Anticipated expiration: 2035-01-28
Also published as: DE112015005105T5; RU2667459C1; CN104537994B; GB201706898D0; CN104537994A; WO2016106926A1; GB2546684B; KR20170142987A; KR102043534B1; DE112015005105B4; GB2546684A; JP6502503B2

Abstract

【課題】ＧＯＡ駆動回路の走査中断を実現し、タッチ走査の頻度を増やすフラットパネル表示装置に応用するＧＯＡ駆動回路、及びフラットパネル表示装置を提供する。【解決手段】ＧＯＡ駆動回路は、複数のカスケード接続するＧＯＡ駆動素子を含む前段回路と中段回路と後段回路とを含んでなり、該前段回路と該中段回路２と該後段回路のＧＯＡ駆動素子は、それぞれ第１クロック信号と第２クロック信号とを受信して、順にゲート駆動信号を生成し、該第１クロック信号と該第２クロック信号とに中断周期を設定し、順に生成される対応したゲート駆動信号の間に中断を発生させ、フラットパネル表示装置が中断する区間内でタッチ検知の操作を行なう。【選択図】図１

Description

この発明は、表示装置技術に関し、特にフラットパネル表示装置に応用するＧＯＡ駆動回路、及びフラットパネル表示装置
に関する。

ＧＯＡ（ｇａｔｅｄｒｉｖｅｒｏｎａｒｒａｙ）技術は、生産コストの節減と、狭額縁化を達成するという長所を具え、液晶表示装置（ＬＣＤ）の領域で応用されている。同時に、電子システムとユーザーとの間に自然なインターフェースを提供するタッチ・センシング技術においても広く応用されていて、特にインセルタッチ（ｉｎ−ｃｅｌｌｔｏｕｃｈ）は、薄型化や敏感なタッチ検知などの長所を有する。

従来の技術はＧＯＡ駆動回路とタッチ技術を結合して応用する場合、通常はパネルの正常な作業時に、先ずＧＯＡ回路によって駆動走査を行ない、全てのゲート線の走査が完了してから、タッチ信号の出力走査を行う。ＧＯＡ回路の駆動走査の過程には中断が存在しない。よって、ＧＯＡ回路の駆動走査の頻度とタッチ信号の出力走査の頻度は一致する。即ち、１回のＧＯＡ回路の駆動走査は、１回のタッチ信号の出力走査にしか対応しない。これではタッチ走査の頻度が制限を受ける。

この発明は、ＧＯＡ駆動回路の走査中断を実現し、タッチ走査の頻度を増やすフラットパネル表示装置に応用するＧＯＡ駆動回路、及びフラットパネル表示装置を提供することを課題とする。

上述する課題を解決するために、この発明の採用する技術プランはフラットパネル表示装置に応用するＧＯＡ駆動回路、及びフラットパネル表示装置を提供するものであって、複数のカスケード接続するＧＯＡ駆動素子を含む前段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む中段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む後段回路と、を含んでなる。

該中段回路の１つ前のＧＯＡ駆動素子の入力端が該前段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続する。

該後段回路の１つめのＧＯＡ駆動素子の入力端が該中段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続する。

該前段回路と該中段回路２と該後段回路のＧＯＡ駆動素子は、それぞれ第１クロック信号と第２クロック信号とを受信して、順にゲート駆動信号を生成し、該第１クロック信号と該第２クロック信号とに中断周期を設定し、順に生成される対応したゲート駆動信号の間に中断を発生させ、フラットパネル表示装置が中断する区間内でタッチ検知の操作を行なう。該中断周期は１つのパルス信号時間より長く、かつ１フレームの画面の時間より短い。

前記前段回路と該中段回路と該後段回路とにおけるそれぞれのＧＯＡ駆動回路素子は、それぞれ１本の対応するゲート線に電気的に接続し、対応するゲート駆動信号を対応するゲート線に、順に出力する。

前記第１クロック信号と第２クロック信号は、それぞれ第１周期と中断周期と回復周期と第２周期とを含む。

該第１周期において、該第１クロック信号と該第２クロック信号とがパルス信号をそれぞれ出力し、該第１クロック信号の出力するパルス信号の極性と、該第２クロック信号の出力するパルス信号の極性とが逆であって、かつＧＯＡ駆動回路の該前段回路のＧＯＡ駆動素子は、それぞれ部分的なゲート駆動信号を順に出力し、フラットパネル表示装置の部分的なゲート線を駆動する。

該中断周期においては、該第１クロック信号を第１ロジックに維持し、該第２クロック信号を第２ロジックに維持し、該第１ロジックは該第２ロジックと極性が逆になり、かつ該中断周期においてＧＯＡ駆動回路の該中段回路と該後段回路とがゲート駆動信号の出力を中止する。

該回復周期においては、該第１クロック信号を第２ロジックに維持し、該第２クロック信号は１つの第２ロジック信号と１つの第１ロジック信号を出力し、ＧＯＡ駆動回路の該中段回路が、次の２段のゲート駆動信号の出力を回復する。

該第２周期において、該第１クロック信号と該第２クロック信号とがパルス信号をそれぞれ出力し、かつ該第１クロック信号の出力するパルス信号の極性と、該第２クロック信号の出力するパルス信号の極性とが逆になり、ＧＯＡ駆動回路の該後段回路は、残りのゲート駆動信号を出力する。

前記第１ロジックがロジック低レベルであって、該第２ロジックがロジック高レベルである。

該中断周期は実際のニーズに基づき調整される。

前記前段回路と該中段回路と該後段回路とが、奇数段ＧＯＡ駆動素子と偶数段ＧＯＡ駆動素子とを含む。

前記前段回路の該奇数段ＧＯＡ駆動素子と該偶数段ＧＯＡ駆動素子とが、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、ＮＡＮＤゲートと、第３インバータと、第４インバータとを含む。

該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段ＧＯＡ駆動素子の出力端に電気的に接続する。

該第２インバータは入力端が該第１インバータの出力端に電気的に接続する。

第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続する。

該ＮＡＮＤゲートは、第１入力端が該第１クロック信号か、該第２クロック信号に電気的に接続し、かつ第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続する。

該第３インバータは、入力端が該ＮＡＮＤゲートの出力端に電気的に接続する。

該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力する。

該奇数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第１クロック信号に電気的に接続し、第２クロック制御端が該第２クロック信号に電気的に接続し、かつ該ＮＡＮＤゲートの第１入力端が該第１クロック信号に電気的に接続する。

該偶数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第２クロック信号に電気的に接続し、第２クロック制御端が該第１クロック信号に電気的に接続し、該ＮＡＮＤゲートの第１入力端が該第２クロック制御信号に電気的に接続する。

前記中段回路の該奇数段ＧＯＡ駆動素子が、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、トライステートＮＡＮＤゲートと、第３インバータと、第４インバータとを含む。

該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が該前段回路の最後のＧＯＡ回路の出力端に電気的に接続する。

該トライステートＮＡＮＤゲートは、第１入力端と第２入力端と、第３入力端と出力端とを含み、かつ該第１入力端が該第２ＮＯＲゲートＰの出力端に電気的に接続する。

該第３インバータは、入力端が該トライステートＮＡＮＤゲートの出力端に電気的に接続する。

該奇数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該トライステートＮＡＮＤゲートの第２入力端とが、それぞれ第１クロック信号に電気的に接続する。該第１インバータの第２クロック制御端と該トライステートＮＡＮＤゲートの第３入力端が、それぞれ該第２クロック信号に電気的に接続する。

前記中段回路の該偶数段ＧＯＡ駆動素子が、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、第３インバータと、第４インバータと第５インバータとを含む。

該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段のＧＯＡ回路の出力端に電気的に接続する。

該第３インバータは、入力端が該２ＮＯＲゲートの出力端に電気的に接続する。

該第４インバータは、第１入力端と第２入力端と出力端とを含み、かつ該第１入力端が該第３インバータの出力端に電気的に接続する。

該第５インバータは、入力端が該第４インバータの出力端に電気的に接続し、かつ該第５インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力する。

該偶数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該第４インバータの第２入力端とが、それぞれ第２クロック信号に電気的に接続し、該第１インバータの第２クロック制御端に第１クロック信号が電気的に接続する。

また、上述せる課題を解決するためにこの発明が別途採用する技術プランは、一種のフラットパネル表示装置に応用するＧＯＡ駆動回路を提供するものであって、複数のカスケード接続するＧＯＡ駆動素子を含む前段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む中段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む後段回路と、を含んでなる。

該前段回路と該中段回路と該後段回路のＧＯＡ駆動素子は、それぞれ第１クロック信号と第２クロック信号とを受信して、順にゲート駆動信号を生成する。

該第１クロック信号と該第２クロック信号とに中断周期を設定し、順に生成される対応したゲート駆動信号の間に中断を発生させ、フラットパネル表示装置が中断する区間内でタッチ検知の操作を行なう。

前記中断周期は、実際のニーズに基づき調整される。

該第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続する。

該トライステートＮＡＮＤゲートは、第１入力端と第２入力端と、第３入力端と出力端とを含み、かつ該第１入力端が該第２ＮＯＲゲートの出力端に電気的に接続する。

該奇数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該トライステートＮＡＮＤゲートの第２入力端とが、それぞれ第１クロック信号に電気的に接続し、該第１インバータの第２クロック制御端と該トライステートＮＡＮＤゲートの第３入力端とが、それぞれ第２クロック信号に電気的に接続する。

前記後段回路の該奇数段ＧＯＡ駆動素子と該偶数段ＧＯＡ駆動素子とが、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、ＮＡＮＤゲートと、第３インバータと、第４インバータとを含む。

該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続する。

該偶数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第２クロック信号に電気的に接続し、第２クロック制御端が該第１クロック信号に電気的に接続し、該ＮＡＮＤゲートの第１入力端が該第２クロッ制御信号に電気的に接続する。

また、上述する課題を解決するために、この発明の採用するその他技術プランは、一種のフラットパネル表示装置を提供するものであって、該フラットパネル表示装置は、上述するＧＯＡ駆動回路を含んでなる。

この発明は従来の技術と異なり、この発明によるフラットパネル表示装置に応用するＧＯＡ駆動回路は、順に接続する前段回路と中段回路と後段回路とを含んでなり、該第１クロック信号と該第２クロック信号が該前段回路と該中段回路と該後段回路とに信号を提供することで対応するゲート駆動信号を順に発生させる。また、この発明は、該第１クロック信号と該第２クロック信号とに中断周期を設定し、該第１クロック信号と該第２クロック信号とによる走査が中断周期に至ると、順に生成される対応したゲート駆動信号に中断が発し、中断周期を過ぎるとＧＯＡ駆動回路は対応するゲート駆動信号の発生を回復させる。中断周期において、フラットパネル表示装置はタッチ検知の操作を行う。よって、ゲート線による駆動走査の過程でのタッチ検知の操作を実現し、ゲート線による駆動走査の終了を待ってタッチ検知の操作を行なう必要がない。このため、タッチ走査の頻度を増やし、マルチタッチを実現することができる。

この発明によるフラットパネル表示装置に応用するＧＯＡ駆動回路の実施の形態の構造を示した説明図である。この発明の実施の形態における前段回路の奇数段ＧＯＡ駆動素子の回路を示した説明図である。この発明の実施の形態における前段回路の偶数段ＧＯＡ駆動素子の回路を示した説明図である。この発明の実施の形態における中段回路の奇数段ＧＯＡ駆動素子の回路を示した説明図である。この発明の実施の形態における中段回路の偶数段ＧＯＡ駆動素子の回路を示した説明図である。の発明の実施の形態における後段回路の奇数段ＧＯＡ駆動素子の回路を示した説明図である。この発明の実施の形態における後段回路の偶数段ＧＯＡ駆動素子の回路を示した説明図である。この発明の実施の形態におけるＧＯＡ駆動回路の出力時のシーケンスの状態を示した説明図である。

この発明は、一種のフラットパネル表示器に応用するＧＯＡ駆動回路を提供するものであって、その実施の形態においては、例えば図１に開示するように、該ＧＯＡ駆動回路はアレイ基板上に集積され、ゲート線に駆動信号を提供する。図面に開示するように、ＧＯＡ回路は順に、電気的に接続する前段回路１と中段回路２と後段回路３とを含む。前段回路１は、カスケード接続する複数のＧＯＡ駆動素子を含み、中段回路２は２つのカスケード接続するＧＯＡ駆動素子を含む。中段回路２は、１つ前のＧＯＡ駆動素子の入力端が前段回路１の最後のＧＯＡ駆動素子の出力端に電気的に接続する。後段回路３はカスケード接続する複数のＧＯＡ駆動素子を含む。後段回路３は、１つ目のＧＯＡ駆動素子の入力端が中段回路２の１つ後ろの駆動素子の出力端に電気的に接続する。前掲のカスケード接続とは並列を指す。即ち、複数の駆動素子の内の１つ前のＧＯＡ駆動素子の出力端が１つ後ろのＧＯＡ駆動素子の入力端に接続する。前段回路１と後段回路３は、それぞれ２つ、もしくは２つ以上のＧＯＡ駆動素子を含む。この発明の実施例の方式によるＧＯＡ駆動素子はシフトレジスタを介することによって実現する。

前段回路１と中段回路２と後段回路３のＧＯＡ駆動素子は、それぞれ第１クロック信号と第２クロック信号とを受信して、順にゲート駆動信号を生成する。ゲート線をＧＯＡ駆動素子に接続することで、ＧＯＡ駆動素子を介してゲート線にゲート駆動信号を提供することができ、かつ第１クロック信号と第２クロック信号とに中断周期を設定する。よって、順に生成される対応したゲート駆動信号の間に中断が発生し、フラットパネル表示装置は中断する区間内でタッチ検知の操作を行なう。第１クロック信号と第２クロック信号とによる走査で中断周期を見つけた場合、ＧＯＡ駆動回路のいずれかのＧＯＡ駆動素子の信号が中断する。即ち信号が発生しない。係る中断はＧＯＡ駆動回路の最初の１つと最後の１つを除くＧＯＡ回路素子のいずれかに発生する。この場合、ＧＯＡ駆動回路はゲート線への駆動信号の提供を中止し、フラットパネル表示装置はタッチの検知操作を行う。中断周期を過ぎると、該ＧＯＡ駆動素子は信号を回復させ、継続してゲート線に駆動信号を提供する。この発明の実施の形態の方式では、第１クロック信号と第２クロック信号とに２つ、又は２つ以上の中断周期を設定する

従来の技術に比して、この発明の実施の形態によるフラットパネル表示装置に応用するＧＯＡ駆動回路は、順に接続する前段回路１と中段回路２と後段回路３とを含む。それぞれ第１クロック信号と第２クロック信号とを通じて前段回路１と中段回路２と後段回路３とに信号を提供して対応するゲート駆動信号を順に発生させ、かつこの発明の実施の形態の方式においては第１クロック信号と第２クロック信号とに中断周期を設定する点において異なる。このためＧＯＡ駆動回路には、対応するゲート駆動信号の順次生成に中断が発生し、中断周期を過ぎると該ＧＯＡ駆動素子は対応するゲート駆動信号を回復させる。中断周期内では、フラットパネル表示装置はタッチ検知の操作を行う。係る方式によって、ゲート線駆動走査の過程におけるタッチ検知の操作を実現することができ、全てのゲート線駆動走査が済むのを待ってタッチ検知の操作を行なう必要がない。したがって、タッチ検知の操作の頻度を増加し、マルチタッチを実現することができる。

図１に開示するように、前段回路１と中段回路２と後段回路３とにおけるそれぞれのＧＯＡ駆動回路素子は、それぞれ１本の対応するゲート線に電気的に接続し、対応するゲート駆動信号を対応するゲート線に、順に出力する。

前段回路と中段回路と後段回路の順に接続するＧＯＡ駆動素子の出力端は、それぞれ隣り合う複数本のゲート線に順に接続する。例えば、１つのＧＯＡ駆動素子の出力端がゲート線Ｇｎに接続していたとすれば、その１つ前のＧＯＡ駆動素子の出力端はゲート線Ｇｎ-１に接続し、その１つ後ろのＧＯＡ駆動素子の出力端はゲート線Ｇｎ＋１に接続する。第１クロック信号と第２クロック信号とによる走査で中断周期を見つけた場合、ＧＯＡ駆動回路の信号は中断する。例えば、出力端に接続したゲート線Ｇｎに接続するＧＯＡ駆動素子に中断が発生すると、該中断の周期内において、該ＧＯＡ駆動素子はゲート線Ｇｎにゲート駆動信号を出力せず、この場合、タッチ検知の操作を行う。中断周期が過ぎると、該ＧＯＡ駆動素子は、ゲート線Ｇｎに出力するゲート駆動信号を回復させ、同時に信号をその出力端に接続する１つ後ろのＧＯＡ駆動素子に伝送し、１つ後ろのＧＯＡ駆動素子がゲート線Ｇｎ＋１にゲート駆動信号を出力する、よって、ＧＯＡ駆動回路は駆動信号の走査を回復する。

第１クロック信号と第２クロック信号は、それぞれ第１周期と中断周期と回復周期と第２周期とを含む。

第１周期において、第１クロック信号と第２クロック信号は、それぞれパルス信号を出力し、第１クロック信号の出力するパルス信号の極性と、第２クロック信号の出力するパルス信号の極性とが逆になる。ＧＯＡ駆動回路の前段回路のＧＯＡ駆動素子は、それぞれ部分的なゲート駆動信号を順に出力し、フラットパネル表示装置の部分的なゲート線を駆動する。即ち、第１周期において、前段回路のＧＯＡ駆動素子は、接続するゲート線にゲート駆動信号を出力する。

中断周期においては、第１クロック信号を第１ロジックに維持し、第２クロック信号を第２ロジックに維持する。第１ロジックは第２ロジックと極性が逆になり、かつ中断周期においてＧＯＡ駆動回路の中段回路と後段回路はゲート駆動信号の出力を中止する。即ち、中断周期において、中段回路のＧＯＡ駆動素子の出力端は信号を出力せず、接続するゲート線にゲート駆動信号を出力しない。よって、該中断周期においてゲート線駆動は中断し、タッチ信号の走査を行うことができるようになる。この発明の実施の形態の方式は、中断周期の長さを実際のニーズに合わせて調整する。一般的に１つのパルス信号時間より長くし、かつ１フレームの画面の時間より短くする。

回復周期においては、第１クロック信号を第２ロジックに維持し、第２クロック信号は１つの第２ロジック信号と１つの第１ロジック信号を出力する。ＧＯＡ駆動回路の中段回路が、次の２段のゲート駆動信号の出力を回復すると、回復周期において、中段回路のＧＯＡ駆動素子の出力端は接続するゲート線に対するゲート駆動信号の出力を回復させる。即ち、タッチ信号の走査が終了した後、ＧＯＡ駆動回路は継続して未完成のゲート線駆動信号による走査を行なう。

第２周期において、第１クロック信号と第２クロック信号は、それぞれパルス信号を出力する。第１クロック信号の出力するパルス信号の極性と、第２クロック信号の出力するパルス信号の極性とが逆になる。ＧＯＡ駆動回路の後段回路は、残りのゲート駆動信号を出力し、ゲート線駆動信号による走査を完成させる。

この発明の実施の形態の方式は、第１クロック信号と第２クロック信号とを第１周期と中断周期と回復周期と第２周期との複数の部分に分け、かつ第１周期に、前段回路によるゲート線への駆動信号の出力を設置する。第１クロック信号と第２クロック信号とが中断周期に至ると、駆動信号を中段回路に伝送し、かつ中断周期において、中段回路が信号を出力しないようにする。このためゲート線への駆動信号の伝送を中止し、中断周期においてタッチ信号の走査を行なうことができるようになる。回復周期に至ると、中段回路は再度ゲート線への駆動信号の出力を回復させ、第２周期に至ると、駆動信号は後段回路に伝送され、かつ第２周期において後段回路は接続するゲート線に駆動信号を出力する。

該第１ロジックはロジック低レベルであって、該第２ロジックはロジック高レベルである。

図２から図８に開示するように、前段回路１と中段回路２と後段回路３は、それぞれ接続する１つの奇数段のＧＯＡ素子と、１つの偶数段のＧＯＡ素子を含む。即ち、この発明の実施の形態の方式におけるＧＯＡ駆動回路は、合わせて６つのＧＯＡ駆動素子を含み、６本のゲート線Ｇｎ、Ｇｎ＋１、Ｇｎ＋２、Ｇｎ＋３、Ｇｎ＋４、Ｇｎ＋５に駆動信号を提供する。

図２、３に開示するように、前段回路の奇数段ＧＯＡ駆動素子と偶数段ＧＯＡ駆動素子は同一の構造を有し、第１インバータ１１、２１と第２インバータ１２、２２と第１ＮＯＲゲート１３、２３と第２ＮＯＲゲート１４、２４とＮＡＮＤゲート１５、２５と第３インバータ１６、２６と第４インバータ１７、２７とを含む。

第１インバータ１１、２１は、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなる。該入力端は前段ＧＯＡ駆動素子の出力端に電気的に接続し、該段のＧＯＡ駆動素子の信号入力端とする。この発明の実施に形態の方式において、前段回路の奇数段ＧＯＡ駆動素子の第１インバータ１１は、入力端がＧＯＡ駆動回路の起動信号を受信する。前段回路の偶数段ＧＯＡ駆動素子の第１インバータ２１は、入力端が前段回路の奇数段ＧＯＡ駆動素子の第４インバータ１７の出力端に接続する。

第２インバータ１２、２２は入力端が第１インバータ１１、２１の出力端に電気的に接続する。

第１ＮＯＲゲート１３、２３は、第１入力端が第２インバータ１２、２２の出力端に電気的に接続し、第２入力端が第２ＮＯＲゲート１４、２４の出力端に電気的に接続し、出力端が第２ＮＯＲゲート１４、２４の第１入力端に電気的に接続する。第２ＮＯＲゲート１４、２４は、第２入力端が第２インバータ１２、２２の入力端に電気的に接続する。

ＮＡＮＤゲート１５、２５は、第１入力端が第１クロック信号ＣＫか、第２クロック信号ＸＣＫに電気的に接続し、第２入力端が第２ＮＯＲゲート１４、２４の出力端に電気的に接続する。

第３インバータ１６、２６は、入力端がＮＡＮＤゲート１５、２５の出力端に電気的に接続する。

第４インバータ１７、２７は、入力端が第３インバータ１６、２６の出力端に電気的に接続し、かつ第４インバータ１７、２７の出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力する。また、第４インバータ１７は出力端がゲート線Ｇｎに接続し、第４インバータ２７は出力端がゲート線Ｇｎ＋１に接続する。

前段回路の奇数段ＧＯＡ駆動素子の第１インバータ１１は、第１クロック制御端が第１クロック信号ＣＫに電気的に接続し、第２クロック制御端が第２クロック信号ＸＣＫに電気的に接続する。ＮＡＮＤゲート１５の第１入力端は第１クロック信号ＣＫに電気的に接続する。

前段回路の偶数段ＧＯＡ駆動素子の第１インバータ２１は、第１クロック制御端が第２クロック信号ＸＣＫに電気的に接続し、第２クロック制御端が第１クロック信号ＣＫに電気的に接続する。ＮＡＮＤゲート２５の第１入力端は第２クロック制御信号ＸＣＫに電気的に接続する。

この発明の実施の形態の前段回路の奇数段ＧＯＡ駆動素子の第４インバータ１７は、出力端が前段回路の偶数段ＧＯＡ駆動素子の第１インバータ２１の入力端に接続する。

上述する回路の設計によって、第１周期内にパルス信号の極性が互いに逆の第１クロック信号と第２クロック信号とを出力し、前段回路が対応するゲート線に駆動信号出力する。

中段回路の奇数段ＧＯＡ駆動素子と偶数段ＧＯＡ駆動素子の構造はやや異なる。図４に開始するように中段回路の奇数段ＧＯＡ駆動素子は第１インバータ３１と、第２インバータ３２と、第１ＮＯＲゲート３３及び第２ＮＯＲゲート３４と、トライステートＮＡＮＤゲート３５と、第３インバータ３６と、第４インバータ３７とを含む。

第１インバータ３１は、入力端と第１クロック制御端と第２クロック制御端と出力端とを含み、入力端は前段回路の最後のＧＯＡ駆動素子の出力端に接続して該段のＧＯＡ駆動素子の信号入力端をなす。この発明の実施の形態において、中段回路の奇数段ＧＯＡ駆動素子の第１インバータ３１の入力端は、前段回路の偶数段ＧＯＡ駆動素子の第４インバータ３７の出力端に接続する。

第２インバータ３２は入力端が第１インバータ３１の出力端に電気的に接続する。

第１ＮＯＲゲート３３は、第１入力端が第２インバータ３２の出力端に電気的に接続し、第２入力端が第２ＮＯＲゲートの出力端に電気的に接続する。第１ＮＯＲゲート３３の出力端は第２ＮＯＲゲート３４の第１入力端に電気的に接続し、第２ＮＯＲゲート３４の第２入力端は第２インバータ３２の入力端に電気的に接続する。

トライステートＮＡＮＤゲート３５は、第1入力端と第２入力端と第３入力端と出力端とを含み、第１入力端は第２ＮＯＲゲート３４の出力端に電気的に接続する。

第３インバータ３６は、入力端がトライステートＮＡＮＤゲート３５の出力端に電気的に接続する。

第４インバータ３７は、入力端が第３インバータ３６の出力端に電気的に接続し、かつ第４インバータ３７の出力端を該段のＧＯＡ駆動素子の出力端とし、ゲート線Ｇｎ＋２に接続して対応するゲート駆動信号を出力する。

奇数段ＧＯＡ駆動素子の第１インバータ３１の第１クロック制御端とトライステートＮＡＮＤゲート３５の第２入力端とには、それぞれ第１クロック信号ＣＫが電気的に接続し、第１インバータ３１の第２クロック制御端とトライステートＮＡＮＤゲート３５の第３入力端とには、それぞれ第２クロック信号ＸＣＫが電気的に接続する。

図５に開示するように、中段回路の偶数段ＧＯＡ駆動素子は、第１インバータ４１と、第２インバータ４２と、第１ＮＯＲゲート４３及び第２ＮＯＲゲート４４と、第３インバータ４５と、第４インバータ４６と、第５インバータ４７とを含む。

第１インバータ４１は、入力端と第１クロック制御端と第２クロック制御端と出力端とを含み、入力端は前段ＧＯＡ駆動素子の出力端に電気的に接続する。即ち、中段回路の奇数段ＧＯＡ駆動素子の第４インバータ３
７の出力端に接続する。

第２インバータ４２は入力端が第１インバータ４１の出力端に電気的に接続する。

第１ＮＯＲゲート４３は、第１入力端が第２インバータ４２の出力端に電気的に接続し、第２入力端が第２ＮＯＲゲート４４の出力端に電気的にに接続する。第１ＮＯＲゲート４３の出力端は第２ＮＯＲゲート４４の第１入力端に電気的に接続し、第２ＮＯＲゲート４４の第２入力端は第２インバータ４２の入力端に電気的に接続する。

第３インバータ４５は、入力端がト第２ＮＯＲゲート４４の出力端に電気的に接続する。

第４インバータ４６は、第１入力端と第２入力端と出力端とを含み、第１入力端が第３インバータ４５の出力端に電気的に接続する。

第５インバータ４７は、入力端が第４インバータ４６の出力端に電気的に接続し、かつ第５インバータ４７の出力端を該段のＧＯＡ駆動素子の出力端とし、ゲート線Ｇｎ＋３に接続して対応するゲート駆動信号を出力する。

偶数段ＧＯＡ駆動素子の第１インバータ４１の第１クロック制御端と第４インバータ４６の第２入力端とには、それぞれ第２クロック信号ＸＣＫが電気的に接続し、第１インバータ４１の第２クロック制御端には、第１インバータ４１の第２クロック信号ＣＫが電気的に接続する。

上述する回路の設計によれば、中断周期内において、それぞれ極性が逆の第１ロジックと第２ロジックの第１クロック信号と第２クロック信号とを維持して中段回路の奇数段ＧＯＡ駆動素子が信号を出力しないようにする。よって、ゲート線は駆動信号による走査を中断する。回復周期に至り、第１クロック信号が第２ロジックを出力し、第２クロック信号が第２ロジックを出力すると、中段回路の奇数段ＧＯＡ駆動素子が信号の出力を回復し、第１クロック信号が継続して第２ロジックを出力し、第２クロック信号が第１ロジックを出力すると、中段回路の偶数ＧＯＡ駆動素子が信号を出力し、ここからＧＯＡ駆動回路がゲート線への駆動信号の伝送を回復させる。

図６、７に開示するように、後段回路の奇数ＧＯＡ駆動素子と偶数ＧＯＡ駆動素子とは同一の構造を有し第１インバータ６１、７１と、第２インバータ６２、７２と、第１ＮＯＲゲート６３、７３と及び第２ＮＯＲゲート６４、７４と、ＮＡＮＤゲート６５、７５と、第３インバータ６６、７６と、第４インバータ６７、７７とを含む。

第１インバータ６１、７１は、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなる。該入力端は前段ＧＯＡ駆動素子の出力端に電気的に接続し、該段のＧＯＡ駆動素子の信号入力端とする。この発明の実施に形態の方式において、後段回路の奇数段ＧＯＡ駆動素子の第１インバータ６１は、入力端が中段回路の偶数ＧＯＡ駆動素子の第５インバータ４７の入力端に接続して後段回路の奇数段ＧＯＡ駆動素子の信号入力端をなす。後段回路の偶数段ＧＯＡ駆動素子の第１インバータ７１は、入力端が後段回路の奇数段ＧＯＡ駆動素子の第４インバータ６７の出力端に接続する。

第２インバータ６２、７２は入力端が第１インバータ６１、７１の出力端に電気的に接続する。

第１ＮＯＲゲート６３、７３は、第１入力端が第２インバータ６２、７２の出力端に電気的に接続し、第２入力端が第２ＮＯＲゲート６４、７４の出力端に電気的に接続し、出力端が第２ＮＯＲゲート６４、７４の第１入力端に電気的に接続する。第２ＮＯＲゲート６４、７４は、第２入力端が第２インバータ６２、７２の入力端に電気的に接続する。

ＮＡＮＤゲート６５、７５は、第１入力端が第１クロック信号ＣＫか、第２クロック信号ＸＣＫに電気的に接続し、第２入力端が第２ＮＯＲゲート６４、７４の出力端に電気的に接続する。

第３インバータ６６、７６は、入力端がＮＡＮＤゲート６５、７５の出力端に電気的に接続する。

第４インバータ６７、７７は、入力端が第３インバータ６６、７６の出力端に電気的に接続し、かつ第４インバータ６７、７７の出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力する。また、第４インバータ６７は出力端がゲート線Ｇｎ＋４に接続し、第４インバータ７７は出力端がゲート線Ｇｎ＋５に接続する。

奇数段ＧＯＡ駆動素子の第１インバータ６１は、第１クロック制御端が第１クロック信号ＣＫに電気的に接続し、第２クロック制御端が第２クロック信号ＸＣＫに電気的に接続する。ＮＡＮＤゲート６５の第１入力端は第１クロック信号ＣＫに電気的に接続する。

偶数段ＧＯＡ駆動素子の第１インバータ７１は、第１クロック制御端が第２クロック信号ＸＣＫに電気的に接続し、第２クロック制御端が第１クロック信号ＣＫに電気的に接続する。ＮＡＮＤゲート７５の第１入力端は第２クロック制御信号ＸＣＫに電気的に接続する。

上述する回路の設計によれば、第２周期内において、パルス信号極性が逆の第１クロック信号と第２クロック信号とを出力することで、後段回路の対応するゲート線に対する駆動信号の出力を達成する。

この発明の他の実施の形態による方式では、前段回路は２つを超える数のＧＯＡ駆動素子をさらに含む。前段回路が２つを超える数のＧＯＡ駆動素子を含む場合、奇数段ＧＯＡ駆動素子の構造と接続方式は、上述する実施の形態の前段回路の奇数段ＧＯＡ駆動素子と同一であり、偶数段ＧＯＡ駆動素子の構造と接続方式は、上述する実施の形態の前段回路の偶数段ＧＯＡ駆動素子と同一である。例えば、前段回路は順に接続する５つのＧＯＡ駆動素子を含む場合、即ち、第１、３、５ＧＯＡ駆動素子の構造と接続方式が上述する実施の形態の前段回路の奇数段ＧＯＡ駆動素子と同一であって、第２、４ＧＯＡ駆動素子の構造と接続方式が上述する実施の形態の前段回路の偶数数段ＧＯＡ駆動素子と同一である。

この発明の実施の形態の方式において、後段回路は２つを超える数のＧＯＡ駆動素子をさらに含む。後段回路が２つを超える数のＧＯＡ駆動素子を含む場合、奇数段ＧＯＡ駆動素子の構造と接続方式は上述する実施の形態の前段回路の奇数段ＧＯＡ駆動素子と同一であり、偶数段ＧＯＡ駆動素子の構造と接続方式は、上述する実施の形態の前段回路の偶数段ＧＯＡ駆動素子と同一である。例えば、前段回路は順に接続する５つのＧＯＡ駆動素子を含む場合、即ち、第１、３、５ＧＯＡ駆動素子の構造と接続方式が上述する実施の形態の前段回路の奇数段ＧＯＡ駆動素子と同一であって、第２、４ＧＯＡ駆動素子の構造と接続方式が上述する実施の形態の前段回路の偶数数段ＧＯＡ駆動素子と同一である。

この発明の他の実施の形態では、一種のフラットパネル表示装置を提供する。該フラットパネル表示装置は、上述する実施の形態によるＧＯＡ駆動回路を含んでなる。

従来の技術に比して、この発明の実施の形態によるフラットパネル表示装置のＧＯＡ駆動回路は、順に接続する前段回路と中段回路と後段回路とを含み、それぞれ第１クロック信号と第２クロック信号とを通じて前段回路と中段回路と後段回路とに信号を提供して対応するゲート駆動信号を順に発生させ、かつこの発明の実施の形態の方式においては第１クロック信号と第２クロック信号とに中断周期を設定する点において異なる。このため第１クロック信号と第２クロック信号による走査が中断周期に至ると、ＧＯＡ駆動回路には、対応するゲート駆動信号の順次生成に中断が発生する。中断周期を過ぎると該ＧＯＡ駆動素子は対応するゲート駆動信号を回復させる。中断周期内では、フラットパネル表示装置はタッチ検知の操作を行う。係る方式によって、ゲート線駆動走査の過程におけるタッチ検知の操作を実現することができ、全てのゲート線駆動走査が済むのを待ってタッチ検知の操作を行なう必要がない。したがって、タッチ検知の操作の頻度を増加し、マルチタッチを実現することができる。

以上はこの発明の好ましい実施の形態であって、この発明の実施の範囲を限定するものではない。凡そこの発明の明細書と添付の図面の内容に基づいてなし得る均等の効果を有する構造、又は均等の効果を有するプロセスの変更、もしくは直接、間接的に関連する他の技術分野に転用することは、いずれも同一の理論によるものであり、いずれもこの発明の特許請求の範囲に含まれるものとする。

１前段回路
１１第１インバータ
１２第２インバータ
１３第１ＮＯＲゲート
１４第２ＮＯＲゲート
１５ＮＡＮＤゲート
１６第３インバータ
１７第４インバータ
２中段回路
２１第１インバータ
２２第２インバータ
２３第１ＮＯＲゲート
２４第２ＮＯＲゲート
２５ＮＡＮＤゲート
２６第３インバータ
２７第４インバータ
３後段回路
３１第１インバータ
３２第２インバータ
３３第１ＮＯＲゲート
３４第２ＮＯＲゲート
３５トライステートＮＡＮＤゲート
３６第３インバータ
３７第４インバータ
４１第１インバータ
４２第２インバータ
４３第１ＮＯＲゲート
４４第２ＮＯＲゲート
４５第３インバータ
４６第４インバータ
４７第５インバータ
６１第１インバータ
６２第２インバータ
６３第１ＮＯＲゲート
６４第２ＮＯＲゲート
６５ＮＡＮＤゲート
６６第３インバータ
６７第４インバータ
７１第１インバータ
７２第２インバータ
７３第１ＮＯＲゲート
７４第２ＮＯＲゲート
７５ＮＡＮＤゲート
７６第３インバータ
７７第４インバータ
ＣＫ第１クロック信号
Ｇｎゲート線
Ｇｎ−１ゲート線
Ｇｎ＋１ゲート線
Ｇｎ＋２ゲート線
Ｇｎ＋３ゲート線
Ｇｎ＋４ゲート線
Ｇｎ＋５ゲート線
ＸＣＫ第２クロック信号
ＸＣＫ第２クロック制御信号

Claims

複数のカスケード接続するＧＯＡ駆動素子を含む前段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む中段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む後段回路と、を含んでなり、フラットパネル表示装置に応用するＧＯＡ駆動回路であって、
該中段回路の１つ前のＧＯＡ駆動素子の入力端が該前段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続し、
該後段回路の１つめのＧＯＡ駆動素子の入力端が該中段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続し、
該前段回路と該中段回路２と該後段回路のＧＯＡ駆動素子は、それぞれ第１クロック信号と第２クロック信号とを受信して、順にゲート駆動信号を生成し、
該第１クロック信号と該第２クロック信号とに中断周期を設定し、順に生成される対応したゲート駆動信号の間に中断を発生させ、フラットパネル表示装置が中断する区間内でタッチ検知の操作を行ない、
該中断周期が１つのパルス信号時間より長く、かつ１フレームの画面の時間より短いことを特徴とする、フラットパネル表示装置に応用するＧＯＡ駆動回路。
前記前段回路と該中段回路と該後段回路とにおけるそれぞれのＧＯＡ駆動回路素子は、それぞれ１本の対応するゲート線に電気的に接続し、対応するゲート駆動信号を対応するゲート線に、順に出力することを特徴とする、請求項１に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記第１クロック信号と第２クロック信号は、それぞれ第１周期と中断周期と回復周期と第２周期とを含み、該第１周期において、該第１クロック信号と該第２クロック信号とがパルス信号をそれぞれ出力し、該第１クロック信号の出力するパルス信号の極性と、該第２クロック信号の出力するパルス信号の極性とが逆であって、かつＧＯＡ駆動回路の該前段回路のＧＯＡ駆動素子は、それぞれ部分的なゲート駆動信号を順に出力し、フラットパネル表示装置の部分的なゲート線を駆動し、
該中断周期においては、該第１クロック信号を第１ロジックに維持し、該第２クロック信号を第２ロジックに維持し、該第１ロジックは該第２ロジックと極性が逆になり、かつ該中断周期においてＧＯＡ駆動回路の該中段回路と該後段回路とがゲート駆動信号の出力を中止し、
該回復周期においては、該第１クロック信号を第２ロジックに維持し、該第２クロック信号は１つの第２ロジック信号と１つの第１ロジック信号を出力し、ＧＯＡ駆動回路の該中段回路が、次の２段のゲート駆動信号の出力を回復し、
該第２周期において、該第１クロック信号と該第２クロック信号とがパルス信号をそれぞれ出力し、かつ該第１クロック信号の出力するパルス信号の極性と、該第２クロック信号の出力するパルス信号の極性とが逆になり、ＧＯＡ駆動回路の該後段回路は、残りのゲート駆動信号を出力することを特徴とする、請求項１、もしくは請求項２に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記第１ロジックがロジック低レベルであって、該第２ロジックがロジック高レベルであることを特徴とする請求項３に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記中断周期が実際のニーズに基づき調整されることを特徴とする請求項３に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記前段回路と該中段回路と該後段回路とが、奇数段ＧＯＡ駆動素子と偶数段ＧＯＡ駆動素子とを含むことを特徴とする請求項３に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記前段回路の該奇数段ＧＯＡ駆動素子と該偶数段ＧＯＡ駆動素子とが、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、ＮＡＮＤゲートと、第３インバータと、第４インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段ＧＯＡ駆動素子の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該ＮＡＮＤゲートは、第１入力端が該第１クロック信号か、該第２クロック信号に電気的に接続し、かつ第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、
該第３インバータは、入力端が該ＮＡＮＤゲートの出力端に電気的に接続し、
該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該奇数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第１クロック信号に電気的に接続し、第２クロック制御端が該第２クロック信号に電気的に接続し、かつ該ＮＡＮＤゲートの第１入力端が該第１クロック信号に電気的に接続し、
該偶数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第２クロック信号に電気的に接続し、第２クロック制御端が該第１クロック信号に電気的に接続し、該ＮＡＮＤゲートの第１入力端が該第２クロック制御信号に電気的に接続することを特徴とする請求項６に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記中段回路の該奇数段ＧＯＡ駆動素子が、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、トライステートＮＡＮＤゲートと、第３インバータと、第４インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が該前段回路の最後のＧＯＡ回路の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該トライステートＮＡＮＤゲートは、第１入力端と第２入力端と、第３入力端と出力端とを含み、かつ該第１入力端が該第２ＮＯＲゲートＰの出力端に電気的に接続し、
該第３インバータは、入力端が該トライステートＮＡＮＤゲートの出力端に電気的に接続し、
該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該奇数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該トライステートＮＡＮＤゲートの第２入力端とが、それぞれ第１クロック信号に電気的に接続し、該第１インバータの該第２クロック制御端と該トライステートＮＡＮＤゲートの第３入力端とが、それぞれ第２クロック信号に電気的に接続し、
前記中段回路の該偶数段ＧＯＡ駆動素子が、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、第３インバータと、第４インバータと第５インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段のＧＯＡ回路の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該第３インバータは、入力端が該２ＮＯＲゲートの出力端に電気的に接続し、
該第４インバータは、第１入力端と第２入力端と出力端とを含み、かつ該第１入力端が該第３インバータの出力端に電気的に接続し、
該第５インバータは、入力端が該第４インバータの出力端に電気的に接続し、かつ該第５インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該偶数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該第４インバータの第２入力端とが、それぞれ第２クロック信号に電気的に接続し、該第１インバータの第２クロック制御端に第１クロック信号が電気的に接続することを特徴とする請求項６に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記後段回路の該奇数段ＧＯＡ駆動素子と該偶数段ＧＯＡ駆動素子とが、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、ＮＡＮＤゲートと、第３インバータと、第４インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
該第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該ＮＡＮＤゲートは、第１入力端が該第１クロック信号か、該第２クロック信号に電気的に接続し、かつ第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、
該第３インバータは、入力端が該ＮＡＮＤゲートの出力端に電気的に接続し、
該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該奇数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第１クロック信号に電気的に接続し、第２クロック制御端が該第２クロック信号に電気的に接続し、かつ該ＮＡＮＤゲートの第１入力端が該第１クロック信号に電気的に接続し、
該偶数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第２クロック信号に電気的に接続し、
第２クロック制御端が該第１クロック信号に電気的に接続し、該ＮＡＮＤゲートの第１入力端が該第２クロック制御信号に電気的に接続することを特徴とする請求項６に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
複数のカスケード接続するＧＯＡ駆動素子を含む前段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む中段回路と、複数のカスケード接続するＧＯＡ駆動素子を含む後段回路と、を含んでなり、フラットパネル表示装置に応用するＧＯＡ駆動回路であって、
該中段回路の１つ前のＧＯＡ駆動素子の入力端が該前段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続し、
該後段回路の１つめのＧＯＡ駆動素子の入力端が該中段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続し、
該前段回路と該中段回路２と該後段回路のＧＯＡ駆動素子は、それぞれ第１クロック信号と第２クロック信号とを受信して、順にゲート駆動信号を生成し、
該第１クロック信号と該第２クロック信号とに中断周期を設定し、順に生成される対応したゲート駆動信号の間に中断を発生させ、フラットパネル表示装置が中断する区間内でタッチ検知の操作を行なうことを特徴とする、フラットパネル表示装置に応用するＧＯＡ駆動回路。
前記前段回路と該中段回路と該後段回路とにおけるそれぞれのＧＯＡ駆動回路素子は、それぞれ１本の対応するゲート線に電気的に接続し、対応するゲート駆動信号を対応するゲート線に、順に出力することを特徴とする、請求項１０に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記第１クロック信号と第２クロック信号は、それぞれ第１周期と中断周期と回復周期と第２周期とを含み、
該第１周期において、該第１クロック信号と該第２クロック信号とがパルス信号をそれぞれ出力し、該第１クロック信号の出力するパルス信号の極性と、該第２クロック信号の出力するパルス信号の極性とが逆であって、かつＧＯＡ駆動回路の該前段回路のＧＯＡ駆動素子は、それぞれ部分的なゲート駆動信号を順に出力し、フラットパネル表示装置の部分的なゲート線を駆動し、
該中断周期においては、該第１クロック信号を第１ロジックに維持し、該第２クロック信号を第２ロジックに維持し、該第１ロジックは該第２ロジックと極性が逆になり、かつ該中断周期においてＧＯＡ駆動回路の該中段回路と該後段回路とがゲート駆動信号の出力を中止し、
該回復周期においては、該第１クロック信号を第２ロジックに維持し、該第２クロック信号は１つの第２ロジック信号と１つの第１ロジック信号を出力し、ＧＯＡ駆動回路の該中段回路が、次の２段のゲート駆動信号の出力を回復し、
該第２周期において、該第１クロック信号と該第２クロック信号とがパルス信号をそれぞれ出力し、かつ該第１クロック信号の出力するパルス信号の極性と、該第２クロック信号の出力するパルス信号の極性とが逆になり、ＧＯＡ駆動回路の該後段回路は、残りのゲート駆動信号を出力することを特徴とする、請求項１０、もしくは請求項１１に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記第１ロジックがロジック低レベルであって、該第２ロジックがロジック高レベルであることを特徴とする請求項１２に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記中断周期が実際のニーズに基づき調整されることを特徴とする請求項１２に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記前段回路と該中段回路と該後段回路とが、奇数段ＧＯＡ駆動素子と偶数段ＧＯＡ駆動素子とを含むことを特徴とする請求項１２に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記前段回路の該奇数段ＧＯＡ駆動素子と該偶数段ＧＯＡ駆動素子とが、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、ＮＡＮＤゲートと、第３インバータと、第４インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段ＧＯＡ駆動素子の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
該第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該ＮＡＮＤゲートは、第１入力端が該第１クロック信号か、該第２クロック信号に電気的に接続し、かつ第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、
該第３インバータは、入力端が該ＮＡＮＤゲートの出力端に電気的に接続し、
該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該奇数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第１クロック信号に電気的に接続し、第２クロック制御端が該第２クロック信号に電気的に接続し、かつ該ＮＡＮＤゲートの第１入力端が該第１クロック信号に電気的に接続し、
該偶数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第２クロック信号に電気的に接続し、第２クロック制御端が該第１クロック信号に電気的に接続し、該ＮＡＮＤゲートの第１入力端が該第２クロック制御信号に電気的に接続することを特徴とする請求項１５に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記中段回路の該奇数段ＧＯＡ駆動素子が、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、トライステートＮＡＮＤゲートと、第３インバータと、第４インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が該前段回路の最後のＧＯＡ回路の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
該第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該トライステートＮＡＮＤゲートは、第１入力端と第２入力端と、第３入力端と出力端とを含み、かつ該第１入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、
該第３インバータは、入力端が該トライステートＮＡＮＤゲートの出力端に電気的に接続し、
該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータを該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該奇数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該トライステートＮＡＮＤゲートの第２入力端とが、それぞれ第１クロック信号に電気的に接続し、該第１インバータの第２クロック制御端と該トライステートＮＡＮＤゲートの第３入力端とが、それぞれ第２クロック信号に電気的に接続し、
前記中段回路の該偶数段ＧＯＡ駆動素子が、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、第３インバータと、第４インバータと第５インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段のＧＯＡ回路の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該第３インバータは、入力端が該２ＮＯＲゲートの出力端に電気的に接続し、
該第４インバータは、第１入力端と第２入力端と出力端とを含み、かつ該第１入力端が該第３インバータの出力端に電気的に接続し、
該第５インバータは、入力端が該第４インバータの出力端に電気的に接続し、かつ該第５インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該偶数段ＧＯＡ駆動素子の該第１インバータの該第１クロック制御端と該第４インバータの第２入力端とが、それぞれ第２クロック信号に電気的に接続し、該第１インバータの第２クロック制御端に第１クロック信号が電気的に接続することを特徴とする請求項１５に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記後段回路の該奇数段ＧＯＡ駆動素子と該偶数段ＧＯＡ駆動素子とが、第１インバータと第２インバータと第１ＮＯＲゲート及び第２ＮＯＲゲートと、ＮＡＮＤゲートと、第３インバータと、第４インバータとを含み、
該第１インバータは、入力端と第１クロック制御端と第２クロック制御端と出力端とを含んでなり、かつ該入力端が前段回路の最後のＧＯＡ駆動素子の出力端に電気的に接続し、
該第２インバータは入力端が該第１インバータの出力端に電気的に接続し、
該第１ＮＯＲゲートは第１入力端が該第２インバータの出力端に電気的に接続し、第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、かつ出力端が該第２ＮＯＲゲートの第１入力端に電気的に接続し、該第２ＮＯＲゲートは、第２入力端が該第２インバータの入力端に電気的に接続し、
該ＮＡＮＤゲートは、第１入力端が該第１クロック信号か、該第２クロック信号に電気的に接続し、かつ第２入力端が該第２ＮＯＲゲートの出力端に電気的に接続し、
該第３インバータは、入力端が該ＮＡＮＤゲートの出力端に電気的に接続し、
該第４インバータは、入力端が該第３インバータの出力端に電気的に接続し、かつ該第４インバータの出力端を該段のＧＯＡ駆動素子の出力端として対応するゲート駆動信号を出力し、
該奇数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第１クロック信号に電気的に接続し、第２クロック制御端が該第２クロック信号に電気的に接続し、かつ該ＮＡＮＤゲートの第１入力端が該第１クロック信号に電気的に接続し、
該偶数段ＧＯＡ駆動素子の該第１インバータは、第１クロック制御端が該第２クロック信号に電気的に接続し、第２クロック制御端が該第１クロック信号に電気的に接続し、該ＮＡＮＤゲートの第１入力端が該第２クロッ制御信号に電気的に接続することを特徴とする請求項１５に記載のフラットパネル表示装置に応用するＧＯＡ駆動回路。
前記請求項１０から請求項１８から任意に選択した一ＧＯＡ駆動回路を含んでなることを特徴とするフラットパネル表示装置。