CN104103584A - 阵列基板制作方法 - Google Patents
阵列基板制作方法 Download PDFInfo
- Publication number
- CN104103584A CN104103584A CN201410295139.3A CN201410295139A CN104103584A CN 104103584 A CN104103584 A CN 104103584A CN 201410295139 A CN201410295139 A CN 201410295139A CN 104103584 A CN104103584 A CN 104103584A
- Authority
- CN
- China
- Prior art keywords
- array substrate
- via hole
- layer
- grid
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 21
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 8
- 239000010409 thin film Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 239000000377 silicon dioxide Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004062 sedimentation Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示技术领域，公开了一种阵列基板制作方法，包括如下步骤：在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；形成包括栅绝缘层及栅极的图形；以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。本发明通过对金属氧化物半导体层进行掺杂，形成接触电阻区，从而降低了TFT的漏电流，使得在低刷新频率下，TFT仍然能够保持加在液晶显示像素的电压。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板制作方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
近年来TFT-LCD获得了飞速的发展，其显示性能不断地提升。随着能源的日益紧张，世界人民都在想法设法降低电子产品的功耗，平板显示也不例外，要求不断地降低功耗。各大液晶面板厂商也在通过改善产品设计及工艺不断地降低功耗，以满足能源之星的标准的需求。
金属氧化物TFT是最近几年新兴的技术，开态电流大、迁移率高，均一性好，透明，制作工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们的关注。金属氧化物TFT的开态电流是非晶硅TFT的50倍以上，关态电流一般在10﹣11A到10﹣12A之间。为了降低液晶显示面板的功耗，在静态画面时采用低刷新频率，可以大幅减少功耗。但是以目前的关态电流(也称：漏电流)在低频下，如1Hz时不能保持加在液晶显示像素的电压，所以必须降低关态电流，使关态电流在10﹣13以下。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何降低TFT的关态电流，以在低刷新频率下，TFT能够保持加在液晶显示像素的电压。
(二)技术方案
为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括如下步骤：
在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；
形成包括栅绝缘层及栅极的图形；
以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；
形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；
形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。
其中，所述掺杂的离子注入剂量为1015/cm2～1016/cm2。
其中，所述掺杂的离子能量为30keV～100keV。
其中，在进行掺杂之后，形成第一绝缘间隔层之前还包括对所述接触电阻区进行退火工艺处理。
其中，所述退火工艺的退火温度为350℃～500℃。
其中，在形成所述第一过孔和第二过孔之后，形成源极和漏极之前，还包括：对所述第一过孔和第二过孔进行等离子体处理，以降低所述源极和漏极与接触电阻区连接的区域的接触电阻。
(三)有益效果
本发明的阵列基板制作方法中，通过对金属氧化物半导体层进行掺杂，形成接触电阻区，从而降低了TFT的关态电流，使得在低刷新频率下，TFT仍然能够保持加在液晶显示像素的电压。
附图说明
图1是本发明实施例的阵列基板制作方法中形成隔离层和金属氧化物半导体层的结构示意图；
图2是在图1的基础上形成栅绝缘层和栅极后的结构示意图；
图3是在图2的基础上对金属氧化物半导体层进行掺杂后的示意图；
图4是在图3的基础上形成第一绝缘间隔层及其上的过孔的示意图；
图5是在图4的基础上形成源极和漏极的结构示意图；
图6是在图5的基础上形成第二绝缘间隔层及其上过孔的示意图；
图7是在图6的基础上形成像素电极的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本实施例的阵列基板制作方法如图1～7所示，包括如下步骤：
步骤一，如图1所示，在衬底基板1上形成包括隔离层2和金属氧化物半导体层3的图形。具体地在基板上通过PECVD方法连续沉积厚度为的隔离层2，隔离层2可以选用单层的氧化硅，或氮化硅与氧化硅的复合结构，或者氮化硅、氮氧化硅及氧化硅的三层结构。在形成隔离层2时，氧化硅对应的反应气体为：N2O和SiH4；氮氧化硅对应的反应气体可以为：N2O、SiH4、NH3和N2；氮化硅对应的反应气体可以为SiH4、NH3和N2(或者SiH2Cl2、NH3和N2)。然后在其上通过溅射或热蒸发的方法沉积上厚度约为的金属氧化物半导体层3。金属氧化物半导体层3可以是采用IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物制成，通过第一次构图工艺(通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)形成金属氧化物半导体层3的图形，其截面图分别如图1所示。
步骤二，如图2所示，在完成步骤一的基板上形成包括栅绝缘层4及栅极13的图形。具体通过PECVD方法连续沉积厚度为 的栅绝缘层4，栅绝缘层4可以选用单层的氧化硅，或氮化硅与氧化硅的复合结构，或者氮化硅、氮氧化硅及氧化硅的三层结构。在栅绝缘层4上采用溅射或热蒸发的方法依次沉积上厚度约为500～的栅金属层，栅金属可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。通过第二次构图工艺形成栅极13。
步骤三，如图3所示，以栅极13为遮挡对金属氧化物半导体层3的非栅极对应区域进行掺杂，以形成接触电阻区5。由于离子注入是在栅介质层淀积之后，因此，需要进行高能量和高剂量注入，才能达到对源漏电极区进行掺杂的目的，注入的剂量在1015/cm2～1016/cm2，离子能量在30～100keV左右，离子注入的具体剂量和能量，根据栅电极介质层的厚度等情况进行适当的调整。一般进行N－掺杂，可使用PH3，或进行P+掺杂，可使用B2H6。
步骤四，如图4所示在完成步骤三的基板上形成包括第一绝缘间隔层6及其上的第一过孔71和第二过孔72的图形，以暴露出用于源极和漏极与接触电阻区5连接的区域，具体通过PECVD方法连续沉积厚度为的第一绝缘间隔层6，第一绝缘间隔层6可以选用单层的氧化硅或氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构。通过第三次构图工艺，分别形成使源极和漏极连接接触电阻区5的第一过孔71和第二过孔72。
步骤五，如图5～7所示，在完成步骤四的基板上形成包括源极8、漏极9、第二绝缘间隔层10和像素电极12的图形。具体先通过溅射或热蒸发的方法沉积上厚度源/漏金属层，源/漏金属可以选用Cr、W、Ti、Ta、Mo、等金属和合金，也可以是单层也可以是多层。通过四次构图工艺形成源极8、漏极9及数据扫描线(图中未示出)，形成的其截面图分别如图5所示。源极8和漏极9分别通过第一过孔71和第二过孔72连接接触电阻区5(即连接有源层)。接着可采用PECVD方法连续沉积厚度为的第二保护层10，第二保护层可以选用单层的氧化硅或氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构。然后通过第五次构图工艺，形成像素电极与漏极9的接触第三过孔11，其截面图如图6所示。最后通过溅射或热蒸发的方法沉积上厚度约为的透明导电层，透明导电层可以是ITO或者IZO，或者其他的透明金属氧化物；通过第六次构图工艺形成像素电极12，使像素电极12通过第三过孔11连接漏极9，形成的截面图如图7所示。
本实施例的阵列基板制作方法中，利用栅电极作为遮挡，保护沟道的金属氧化物，通过掺杂形成接触电阻区，从而降低了薄膜晶体管(TFT)的关态电流，使得在低刷新频率下，TFT仍然能够保持加在液晶显示像素的电压。
进一步地，为了提高金属氧化物的性能及掺杂离子的活性，可以在进行掺杂之后，形成第一绝缘间隔层6之前进行一次高温退火工艺，使掺杂的离子激活，其温度可控制在350℃～500℃之间。高温退火除了提升掺杂离子的活性，使掺杂的离子移到晶格位置外，还可以减少半导体层的缺陷，以提升器件的稳定性。
进一步地，在形成所述第一过孔71和第二过孔72之后，形成源极8和漏极9之前还包括：对上述第一过孔71和第二过孔72进行等离子体Plasma处理，如进行N2O处理。从而降低了源极8、漏极9分别与接触电阻区5的接触区域的接触电阻，提升了开态电流。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (6)
1.一种阵列基板制作方法，其特征在于，包括如下步骤：
在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；
形成包括栅绝缘层及栅极的图形；
以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；
形成包括第一绝缘间隔层及其上的第一过孔和第二过孔的图形，以暴露出用于源极和漏极与接触电阻区连接的区域；
形成包括源极、漏极、第二绝缘间隔层和像素电极的图形。
2.如权利要求1所述的阵列基板制作方法，其特征在于，所述掺杂的离子注入剂量为1015/cm2～1016/cm2。
3.如权利要求1所述的阵列基板制作方法，其特征在于，所述掺杂的离子能量为30keV～100keV。
4.如权利要求1～3中任一项所述的阵列基板制作方法，其特征在于，在进行掺杂之后，形成第一绝缘间隔层之前还包括对所述接触电阻区进行退火工艺处理。
5.如权利要求4所述的阵列基板制作方法，其特征在于，所述退火工艺的退火温度为350℃～500℃。
6.如权利要求1～3中任一项所述的阵列基板制作方法，其特征在于，在形成所述第一过孔和第二过孔之后，形成源极和漏极之前，还包括：对所述第一过孔和第二过孔进行等离子体处理，以降低所述源极和漏极与接触电阻区连接的区域的接触电阻。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410295139.3A CN104103584A (zh) | 2014-06-25 | 2014-06-25 | 阵列基板制作方法 |
| PCT/CN2014/088386 WO2015196627A1 (zh) | 2014-06-25 | 2014-10-11 | 薄膜晶体管制作方法及阵列基板制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410295139.3A CN104103584A (zh) | 2014-06-25 | 2014-06-25 | 阵列基板制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104103584A true CN104103584A (zh) | 2014-10-15 |
Family
ID=51671606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410295139.3A Pending CN104103584A (zh) | 2014-06-25 | 2014-06-25 | 阵列基板制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104103584A (zh) |
| WO (1) | WO2015196627A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110827756A (zh) * | 2019-12-11 | 2020-02-21 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050059191A1 (en) * | 2003-09-17 | 2005-03-17 | Hui-Chu Lin | Method of fabricating low temperature polysilicon thin film transistor |
| CN1913163A (zh) * | 2005-08-13 | 2007-02-14 | 三星电子株式会社 | 薄膜晶体管衬底及其制造方法 |
| US20080042584A1 (en) * | 1998-11-25 | 2008-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| CN101582453A (zh) * | 2008-05-15 | 2009-11-18 | 三星电子株式会社 | 晶体管、半导体器件和制造晶体管、半导体器件的方法 |
| CN101853883A (zh) * | 2009-03-25 | 2010-10-06 | Nec液晶技术株式会社 | 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置 |
| CN102306629A (zh) * | 2007-06-29 | 2012-01-04 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN102447075A (zh) * | 2011-08-15 | 2012-05-09 | 友达光电股份有限公司 | 显示面板 |
| CN102683354A (zh) * | 2012-03-22 | 2012-09-19 | 京东方科技集团股份有限公司 | 顶栅型n-tft、阵列基板及其制备方法和显示装置 |
| CN102693939A (zh) * | 2011-03-24 | 2012-09-26 | 索尼公司 | 显示装置、显示装置的制造方法和电子设备 |
| CN102881657A (zh) * | 2012-09-26 | 2013-01-16 | 京东方科技集团股份有限公司 | 一种cmos晶体管及其制造方法 |
| CN103219391A (zh) * | 2013-04-07 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN103296034A (zh) * | 2013-05-28 | 2013-09-11 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
| CN103872060A (zh) * | 2012-12-07 | 2014-06-18 | 乐金显示有限公司 | 阵列基板及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313125B1 (ko) * | 1999-12-08 | 2001-11-07 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100954332B1 (ko) * | 2003-06-30 | 2010-04-21 | 엘지디스플레이 주식회사 | 액정표시소자와 그 제조방법 |
| US20060024870A1 (en) * | 2004-07-27 | 2006-02-02 | Wen-Chun Wang | Manufacturing method for low temperature polycrystalline silicon cell |
-
2014
- 2014-06-25 CN CN201410295139.3A patent/CN104103584A/zh active Pending
- 2014-10-11 WO PCT/CN2014/088386 patent/WO2015196627A1/zh active Application Filing
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080042584A1 (en) * | 1998-11-25 | 2008-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| US20050059191A1 (en) * | 2003-09-17 | 2005-03-17 | Hui-Chu Lin | Method of fabricating low temperature polysilicon thin film transistor |
| CN1913163A (zh) * | 2005-08-13 | 2007-02-14 | 三星电子株式会社 | 薄膜晶体管衬底及其制造方法 |
| CN102306629A (zh) * | 2007-06-29 | 2012-01-04 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN101582453A (zh) * | 2008-05-15 | 2009-11-18 | 三星电子株式会社 | 晶体管、半导体器件和制造晶体管、半导体器件的方法 |
| CN101853883A (zh) * | 2009-03-25 | 2010-10-06 | Nec液晶技术株式会社 | 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置 |
| CN102693939A (zh) * | 2011-03-24 | 2012-09-26 | 索尼公司 | 显示装置、显示装置的制造方法和电子设备 |
| CN102447075A (zh) * | 2011-08-15 | 2012-05-09 | 友达光电股份有限公司 | 显示面板 |
| CN102683354A (zh) * | 2012-03-22 | 2012-09-19 | 京东方科技集团股份有限公司 | 顶栅型n-tft、阵列基板及其制备方法和显示装置 |
| CN102881657A (zh) * | 2012-09-26 | 2013-01-16 | 京东方科技集团股份有限公司 | 一种cmos晶体管及其制造方法 |
| CN103872060A (zh) * | 2012-12-07 | 2014-06-18 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN103219391A (zh) * | 2013-04-07 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN103296034A (zh) * | 2013-05-28 | 2013-09-11 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110827756A (zh) * | 2019-12-11 | 2020-02-21 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN110827756B (zh) * | 2019-12-11 | 2021-05-04 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015196627A1 (zh) | 2015-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105514116B (zh) | Tft背板结构及其制作方法 | |
| US9947757B2 (en) | Display device, array substrate, and thin film transistor | |
| CN202423298U (zh) | 一种tft、阵列基板以及显示器件 | |
| WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
| CN105390451A (zh) | 低温多晶硅tft基板的制作方法 | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN103745978A (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104659285A (zh) | 适用于amoled的tft背板制作方法及结构 | |
| CN103107095A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN108172595A (zh) | 薄膜晶体管基底 | |
| CN102064109B (zh) | 薄膜晶体管及其制造方法 | |
| CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| CN103311128A (zh) | 一种自对准金属氧化物薄膜晶体管及其制作方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN105390443A (zh) | Tft基板的制作方法 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN105185695A (zh) | 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN203480182U (zh) | 一种阵列基板和显示装置 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN102709184A (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
| CN105655404A (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| CN103022077A (zh) | 一种含氧化物薄膜晶体管的oled装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141015 |