CN104576747A - 薄膜晶体管、具有其的显示面板及其制造方法 - Google Patents

薄膜晶体管、具有其的显示面板及其制造方法 Download PDF

Info

Publication number
CN104576747A
CN104576747A CN201410509338.XA CN201410509338A CN104576747A CN 104576747 A CN104576747 A CN 104576747A CN 201410509338 A CN201410509338 A CN 201410509338A CN 104576747 A CN104576747 A CN 104576747A
Authority
CN
China
Prior art keywords
insulating barrier
electrode
grid electrode
active patterns
bottom grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410509338.XA
Other languages
English (en)
Inventor
姜闰浩
金东朝
姜秀馨
李镕守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104576747A publication Critical patent/CN104576747A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管、具有其的显示面板及其制造方法。该薄膜晶体管包括底部栅极电极、顶部栅极电极和有源图案。顶部栅极电极包括透明导电材料并与底部栅极电极交叠。在截面图中，底部栅极电极的边界和顶部栅极电极的边界可以彼此重合。有源图案包括源极部分、漏极部分以及设置在源极部分与漏极部分之间的沟道部分。沟道部分与底部栅极电极和顶部栅极电极交叠。

Description

薄膜晶体管、具有其的显示面板及其制造方法
技术领域
本发明的示范实施方式涉及薄膜晶体管、具有该薄膜晶体管的显示面板、该薄膜晶体管的制造方法以及该显示面板的制造方法。
更具体地，本发明的示范实施方式涉及用于显示装置的薄膜晶体管、具有该薄膜晶体管的显示面板、该薄膜晶体管的制造方法以及该显示面板的制造方法。
背景技术
通常，液晶显示器(LCD)装置具有各种有利的特性，诸如薄的厚度、轻的重量、低功耗等。因此，LCD装置已经被广泛使用在例如监视器、笔记本式个人电脑、蜂窝电话等中。LCD装置可以包括通过利用液晶的光学透射率来显示图像的LCD面板和设置在LCD面板下面以提供光到LCD面板的背光组件。
例如，液晶显示器面板可以包括：具有信号线、薄膜晶体管和像素电极的阵列基板；面对阵列基板并具有公共电极的相对基板；以及设置在阵列基板和相对基板之间的液晶层。通常，例如利用公共电极和像素电极形成垂直电场，垂直电场驱动液晶层。
薄膜晶体管可以具有各种结构以提高开关特性。例如，薄膜晶体管可以具有双栅极结构。在这种情况下，有效迁移率可以提高，但由源极电极和漏极电极与栅极电极的交叠引起的寄生电容会增大。此外，具有包含双栅极结构的薄膜晶体管的显示面板的显示质量会退化。
发明内容
本发明的示范实施方式提供能够减小寄生电容并提高薄膜晶体管的有效迁移率的薄膜晶体管。
本发明的示范实施方式还提供包括薄膜晶体管的显示面板。
本发明的示范实施方式还提供一种制造薄膜晶体管基板的方法。
本发明的示范实施方式还提供一种制造显示面板的方法。
根据本发明的一示范实施方式，一种薄膜晶体管包括底部栅极电极、顶部栅极电极和有源图案。顶部栅极电极包括透明导电材料并与底部栅极电极交叠。在截面图中，底部栅极电极的边界和顶部栅极电极的边界彼此重合。有源图案包括源极部分、漏极部分以及设置在源极部分与漏极部分之间的沟道部分。沟道部分与底部栅极电极和顶部栅极电极交叠。
在一示范实施方式中，底部栅极电极可以包括不透明金属。
在一示范实施方式中，有源图案可以是透明的。
在一示范实施方式中，有源图案可以包括氧化物半导体。源极部分和漏极部分可以是氧化物半导体的脱氧部分。
在一示范实施方式中，有源图案的厚度可以是大约
在一示范实施方式中，有源图案可以包括非晶硅。有源图案的厚度可以是大约
在一示范实施方式中，薄膜晶体管可以还包括其上设置有底部栅极电极的基板、设置在底部栅极电极和有源图案之间并配置为隔离底部栅极电极的第一绝缘层、以及设置在有源图案和顶部栅极电极之间并配置为隔离顶部栅极电极的第二绝缘图案。
在一示范实施方式中，在俯视图中，第二绝缘图案的边界形状可以基本上与顶部栅极电极的边界形状相同。
在一示范实施方式中，沟道部分和源极部分之间的界线以及沟道部分和漏极部分之间的界线可以基本上与底部栅极电极的边界重合。
在一示范实施方式中，偏斜的偏差可以小于大约3μm。偏斜可以被定义为底部栅极电极和顶部栅极电极之间的未对准距离。偏斜的偏差可以被定义为最大偏斜减去最小偏斜的值。
根据本发明的一示范实施方式，显示面板包括栅极线、交叉栅极线的数据线、设置在由栅极线和数据线限定的像素区域中的第一电极、以及电连接到栅极线、数据线和第一电极的薄膜晶体管。薄膜晶体管包括：电连接到栅极线的底部栅极电极；顶部栅极电极；和有源图案。顶部栅极电极包括透明导电材料并与底部栅极电极交叠。在截面图中，底部栅极电极的边界和顶部栅极电极的边界彼此重合。有源图案包括电连接到数据线的源极部分、电连接到第一电极的漏极部分以及设置在源极部分和漏极部分之间的沟道部分。沟道部分与底部栅极电极和顶部栅极电极交叠。
在一示范实施方式中，底部栅极电极可以包括不透明金属。有源图案可以是透明的并且包括氧化物半导体。有源图案的源极部分和漏极部分可以是氧化物半导体的脱氧部分。
在一示范实施方式中，显示面板可以还包括：其上设置有栅极线和底部栅极电极的基板；设置在底部栅极电极和有源图案之间并配置为隔离底部栅极电极的第一绝缘层；设置在有源图案和顶部栅极电极之间并配置为隔离顶部栅极电极的第二绝缘图案；设置在薄膜晶体管上并配置为隔离薄膜晶体管的第三绝缘层；以及设置在第三绝缘层上的第四绝缘层。数据线可以设置在第三绝缘层和第四绝缘层之间。
在一示范实施方式中，显示面板可以还包括电连接顶部栅极电极与栅极线的连接电极。连接电极可以包括与第一电极相同的材料。
在一示范实施方式中，第一接触孔可以贯穿第三绝缘层形成。第二接触孔可以贯穿第三绝缘层和第四绝缘层设置。第三接触孔可以贯穿第三绝缘层和第四绝缘层设置。第四接触孔可以贯穿第一绝缘层、第三绝缘层和第四绝缘层设置。数据线可以穿过第一接触孔电连接到有源图案的源极部分。第一电极可以穿过第二接触孔电连接到有源图案的漏极部分。连接电极可以穿过第三接触孔电连接到顶部栅极电极，并穿过第四接触孔电连接到栅极线。
在一示范实施方式中，偏斜的偏差可以小于大约3μm。偏斜可以被定义为底部栅极电极和顶部栅极电极之间的未对准距离。偏斜的偏差可以被定义为最大偏斜减去最小偏斜的值。
根据本发明的一示范实施方式，在薄膜晶体管的制造方法中，底部栅极电极形成在基板上，底部栅极电极包括不透明金属。第一绝缘层形成在其上形成有底部栅极电极的基板上。有源层、第二绝缘层和顶部栅极层顺序地形成在第一绝缘层上。顶部栅极层包括透明导电材料。通过在顶部栅极层上涂覆光致抗蚀剂组合物并对光致抗蚀剂组合物应用背侧曝光，形成与底部栅极电极相应的光致抗蚀剂图案。背侧曝光包括在从基板到光致抗蚀剂组合物的方向上照射光。通过蚀刻未被光致抗蚀剂图案覆盖的顶部栅极层的一部分和第二绝缘层的一部分而形成顶部栅极电极和第二绝缘图案。此外，通过形成顶部栅极电极和第二绝缘图案，部分的有源层被暴露。
在一示范实施方式中，有源层可以包括氧化物半导体。该方法还可以包括通过将有源层的被暴露的部分脱氧而形成源极部分和漏极部分。
根据本发明的一示范实施方式，在显示面板的制造方法中，底部栅极电极和栅极线形成在基板上。第一绝缘层形成在其上形成有底部栅极电极和栅极线的基板上。有源层、第二绝缘层和顶部栅极层顺序地形成在第一绝缘层上。有源层包括氧化物半导体。顶部栅极层包括透明导电材料。与有源图案相应的第一光致抗蚀剂图案形成在顶部栅极层上。通过利用第一光致抗蚀剂图案来蚀刻顶部栅极层、第二绝缘层和有源层，形成初始顶部栅极电极、初始第二绝缘图案和有源图案。通过在顶部栅极层上涂覆光致抗蚀剂组合物并对光致抗蚀剂组合物应用背侧曝光，形成与底部栅极电极相应的第二光致抗蚀剂图案。背侧曝光包括在从基板到光致抗蚀剂组合物的方向上照射光。通过蚀刻未被第二光致抗蚀剂图案覆盖的初始顶部栅极电极的一部分和初始第二绝缘图案的一部分，形成顶部栅极电极和第二绝缘图案。此外，通过形成顶部栅极电极和第二绝缘图案，部分的有源图案被暴露。通过将有源图案的被暴露的部分脱氧，形成源极部分和漏极部分。第三绝缘层形成在其上形成有顶部栅极电极和有源图案的第一绝缘层上。
在一示范实施方式中，第一接触孔可以贯穿第三绝缘层形成。第一接触孔可以暴露有源图案的源极部分。数据线可以形成在第三绝缘层上。数据线可以穿过第一接触孔电连接到有源图案的源极电极。第四绝缘层可以形成在其上形成有数据线的第三绝缘层上。第二接触孔可以贯穿第四绝缘层和第三绝缘层形成。第二接触孔可以暴露有源图案的漏极部分。第三接触孔贯穿第四绝缘层和第三绝缘层形成。第三接触孔可以暴露顶部栅极电极。第四接触孔可以贯穿第四绝缘层、第三绝缘层和第一绝缘层形成。第四接触孔可以暴露栅极线。第一电极和连接电极可以形成在第四绝缘层上。第一电极可以穿过第二接触孔电连接到有源图案的漏极部分。连接电极可以穿过第三接触孔电连接到顶部栅极电极，并可以穿过第四接触孔电连接到栅极线。
根据本发明的一示范实施方式，提供一种显示面板。该显示面板包括阵列基板，该阵列基板包括栅极线、交叉栅极线的数据线、包括透明导电材料并设置在由栅极线和数据线限定的像素区域中的第一电极、以及电连接到栅极线、数据线和第一电极的薄膜晶体管。薄膜晶体管包括电连接到栅极线的底部栅极电极、包括透明导电材料并与底部栅极电极交叠的顶部栅极电极、以及有源图案，其中底部栅极电极的边界和顶部栅极电极的边界在截面图中彼此重合，有源图案包括电连接到数据线的源极部分、电连接到第一电极的漏极部分以及设置在源极部分与漏极部分之间的沟道部分。沟道部分与底部栅极电极和顶部栅极电极交叠。源极部分和漏极部分每个邻近于沟道部分且每个位于与沟道部分相同的平面上，顶部栅极电极和底部栅极电极不与源极部分和/或漏极部分交叠。
显示面板还包括：覆盖并隔离底部栅极电极的第一绝缘层，其中有源图案设置在第一绝缘层的上表面上；以及设置在有源图案的沟道部分上的第二绝缘图案，其中顶部栅极电极设置在第二绝缘图案上，且其中第二绝缘图案和顶部栅极电极在俯视图中具有彼此相同的形状。
此外，显示面板还包括设置在顶部栅极电极和有源图案上的第三绝缘层，其中第三绝缘层覆盖并隔离顶部栅极电极以及有源图案的源极部分和漏极部分，其中数据线设置在第三绝缘层上。
此外，显示面板还包括：设置在第三绝缘层上的第四绝缘层，在第三绝缘层上设置有数据线，其中第一电极设置在第四绝缘层上；数据连接电极，包括透明导电材料并设置在第四绝缘层上，其中数据连接电极电连接到有源图案的源极部分并电连接到数据线；以及连接电极，包括透明导电材料并设置在第四绝缘层上。连接电极电连接到顶部栅极电极并电连接到栅极线。
根据本发明的示范实施方式，薄膜晶体管包括通过利用底部栅极电极作为掩模的背侧曝光而自对准的顶部栅极电极和有源图案的沟道部分。因此，有源图案的源极部分和漏极部分与底部栅极电极和顶部栅极电极之间的寄生电容可以减小。因此，可以提高薄膜晶体管的有效迁移率。
此外，一种制造方法包括形成包括透明导电材料的顶部栅极层，然后通过利用具有不透明金属的底部栅极电极作为掩模的背侧曝光而形成自对准的顶部栅极电极和有源图案的沟道部分。因此，在截面图中，底部栅极电极的边界和顶部栅极电极的边界可以基本上彼此重合。
附图说明
通过以下结合附图的详细说明，可以更具体地理解本发明的示范实施方式，在附图中：
图1是示出根据本发明一示范实施方式的薄膜晶体管的截面图；
图2A到2F是示出根据本发明一示范实施方式的图1的薄膜晶体管的制造方法的截面图；
图3A到3F是示出根据本发明一示范实施方式的图1的薄膜晶体管的制造方法的截面图；
图4是示出根据本发明一示范实施方式的显示面板的阵列基板的俯视图；
图5A是包括阵列基板的显示面板的沿图4的线I-I'截取的截面图；
图5B是包括阵列基板的显示面板的沿图4的线II-II'截取的截面图；
图6A到12C示出根据本发明一示范实施方式的图4的显示面板的阵列基板的制造方法的中间步骤，其中图6A、7A、8A、9A、10A、11A和12A是在制造期间的俯视图，图6B、7B、8B、9B、10B、11B和12B分别是在制造期间沿图6A、7A、8A、9A、10A、11A和12A中的线I-I'截取的截面图，图9C、10C、11C和12C分别是在制造期间沿图9A、10A、11A和12A中的线II-II'截取的截面图；
图13是根据本发明一示范实施方式的显示面板的俯视图；
图14A是沿图13的线I-I'截取的包括阵列基板的显示面板的截面图；以及
图14B是沿图13的线II-II'截取的包括阵列基板的显示面板的截面图。
具体实施方式
在下文将参考附图更充分地描述本发明的示范实施方式，在附图中示出了本发明的示范实施方式。
在附图中，为了清晰可以夸大层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记始终表示相同的元件。将理解，当诸如层、膜、区域或基板的元件被称为“在”另一元件“上”时，它可以直接在另一元件上，或者也可以存在居间元件。
如在此所用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另有指示。
在下文，将参考附图详细说明本发明的示范实施方式。
图1是示出根据本发明一示范实施方式的薄膜晶体管的截面图。
参照图1，薄膜晶体管包括例如底部栅极电极BGE、有源图案ACT和顶部栅极电极TGE。
薄膜晶体管可以设置在基板110上。在本示例实施方式中，薄膜晶体管可以被描述为设置在基板110上。基板110可以是例如玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板110可以是柔性基板。用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
底部栅极电极BGE设置在基板110上。底部栅极电极BGE可以包括例如不透明金属，诸如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物。此外，底部栅极电极BGE可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
第一绝缘层120设置在其上设置有底部栅极电极BGE的基板110上。第一绝缘层120覆盖并隔离底部栅极电极BGE。第一绝缘层120可以包括无机或有机材料。当第一绝缘层120包括无机材料时，第一绝缘层120可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第一绝缘层120可以包括例如含有彼此不同的材料的多个层。
有源图案ACT设置在第一绝缘层120上。有源图案ACT可以具有足够的透光率。
有源图案ACT可以包括例如氧化物半导体。氧化物半导体可以包括例如非晶氧化物，该非晶氧化物包括从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)和铪(Hf)构成的组中选择的至少一种。例如，氧化物半导体可以由包括铟(In)、锌(Zn)和镓(Ga)的非晶氧化物或包括铟(In)、锌(Zn)和铪(Hf)的非晶氧化物构成。氧化物半导体可以是例如氧化物，诸如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)或镓锌氧化物(GaZnO)。例如，有源图案ACT可以包括铟镓锌氧化物(IGZO)，并可以具有的厚度。
此外，虽然在本发明的本示范实施方式中有源图案ACT包括氧化物半导体，但注意到，本发明的示范实施方式不限于此。例如，在一实施方式中，有源图案ACT可以包括非晶硅(a-Si:H)和由n+非晶硅(n+a-Si:H)构成的欧姆接触层。在这种情况下，有源图案ACT可以具有相对小的厚度以确保足够的透光率。例如，有源图案ACT可以具有大约的厚度。
有源图案ACT包括例如沟道部分CH、源极部分S和漏极部分D。沟道部分CH交叠底部栅极电极BGE。源极部分S邻近沟道部分CH，并设置在与沟道部分CH相同的平面上。漏极部分D邻近沟道部分CH，并设置在与沟道部分CH相同的平面上。沟道部分CH的边界形状例如可以基本上与底部栅极电极BGE的边界形状重合。因此，源极部分S或漏极部分D与沟道部分CH彼此接触的界线可以基本上与底部栅极电极BGE的边界重合。
第二绝缘图案130设置在有源图案ACT的沟道部分CH上。第二绝缘图案130的边界形状例如可以基本上与有源图案ACT的沟道部分CH的边界形状重合。第二绝缘图案130可以包括无机或有机材料。当第二绝缘图案130包括无机材料时，第二绝缘图案130可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第二绝缘图案130可以包括例如含有彼此不同的材料的多个层。
顶部栅极电极TGE设置在第二绝缘图案130上。顶部栅极电极TGE的边界形状例如基本上与第二绝缘图案130的边界形状重合。此外，顶部栅极电极TGE的边界形状可以例如基本上与底部栅极电极BGE的边界形状重合。
顶部栅极电极TGE例如包括透明导电氧化物(TCO)。例如，顶部栅极电极TGE可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。
第三绝缘层140设置在顶部栅极电极TGE和有源图案ACT上。第三绝缘层140覆盖并隔离顶部栅极电极TGE以及有源图案ACT的源极部分S和漏极部分D。第三绝缘层140可以包括无机或有机材料。当第三绝缘层140包括无机材料时，第三绝缘层140可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第三绝缘层140可以包括例如含有彼此不同的材料的多个层。
底部栅极电极BGE、包括源极部分S、漏极部分D和沟道部分CH的有源图案ACT、以及顶部栅极电极TGE形成薄膜晶体管。薄膜晶体管可以作为双栅极型晶体管工作。彼此相同或不同的栅极电压可以被施加到底部栅极电极BGE和顶部栅极电极TGE。
薄膜晶体管可以作为双栅极型晶体管工作，使得与常规结构相比，有效迁移率可以增大。
此外，底部栅极电极BGE的边界形状和顶部栅极电极TGE的边界形状可以基本上彼此重合，且可以基本上彼此相同。因此，顶部栅极电极TGE或底部栅极电极BGE不交叠有源图案ACT的源极部分S或漏极部分D，使得可以减小由源极电极或漏极电极与栅极电极交叠而形成的寄生电容。
底部栅极电极BGE和顶部栅极电极TGE的边界形状可以基本上彼此重合。在俯视图中底部栅极电极BGE的边界和顶部栅极电极TGE的边界之间的差异，诸如底部栅极电极BGE和顶部栅极电极TGE之间的未对准距离被定义为偏斜(skew)。当偏斜的偏差被定义为最大偏斜减去最小偏斜的值时，偏斜的偏差可以小于大约3μm(微米)。在一实施方式中，偏斜的偏差例如可以小于大约0.5μm。
图2A到2F是示出根据本发明一示范实施方式的图1的薄膜晶体管的制造方法的截面图。
参照图2A，底部栅极金属层设置在基板110上。基板110可以是例如玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板110可以是柔性基板。用于柔性基板的适当材料例如包括聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
底部栅极金属层可以通过例如溅射工艺等形成。底部栅极金属层可以包括例如不透明金属，诸如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物。此外，底部栅极金属层可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
底部栅极电极BGE通过图案化底部栅极金属层而形成。例如，光致抗蚀剂组合物被涂覆在底部栅极金属层上。形成与底部栅极电极BGE相应的光致抗蚀剂图案。此后，没有被光致抗蚀剂图案覆盖的底部栅极金属层被蚀刻以形成底部栅极电极BGE。
隔离底部栅极电极BGE的第一绝缘层120形成在基板110上，在该基板110上形成有底部栅极电极BGE。第一绝缘层120可以包括无机或有机材料。当第一绝缘层120包括无机材料时，第一绝缘层120可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第一绝缘层120可以包括例如含有彼此不同的材料的多个层。
第一绝缘层120可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
参照图2B，有源层ACTa形成在第一绝缘层120上。有源层ACTa可以具有足够的透光率。
有源层ACTa可以包括例如氧化物半导体。氧化物半导体可以包括例如非晶氧化物，该非晶氧化物包括从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)和铪(Hf)构成的组中选择的至少一种。例如，氧化物半导体可以由包括铟(In)、锌(Zn)和镓(Ga)的非晶氧化物或包括铟(In)、锌(Zn)和铪(Hf)的非晶氧化物构成。氧化物半导体可以包括例如诸如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)或镓锌氧化物(GaZnO)的氧化物。例如，有源层ACTa可以包括铟镓锌氧化物(IGZO)，并可以具有的厚度。有源层ACTa可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或溶液涂覆工艺形成。
此外，虽然在本发明的本示范实施方式中有源层ACTa包括氧化物半导体，但有源层ACTa可以备选地包括例如非晶硅(a-Si:H)和由n+非晶硅(n+a-Si:H)构成的欧姆接触层。在这种情况下，有源层ACTa可以具有相对小的厚度以保证足够的透光率。例如，有源层ACTa可以具有大约的厚度。
第二绝缘层130a形成在有源层ACTa上。第二绝缘层130a可以包括无机或有机材料。当第二绝缘层130a包括无机材料时，第二绝缘层130a可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第二绝缘层130a可以包括例如含有彼此不同的材料的多个层。
第二绝缘层130a可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
顶部栅极层TGEa形成在第二绝缘层130a上。顶部栅极层TGEa例如包括透明导电氧化物(TCO)。例如，顶部栅极层TGEa可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。顶部栅极层TGEa可以通过例如溅射工艺形成。
参照图2C，第一光致抗蚀剂图案PR1形成在顶部栅极层TGEa上。光致抗蚀剂组合物被涂覆在顶部栅极层TGEa上。之后，形成与有源图案ACT相应的第一光致抗蚀剂图案PR1。
没有被第一光致抗蚀剂图案PR1覆盖的顶部栅极层TGEa、第二绝缘层130a和有源层ACTa被蚀刻以形成有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb。因此，有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb的边界形状例如可以基本上彼此相同。因此，有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb在俯视图中可以具有例如基本上彼此相同的形状。
在形成有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb之后，第一光致抗蚀剂图案PR1被去除。
参照图2D，第二光致抗蚀剂图案PR2形成在初始顶部栅极电极TGEb上。光致抗蚀剂组合物被涂覆在初始顶部栅极电极TGEb上。在其中光在从基板110到光致抗蚀剂组合物的方向上(参考图中的箭头)被照射的背侧曝光之后，光致抗蚀剂组合物被显影，使得可以形成交叠底部栅极电极BGE并具有与底部栅极电极BGE相同的边界形状的第二光致抗蚀剂图案PR2。因此，底部栅极电极BGE和第二光致抗蚀剂图案PR2在俯视图中可以具有彼此相同的形状。
例如，光致抗蚀剂组合物可以是正性光致抗蚀剂组合物。有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb是透明的并具有足够的透光率，使得可以通过背侧曝光被照射光，除了与底部栅极电极BGE相应的区域之外。之后，其中被光照射的部分通过显影剂被去除，使得可以形成第二光致抗蚀剂图案PR2。
因此，第二光致抗蚀剂图案PR2的边界形状例如可以基本上与底部栅极电极BGE的边界形状相同。因此，底部栅极电极BGE和第二光致抗蚀剂图案PR2在俯视图中可以具有彼此相同的形状。
参照图2E，没有被第二光致抗蚀剂图案PR2覆盖的初始顶部栅极电极TGEb和初始第二绝缘图案130b被蚀刻以形成顶部栅极电极TGE和第二绝缘图案130。因此，顶部栅极电极TGE的边界和第二绝缘图案130的边界例如可以基本上彼此重合。因此，顶部栅极电极TGE和第二绝缘图案130在俯视图中具有彼此相同的形状。此外，第二光致抗蚀剂图案PR2利用底部栅极电极BGE作为掩模而形成，使得顶部栅极电极TGE的边界和底部栅极电极BGE的边界例如可以基本上彼此重合。顶部栅极电极TGE和底部栅极电极BGE可以自对准。因此，顶部栅极电极TGE和底部栅极电极BGE在俯视图中可以具有相同的形状。
通过形成顶部栅极电极TGE和第二绝缘图案130，部分有源图案ACT被暴露。有源图案ACT的被暴露的部分变为源极部分和漏极部分(参考图2F的S和D)。
参照图2F，有源图案ACT的被暴露的部分变为源极部分S和漏极部分D。被第二绝缘图案130覆盖的其余的有源图案ACT变为沟道部分CH。因此，有源图案ACT的被暴露的部分通过还原而形成具有相对高的载流子浓度的源极部分S和漏极部分D。变为源极部分S和漏极部分D之间的沟道部分CH的其余的有源图案ACT被第二绝缘图案130覆盖，使得沟道部分CH不被脱氧。
例如，源极部分S和漏极部分D可以通过利用引起包括氧化物半导体的有源图案ACT的还原的以下气体中的至少一种或多种而形成：氟(F2)、三氟化氮(NF3)、四氟化碳(CF4)、六氟化硫(SF6)和八氟环丁烷(C4F8)。
因此，可以形成包括底部栅极电极BGE、有源图案ACT和顶部栅极电极TGE的薄膜晶体管，有源图案ACT包括源极部分S、沟道部分CH和漏极部分D。
第三绝缘层140可以形成在薄膜晶体管上。第三绝缘层140可以包括无机或有机材料。当第三绝缘层140包括无机材料时，第三绝缘层140可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第三绝缘层140可以包括例如含有彼此不同的材料的多个层。
第三绝缘层140可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
之后，可以贯穿第三绝缘层140形成接触孔以暴露源极部分S、漏极部分D和顶部栅极电极TGE。与薄膜晶体管的电连接可以穿过接触孔形成。
图3A到3F是示出根据本发明一示范实施方式的图1的薄膜晶体管的制造方法的截面图。
参照图3A，底部栅极金属层形成在基板110上。基板110例如可以是玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板110可以是柔性基板。用于柔性基板的适当材料例如包括聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。底部栅极金属层可以通过溅射工艺等形成。底部栅极金属层可以包括例如不透明金属，诸如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物。此外，底部栅极金属层可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
底部栅极电极BGE通过图案化底部栅极金属层而形成。例如，光致抗蚀剂组合物被涂覆在底部栅极金属层上。形成与底部栅极电极BGE相应的光致抗蚀剂图案。此后，没有被光致抗蚀剂图案覆盖的底部栅极金属层被蚀刻以形成底部栅极电极BGE。
隔离底部栅极电极BGE的第一绝缘层120形成在基板110上，该基板110上形成有底部栅极电极BGE。第一绝缘层120可以包括无机或有机材料。当第一绝缘层120包括无机材料时，第一绝缘层120可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第一绝缘层120可以包括例如含有彼此不同的材料的多个层。
第一绝缘层120可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
参照图3B，有源层ACTa形成在第一绝缘层120上。有源层ACTa可以具有足够的透光率。
有源层ACTa可以包括例如氧化物半导体。氧化物半导体可以包括例如非晶氧化物，该非晶氧化物包括从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)和铪(Hf)构成的组中选择的至少一种。例如，氧化物半导体可以由包括铟(In)、锌(Zn)和镓(Ga)的非晶氧化物或包括铟(In)、锌(Zn)和铪(Hf)的非晶氧化物构成。氧化物半导体可以包括例如氧化物，诸如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)或镓锌氧化物(GaZnO)。例如，有源层ACTa可以包括铟镓锌氧化物(IGZO)，并可以具有的厚度。有源层ACTa可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或溶液涂覆工艺形成。
此外，虽然在本发明的本示范实施方式中有源层ACTa包括氧化物半导体，但是注意到，本发明的示范实施方式不限于此。例如，在一实施方式中，有源层ACTa可以包括非晶硅(a-Si:H)和由n+非晶硅(n+a-Si:H)构成的欧姆接触层。在这种情况下，有源层ACTa可以具有相对小的厚度以确保足够的透光率。例如，有源层ACTa可以具有大约的厚度。
第二绝缘层130a形成在有源层ACTa上。第二绝缘层130a可以包括无机或有机材料。当第二绝缘层130a包括无机材料时，第二绝缘层130a可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第二绝缘层130a可以包括例如含有彼此不同的材料的多个层。
第二绝缘层130a可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
顶部栅极层TGEa形成在第二绝缘层130a上。顶部栅极层TGEa例如包括透明导电氧化物(TCO)。例如，顶部栅极层TGEa可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。顶部栅极层TGEa可以通过例如溅射工艺形成。
参照图3C，光致抗蚀剂图案PR形成在顶部栅极层TGEa上。光致抗蚀剂组合物被涂覆在顶部栅极层TGEa上。在其中光在从基板110到光致抗蚀剂组合物的方向上(参考图中的箭头)被照射的背侧曝光之后，光致抗蚀剂组合物被显影，使得可以形成交叠底部栅极电极BGE并且具有与底部栅极电极BGE的边界形状相同的边界形状的光致抗蚀剂图案PR。因此，底部栅极电极BGE和光致抗蚀剂图案PR在俯视图中可以具有彼此相同的形状。
例如，光致抗蚀剂组合物可以是正性光致抗蚀剂组合物。有源层ACTa、第二绝缘层130a和顶部栅极层TGEa是透明的并且具有足够的透光率，使得除了与底部栅极电极BGE相应的区域之外，可以通过背侧曝光而照射光。之后，其中被光照射的部分通过显影剂被去除，使得可以形成光致抗蚀剂图案PR。
因此，光致抗蚀剂图案PR的边界形状例如可以基本上与底部栅极电极BGE的边界形状相同。因此，底部栅极电极BGE和光致抗蚀剂图案PR在俯视图中可以具有彼此相同的形状。
参照图3D，没有被光致抗蚀剂图案PR覆盖的顶部栅极电极TGEa、第二绝缘图案130a被蚀刻以形成顶部栅极电极TGE和第二绝缘图案130。因此，顶部栅极电极TGE的边界和第二绝缘图案130的边界例如可以基本上彼此重合。因此，顶部栅极电极TGE和第二绝缘图案130在俯视图中具有彼此相同的形状。此外，光致抗蚀剂图案PR利用底部栅极电极BGE作为掩模而形成，使得顶部栅极电极TGE的边界和底部栅极电极BGE的边界例如可以基本上彼此重合。顶部栅极电极TGE和底部栅极电极BGE可以自对准。因此，顶部栅极电极TGE和底部栅极电极BGE在俯视图中可以具有彼此相同的形状。
通过形成顶部栅极电极TGE和第二绝缘图案130，部分有源层ACTa被暴露。之后，光致抗蚀剂图案PR被去除。
参照图3E，通过图案化有源层ACTa而形成有源图案ACT。有源图案ACT的被第二绝缘图案130覆盖的部分随后变为沟道部分(参照图3F的CH)。有源图案ACT的被暴露的部分变为源极部分和漏极部分(图3F的S和D)。
参照图3F，有源图案ACT的被暴露的部分变为源极部分S和与源极部分S间隔开的漏极部分D。有源图案ACT的被第二绝缘图案130覆盖的部分变为沟道部分CH。因此，有源图案ACT的被暴露的部分通过还原而形成具有相对高的载流子浓度的源极部分S和漏极部分D。有源图案ACT的变为源极部分S和漏极部分D之间的沟道部分CH的部分被第二绝缘图案130覆盖，使得沟道部分CH不被脱氧。
例如，源极部分S和漏极部分D可以通过利用引起包括氧化物半导体的有源图案ACT的还原的以下气体中的至少一种或多种而形成：氟(F2)、三氟化氮(NF3)、四氟化碳(CF4)、六氟化硫(SF6)和八氟环丁烷(C4F8)。
因此，可以形成包括底部栅极电极BGE、有源图案ACT和顶部栅极电极TGE的薄膜晶体管，有源图案ACT包括源极部分S、沟道部分CH和漏极部分D。
第三绝缘层140可以形成在薄膜晶体管上。第三绝缘层140可以包括无机或有机材料。当第三绝缘层140包括无机材料时，第三绝缘层140可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第三绝缘层140可以包括例如含有彼此不同的材料的多个层。
第三绝缘层140可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
之后，可以贯穿第三绝缘层140形成接触孔以暴露源极部分S、漏极部分D和顶部栅极电极TGE。与薄膜晶体管的电连接可以穿过接触孔形成。
图4是示出根据本发明一示范实施方式的显示面板的阵列基板的俯视图。
参照图4，显示面板例如包括栅极线GL、数据线DL、薄膜晶体管SW和第一电极EL1。
栅极线GL沿第一方向D1延伸。数据线DL沿基本上垂直于第一方向D1的第二方向D2延伸，并交叉栅极线GL，但本发明的示范实施方式不限于此。例如，备选地，在一实施方式中，数据线DL可以沿第一方向D1延伸，栅极线GL可以沿基本上垂直于第一方向D1的第二方向D2延伸并可以交叉数据线DL。
栅极线GL和数据线DL限定像素区域。虽然在附图中仅概括地描述一个像素区域，但根据示范实施方式的显示基板通常包括分别形成在各像素区域中的很多像素单元。像素区域通常排列为例如具有多个行和列的规则矩阵结构。像素区域通常具有相同的基本且重复的结构(虽然可以发生一些变化，例如像素电极的滤色器部分的颜色或者像素电极的尺寸或形状的变化)，因而在此将仅描述一个像素区域作为一示例。虽然在附图中像素区域具有矩形形状，但像素区域可以具有场改变狭缝(field altering slit)或其中包括的其它细微特征的尺寸和/或形状和/或数目的各种变化。例如，像素区域可以具有V形或Z形。
薄膜晶体管SW例如包括底部栅极电极、有源图案和顶部栅极电极，有源图案包括源极部分、沟道部分和漏极部分(参照图5A和5B)。薄膜晶体管SW通过连接电极CE电连接到栅极线GL，并电连接到数据线DL和第一电极EL1。
第一电极EL1形成在像素区域中。第一电极EL1可以包括例如透明导电材料。例如，第一电极EL1可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，第一电极EL1还可以包括例如钛(Ti)和/或钼钛(MoTi)。
图5A是包括阵列基板的显示面板的沿图4的线I-I'截取的截面图。图5B是包括阵列基板的显示面板的沿图4的线II-II'截取的截面图。
参照图5A和5B，显示面板包括例如阵列基板100、面对阵列基板100的相对基板200、以及设置在阵列基板100和相对基板200之间的液晶层3。
阵列基板100包括例如第一基板110、底部栅极电极BGE、栅极线GL、第一绝缘层120、有源图案ACT、第二绝缘图案130、顶部栅极电极TGE、第三绝缘层140、数据线DL、第四绝缘层150、连接电极CE和第一电极EL1。
第一基板110是透明绝缘基板。例如，第一基板110可以是玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板110可以是柔性基板。用于柔性基板的适当材料例如包括聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
底部栅极电极BGE和电连接到底部栅极电极BGE的栅极线GL设置在第一基板110上。底部栅极电极BGE可以包括例如不透明金属，诸如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物。此外，底部栅极电极BGE可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
第一绝缘层120设置在其上设置有底部栅极电极BGE和栅极线GL的基板110上。第一绝缘层120覆盖并隔离底部栅极电极BGE。第一绝缘层120可以包括无机或有机材料。当第一绝缘层120包括无机材料时，第一绝缘层120可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第一绝缘层120可以包括例如含有彼此不同的材料的多个层。
有源图案ACT设置在第一绝缘层120上。有源图案ACT可以具有足够的透光率。
有源图案ACT可以包括例如氧化物半导体。氧化物半导体可以包括例如非晶氧化物，该非晶氧化物包括从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)和铪(Hf)构成的组中选择的至少一种。例如，氧化物半导体可以由包括铟(In)、锌(Zn)和镓(Ga)的非晶氧化物或包括铟(In)、锌(Zn)和铪(Hf)的非晶氧化物构成。氧化物半导体可以包括例如氧化物，诸如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)或镓锌氧化物(GaZnO)。例如，有源图案ACT可以包括铟镓锌氧化物(IGZO)，并可以具有的厚度。
此外，虽然在本发明的本示范实施方式中有源图案ACT包括氧化物半导体，但注意到，本发明的示范实施方式不限于此。例如，在一示范实施方式中，有源图案ACT可以包括非晶硅(a-Si:H)和由n+非晶硅(n+a-Si:H)构成的欧姆接触层。在这种情况下，有源图案ACT可以具有相对小的厚度以确保足够的透光率。例如，有源图案ACT可以具有大约的厚度。
有源图案ACT包括例如沟道部分CH、源极部分S和漏极部分D。沟道部分CH交叠底部栅极电极BGE。源极部分S邻近沟道部分CH，并且设置在与沟道部分CH相同的平面上。漏极部分D邻近沟道部分CH，并且设置在与沟道部分CH相同的平面上。沟道部分CH的边界形状例如可以基本上与底部栅极电极BGE的边界形状重合。因此，其中源极部分S或漏极部分D与沟道部分CH彼此接触的界线可以基本上与底部栅极电极BGE的边界重合。
第二绝缘图案130设置在有源图案ACT的沟道部分CH上。第二绝缘图案130的边界形状例如可以基本上与有源图案ACT的沟道部分CH的边界形状重合。第二绝缘图案130可以包括无机或有机材料。当第二绝缘图案130包括无机材料时，第二绝缘图案130可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第二绝缘图案130可以包括例如含有彼此不同的材料的多个层。
顶部栅极电极TGE设置在第二绝缘图案130上。顶部栅极电极TGE的边界形状例如基本上与第二绝缘图案130的边界形状重合。因此，顶部栅极电极TGE和第二绝缘图案130在俯视图中具有彼此相同的形状。此外，顶部栅极电极TGE的边界形状可以例如基本上与底部栅极电极BGE的边界形状重合。因此，顶部栅极电极TGE和底部栅极电极BGE在俯视图中具有彼此相同的形状。顶部栅极电极TGE包括例如透明导电氧化物(TCO)。例如，顶部栅极电极TGE可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。
底部栅极电极BGE、包括源极部分S、漏极部分D和沟道部分CH的有源图案ACT、以及顶部栅极电极TGE形成薄膜晶体管(参照图4的SW)。薄膜晶体管可以作为双栅极型晶体管工作，使得与常规结构相比，有效迁移率可以增大。
此外，底部栅极电极BGE的边界形状和顶部栅极电极TGE的边界形状可以例如基本上彼此重合并且可以基本上彼此相同。因此，顶部栅极电极TGE或底部栅极电极BGE不交叠有源图案ACT的源极部分S或漏极部分D，使得可以减小由源极电极或漏极电极与栅极电极交叠而形成的寄生电容。
底部栅极电极BGE和顶部栅极电极TGE的边界形状例如可以基本上彼此重合。在俯视图中底部栅极电极BGE的边界和顶部栅极电极TGE的边界之间的差异，诸如底部栅极电极BGE和顶部栅极电极TGE之间的未对准距离被定义为偏斜。当偏斜的偏差被定义为最大偏斜减去最小偏斜的值时，偏斜的偏差可以小于大约3μm(微米)。在一实施方式中，偏斜的偏差例如可以小于大约0.5μm。
第三绝缘层140设置在顶部栅极电极TGE和有源图案ACT上。第三绝缘层140覆盖并隔离顶部栅极电极TGE以及有源图案ACT的源极部分S和漏极部分D。第三绝缘层140可以包括无机或有机材料。当第三绝缘层140包括无机材料时，第三绝缘层140可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第三绝缘层140可以包括例如含有彼此不同的材料的多个层。
第一接触孔H1贯穿第三绝缘层140形成。第一接触孔H1暴露有源图案ACT的源极部分S。
数据线DL设置在第三绝缘层140上。数据线DL穿过第一接触孔H1电连接到有源图案ACT的源极部分S。数据线DL可以具有例如包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物的单层结构。此外，数据线DL可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
第四绝缘层150设置在其上设置有数据线DL的第三绝缘层140上。第四绝缘层150可以包括无机或有机材料。当第四绝缘层150包括无机材料时，第四绝缘层150可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第四绝缘层150可以包括例如含有彼此不同的材料的多个层。
第二接触孔H2贯穿第四绝缘层150和第三绝缘层140形成。第二接触孔H2暴露有源图案ACT的漏极部分D。
第三接触孔H3贯穿第四绝缘层150和第三绝缘层140形成。第三接触孔H3暴露顶部栅极电极TGE。
第四接触孔H4贯穿第四绝缘层150、第三绝缘层140和第一绝缘层120形成。第四接触孔H4暴露栅极线GL的一部分。
连接电极CE设置在第四绝缘层150上。连接电极CE穿过第三接触孔H3电连接到顶部栅极电极TGE。此外，连接电极CE穿过第四接触孔H4电连接到栅极线GL。因此，连接电极CE可以将施加到连接电极CE的栅极信号施加到顶部栅极电极TGE。连接电极CE例如包括透明导电材料。例如，连接电极CE可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，连接电极CE还可以包括例如钛(Ti)和/或钼钛(MoTi)。
第一电极EL1设置在第四绝缘层150上。第一电极EL1穿过第二接触孔H2电连接到有源图案ACT的漏极部分D。第一电极EL1例如包括透明导电材料。例如，第一电极EL1可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，第一电极EL1还可以包括例如钛(Ti)和/或钼钛(MoTi)。
连接电极CE和第一电极EL1例如可以包括彼此相同的材料。
相对基板200例如包括第二基板210、黑矩阵BM、滤色器CF、外覆层220和第二电极EL2。
第二基板210面对第一基板110。第二基板210是透明绝缘基板。例如，第二基板210例如可以是玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板210可以是柔性基板。用于柔性基板的适当材料例如包括聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
黑矩阵BM设置在第二基板210上。黑矩阵BM与除了像素区域之外的区域相应并阻挡光。因此，黑矩阵BM与薄膜晶体管SW、数据线DL和栅极线GL交叠。虽然在本示范实施方式中，黑矩阵BM与薄膜晶体管SW、数据线DL和栅极线GL交叠，但注意到，本发明的示范实施方式不限于此。例如，在一实施方式中，黑矩阵BM可以设置在光应该被阻挡的其它区域中。
滤色器CF设置在黑矩阵BM和第二基板210上。滤色器CF供给颜色到穿过液晶层3的光。滤色器CF例如可以包括红色滤色器、绿色滤色器和蓝色滤色器。滤色器CF相应于像素区域。彼此相邻的滤色器例如可以具有不同的颜色。滤色器CF可以与相邻的滤色器CF在像素区域的边界交叠，或者滤色器CF可以与相邻的滤色器CF在像素区域的边界间隔开。
外覆层220设置在黑矩阵BM和滤色器CF上。外覆层220使滤色器CF变平、保护滤色器CF并隔离滤色器CF。外覆层220例如可以包括丙烯酸环氧材料。
第二电极EL2设置在外覆层220上。第二电极EL2例如包括透明导电材料。例如，第二电极EL2可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，第二电极EL2还可以包括例如钛(Ti)和/或钼钛(MoTi)。
液晶层3设置在阵列基板100和相对基板200之间。液晶层3包括具有光学各向异性的液晶分子。液晶分子被电场驱动，使得通过使光穿过液晶层3或阻挡光穿过液晶层3而显示图像。
图6A到12C示出根据本发明一示范实施方式的图4的显示面板的阵列基板的制造方法的中间步骤，其中图6A、7A、8A、9A、10A、11A和12A是在制造期间的俯视图，图6B、7B、8B、9B、10B、11B和12B分别是在制造期间沿图6A、7A、8A、9A、10A、11A和12A中的线I-I'截取的截面图，图9C、10C、11C和12C分别是在制造期间沿图9A、10A、11A和12A中的线II-II'截取的截面图。
参照图6A和6B，底部栅极金属层形成在基板110上。基板110例如可以是玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板110可以是柔性基板。用于柔性基板的适当材料例如包括聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。底部栅极金属层可以通过例如溅射工艺形成。底部栅极金属层例如可以包括不透明金属，诸如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)或其混合物。此外，底部栅极金属层可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
底部栅极图案通过图案化底部栅极金属层而形成。例如，光致抗蚀剂组合物被涂覆在底部栅极金属层上。形成与底部栅极图案相应的光致抗蚀剂图案。此后，没有被光致抗蚀剂图案覆盖的底部栅极金属层被蚀刻以形成底部栅极图案。底部栅极图案例如包括底部栅极电极BGE和电连接到底部栅极电极BGE的栅极线GL。栅极线GL在第一方向D1延伸。
第一绝缘层120形成在基板110上，在该基板110上形成有底部栅极电极BGE和栅极线GL。第一绝缘层120覆盖并隔离底部栅极电极BGE和栅极线GL。第一绝缘层120可以包括无机或有机材料。当第一绝缘层120包括无机材料时，第一绝缘层120可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第一绝缘层120可以包括例如含有彼此不同的材料的多个层。
第一绝缘层120可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
参考图7A和7B，有源层ACTa形成在第一绝缘层120上。有源层ACTa可以具有足够的透光率。
有源层ACTa可以包括例如氧化物半导体。氧化物半导体可以包括例如非晶氧化物，该非晶氧化物包括从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)和铪(Hf)构成的组中选择的至少一种。例如，氧化物半导体可以由包括铟(In)、锌(Zn)和镓(Ga)的非晶氧化物或包括铟(In)、锌(Zn)和铪(Hf)的非晶氧化物构成。氧化物半导体可以包括例如氧化物，诸如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)或镓锌氧化物(GaZnO)。例如，有源层ACTa可以包括铟镓锌氧化物(IGZO)，并可以具有的厚度。有源层ACTa可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或溶液涂覆工艺形成。
此外，虽然在本发明的本示范实施方式中有源层ACTa包括氧化物半导体，但注意到，本发明的示范实施方式不限于此。例如，在一示范实施方式中，有源层ACTa可以包括非晶硅(a-Si:H)和由n+非晶硅(n+a-Si:H)构成的欧姆接触层。在这种情况下，有源层ACTa可以具有相对小的厚度以确保足够的透光率。例如，有源层ACTa可以具有大约的厚度。
第二绝缘层130a形成在有源层ACTa上。第二绝缘层130a可以包括无机或有机材料。当第二绝缘层130a包括无机材料时，第二绝缘层130a可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第二绝缘层130a可以包括例如含有彼此不同的材料的多个层。
第二绝缘层130a可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
顶部栅极层TGEa形成在第二绝缘层130a上。顶部栅极层TGEa包括例如透明导电氧化物(TCO)。例如，顶部栅极层TGEa可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。顶部栅极层TGEa可以通过例如溅射工艺形成。
第一光致抗蚀剂图案PR1形成在顶部栅极层TGEa上。光致抗蚀剂组合物被涂覆在顶部栅极层TGEa上。之后，形成与有源图案ACT相应的第一光致抗蚀剂图案PR1。第一光致抗蚀剂图案PR1部分地交叠底部栅极电极BGE。
参照图8A和8B，没有被第一光致抗蚀剂图案PR1覆盖的顶部栅极层TGEa、第二绝缘层130a和有源层ACTa被蚀刻以形成有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb。因此，有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb的边界形状可以例如基本上彼此相同。因此，有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb在俯视图中可以具有基本上彼此相同的形状。
在形成有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb之后，第一光致抗蚀剂图案PR1被去除。
参考图9A到9C，第二光致抗蚀剂图案PR2形成在初始顶部栅极电极TGEb上。光致抗蚀剂组合物被涂覆在初始顶部栅极电极TGEb上。在其中光在从基板110到光致抗蚀剂组合物的方向上(参考图中的箭头)被照射的背侧曝光之后，光致抗蚀剂组合物被显影，使得可以形成交叠底部栅极电极BGE并具有与底部栅极电极BGE相同的边界形状的第二光致抗蚀剂图案PR2。因此，底部栅极电极BGE和第二光致抗蚀剂图案PR2可以在俯视图中具有相同的形状。
例如，光致抗蚀剂组合物可以是正性光致抗蚀剂组合物。有源图案ACT、初始第二绝缘图案130b和初始顶部栅极电极TGEb是透明的并具有足够的透光率，使得除了与底部栅极电极BGE相应的区域之外，可以通过背侧曝光来照射光。之后，其中被光照射的部分通过显影剂被去除，使得可以形成第二光致抗蚀剂图案PR2。
因此，第二光致抗蚀剂图案PR2的边界形状可以例如基本上与底部栅极电极BGE的边界形状相同。因此，底部栅极电极BGE和第二光致抗蚀剂图案PR2可以在俯视图中具有彼此相同的形状。
参考图10A到10C，没有被第二光致抗蚀剂图案PR2覆盖的初始顶部栅极电极TGEb和初始第二绝缘图案130b被蚀刻以形成顶部栅极电极TGE和第二绝缘图案130。因此，顶部栅极电极TGE的边界和第二绝缘图案130的边界例如可以基本上彼此重合。因此，顶部栅极电极TGE和第二绝缘图案130在俯视图中具有彼此相同的形状。此外，第二光致抗蚀剂图案PR2利用底部栅极电极BGE作为掩模而形成，使得顶部栅极电极TGE的边界和底部栅极电极BGE的边界可以例如基本上彼此重合。顶部栅极电极TGE和底部栅极电极BGE可以自对准。因此，顶部栅极电极TGE和底部栅极电极BGE可以在俯视图中具有彼此相同的形状。
通过形成顶部栅极电极TGE和第二绝缘图案130，部分有源图案ACT被暴露。有源图案ACT的被暴露的部分变为源极部分和漏极部分(参考图11B的S和D)。
参考图11A到11C，有源图案ACT的被暴露的部分变为源极部分S和与源极部分S间隔开的漏极部分D。被第二绝缘图案130覆盖的其余的有源图案ACT变为沟道部分CH。因此，有源图案ACT的被暴露的部分通过还原而形成具有相对高的载流子浓度的源极部分S和漏极部分D。变为源极部分S和漏极部分D之间的沟道部分CH的其余的有源图案ACT被第二绝缘图案130覆盖，使得沟道部分CH不被脱氧。
例如，源极部分S和漏极部分D可以通过利用引起包括氧化物半导体的有源图案ACT的还原的以下气体中的至少一种或多种而形成：氟(F2)、三氟化氮(NF3)、四氟化碳(CF4)、六氟化硫(SF6)和八氟环丁烷(C4F8)。
因此，可以形成包括底部栅极电极BGE、有源图案ACT和顶部栅极电极TGE的薄膜晶体管，有源图案ACT包括源极部分S、沟道部分CH和漏极部分D。
第三绝缘层140可以形成在薄膜晶体管上。第三绝缘层140可以包括无机或有机材料。当第三绝缘层140包括无机材料时，第三绝缘层140可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第三绝缘层140可以包括例如含有彼此不同的材料的多个层。
第三绝缘层140可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
第一接触孔H1穿过第三绝缘层140形成。第一接触孔H1暴露有源图案ACT的源极部分S。
数据金属层形成在第三绝缘层140上。数据金属层可以通过例如溅射工艺形成。数据金属层可以具有例如包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物的单层结构。此外，数据金属层可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
数据线DL通过图案化数据金属层而形成。例如，光致抗蚀剂组合物被涂覆在底部数据金属层上。光致抗蚀剂图案相应于数据线DL。此后，没有被光致抗蚀剂图案覆盖的数据金属层被蚀刻以形成数据线DL。
数据线DL沿基本上垂直于第一方向D1的第二方向D2延伸，并交叉栅极线GL。如所论述的，备选地，在一实施方式中，数据线DL可以替代地例如沿第一方向D1延伸，栅极线GL可以沿基本上垂直于第一方向D1的第二方向D2延伸并可以交叉数据线DL。数据线DL穿过第一接触孔H1电连接到有源图案ACT的源极部分S。数据线DL可以包括例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物。此外，数据线DL可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
参考图12A到12C，第四绝缘层150形成在其上形成有数据线DL的第三绝缘层140上。第四绝缘层150可以包括无机或有机材料。当第四绝缘层150包括无机材料时，第四绝缘层150可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第四绝缘层150可以包括例如含有彼此不同的材料的多个层。
第四绝缘层150可以通过例如旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或印刷工艺形成。
第二接触孔H2穿过第四绝缘层150和第三绝缘层140形成。第二接触孔H2暴露有源图案ACT的漏极部分D。
第三接触孔H3穿过第四绝缘层150和第三绝缘层140形成。第三接触孔H3暴露顶部栅极电极TGE。
第四接触孔H4穿过第四绝缘层150、第三绝缘层140和第一绝缘层120形成。第四接触孔H4暴露栅极线GL的一部分。
透明导电层形成在第四绝缘层150上，第二到第四接触孔H2、H3和H4穿过第四绝缘层150形成。透明导电层可以包括例如透明导电材料。例如，透明导电层可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，透明导电层还可以包括钛(Ti)和/或钼钛(MoTi)。
第一电极EL1和连接电极CE通过图案化透明导电层而形成。例如，光致抗蚀剂组合物被涂覆在透明导电层上。形成与第一电极EL1和连接电极CE相应的光致抗蚀剂图案。之后，没有被光致抗蚀剂图案覆盖的透明导电层被蚀刻以形成第一电极EL1和连接电极CE。
连接电极CE穿过第三接触孔H3电连接到顶部栅极电极TGE。此外，连接电极CE穿过第四接触孔H4电连接到栅极线GL。第一电极EL1穿过第二接触孔H2电连接到有源图案ACT的漏极部分D。
图13是根据本发明一示范实施方式的显示面板的阵列基板的俯视图。
参照图13，显示面板包括例如栅极线GL、数据线DL、薄膜晶体管SW和第一电极EL1。
栅极线GL沿第一方向D1延伸。数据线DL沿基本上垂直于第一方向D1的第二方向D2延伸，并交叉栅极线GL，但本发明的示范实施方式不限于此。例如，备选地，在一实施方式中，数据线DL可以沿第一方向D1延伸，栅极线GL可以沿基本上垂直于第一方向D1的第二方向D2延伸并可以交叉数据线DL。
栅极线GL和数据线DL限定像素区域。虽然在附图中仅概括地描述了一个像素区域，但根据示范实施方式的显示基板通常包括分别形成在各像素区域中的很多个像素单元。像素区域通常例如排列为具有多个行和列的规则矩阵结构。像素区域通常具有相同的基本且重复的结构(虽然可以发生例如滤色器部分的颜色或者像素电极的尺寸或形状的一些变化)，因而在此将仅描述一个像素区域作为一示例。虽然在附图中像素区域具有矩形形状，但像素区域可以具有场改变狭缝或其中包括的其它细微特征的尺寸和/或形状和/或数目的各种变化。例如，像素区域可以具有V形或Z形。
薄膜晶体管SW包括例如底部栅极电极、有源图案和顶部栅极电极，有源图案包括源极部分、沟道部分和漏极部分(参照图12A和12B)。薄膜晶体管SW通过连接电极CE电连接到栅极线GL、通过连接电极CE电连接到数据线DL、以及电连接到第一电极EL1。
第一电极EL1形成在像素区域中。第一电极EL1可以包括例如透明导电材料。例如，第一电极EL1可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，第一电极EL1还可以包括例如钛(Ti)和/或钼钛(MoTi)。
图14A是沿图13的线I-I'截取的包括阵列基板的显示面板的截面图。图14B是沿图13的线II-II'截取的包括阵列基板的显示面板的截面图。
参考图14A和14B，显示面板包括例如阵列基板100、面对阵列基板100的相对基板200、以及设置在阵列基板100和相对基板200之间的液晶层3。
阵列基板100包括例如第一基板110、底部栅极电极BGE、栅极线GL、第一绝缘层120、有源图案ACT、第二绝缘图案130、顶部栅极电极TGE、第三绝缘层140、数据线DL、第四绝缘层150、连接电极CE和第一电极EL1。
第一基板110是透明绝缘基板。例如，第一基板110可以是玻璃基板、石英基板、硅基板、塑料基板或类似物。例如，在一示范实施方式中，基板110可以是柔性基板。用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
底部栅极电极BGE和电连接到底部栅极电极BGE的栅极线GL设置在第一基板110上。底部栅极电极BGE可以包括例如不透明金属，诸如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物。此外，底部栅极电极BGE可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
第一绝缘层120设置在其上设置有底部栅极电极BGE和栅极线GL的基板110上。第一绝缘层120覆盖并隔离底部栅极电极BGE。第一绝缘层120可以包括无机或有机材料。当第一绝缘层120包括无机材料时，第一绝缘层120可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第一绝缘层120可以包括例如含有彼此不同的材料的多个层。
有源图案ACT设置在第一绝缘层120上。有源图案ACT可以具有足够的透光率。
有源图案ACT可以包括例如氧化物半导体。氧化物半导体可以包括例如非晶氧化物，该非晶氧化物包括从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)和铪(Hf)构成的组中选择的至少一种。例如，氧化物半导体可以由包括铟(In)、锌(Zn)和镓(Ga)的非晶氧化物或包括铟(In)、锌(Zn)和铪(Hf)的非晶氧化物构成。氧化物半导体可以包括例如氧化物，诸如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)或镓锌氧化物(GaZnO)。例如，有源图案ACT可以包括铟镓锌氧化物(IGZO)，并可以具有的厚度。
此外，虽然在本发明的本示范实施方式中有源图案ACT包括氧化物半导体，但注意到，本发明的示范实施方式不限于此。例如，在一示范实施方式中，有源图案ACT可以包括非晶硅(a-Si:H)和由n+非晶硅(n+a-Si:H)构成的欧姆接触层。在这种情况下，有源图案ACT可以具有相对小的厚度以确保足够的透光率。例如，有源图案ACT可以具有大约的厚度。
有源图案ACT包括例如沟道部分CH、源极部分S和漏极部分D。沟道部分CH交叠底部栅极电极BGE。源极部分S邻近沟道部分CH并设置在与沟道部分CH相同的平面上。漏极部分D邻近沟道部分CH并设置在与沟道部分CH相同的平面上。沟道部分CH的边界形状可以例如基本上与底部栅极电极BGE的边界形状重合。因此，其中源极部分S或漏极部分D与沟道部分CH彼此接触的界线可以基本上与底部栅极电极BGE的边界重合。
第二绝缘图案130设置在有源图案ACT的沟道部分CH上。第二绝缘图案130的边界形状可以例如基本上与有源图案ACT的沟道部分CH的边界形状重合。第二绝缘图案130可以包括无机或有机材料。当第二绝缘图案130包括无机材料时，第二绝缘图案130可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第二绝缘图案130可以包括含有彼此不同的材料的多个层。
顶部栅极电极TGE设置在第二绝缘图案130上。顶部栅极电极TGE的边界形状例如基本上与第二绝缘图案130的边界形状重合。因此，顶部栅极电极TGE和第二绝缘图案130在俯视图中具有彼此相同的形状。此外，顶部栅极电极TGE的边界形状可以例如基本上与底部栅极电极BGE的边界形状重合。因此，顶部栅极电极TGE和底部栅极电极BGE在俯视图中具有彼此相同的形状。顶部栅极电极TGE包括例如透明导电氧化物(TCO)。例如，顶部栅极电极TGE可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。
底部栅极电极BGE、包括源极部分S、漏极部分D和沟道部分CH的有源图案ACT、以及顶部栅极电极TGE形成薄膜晶体管(参照图13的SW)。薄膜晶体管可以作为双栅极型晶体管工作，使得与常规结构相比，有效迁移率可以增大。
此外，底部栅极电极BGE的边界形状和顶部栅极电极TGE的边界形状可以例如基本上彼此重合，并可以基本上彼此相同。因此，顶部栅极电极TGE或底部栅极电极BGE不交叠有源图案ACT的源极部分S或漏极部分D，使得可以减小由源极电极或漏极电极与栅极电极交叠而形成的寄生电容。
底部栅极电极BGE和顶部栅极电极TGE的边界形状例如可以基本上彼此重合。在俯视图中底部栅极电极BGE的边界和顶部栅极电极TGE的边界之间的差异，诸如底部栅极电极BGE和顶部栅极电极TGE之间的未对准距离被定义为偏斜。当偏斜的偏差被定义为最大偏斜减去最小偏斜的值时，偏斜的偏差可以小于大约3μm(微米)。在一实施方式中，偏斜的偏差可以例如小于大约0.5μm。
第三绝缘层140设置在顶部栅极电极TGE和有源图案ACT上。第三绝缘层140覆盖并隔离顶部栅极电极TGE以及有源图案ACT的源极部分S和漏极部分D。第三绝缘层140可以包括无机或有机材料。当第三绝缘层140包括无机材料时，第三绝缘层140可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第三绝缘层140可以包括例如含有彼此不同的材料的多个层。
数据线DL设置在第三绝缘层140上。数据线DL可以具有例如包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、钕(Nd)、铍(Be)、铌(Nb)、铁(Fe)、硒(Se)、钽(Ta)、钴(Co)或其混合物的单层结构。此外，数据线DL可以具有例如多层结构，该多层结构具有包括彼此不同的材料的多个层。
第四绝缘层150设置在其上设置有数据线DL的第三绝缘层140上。第四绝缘层150可以包括例如无机或者有机材料。当第四绝缘层150包括无机材料时，第四绝缘层150可以包括例如硅氧化物(SiOx)和/或硅氮化物(SiNx)。此外，第四绝缘层150可以包括例如含有彼此不同的材料的多个层。
第一接触孔H1穿过第四绝缘层150和第三绝缘层140形成。第一接触孔H1暴露有源图案ACT的源极部分S。
第二接触孔H2穿过第四绝缘层150和第三绝缘层140形成。第二接触孔H2暴露有源图案ACT的漏极部分D。
第三接触孔H3穿过第四绝缘层150和第三绝缘层140形成。第三接触孔H3暴露顶部栅极电极TGE。
第四接触孔H4穿过第四绝缘层150、第三绝缘层140和第一绝缘层120形成。第四接触孔H4暴露栅极线GL的一部分。
第五接触孔H5穿过第四绝缘层150形成。第五接触孔H5暴露数据线DL的一部分。
数据连接电极DCE设置在第四绝缘层150上。数据连接电极DCE穿过第一接触孔H1电连接到有源图案ACT的源极部分S。此外，数据连接电极DCE穿过第五接触孔H5电连接到数据线DL。数据连接电极DCE包括例如透明导电材料。例如，数据连接电极DCE可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，数据连接电极DCE还可以包括例如钛(Ti)和/或钼钛(MoTi)。
连接电极CE设置在第四绝缘层150上。连接电极CE穿过第三接触孔H3电连接到顶部栅极电极TGE。此外，连接电极CE穿过第四接触孔H4电连接到栅极线GL。因此，连接电极CE可以将施加到连接电极CE的栅极信号施加到顶部栅极电极TGE。连接电极CE包括例如透明导电材料。例如，连接电极CE可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，连接电极CE还可以包括例如钛(Ti)和/或钼钛(MoTi)。
第一电极EL1设置在第四绝缘层150上。第一电极EL1穿过第二接触孔H2电连接到有源图案ACT的漏极部分D。第一电极EL1包括例如透明导电材料。例如，第一电极EL1可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。此外，第一电极EL1还可以包括例如钛(Ti)和/或钼钛(MoTi)。
数据连接电极DCE、连接电极CE和第一电极EL1可以包括例如彼此相同的材料。
根据本发明的示范实施方式，薄膜晶体管包括通过利用底部栅极电极作为掩模的背侧曝光而自对准的顶部栅极电极和有源图案的沟道部分。因此，有源图案的源极部分和漏极部分与底部栅极电极和顶部栅极电极之间的寄生电容可以减小。因此，可以提高显示面板的有效迁移率。
此外，根据本发明的示范实施方式的显示面板的制造方法包括形成包括透明导电材料的顶部栅极层，然后形成通过利用底部栅极电极作为掩模的背侧曝光而自对准的顶部栅极电极和有源图案的沟道部分，该底部栅极电极具有不透明金属。因此，在截面图中，底部栅极电极的边界和顶部栅极电极的边界可以基本上彼此重合。
已经描述了本发明的示范实施方式，还注意到，对于本领域普通技术人员来说明显的是，可以进行各种变化而不背离由权利要求的范围所限定的本发明的精神和范围。

Claims (20)

1.一种薄膜晶体管，包括：
底部栅极电极；
顶部栅极电极，包括透明导电材料并与所述底部栅极电极交叠，其中在截面图中，所述底部栅极电极的边界和所述顶部栅极电极的边界彼此重合；以及
有源图案，包括源极部分、漏极部分以及设置在所述源极部分和所述漏极部分之间的沟道部分，其中所述沟道部分与所述底部栅极电极和所述顶部栅极电极交叠。
2.如权利要求1所述的薄膜晶体管，其中所述底部栅极电极包括不透明金属。
3.如权利要求2所述的薄膜晶体管，其中所述有源图案是透明的。
4.如权利要求2所述的薄膜晶体管，其中所述有源图案包括氧化物半导体，以及
其中所述源极部分和所述漏极部分是所述氧化物半导体的脱氧部分。
5.如权利要求4所述的薄膜晶体管，其中所述有源图案的厚度为约
6.如权利要求3所述的薄膜晶体管，其中所述有源图案包括非晶硅，以及
其中所述有源图案的厚度为约
7.如权利要求1所述的薄膜晶体管，还包括：
基板，所述底部栅极电极设置在其上；
第一绝缘层，设置在所述底部栅极电极和所述有源图案之间，其中所述第一绝缘层配置为隔离所述底部栅极电极；以及
第二绝缘图案，设置在所述有源图案和所述顶部栅极电极之间，其中所述第二绝缘图案配置为隔离所述顶部栅极电极。
8.如权利要求7所述的薄膜晶体管，其中在俯视图中，所述第二绝缘图案的边界形状基本上与所述顶部栅极电极的边界形状相同。
9.如权利要求1所述的薄膜晶体管，其中所述沟道部分和所述源极部分之间的界线以及所述沟道部分和所述漏极部分之间的界线与所述底部栅极电极的边界基本上重合。
10.如权利要求1所述的薄膜晶体管，其中偏斜的偏差小于大约3μm，
其中所述偏斜被定义为所述底部栅极电极和所述顶部栅极电极之间的未对准距离，以及
其中所述偏斜的偏差被定义为最大偏斜减去最小偏斜的值。
11.一种显示面板，包括：
栅极线；
数据线，交叉所述栅极线；
第一电极，设置在由所述栅极线和所述数据线限定的像素区域中；和
薄膜晶体管，电连接到所述栅极线、所述数据线和所述第一电极，其中所述薄膜晶体管包括：
底部栅极电极，电连接到所述栅极线，
顶部栅极电极，包括透明导电材料并与所述底部栅极电极交叠，其中在截面图中，所述底部栅极电极的边界和所述顶部栅极电极的边界彼此重合，以及
有源图案，包括电连接到所述数据线的源极部分、电连接到所述第一电极的漏极部分和设置在所述源极部分和所述漏极部分之间的沟道部分，其中所述沟道部分与所述底部栅极电极和所述顶部栅极电极交叠。
12.如权利要求11所述的显示面板，其中所述底部栅极电极包括不透明金属，
其中所述有源图案是透明的并且包括氧化物半导体，且
其中所述有源图案的所述源极部分和所述漏极部分是所述氧化物半导体的脱氧部分。
13.如权利要求12所述的显示面板，还包括：
基板，所述栅极线和所述底部栅极电极设置在所述基板上；
第一绝缘层，设置在所述底部栅极电极和所述有源图案之间，其中所述第一绝缘层配置为隔离所述底部栅极电极；
第二绝缘图案，设置在所述有源图案和所述顶部栅极电极之间，其中所述第二绝缘图案配置为隔离所述顶部栅极电极；
第三绝缘层，设置在所述薄膜晶体管上，其中所述第三绝缘层配置为隔离所述薄膜晶体管；以及
第四绝缘层，设置在所述第三绝缘层上，
其中所述数据线设置在所述第三绝缘层和所述第四绝缘层之间。
14.如权利要求13所述的显示面板，还包括电连接所述顶部栅极电极与所述栅极线的连接电极，其中所述连接电极包括与所述第一电极相同的材料。
15.如权利要求14所述的显示面板，其中第一接触孔穿过所述第三绝缘层设置，
第二接触孔穿过所述第三绝缘层和所述第四绝缘层设置，
第三接触孔穿过所述第三绝缘层和所述第四绝缘层设置，
第四接触孔穿过所述第一绝缘层、所述第三绝缘层和所述第四绝缘层设置，
其中所述数据线穿过所述第一接触孔电连接到所述有源图案的所述源极部分，
其中所述第一电极穿过所述第二接触孔电连接到所述有源图案的所述漏极部分，且
其中所述连接电极穿过所述第三接触孔电连接到所述顶部栅极电极，并穿过所述第四接触孔电连接到所述栅极线。
16.如权利要求11所述的显示面板，其中偏斜的偏差小于大约3μm，
其中所述偏斜被定义为所述底部栅极电极和所述顶部栅极电极之间的未对准距离，以及
其中所述偏斜的偏差被定义为最大偏斜减去最小偏斜的值。
17.一种薄膜晶体管的制造方法，包括：
在基板上形成底部栅极电极，其中所述底部栅极电极包括不透明金属；
在其上形成有所述底部栅极电极的所述基板上形成第一绝缘层；
在所述第一绝缘层上顺序地形成有源层、第二绝缘层和顶部栅极层，其中所述顶部栅极层包括透明导电材料；
形成与所述底部栅极电极相应的光致抗蚀剂图案，其中所述形成光致抗蚀剂图案包括：
在所述顶部栅极层上涂覆光致抗蚀剂组合物，和
对所述光致抗蚀剂组合物应用背侧曝光，其中所述背侧曝光包括在从所述基板到所述光致抗蚀剂组合物的方向上照射光；以及
通过蚀刻未被所述光致抗蚀剂图案覆盖的所述顶部栅极层的一部分和所述第二绝缘层的一部分而形成顶部栅极电极和第二绝缘图案，其中通过所述形成所述顶部栅极电极和所述第二绝缘图案，部分的所述有源层被暴露。
18.如权利要求17所述的方法，其中所述有源层包括氧化物半导体，
所述方法还包括通过将所述有源层的被暴露的部分脱氧而形成源极部分和漏极部分。
19.一种显示面板的制造方法，包括：
在基板上形成底部栅极电极和栅极线；
在其上形成有所述底部栅极电极和所述栅极线的所述基板上形成第一绝缘层；
在所述第一绝缘层上顺序地形成有源层、第二绝缘层和顶部栅极层，其中所述有源层包括氧化物半导体，其中所述顶部栅极层包括透明导电材料；
在所述顶部栅极层上形成与有源图案相应的第一光致抗蚀剂图案；
通过利用所述第一光致抗蚀剂图案蚀刻所述顶部栅极层、所述第二绝缘层和所述有源层而形成初始顶部栅极电极、初始第二绝缘图案和有源图案；
形成与所述底部栅极电极相应的第二光致抗蚀剂图案，其中所述形成所述第二光致抗蚀剂图案包括：
在所述初始顶部栅极电极上涂覆光致抗蚀剂组合物，和
对所述光致抗蚀剂组合物应用背侧曝光，其中所述背侧曝光包括在从所述基板到所述光致抗蚀剂组合物的方向上照射光；
通过蚀刻未被第二光致抗蚀剂图案覆盖的所述初始顶部栅极电极的一部分和所述初始第二绝缘图案的一部分而形成顶部栅极电极和第二绝缘图案，其中通过所述形成所述顶部栅极电极和所述第二绝缘图案，部分的所述有源图案被暴露；
通过将所述有源图案的被暴露的所述部分脱氧而形成源极部分和漏极部分；以及
在其上形成有所述顶部栅极电极和所述有源图案的所述第一绝缘层上形成第三绝缘层。
20.如权利要求19所述的方法，还包括：
贯穿所述第三绝缘层形成第一接触孔，其中所述第一接触孔暴露所述有源图案的所述源极部分；
在所述第三绝缘层上形成数据线，其中所述数据线穿过所述第一接触孔电连接到所述有源图案的所述源极部分；
在其上形成有所述数据线的所述第三绝缘层上形成第四绝缘层；
贯穿所述第四绝缘层和所述第三绝缘层形成第二接触孔，其中所述第二接触孔暴露所述有源图案的所述漏极部分；
贯穿所述第四绝缘层和所述第三绝缘层形成第三接触孔，其中所述第三接触孔暴露所述顶部栅极电极；
贯过所述第四绝缘层、所述第三绝缘层和所述第一绝缘层形成第四接触孔，其中所述第四接触孔暴露所述栅极线；以及
在所述第四绝缘层上形成第一电极和连接电极，
其中所述第一电极穿过所述第二接触孔电连接到所述有源图案的所述漏极部分，且
其中所述连接电极穿过所述第三接触孔电连接到所述顶部栅极电极，并穿过所述第四接触孔电连接到所述栅极线。
CN201410509338.XA 2013-10-18 2014-09-28 薄膜晶体管、具有其的显示面板及其制造方法 Pending CN104576747A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0124353 2013-10-18
KR1020130124353A KR102258374B1 (ko) 2013-10-18 2013-10-18 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN104576747A true CN104576747A (zh) 2015-04-29

Family

ID=52825405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410509338.XA Pending CN104576747A (zh) 2013-10-18 2014-09-28 薄膜晶体管、具有其的显示面板及其制造方法

Country Status (3)

Country Link
US (1) US9356153B2 (zh)
KR (1) KR102258374B1 (zh)
CN (1) CN104576747A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016179849A1 (zh) * 2015-05-08 2016-11-17 深圳市华星光电技术有限公司 场效应晶体管和其制造方法及显示器
WO2017059607A1 (zh) * 2015-10-10 2017-04-13 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN108122932A (zh) * 2017-12-26 2018-06-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制备方法
CN110890385A (zh) * 2018-09-11 2020-03-17 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
US10593807B2 (en) 2017-12-26 2020-03-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabricating method thereof
CN111354787A (zh) * 2018-12-20 2020-06-30 乐金显示有限公司 薄膜晶体管及使用该薄膜晶体管的显示面板
CN114868240A (zh) * 2020-11-20 2022-08-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076168A1 (ja) * 2014-11-11 2016-05-19 シャープ株式会社 半導体装置およびその製造方法
CN113223967A (zh) 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
KR102567713B1 (ko) 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102567715B1 (ko) 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN106684155B (zh) * 2017-01-05 2021-03-30 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
KR102584291B1 (ko) * 2018-08-13 2023-10-05 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR20210043774A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN111129029B (zh) * 2019-12-17 2022-08-02 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383027A (zh) * 2001-04-24 2002-12-04 株式会社日立制作所 图像显示装置及其制造方法
US20040246765A1 (en) * 2003-03-11 2004-12-09 Kiyoshi Kato Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
CN1837935A (zh) * 2005-03-25 2006-09-27 精工爱普生株式会社 电光装置、其制造方法以及电子设备
US20100133541A1 (en) * 2008-12-02 2010-06-03 Mitsubishi Electric Corporation Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
CN102130009A (zh) * 2010-12-01 2011-07-20 北京大学深圳研究生院 一种晶体管的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563433B2 (ja) 1994-03-18 2004-09-08 Ｔｄｋ株式会社 薄膜フォトトランジスタ
JP3898330B2 (ja) * 1998-03-12 2007-03-28 カシオ計算機株式会社 読取装置
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
US6245602B1 (en) * 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
US6681992B2 (en) * 2000-08-03 2004-01-27 Tomomi Iihama Image reading apparatus
KR100516677B1 (ko) 2000-12-29 2005-09-22 주식회사 하이닉스반도체 트랜지스터의 제조 방법
JP2005072144A (ja) 2003-08-21 2005-03-17 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
KR101539354B1 (ko) 2008-09-02 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치
US7977151B2 (en) 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
KR101275710B1 (ko) 2010-12-22 2013-06-14 경희대학교 산학협력단 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
JP2013247270A (ja) * 2012-05-28 2013-12-09 Sony Corp 撮像装置および撮像表示システム
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383027A (zh) * 2001-04-24 2002-12-04 株式会社日立制作所 图像显示装置及其制造方法
US20040246765A1 (en) * 2003-03-11 2004-12-09 Kiyoshi Kato Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
CN1837935A (zh) * 2005-03-25 2006-09-27 精工爱普生株式会社 电光装置、其制造方法以及电子设备
US20100133541A1 (en) * 2008-12-02 2010-06-03 Mitsubishi Electric Corporation Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
CN102130009A (zh) * 2010-12-01 2011-07-20 北京大学深圳研究生院 一种晶体管的制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230001B2 (en) 2015-05-08 2019-03-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Field effect transistor and method for manufacturing the same, and display device
WO2016179849A1 (zh) * 2015-05-08 2016-11-17 深圳市华星光电技术有限公司 场效应晶体管和其制造方法及显示器
WO2017059607A1 (zh) * 2015-10-10 2017-04-13 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
GB2558114A (en) * 2015-10-10 2018-07-04 Shenzhen China Star Optoelect Array substrate and manufacturing method therefor
GB2558114B (en) * 2015-10-10 2020-02-19 Shenzhen China Star Optoelect Array substrate and manufacturing method for the same
CN108122932B (zh) * 2017-12-26 2020-06-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制备方法
CN108122932A (zh) * 2017-12-26 2018-06-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制备方法
US10593807B2 (en) 2017-12-26 2020-03-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabricating method thereof
CN110890385A (zh) * 2018-09-11 2020-03-17 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
CN111354787A (zh) * 2018-12-20 2020-06-30 乐金显示有限公司 薄膜晶体管及使用该薄膜晶体管的显示面板
CN111354787B (zh) * 2018-12-20 2024-05-17 乐金显示有限公司 薄膜晶体管及使用该薄膜晶体管的显示面板
CN114868240A (zh) * 2020-11-20 2022-08-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114868240B (zh) * 2020-11-20 2023-07-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US9356153B2 (en) 2016-05-31
US20150108481A1 (en) 2015-04-23
KR20150045111A (ko) 2015-04-28
KR102258374B1 (ko) 2021-06-01

Similar Documents

Publication Publication Date Title
CN104576747A (zh) 薄膜晶体管、具有其的显示面板及其制造方法
US9911762B2 (en) Display device
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN106802519B (zh) 液晶显示装置及其制造方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
CN108598089B (zh) Tft基板的制作方法及tft基板
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
US10243010B2 (en) Semiconductor substrate and display device
WO2014002448A1 (ja) 表示装置用基板及びそれを備えた表示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
CN107436517B (zh) 液晶显示设备及其制造方法
WO2023108608A1 (zh) 阵列基板及制作方法、显示面板
US9018623B2 (en) Array substrate, display panel having the same and method of manufacturing the array substrate
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
US20240248353A1 (en) Array substrate and manufacturing method therefor, and display panel
CN114787703B (zh) 阵列基板及其制作方法
CN114236931B (zh) 阵列基板及制作方法、显示面板
CN114256159B (zh) 阵列基板及制作方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429