CN111969061A - 一种ldmos结构及其制作方法 - Google Patents
一种ldmos结构及其制作方法 Download PDFInfo
- Publication number
- CN111969061A CN111969061A CN202010805199.0A CN202010805199A CN111969061A CN 111969061 A CN111969061 A CN 111969061A CN 202010805199 A CN202010805199 A CN 202010805199A CN 111969061 A CN111969061 A CN 111969061A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- gate
- ldmos
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 210000000746 body region Anatomy 0.000 claims abstract description 31
- 230000001965 increasing effect Effects 0.000 claims abstract description 27
- 230000008859 change Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 109
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体制作技术领域，具体涉及一种LDMOS结构及其制作方法，旨在解决现有技术中LDMOS器件的击穿电压和导通电阻之间的矛盾问题，其技术要点在于包括半导体衬底；阱区，位于半导体衬底中；体区，位于半导体衬底的阱区一侧；栅极结构，其包括叠加形成的栅介质层和多晶硅栅；源极结构，位于体区表面并与多晶硅栅的第一侧面对准；漏极结构，位于阱区表面并靠述多晶硅栅的第二侧面；漂移区，位于栅极结构、漏极结构的交接区域，且其掺杂浓度从栅极结构开始沿横向逐渐增加。本方案通过实现漂移区的掺杂浓度横向逐渐变化，使得LDMOS器件的击穿电压增加，且不会使得导通电阻增加太多，从而提高LDMOS器件的性能和可靠性。
Description
技术领域
本发明涉及半导体制作技术领域，具体涉及一种LDMOS结构及其制作方法。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor；横向扩散金属氧化物半导体)是为900MHz蜂窝电话技术开发的，蜂窝通信市场的不断增长保证了LDMOS晶体管的应用，也使得LDMOS的技术不断成熟，成本不断降低，因此今后在多数情况下它将取代双极型晶体管技术。与双极型晶体管相比,LDMOS管的增益更高，LDMOS管的增益可达14dB以上，而双极型晶体管在5～6dB,采用LDMOS管的PA模块的增益可达60dB左右。这表明对于相同的输出功率，采用LDMOS管的蜂窝电话需要的器件更少，从而增大功放的可靠性。
而漂移区的掺杂分布直接影响着LDMOS器件的击穿电压和导通电阻。大量研究人员对该区的掺杂分布进行了研究，比如叠层LDD结构、双层RESURF结构等，对击穿电压和导通电阻的优化有一定的积极效果，但效果都有限。随着技术的进步，对LDMOS器件性能的进一步要求，急需要一种击穿电压大、导通电阻小的LDMOS器件。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中LDMOS器件的击穿电压和导通电阻达不到预期的缺陷，从而提供一种LDMOS结构及其制作方法。
本发明第一种方案提供了一种LDMOS结构，包括：
半导体衬底；
阱区，位于所述半导体衬底中；
体区，位于所述半导体衬底的阱区一侧，所述体区的结深小于所述阱区的结深，所述体区和所述阱区横向交叠；
栅极结构，其包括叠加形成的多晶硅栅和栅介质层，所述栅介质层覆盖所述体区的表面且所述栅介质层的第二侧面延伸到所述阱区的表面；被所述栅介质层所覆盖的所述体区表面用于形成沟道；
源极结构，位于所述体区表面并与所述栅介质层的第一侧面对准；
漏极结构，位于所述阱区表面并靠近所述栅介质层的第二侧面；
漂移区，位于所述栅极结构、漏极结构的交接区域，且其掺杂浓度从所述栅极结构开始沿横向逐渐增加。
可选地，所述漂移区的掺杂浓度从所述栅极结构开始沿横向逐渐增加时的变化率随掺杂浓度的增加而变动。
本发明第二种方案提供了一种基于上述LDMOS结构的制作方法，包括以下步骤：
在半导体衬底中形成阱区，在阱区一侧的半导体衬底内形成体区；
形成横跨覆盖部分所述体区、阱区的栅极结构，在栅极结构一侧的体区上形成源极结构，在栅极结构另一侧的阱区上形成漏极结构；
在所述栅极结构、漏极结构的交接区域形成位于所述阱区内的漂移区，在所述漂移区的两侧形成位于所述阱区上的阻挡层；
对所述漂移区进行掺杂；
在所述栅极结构、漏极结构的交接区域形成覆盖在所述漂移区上的介质层；
对介质层进行倾斜离子注入，以使介质层的表层得以掺杂，且掺杂的深度随着离体区越远而越深，并形成掺杂介质层；
对掺杂介质层进行腐蚀或蚀刻，以形成高度逐渐变化的剩余介质层；
对所述漂移区进行高温退火，以形成掺杂浓度从所述栅极结构开始沿横向逐渐增加的漂移区，去除剩余介质层和阻挡层。
可选地，倾斜离子注入时，倾斜离子沿栅极结构到漏极结构的方向斜向下入射，倾斜离子入射方向与水平方向具有夹角。
可选地，所述夹角为15-60°。
可选地，倾斜离子的离子源为BF2，所述BF2注入的能量为3-30KeV，剂量为1e13-1e14/cm2；或
倾斜离子的离子源为硼，所述硼注入的能量为3-6KeV，剂量为1e13-1e14/cm2。
可选地，所述介质层在成型后、进行倾斜离子注入前为初始介质层，所述初始介质层掺杂。
可选地，在所述栅极结构、漏极结构的交接区域形成覆盖在所述漂移区上的介质层时，所述介质层的成型温度为50～150度。
可选地，所述漂移区的掺杂浓度从所述栅极结构开始沿横向逐渐增加时的变化率随掺杂浓度的增加而变动。
可选地，所述剩余介质层的高度逐渐变化时的变化率随高度的变化而变动。
本发明技术方案，具有如下优点：
1.本发明提供的LDMOS结构通过控制漂移区的掺杂浓度沿横向连续变化，且从栅极结构开始，逐步增加掺杂浓度，使得LDMOS器件的击穿电压增加，且不会使得导通电阻增加太多，从而提高LDMOS器件的性能和可靠性。
2.本发明提供的LDMOS结构的制作方法，通过给漂移区进行掺杂，在低温状态下形成覆盖在漂移区上的介质层，并对介质层进行倾斜离子注入，以使得介质层表层得以掺杂，且掺杂的深度随着离栅极结构越远而越深，最终形成掺杂介质层；对掺杂介质层进行腐蚀或蚀刻从而去除掺杂介质层，在该腐蚀或蚀刻过程中，未掺杂的介质层的腐蚀或蚀刻速率为零，轻掺杂的介质层的腐蚀或蚀刻速率较慢，从而最终形成具有高度逐渐变化的剩余介质层；对漂移区进行高温退火，高温退火可激活掺杂的杂质，并且由于杂质的扩散，漂移区的杂质会向介质层中扩散，由于剩余介质层中的厚度不同，漂移区中不同位置扩散的杂质总量也不同，最终形成沿横向逐渐增加的漂移区，使得具有沿横向逐渐增加的漂移区的LDMOS器件的击穿电压增加，且不会使得导通电阻增加太多，从而提高LDMOS器件的性能和可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明LDMOS结构中漂移区理想掺杂方式的坐标系图；
图2为本发明一种实施方式的LDMOS结构的结构示意图；
图3为本发明又一种实施方式的LDMOS结构的结构示意图；
图4为本发明LDMOS结构的制造方法的流程图；
图5为图4中步骤S4的结构示意图；
图6为图4中步骤S5的结构示意图；
图7为图4中步骤S6的结构示意图；
图8为图4中步骤S7的结构示意图。
附图标记说明：
1、半导体衬底；2、阱区；3、体区；4、栅极结构；41、多晶硅栅；42、栅介质层；5、源极结构；6、漏极结构；7、漂移区；8、介质层；81、掺杂介质层；82、剩余介质层；9、阻挡层；10、沟道。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
横向扩散金属氧化物半导体(英文缩写为LDMOS)是一种比双极型晶体管性能更优良的半导体器件，因此，横向扩散金属氧化物半导体的应用前景相对来说更好，但是横向扩散金属氧化物半导体中漂移区的掺杂分布直接影响着横向扩散金属氧化物半导体器件的击穿电压和导通电阻，使得横向扩散金属氧化物半导体的应用受到限制。研究人员对漂移区的掺杂分布进行了研究并做了相关的改进，例如叠层LDD结构、双层RESURF结构等，但这些改变对击穿电压和导通电阻的优化的效果有限。
申请人经过研究发现，如图1所示，其示出了横向扩散金属氧化物半导体中漂移区的理想掺杂方式之一，从栅极结构到漏极结构(即漂移区)的横向结构上看，漂移区的掺杂分布为掺杂浓度逐渐增加时，横向扩散金属氧化物半导体的击穿电压大、导通电阻小。
实施例1：
一种LDMOS结构，如图2所示，包括半导体衬底1，优选地，半导体衬底1为P型掺杂，半导体衬底1为硅衬底。阱区2为在所述半导体衬底1上扩散形成的P型阱区。P型掺杂的体区3，体区3的结深小于阱区2的结深，体区3和阱区2横向交叠。由多晶硅栅41和栅介质层42叠加形成的栅极结构4，其中，栅介质层42覆盖体区3的表面且栅介质层42的第二侧面延伸到阱区2的表面；被栅介质层42所覆盖的体区3表面用于形成沟道，所述沟道为P型掺杂，导通时，所述沟道可以延伸至所述栅介质层42的第二侧面，被栅介质层42所覆盖的阱区2为积累层区域。优选地，所述栅介质层42为栅氧化层。由重N+区组成的源极结构5形成于体区3表面并和栅介质层42的第一侧面自对准。由重N+区组成的漏极结构6形成于阱区2表面并并靠近栅介质层42的第二侧面。位于栅极结构4、漏极结构6交接区域的漂移区7，其掺杂浓度从栅极结构4开始沿横向逐渐增加。
在栅极结构4、漏极结构6交接区域的阱区2内具有漂移区7，漂移区7的深度小于阱区2的深度，漂移区7的两端边缘分别与栅极结构4和漏极结构6相对应的边缘重合，漂移区7的存在改善了阱区2和漏极结构6中杂质离子在该区域的堆积分布，提高杂质离子分布的均匀性，减小阱区2表面区域的电阻的同时防止局部高电阻区对阈值电压的影响，当LDMOS晶体管工作时，从而使得漏区到源区之间的导通路径上的导通电阻减小，因而在漏区施加与现有技术相同大小的工作电压时，增大了LDMOS晶体管的工作电流。
作为本发明实施例的一种可选实施方式，如图3所示，当LDMOS结构中的阱区2为N型掺杂时，栅介质层42覆盖体区3的表面形成的沟道10延伸至栅介质层42的第二侧面，以避免栅介质层42与阱区2重叠产生较大的栅漏寄生电容。需要说明的是，当阱区2为P型掺杂时，栅介质层42也可以不与阱区2重叠，本发明对此不做限定。
具体地，漂移区7中掺杂浓度从栅极结构4开始沿横向逐渐增加时的变化率的数值可以常数，也可以为非常数，图1所示的变化率为常数。只要当漂移区7中掺杂浓度连续变化时，形成的横向扩散金属氧化物半导体都具备本发明的优点。变化率的数值为非常数时，变化率的数值可随掺杂浓度的增加而任意变动，例如变化率的数值可一直增加、一直减小、时增时减或者时减时增等变动形式。
实施例2：
一种LDMOS结构的制作方法，如图4所示，包括以下步骤：
S1、准备好半导体衬底1，在半导体衬底1中形成阱区2，在阱区2一侧的半导体衬底1内形成体区3；
S2、形成横跨覆盖部分体区3、阱区2的栅极结构4，在栅极结构4一侧的体区3上形成源极结构5，在栅极结构4另一侧的阱区2上形成漏极结构6；
S3、在栅极结构4、漏极结构6的交接区域形成位于阱区2内的漂移区7，在漂移区7的两侧形成位于阱区2上阻挡层9；
在上述步骤S3中，阻挡层9可以为专门设计的掩模结构，掩模结构可以为氮化硅(SiN)、氮氧化硅(SiON)和光刻胶等中的一种或多种。同时，阻挡层9可在漂移区7之前制作，此处并不限制阻挡层9和漂移区7的制作顺序，并且阻挡层9也并不一定成型在阱区2、体区3、栅极结构4、源极结构5和漏极结构6等结构之后，即阻挡层的成型步骤在横向扩散金属氧化物半导体的制作工艺流程中的顺序不做特殊限定，本领域技术人员可根据公益需求进行调整。阻挡层9能够避免后续步骤对漂移区7以外的区域产生影响。
S4、对漂移区7进行掺杂；
在上述步骤S4中，如图5所示，图5示出了垂直或接近垂直于漂移区7的掺杂流程，此过程中采用的掺杂方式可以为离子注入或扩散等常规掺杂手段。
S5、在栅极结构4、漏极结构6的交接区域形成覆盖在漂移区7上的介质层8；
在上述步骤S5中，如图6所示，图6示出了介质层8覆盖在漂移区7上。介质层8是在低温下形成的，介质层8的成型温度可为50～150度，低温成型时不会对漂移区7造成影响。此步骤成型后的介质层称为初始介质层，初始介质层不掺杂或者掺杂，掺杂的初始介质层为轻掺杂。此步骤及后续步骤中，阻挡层9可继续使用步骤S4中形成的阻挡层，也可以重新制作阻挡层。
S6、对介质层8进行倾斜离子注入，以使介质层8的表层得以掺杂，且掺杂的深度随着离体区3越远而越深，并形成掺杂介质层81；
在上述步骤S6中，如图7所示，图7示出了倾斜离子对介质层8进行掺杂形成掺杂介质层81的过程。倾斜离子注入时，倾斜离子沿栅极结构4到漏极结构6的方向斜向下入射，半导体衬底1在离子注入过程中不旋转。该步骤中，具体倾斜的角度、离子注入的能量和剂量等，本领域内技术人员可依据具体工艺进行确定。例如，倾斜离子入射方向与水平方向的夹角为15～60°，注射的离子源为二氟化硼(BF2)，二氟化硼注入的能量为3-30KeV，剂量为1e13-1e14/cm2；或倾斜离子的离子源为硼，所述硼注入的能量为3-6KeV，剂量为1e13-1e14/cm2。
S7、对掺杂介质层81进行腐蚀或蚀刻，以形成高度逐渐变化的剩余介质层82；
在上述步骤中，如图8所示，图8示出了对掺杂介质层81进行腐蚀或蚀刻并去除后形成剩余介质层82。在该步骤中，通过湿法或干法对初始介质层(不掺杂或轻掺杂的介质层)的腐蚀或蚀刻速度为零或较慢，而对掺杂的介质层腐蚀或蚀刻的速度快，最终得以形成高度逐渐变化的剩余介质层82，剩余介质层82从栅极结构4到漏极结构6的高度逐渐降低。剩余介质层82的高度逐渐变化时的变化率不一定为常数，也可以为非常数，只要高度为连续变化即可。变化率的数值为非常数时，变化率的数值可随高度的降低而任意变动，例如变化率的数值可一直增加、一直减小或者时增时减等变动形式。
S8、对漂移区7进行高温退火，以形成掺杂浓度从栅极结构4开始沿横向逐渐增加的漂移区7，去除剩余介质层82和阻挡层9。
在上述步骤S8中，对漂移区7进行高温退火可激活掺杂的杂质。高温退火可导致杂质扩散，在退火时，漂移区7的杂质会向剩余介质层82中扩散，由于剩余介质层82的厚度不同，会导致漂移区7中不同位置处扩散的杂质总量不同，从而形成掺杂浓度逐渐变化的漂移区7。漂移区7的掺杂浓度沿横向逐渐增加的变化率不一定为常数，也可以为非常数，只要漂移区7的掺杂浓度连续变化都可以达到本发明的目的。变化率的数值为非常数时，变化率的数值可随掺杂浓度的增加任意变动，例如变化率的数值可一直增加、一直减小或者时增时减等变动形式。
在上述实施方式标明的步骤S1-S8中，并不限制该制作方法必须严格按照上述步骤顺序来进行，各步骤之间的顺序可进行合理的变换。
本方案通过一系列步骤形成掺杂浓度从栅极结构4开始沿横向逐渐变化的漂移区7，且从栅极结构4开始，逐步增加掺杂浓度，最终获得击穿电压大、且不会使导通电阻增加太多的横向扩散金属氧化物半导体器件，从而提高横向扩散金属氧化物半导体器件的性能和可靠性。同时，当漂移区7的掺杂浓度从栅极结构4开始沿横向逐渐减小时，也在一定程度或条件上能达到本发明的目的。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种LDMOS结构，其特征在于，包括：
半导体衬底(1)；
阱区(2)，位于所述半导体衬底(1)中；
体区(3)，位于所述半导体衬底(1)的阱区(2)一侧，所述体区(3)的结深小于所述阱区(2)的结深，所述体区(3)和所述阱区(2)横向交叠；
栅极结构(4)，其包括叠加形成的多晶硅栅(41)和栅介质层(42)，所述栅介质层(42)覆盖所述体区(3)的表面且所述栅介质层(42)的第二侧面延伸到所述阱区(2)的表面；
源极结构(5)，位于所述体区(3)表面并与所述栅介质层(42)的第一侧面对准；
漏极结构(6)，位于所述阱区(2)表面并靠近所述栅介质层(42)的第二侧面；
漂移区(7)，位于所述栅极结构(4)、漏极结构(6)的交接区域，且其掺杂浓度从所述栅极结构(4)开始沿横向逐渐增加。
2.根据权利要求1所述的LDMOS结构，其特征在于，所述漂移区(7)的掺杂浓度从所述栅极结构(4)开始沿横向逐渐增加时的变化率随掺杂浓度的增加而变动。
3.一种LDMOS结构的制作方法，其特征在于，基于如权利要求1所述的LDMOS结构，包括以下步骤：
在半导体衬底(1)中形成阱区(2)，在阱区(2)一侧的半导体衬底(1)内形成体区(3)；
形成横跨覆盖部分所述体区(3)、阱区(2)的栅极结构(4)，在栅极结构(4)一侧的体区(3)上形成源极结构(5)，在栅极结构(4)另一侧的阱区(2)上形成漏极结构(6)；
在所述栅极结构(4)、漏极结构(6)的交接区域形成位于所述阱区(2)内的漂移区(7)，在所述漂移区(7)的两侧形成位于所述阱区(2)上的阻挡层(9)；
对所述漂移区(7)进行掺杂；
在所述栅极结构(4)、漏极结构(6)的交接区域形成覆盖在所述漂移区(7)上的介质层(8)；
对介质层(8)进行倾斜离子注入，以使介质层(8)的表层得以掺杂，且掺杂的深度随着离体区(3)越远而越深，并形成掺杂介质层(81)；
对掺杂介质层(81)进行腐蚀或蚀刻，以形成高度逐渐变化的剩余介质层(82)；
对所述漂移区(7)进行高温退火，以形成掺杂浓度从所述栅极结构(4)开始沿横向逐渐增加的漂移区(7)，去除剩余介质层(82)和阻挡层(9)。
4.根据权利要求3所述的LDMOS结构的制作方法，其特征在于，倾斜离子注入时，倾斜离子沿栅极结构(4)到漏极结构(6)的方向斜向下入射，倾斜离子入射方向与水平方向具有夹角。
5.根据权利要求4所述的LDMOS结构的制作方法，其特征在于，所述夹角为15-60°。
6.根据权利要求3-5任意一项所述的LDMOS结构的制作方法，其特征在于，倾斜离子的离子源为二氟化硼，所述二氟化硼注入的能量为3-30KeV，剂量为1e13-1e14/cm2；或
倾斜离子的离子源为硼，所述硼注入的能量为3-6KeV，剂量为1e13-1e14/cm2。
7.根据权利要求3所述的LDMOS结构的制作方法，其特征在于，所述介质层(8)在成型后、进行倾斜离子注入前为初始介质层，所述初始介质层掺杂。
8.根据权利要求3所述的LDMOS结构的制作方法，其特征在于，在所述栅极结构(4)、漏极结构(6)的交接区域形成覆盖在所述漂移区(7)上的介质层(8)时，所述介质层(8)的成型温度为50～150度。
9.根据权利要求3-5和7-8中任意一项所述的LDMOS结构的制作方法，其特征在于，所述漂移区(7)的掺杂浓度从所述栅极结构(4)开始沿横向逐渐增加时的变化率随掺杂浓度的增加而变动。
10.根据权利要求3-5和7-8中任意一项所述的LDMOS结构的制作方法，其特征在于，所述剩余介质层(82)的高度逐渐变化时的变化率随高度的变化而变动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010805199.0A CN111969061B (zh) | 2020-08-12 | 2020-08-12 | 一种ldmos结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010805199.0A CN111969061B (zh) | 2020-08-12 | 2020-08-12 | 一种ldmos结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111969061A true CN111969061A (zh) | 2020-11-20 |
| CN111969061B CN111969061B (zh) | 2024-06-04 |
Family
ID=73364354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010805199.0A Active CN111969061B (zh) | 2020-08-12 | 2020-08-12 | 一种ldmos结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111969061B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863397A (zh) * | 2023-01-19 | 2023-03-28 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6897525B1 (en) * | 1998-11-26 | 2005-05-24 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US20060145250A1 (en) * | 2005-01-06 | 2006-07-06 | Infineon Technologies North America Corp. | LDMOS transistor |
| CN101036231A (zh) * | 2004-09-16 | 2007-09-12 | 飞兆半导体公司 | 具有堆叠的异质－掺杂缘及缓变漂移区的增强的resurf hvpmos器件 |
| CN101399288A (zh) * | 2008-10-23 | 2009-04-01 | 北京时代民芯科技有限公司 | 一种ldmos芯片的轻掺杂漂移区结构及形成方法 |
| CN101777582A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种可提高栅氧可靠性的ldmos器件及其制造方法 |
| JP2011210743A (ja) * | 2010-03-17 | 2011-10-20 | Asahi Kasei Electronics Co Ltd | 半導体装置 |
| US20110303979A1 (en) * | 2010-06-10 | 2011-12-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102365714A (zh) * | 2009-01-30 | 2012-02-29 | 先进微装置公司 | 用于具有缩小的栅极电极间距的非对称晶体管的梯度阱注入 |
| CN103050540A (zh) * | 2012-12-20 | 2013-04-17 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件 |
| US20140159153A1 (en) * | 2012-12-07 | 2014-06-12 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Rf ldmos device and method of forming the same |
-
2020
- 2020-08-12 CN CN202010805199.0A patent/CN111969061B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897525B1 (en) * | 1998-11-26 | 2005-05-24 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| CN101036231A (zh) * | 2004-09-16 | 2007-09-12 | 飞兆半导体公司 | 具有堆叠的异质－掺杂缘及缓变漂移区的增强的resurf hvpmos器件 |
| US20060145250A1 (en) * | 2005-01-06 | 2006-07-06 | Infineon Technologies North America Corp. | LDMOS transistor |
| CN101399288A (zh) * | 2008-10-23 | 2009-04-01 | 北京时代民芯科技有限公司 | 一种ldmos芯片的轻掺杂漂移区结构及形成方法 |
| CN102365714A (zh) * | 2009-01-30 | 2012-02-29 | 先进微装置公司 | 用于具有缩小的栅极电极间距的非对称晶体管的梯度阱注入 |
| CN101777582A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 一种可提高栅氧可靠性的ldmos器件及其制造方法 |
| JP2011210743A (ja) * | 2010-03-17 | 2011-10-20 | Asahi Kasei Electronics Co Ltd | 半導体装置 |
| US20110303979A1 (en) * | 2010-06-10 | 2011-12-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20140159153A1 (en) * | 2012-12-07 | 2014-06-12 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Rf ldmos device and method of forming the same |
| CN103050540A (zh) * | 2012-12-20 | 2013-04-17 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863397A (zh) * | 2023-01-19 | 2023-03-28 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
| CN115863397B (zh) * | 2023-01-19 | 2023-04-21 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111969061B (zh) | 2024-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101030602B (zh) | 一种可减小短沟道效应的mos晶体管及其制作方法 | |
| KR101215876B1 (ko) | 강화된 성능을 갖는 반도체 디바이스 및 그의 제조 방법 | |
| CN111968916B (zh) | 一种ldmos结构的制作方法 | |
| CN101399288B (zh) | 一种ldmos芯片的轻掺杂漂移区结构形成方法 | |
| KR101332590B1 (ko) | 개선된 성능을 갖는 파워 반도체 장치 및 방법 | |
| US9608057B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US7701001B2 (en) | Short channel trench power MOSFET with low threshold voltage | |
| CN102891180B (zh) | 一种包含mosfet器件的半导体器件和制作方法 | |
| CN103378134B (zh) | 栅极结构及形成方法、半导体结构及形成方法 | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| US7208785B2 (en) | Self-aligned Schottky-barrier clamped planar DMOS transistor structure and its manufacturing methods | |
| US20200235237A1 (en) | Ldmos device and method for manufacturing same | |
| CN103050536A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN111969061B (zh) | 一种ldmos结构及其制作方法 | |
| CN104599974A (zh) | 半导体结构及其形成方法 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| US8039330B2 (en) | Method for manufacturing semiconductor device | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN111554579B (zh) | 开关ldmos器件及其制造方法 | |
| CN204464292U (zh) | 半导体结构 | |
| CN102446717A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| KR100900145B1 (ko) | 트랜지스터의 제조 방법 | |
| CN114361015A (zh) | 一种基于浅源极区注入制备碳化硅功率器件的方法 | |
| CN118099210A (zh) | 沟槽栅功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |