CN103035793B - 制备氮化物半导体器件的方法 - Google Patents

制备氮化物半导体器件的方法 Download PDF

Info

Publication number
CN103035793B
CN103035793B CN201210520669.4A CN201210520669A CN103035793B CN 103035793 B CN103035793 B CN 103035793B CN 201210520669 A CN201210520669 A CN 201210520669A CN 103035793 B CN103035793 B CN 103035793B
Authority
CN
China
Prior art keywords
nitride
layer
nitride semiconductor
semiconductor layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210520669.4A
Other languages
English (en)
Other versions
CN103035793A (zh
Inventor
驹田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103035793A publication Critical patent/CN103035793A/zh
Application granted granted Critical
Publication of CN103035793B publication Critical patent/CN103035793B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种氮化物半导体器件的制造方法，该方法包括步骤：通过金属有机化学气相沉积形成具有倾斜面的第二氮化物半导体层，其中提供到金属有机化学气相沉积生长设备的生长腔中的V族元素气体对III族元素气体的摩尔流量比率设置为240或更小。

Description

制备氮化物半导体器件的方法
技术领域
本发明涉及氮化物半导体器件的制造方法。
背景技术
氮化物半导体器件，诸如，氮化物半导体发光二极管器件、氮化物半导体激光器器件和氮化物半导体晶体管器件，使用诸如氮化镓衬底、碳化硅衬底或蓝宝石衬底的衬底制造。在这些衬底中，具有在成本和量产等方面的优势的蓝宝石衬底被广泛应用。
不幸的是，由于蓝宝石衬底与形成在衬底上的诸如氮化镓的氮化物半导体层之间的高晶格失配，在氮化物半导体层中产生许多螺纹位错。螺纹位错造成各种特性的劣化，例如氮化物半导体发光二极管器件的发光效率降低，氮化物半导体激光器器件的寿命缩短，以及氮化物半导体晶体管器件的电子迁移率降低。
为了解决此问题，例如专利文献1(日本专利特开第2002-43233号)公开了通过在GaN层之间***SiN层以降低布置在顶表面上的GaN层中的位错密度的方法。
发明内容
如果SiN层部分地形成在用以制造氮化物半导体器件的GaN层上，GaN层将不会在存在SiN层的区域中生长。因此，在形成了SiN层的部分中位错被终止。
然而，位错穿过不存在SiN层的区域。因此，当位错向上传播时，不能预期GaN层中的位错密度被有效降低。
此外，当GaN层具有倾斜面时如果SiN层形成在大的区域中，难以掩埋GaN层，导致GaN层表面形貌劣化。
考虑到上述情况，本发明的目的是提供氮化物半导体器件的制造方法，其能降低氮化物半导体层中的位错密度(即使形成了氮化硅层)，并获得氮化物半导体层的优良的表面形貌。
本发明是一种氮化物半导体器件的制造方法，包括步骤：通过金属有机化学气相沉积形成第一氮化物半导体层，在第一氮化物半导体层上形成氮化硅层，通过金属有机化学气相沉积形成具有倾斜面的第二氮化物半导体层以覆盖第一氮化物半导体层和氮化硅层，以及通过金属有机化学气相沉积形成具有平整上表面的第三氮化物半导体层以掩埋第二氮化物半导体层的倾斜面。在通过金属有机化学气相沉积形成第二氮化物半导体层的步骤中，提供到金属有机化学气相沉积生长设备的生长腔中的V族元素气体对III族元素气体的摩尔流量比率设置为240或更低。
优选地，在本发明的氮化物半导体器件的制造方法中，提供蓝宝石衬底，该方法还包括在通过金属有机化学气相沉积形成第一氮化物半导体层的步骤之前在衬底表面上形成缓冲层的步骤，且通过金属有机化学气相沉积形成第一氮化物半导体层的步骤包括在缓冲层上形成第一氮化物半导体层。
优选地，在本发明的氮化物半导体器件的制造方法中，缓冲层是氮化铝。
优选地，在本发明的氮化物半导体器件的制造方法中，衬底的表面具有凹部和凸部。
优选地，在本发明的氮化物半导体器件的制造方法中，第一氮化物半导体层包括倾斜面层和平坦层。
优选地，在本发明的氮化物半导体器件的制造方法中，第二氮化物半导体层的倾斜面相对于第二氮化物半导体层的生长表面45°或更大的角度倾斜。
优选地，在本发明的氮化物半导体器件的制造方法中，第二氮化物半导体层具有2μm或更大的厚度。
根据本发明，可提供一种氮化物半导体器件的制造方法，即使形成氮化硅层该方法也能降低氮化物半导体层中的位错密度，并获得氮化物半导体层的优良的表面形貌。
本发明的上述和其他目的、特征、方面和优势将在本发明的下面结合附图的详细描述中变得更为明晰。
附图说明
图1是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的步骤的截面示意图。
图2是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图3是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图4是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图5是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图6是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图7是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图8是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图9是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图10是示出第一实施例中的氮化物半导体发光二极管器件的制造方法的另一步骤的截面示意图。
图11是示出第二实施例中的氮化物半导体激光器器件的制造方法的实例的步骤的截面示意图。
图12是示出第二实施例中的氮化物半导体激光器器件的制造方法的实例的另一步骤的截面示意图。
图13是示出第二实施例中的氮化物半导体激光器器件的制造方法的实例的另一步骤的截面示意图。
图14是示出第三实施例中的氮化物半导体晶体管器件的制造方法的实例的步骤的截面示意图。
图15是示出第三实施例中的氮化物半导体晶体管器件的制造方法的实例的另一步骤的截面示意图。
图16是实例中的测试样品的截面示意图。
图17示出实例1中的测试实例的STEM图像。
具体实施方式
下面将描述本发明的实施例。注意在本发明的附图中相同或相应的部分用相同的参考符号表示。
<第一实施例>
首先，如图1的截面示意图所示，执行制备其表面上具有凹部和凸部的衬底1的步骤。例如通过在可以是蓝宝石衬底、碳化硅衬底、氮化镓衬底或氧化锌衬底的衬底1的表面上图案化抗蚀剂且使用ICP(诱导耦合等离子体)等方法蚀刻衬底1的表面的一部分可实施制备其表面上具有凹部和凸部的衬底1的步骤，。
然后，如图2的截面示意图所示，执行在衬底1的表面上形成缓冲层2的步骤。例如通过在衬底1的表面上利用溅射层叠由Alx1Ga1-xN(0≤x1≤1)表示的氮化物半导体制成的氮化物半导体层来实施缓冲层2的形成步骤。优选地，氮化铝层形成为缓冲层2。如果氮化铝层形成为缓冲层2，要形成在缓冲层2上的氮化物半导体层中的位错密度倾向于降低。
然后，执行通过金属有机化学气相沉积(MOCVD)在衬底1的表面上形成第一氮化物半导体层的步骤。通过MOCVD形成第一氮化物半导体层的步骤例如可如下实施。首先，如图3的截面示意图所示，执行通过MOCVD在缓冲层2的表面上形成具有倾斜面3b的倾斜面层3的步骤。
例如通过在缓冲层2的表面上利用MOCVD层叠由表达式Alx2Gay2Inz2N(0≤x2≤1，0≤y2≤1，0≤z2≤1，x2+y2+z2≠0)表示的氮化物半导体制成的氮化物半导体层可实施通过MOCVD形成倾斜面层3的步骤。
优选地，每个倾斜面层3的倾斜面3b相对每个倾斜面层3的生长表面3a倾斜45°或更大的角度α。在此情况下，在生长的早期阶段出现在衬底1上的位错在横向方向上可被有效弯曲，由此降低了要形成在倾斜面层3上的氮化物半导体层中的位错密度。
接着，如图4的截面示意图所示，执行通过MOCVD形成掩埋层4的步骤，掩埋层4作为平坦层以掩埋暴露在倾斜面层3的倾斜面3b之间的缓冲层2。
例如通过在倾斜面层3的倾斜面3b之间暴露的缓冲层2的表面上利用MOCVD层叠由表达式Alx3Gay3Inz3N(0≤x3≤1，0≤y3≤1，0≤z3≤1，x3+y3+z3≠0)表示的氮化物半导体形成的氮化物半导体层可实施通过MOCVD形成掩埋层的4的步骤。优选地，如图4所示，例如掩埋层4掩埋倾斜面3b之间的沿着倾斜面层3在其厚度方向上的部分(halfway)的空间，而不是掩埋整个倾斜面层3。
通过执行这些步骤，由倾斜面层3和掩埋层4形成的第一氮化物半导体层5可通过MOCVD形成在衬底1的表面上。
接着，如图5的截面示意图所示，执行在第一氮化物半导体层5的表面上形成氮化硅层6的步骤。
例如，通过在第一氮化物半导体层5的掩埋层4的表面上通过CVD形成氮化硅层6可实施形成氮化硅层6的步骤。
接着，如图6的截面示意图所示，通过MOCVD执行形成具有倾斜面7b的第二氮化物半导体层7的步骤，以覆盖第一氮化物层5和氮化硅层6。
通过MOCVD形成第二氮化物半导体层7的步骤例如可通过MOCVD层叠由表达式Alx4Gay4Inz4N(0≤x4≤1，0≤y4≤1，0≤z4≤1，x4+y4+z4≠0)表示的氮化物半导体制成的氮化物半导体层以覆盖第一氮化物半导体层5和氮化硅层6来实施。
优选地，第二氮化物半导体层7的每个倾斜面7b相对于第二氮化物半导体层7的生长表面7a倾斜45°或更大的角度β。在此情况下，在第一氮化物半导体层5的厚度方向传播的位错通过第二氮化物半导体层7的倾斜面7b可在横向方向上弯曲，由此有效防止了位错的传播。因此，要形成在第二半导体层7上的氮化物半导体层的上表面中的位错密度趋于能够被显著降低。
优选地，第二氮化物半导体层7具有2μm或更大的厚度T。如果第二氮化物半导体层7具有2μm或更大的厚度T，则要形成在第二氮化物半导体层7上的氮化物半导体层的表面中的位错密度趋于能够被显著降低。
接着，如图7的截面示意图所示，通过MOCVD执行形成具有平坦上表面8a的第三氮化物半导体层8的步骤，以掩埋第二氮化物半导体层7的倾斜面7b。
例如通过MOCVD层叠由表达式Alx5Gay5Inz5N(0≤x5≤1，0≤y5≤1，0≤z5≤1，x5+y5+z5≠0)表示的氮化物半导体制成的氮化物半导体层以掩埋第二氮化物半导体层7的倾斜面7b之间的空间可实施通过MOCVD形成第三氮化物半导体层8的步骤。
在此实施例中，在通过MOCVD形成第二氮化物半导体层7的步骤中，提供到MOCVD生长设备的生长腔的III族元素气体对V族元素气体的摩尔流量比率((提供到MOCVD生长设备的生长腔的V族元素气体的摩尔流速)/(提供到MOCVD生长设备的生长腔的III族元素气体的摩尔流速))设置为240或更小。这基于本发明人潜心研究的成果发现，当通过MOCVD形成第二氮化物半导体层7时通过将提供到MOCVD生长设备的生长腔的V族元素气体对III族元素气体的摩尔流量比率设置为240或更小，即使形成氮化硅层6，形成在具有倾斜面7b的第二半导体层7上的第三氮化物半导体层8的上表面中的位错密度也可被降低，且可获得第三氮化物半导体层8的上表面8a的优良的表面形貌。
优选地，在通过MOCVD形成第二氮化物半导体层7的步骤中，提供到MOCVD生长设备的生长腔的V族元素气体对III族元素气体的摩尔流量比率设置为120或更少。在此情况下，第三氮化物半导体层8的上表面8a中的位错密度可趋于能够被进一步降低。
优选地，在通过MOCVD形成第二氮化物半导体层7的步骤中，提供到MOCVD生长设备的生长腔的V族元素气体对III族元素气体的摩尔流量比率设置为90或更大。在此情况下，第三氮化物半导体层8的上表面8a中的位错密度可趋于能够被进一步降低。
接着，如图8的截面示意图所示，n型氮化物半导体层9、氮化物半导体超晶格结构层10、氮化物半导体有源层11，第一p型氮化物半导体层12和第二p型氮化物半导体层13通过MOCVD顺次层叠在第三氮化物半导体层8的上表面8a上，然后通过EB(电子束)沉积等在第二p型氮化物半导体层13的表面上层叠透光性电极层14以形成层叠体。
例如通过层叠由表达式Alx6Gay6Inz6N(0≤x6≤1，0≤y6≤1，0≤z6≤1，x6+y6+z6≠0)表示的氮化物半导体制成并用n型掺杂剂掺杂的氮化物半导体层可形成n型氮化物半导体层9。
例如通过层叠由表达式Alx7Gay7Inz7N(0≤x7≤1，0≤y7≤1，0≤z7≤1，x7+y7+z7≠0)表示的氮化物半导体制成的一个氮化物半导体层和由表达式Alx8Gay8Inz8N(0≤x8≤1，0≤y8≤1，0≤z8≤1，x8+y8+z8≠0)表示的氮化物半导体制成的一个氮化物半导体层，两个氮化物半导体层彼此组分不同，可形成氮化物半导体超晶格结构层10。
例如通过层叠由表达式Alx9Gay9Inz9N(0≤x9≤1，0≤y9≤1，0≤z9≤1，x9+y9+z9≠0)表示的氮化物半导体制成的一个氮化物半导体阱层和由表达式Alx10Gay10Inz10N(0≤x10≤1，0≤y10≤1，0≤z10≤1，x10+y10+z10≠0)表示的氮化物半导体制成的带隙宽于氮化物半导体阱层的一个氮化物半导体阻挡层，氮化物半导体阱层与氮化物半导体阻挡层彼此组分不同，可形成氮化物半导体有源层11。氮化物半导体有源层11可包括但不限于例如六个氮化物半导体阱层。
例如通过层叠由表达式Alx11Gay11Inz11N(0≤x11≤1，0≤y11≤1，0≤z11≤1，x11+y11+z11≠0)表示的氮化物半导体制成并用p型掺杂剂掺杂的氮化物半导体层可形成第一p型氮化物半导体层12。
例如通过层叠由表达式Alx12Gay12Inz12N(0≤x12≤1，0≤y12≤1，0≤z12≤1，x12+y12+z12≠0)表示的氮化物半导体制成的并用p型掺杂剂掺杂的氮化物半导体层可形成第二p型氮化物半导体层13。
透光性电极层14可通过层叠例如由ITO(氧化锡铟)制成的层而形成。
接着，如图9的截面示意图所示，通过刻蚀等去除图8所示的层叠体的一部分，以暴露n型氮化物半导体层9的部分表面。
接着，如图10的截面示意图所示，n侧电极16形成在n型氮化物半导体层9的暴露表面上，且p侧电极15形成在透光性电极层14的表面上，以制造第一实施例中的氮化物半导体发光二极管器件。
在第一实施例中如此制造的氮化物半导体发光二极管器件中，当通过MOCVD形成第二氮化物半导体层7时，如上所述，将提供到MOCVD生长设备的生长腔的V族元素气体对III族元素气体的摩尔流量比率设置为240或更小。因此，第三氮化物半导体层8的上表面8a中的位错密度可降低，且可获得第三氮化物半导体层8的上表面8a的优良的表面形貌。
由此，在第一实施例中的氮化物半导体发光二极管器件中，具有如此低的位错密度和优良表面形貌的第三氮化物半导体层8的上表面8a上方，位错密度可被降低以改善n型氮化物半导体层9、氮化物半导体超晶格结构层10、氮化物半导体有源层11、第一p型氮化物半导体层12和第二p型氮化物半导体层13中每个的结晶度，由此改善诸如光效率的特性。
<第二实施例>
第二实施例的特征在于制造氮化物半导体激光器器件而不是氮化物半导体发光二极管器件。
下面将会描述第二实施例中氮化物半导体激光器器件的制造方法的实例。首先，以与第一实施例类似的方式，在衬底1的表面上顺次层叠缓冲层2、倾斜面层3、第一掩埋层4、氮化硅层6、第二氮化物半导体层7和第三氮化物半导体层8。
接着，在图11的截面示意图所示，通过MOCVD在第三氮化物半导体层8的上表面8a上顺次层叠n型氮化物半导体覆层21、n型氮化物半导体光导层22，氮化物半导体有源层23、氮化物半导体保护层24、p型氮化物半导体光导层25、p型氮化物半导体覆层26和p型氮化物半导体接触层27，以形成层叠体。
例如，通过层叠由表达式Alx13Gay13Inz13N(0≤x13≤1，0≤y13≤1，0≤z13≤1，x13+y13+z13≠0)表示的氮化物半导体制成并用n型掺杂剂掺杂的氮化物半导体层可形成n型氮化物半导体覆层21。
例如，通过层叠由表达式Alx14Gay14Inz14N(0≤x14≤1，0≤y14≤1，0≤z14≤1，x14+y14+z14≠0)表示的氮化物半导体制成并用n型掺杂剂掺杂的氮化物半导体层可形成n型氮化物半导体光导层22。
例如，通过层叠由表达式Alx15Gay15Inz15N(0≤x15≤1，0≤y15≤1，0≤z15≤1，x15+y15+z15≠0)表示的氮化物半导体制成的一个氮化物半导体层和由表达式Alx16Gay16Inz16N(0≤x16≤1，0≤y16≤1，0≤z16≤1，x16+y16+z16≠0)表示的氮化物半导体制成的一个氮化物半导体层，两个氮化物半导体层彼此组分不同，可形成氮化物半导体有源层23。
例如，通过层叠由表达式Alx17Gay17Inz17N(0≤x17≤1，0≤y17≤1，0≤z17≤1，x17+y17+z17≠0)表示的氮化物半导体制成的氮化物半导体层可形成氮化物半导体保护层24。
例如，通过层叠由表达式Alx18Gay18Inz18N(0≤x18≤1，0≤y18≤1，0≤z18≤1，x18+y18+z18≠0)表示的氮化物半导体制成并用p型掺杂剂掺杂的氮化物半导体层可形成p型氮化物半导体光导层25。
例如，通过层叠由表达式Alx19Gay19Inz19N(0≤x19≤1，0≤y19≤1，0≤z19≤1，x19+y19+z19≠0)表示的氮化物半导体制成并用p型掺杂剂掺杂的氮化物半导体层可形成p型氮化物半导体覆层26。
例如，通过层叠由表达式Alx20Gay20Inz20N(0≤x20≤1，0≤y20≤1，0≤z20≤1，x20+y20+z20≠0)表示的氮化物半导体制成并用p型掺杂剂掺杂的氮化物半导体层可形成p型氮化物半导体接触层27。
然后，如图12的截面示意图所示，通过刻蚀等去除图11所示的层叠体的p型氮化物半导体覆层26和p型氮化物半导体接触层27每个的一部分，以暴露p型氮化物半导体覆层26的表面的一部分。此外，通过刻蚀等被去除图11所示的层叠体的一部分，以暴露n型氮化物半导体覆层21表面的一部分。
接着，如图13的截面示意图所示，例如由氧化硅形成的绝缘膜28形成为暴露p型氮化物半导体接触层27的表面并覆盖暴露的p型氮化物半导体覆层26的表面。然后，n侧电极16形成在n型氮化物半导体覆层21的暴露表面上，且与p型氮化物半导体接触层27接触的p侧电极15形成在绝缘层28上，以制造第二实施例中的氮化物半导体激光器器件。
再一次地，在第二实施例中如此制造的氮化物半导体激光器器件中，当通过MOCVD形成第二氮化物半导体层7时，如上所述，提供到MOCVD生长设备的生长腔的V族元素气体对III族元素气体的摩尔流量比率设置为240或更小。这样，第三氮化物半导体层8的上表面8a中的位错密度可被降低，从而可获得第三氮化物半导体层8的上表面8a的优良的表面形貌。
因此，再一次地，在第二实施例中的氮化物半导体激光器器件中，在具有如此低的位错密度和优良表面形貌的第三氮化物半导体层8的上表面8a上方，位错密度可被降低以改善n型氮化物半导体覆层21、n型氮化物半导体光导层22、氮化物半导体有源层23、氮化物半导体保护层24、p型氮化物半导体光导层25、p型氮化物半导体覆层26和p型氮化物半导体接触层27中每个的结晶度，由此改善诸如激光振荡(lasingoscillation)的特性。
除了上述描述之外，第二实施例类似于第一实施例，且因此不重复其描述。
<第三实施例>
第三实施例的特征在于制造的是氮化物半导体晶体管器件(其为电子器件的实例)，而不是例如氮化物半导体发光二极管器件和氮化物半导体激光器器件的发光器件。
下面将描述第三实施例中的氮化物半导体晶体管器件的制造方法的实例。首先，以与第一和第二实施例类似的方式，在衬底1的表面上顺次层叠缓冲层2、倾斜面层3、第一掩埋层4、氮化硅层6、第二氮化物半导体层7和第三氮化物半导体层8.
接着，如图14的截面示意图所示，采用MOCVD在第三氮化物半导体层8的上表面8a上层叠由未掺杂GaN等形成的氮化物半导体电子输运层31，以及在氮化物半导体电子输运层31的表面上层叠由n型AlGaN等制成的n型氮化物半导体电子提供层32。
接着，如图15的截面示意图所示，源极电极33、漏极电极34和栅极电极35形成在n型氮化物半导体电子提供层32的表面上，以制造第三实施例中的氮化物半导体晶体管器件。
再一次地，在第三实施例中如此制造的氮化物半导体晶体管器件中，当通过MOCVD形成第二氮化物半导体层7时，如上所述，提供到MOCVD生长设备的生长腔的V族元素气体对III族元素气体的摩尔流量比率设置为240或更小。这样，第三氮化物半导体层8的上表面8a中的位错密度可被降低，且可获得第三氮化物半导体层8的上表面8a的优良的表面形貌。
因此，再一次地，在第三实施例中的氮化物半导体晶体管器件中，在具有如此低位的错密度和优良表面形貌的第三氮化物半导体层8的上表面8a上方，位错密度可被降低以改善氮化物半导体电子输运层31和n型氮化物半导体电子提供层32每个的结晶度，由此改善诸如电子迁移率的特性。
除了上述描述之外，第三实施例类似于第一和第二实施例，且因此不重复其描述。
实例
<实例1>
如下所述制造图16的截面示意图所示的测试样品，并且评价由n型GaN制成的导电层49的表面的位错密度和表面形貌。
具体地，首先，采用步进机(stepper)在蓝宝石衬底41上图案化抗蚀剂，且使用ICP(诱导耦合等离子体)刻蚀蓝宝石衬底41的表面，以形成蓝宝石衬底41表面上的凹部和凸部。
接着，将具有凹部和凸部的蓝宝石衬底41放置在溅射膜形成设备的膜形成腔中，且氮气流入到溅射薄膜形成装置的薄膜形成腔中以使蓝宝石衬底41的表面氮化。然后，蓝宝石衬底41的温度设置在50℃，溅射膜形成设备的薄膜形成腔中的压强保持在0.5Pa，氮气以5sccm的流速流入到溅射膜形成设备的薄膜形成腔中，高频偏压施加到金属Al靶上，以形成厚度为25nm的AlN缓冲层42。
接着，具有形成在其上的AlN缓冲层42的蓝宝石衬底41被冷却，并将其放置在MOCVD设备的生长腔中。之后，蓝宝石衬底41的温度设置为90℃，NH3(氨气)气体作为V族源以及TMG(三甲基镓)气体作为III族源提供到MOCVD设备的生长腔中，以生长由GaN制成的具有倾斜面43b的倾斜面层43，倾斜面43b的高度为1.7μm。每个倾斜面层43的倾斜面43b相对于每个倾斜面层43的生长表面43a具有约60°的角度α。倾斜面层43仅生长在蓝宝石衬底41的表面上的凹部和凸部的凹部的上表面上。
接着，除了蓝宝石衬底41的温度设置为1200℃以外，在类似于用于倾斜面层43的条件下，倾斜面层43的倾斜面43b之间的凹槽以由GaN制成的第一掩埋层44填充。第一掩埋层44具有0.5μm的厚度，且掩埋凹槽至沿倾斜面层43的倾斜面43b的部分高度。
接着，蓝宝石41的温度设置为1255℃，作为IV族源的SiH4(硅烷)气体以及作为V族源的NH3气体分别提供19.5分钟，以在第一掩埋层44的表面上生长氮化硅层46。当生长氮化硅层46时不提供TMG。
接着，停止供应SiH4气体，并提供TMG气体和NH3气体使得NH3气体对TMG气体的摩尔流量比率设置为120，然而蓝宝石衬底41的温度保持在1255℃，以形成由GaN制成的面控制层47，具有3μm的厚度，并且具有倾斜面47b。每个倾斜面47b相对面控制层47的生长表面47a具有45°或更大的角度β。
接着，提供TMG气体和NH3气体使得NH3气体对TMG气体的摩尔流量比率设置为440，而蓝宝石衬底41的温度保持在1255℃，以生长由GaN制成的2μm厚的第二掩埋层48。
接着，为了通过CL(阴极射线发光，cathodeluminescence)测量位错密度，当生长第二掩埋层48时，以类似的量提供TMG气体和NH3气体，且还以5×1018/cm3的浓度提供SiH4气体，以生长具有0.5μm厚的由GaN制成的导电层49。
注意，上述蓝宝石衬底41的温度指与碳基座(susceptor)接触的热电偶(thermocouple)的温度。
通过CL测量实例1中如此制造的测试样品的导电层49表面的位错密度。结果显示在表1中。如表1所示，实例1中的测试样品的导电层49的表面的位错密度为5.4×107/cm2。
此外，检查了实例1中的测试样品的导电层49的表面。结果显示在表1中。如表1所示，在实例1中的测试样品的导电层49的表面上未观察到指示表面粗糙度的白化(whitening)，从而确认表面具有优良的表面形貌。
图17示出实例1中测试实例的STEM(扫描透射电子显微镜)图像。图17右边示出的FAC层的部分对应于面控制层47，且观察到在实线圈出的部分中位错在横向上延伸。从而确认从面控制层47下方传播的位错可通过面控制层47的倾斜面47b在横向上有效地弯曲。
<实例2>
除了当形成面控制层47时NH3气体对TMG气体的摩尔流量比率设置为240之外，实例2中的测试样品以与实例1中类似的方式制造，且评价由n型GaN制成的导电层49的表面的位错密度和表面形貌。结果在表1中显示。
如表1所示，实例2中的测试样品的导电层49的表面的位错密度为1×1018/cm2。在实例2中的测试样品的导电层49的表面上也未观察到指示表面粗糙度的白化，从而确认表面具有优良的表面形貌。
<实例3>
除了当形成面控制层47时蓝宝石衬底41的温度设置为1205℃，且NH3气体对TMG气体的摩尔流量比率设置为90之外，实例3中的测试样品以与实例1中类似的方式制造，且评价由n型GaN制成的导电层49的表面的位错密度和表面形貌。结果在表1中显示。
如表1所示，实例3的测试样品的导电层49的表面的位错密度为3.5×107/cm2，在实例3中的测试样品的导电层49的表面上也未观察到指示表面粗糙度的白化，从而确认表面具有优良的表面形貌。
<实例4>
除了当形成面控制层47时蓝宝石衬底41的温度设置为1205℃，且NH3气体对TMG气体的摩尔流量比率设置为120之外，实例4中的测试样品以与实例1中类似的方式制造，且评价由n型GaN制成的导电层49的表面的位错密度和表面形貌。结果在表1中显示。
如表1所示，实例4中的测试样品的导电层49的表面的位错密度为4.8×107/cm2，在实例4中的测试样品的导电层49的表面上也未观察到指示表面粗糙度的白化，从而确认表面具有优良的表面形貌。
<实例5>
除了面控制层47形成为2μm厚之外，实例5中的测试样品以与实例1中类似的方式制造，且评价由n型GaN制成的导电层49的表面的位错密度和表面形貌。结果在表1中显示。
如表1所示，实例5的测试样品的导电层49的表面的位错密度为6.8×107/cm2，在实例5中的测试样品的导电层49的表面上也未观察到指示表面粗糙度的白化，从而确认表面具有优良的表面形貌。
[表1]
如表1所示，在形成面控制层47时，NH3气体与TMG气体的摩尔流量比率设置为120的实例1中的导电层49的表面中的位错密度低于摩尔流量比率设置为240的实例2中的位错密度。
此外，如表1中实例3的行所示，确认可通过在形成面控制层47时降低蓝宝石衬底41的温度至1205℃且设置NH3气体对TMG气体的摩尔流量比率为90而进一步降低导电层49的表面的位错密度。
此外，如表1的实例4的行所示，在形成面控制层47时蓝宝石衬底41的温度设置为1205℃时设置摩尔流量比率为120的实施例4中的导电层49的表面位错密度高于实例3。通过实例3和实例4之间的对比也确认通过降低NH3气体对TMG气体的摩尔流量比率对导电层49的表面中的位错密度有降低的效果。
以此方式通过降低NH3气体对TMG气体的摩尔流量比率而降低导电层49的表面中的位错密度的原因可能是因为原子核密度增加且位错之间关联的频率降低，使得位错密度可被更有效地降低。
另外，由于每个倾斜面47b相对面控制层47的生长表面47a具有45°或更大的角度，所以传播至面控制层47的位错以较大的角度被弯曲，使得位错可在横向上被更有效地弯曲。
此外，如表1所示，由于面控制层47具有2μm的厚度的实例5中的导电层49的表面中的位错密度高于面控制层47具有3μm的厚度的实例1中的导电层49的表面中的位错密度，所以确认面控制层47的优选厚度是2μm或更大。
本发明可用于氮化物半导体器件的制造方法中，且尤其适合用于制造诸如氮化物半导体发光二极管器件(LED)，氮化物半导体激光器器件(LD)和氮化物半导体晶体管器件的氮化物半导体器件。
尽管本发明被详细的描述和阐述，但应清楚地理解这些描述和阐述仅是说明性和示例性的而不是限制性的，本发明的范围根据所附权利要求解释。
本申请基于2011年10月7日提交日本专利局的日本专利申请第2011-222880号，其全部内容引用结合于此。

Claims (6)

1.一种氮化物半导体器件的制造方法，包括步骤：
通过金属有机化学气相沉积形成第一氮化物半导体层，所述形成第一氮化物半导体层的步骤包括：形成具有倾斜面的倾斜面层；和形成掩埋层以掩埋倾斜面之间的沿着所述倾斜面层在所述倾斜面层厚度方向上的部分的空间；
在所述第一氮化物半导体层上形成氮化硅层；
通过金属有机化学气相沉积形成具有倾斜面的第二氮化物半导体层以覆盖所述第一氮化物半导体层和所述氮化硅层；以及
通过金属有机化学气相沉积形成具有平坦上表面的第三氮化物半导体层以掩埋所述第二氮化物半导体层的所述倾斜面；
在通过金属有机化学气相沉积形成第二氮化物半导体层的所述步骤中，提供到金属有机化学气相沉积生长设备的生长腔中的V族元素气体与III族元素气体的摩尔流量比率设置为120或更小。
2.根据权利要求1的氮化物半导体器件的制造方法，其中
提供蓝宝石衬底，
所述方法还包括在通过金属有机化学气相沉积形成第一氮化物半导体层的所述步骤之前在所述衬底的表面上形成缓冲层的步骤，以及
通过金属有机化学气相沉积形成第一氮化物半导体层的所述步骤包括在所述缓冲层上形成所述第一氮化物半导体层的步骤。
3.根据权利要求2的氮化物半导体器件的制造方法，其中
所述缓冲层是氮化铝。
4.根据权利要求2的氮化物半导体器件的制造方法，其中
所述衬底的所述表面具有凹部和凸部。
5.根据权利要求1的氮化物半导体器件的制造方法，其中
所述第二氮化物半导体层的所述倾斜面以相对于所述第二氮化物半导体层的生长表面成45°或更大的角度倾斜。
6.根据权利要求1的氮化物半导体器件的制造方法，其中
所述第二氮化物半导体层具有2μm或更大的厚度。
CN201210520669.4A 2011-10-07 2012-10-08 制备氮化物半导体器件的方法 Expired - Fee Related CN103035793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-222880 2011-10-07
JP2011222880A JP5813448B2 (ja) 2011-10-07 2011-10-07 窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN103035793A CN103035793A (zh) 2013-04-10
CN103035793B true CN103035793B (zh) 2016-08-03

Family

ID=48022483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210520669.4A Expired - Fee Related CN103035793B (zh) 2011-10-07 2012-10-08 制备氮化物半导体器件的方法

Country Status (3)

Country Link
US (1) US8697466B2 (zh)
JP (1) JP5813448B2 (zh)
CN (1) CN103035793B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6181661B2 (ja) * 2012-10-22 2017-08-16 シャープ株式会社 窒化物半導体発光素子
JP2014175496A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
CN103320764B (zh) * 2013-06-14 2015-10-21 西安电子科技大学 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法
KR102175320B1 (ko) * 2014-04-07 2020-11-06 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
KR20170018802A (ko) * 2014-06-17 2017-02-20 엘시드 가부시끼가이샤 발광 소자의 제조 방법 및 발광 소자
CN104952710B (zh) * 2015-06-12 2018-01-30 湘能华磊光电股份有限公司 一种led外延层生长方法
JP6819969B2 (ja) * 2016-11-08 2021-01-27 旭化成株式会社 窒化物半導体基板
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
CN108508518B (zh) * 2018-04-11 2021-06-01 青岛海信宽带多媒体技术有限公司 确定光栅掩埋层工艺参数的方法
CN108615798A (zh) * 2018-04-27 2018-10-02 福建兆元光电有限公司 氮化物led外延层结构及制造方法
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
CN110400835A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件电子迁移率的结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101302648A (zh) * 2008-01-28 2008-11-12 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) * 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
JP5065625B2 (ja) * 1997-10-30 2012-11-07 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3384782B2 (ja) * 2000-03-16 2003-03-10 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP3476754B2 (ja) 2000-07-28 2003-12-10 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP4788665B2 (ja) * 2000-09-18 2011-10-05 三菱化学株式会社 半導体発光素子およびその製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
JP5592610B2 (ja) * 2006-03-10 2014-09-17 エステイーシー．ユーエヌエム ナノワイヤーの製造方法、ＩＩＩ族窒化物ナノワイヤーアレイ、及びＧａＮ基板構造
JP2009536606A (ja) * 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
CN101743618B (zh) * 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
EP2196796A1 (en) * 2008-12-09 2010-06-16 Imec Single molecule optical spectroscopy in solid-state nanopores in a transmission-based approach
JP5489117B2 (ja) 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
EP2532022B1 (en) * 2010-02-04 2015-05-27 LG Siltron Inc. Method for manufacturing gallium nitride wafer
US8703587B2 (en) * 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101302648A (zh) * 2008-01-28 2008-11-12 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法

Also Published As

Publication number Publication date
CN103035793A (zh) 2013-04-10
US20130089973A1 (en) 2013-04-11
JP2013084719A (ja) 2013-05-09
US8697466B2 (en) 2014-04-15
JP5813448B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
CN103035793B (zh) 制备氮化物半导体器件的方法
CN102005523B (zh) 氮化物半导体元件及其制造方法及半导体层的制造方法
CN103403886B (zh) 氮化物半导体结构、发光元件、晶体管元件及其制造方法
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US20090173951A1 (en) COMPOUND SEMICONDUCTOR DEVICE USING SiC SUBSTRATE AND ITS MANUFACTURE
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
CN102549778A (zh) 倾斜基底上的高质量非极性/半极性半导体器件及其制造方法
WO2000057460A1 (fr) PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
KR20210044255A (ko) 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP7212173B2 (ja) 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
KR100304733B1 (ko) 질화물 반도체의 구조 및 그 결정성장방법
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
KR20100053074A (ko) 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
TW202338171A (zh) 氮化物半導體基板及其製造方法
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP2003298109A (ja) 半導体素子及びその製造方法
JP2008047941A (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803