JP2013084719A - 窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP2013084719A
JP2013084719A JP2011222880A JP2011222880A JP2013084719A JP 2013084719 A JP2013084719 A JP 2013084719A JP 2011222880 A JP2011222880 A JP 2011222880A JP 2011222880 A JP2011222880 A JP 2011222880A JP 2013084719 A JP2013084719 A JP 2013084719A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011222880A
Other languages
English (en)
Other versions
JP5813448B2 (ja
Inventor
Satoshi Komada
聡 駒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011222880A priority Critical patent/JP5813448B2/ja
Priority to US13/614,589 priority patent/US8697466B2/en
Priority to CN201210520669.4A priority patent/CN103035793B/zh
Publication of JP2013084719A publication Critical patent/JP2013084719A/ja
Application granted granted Critical
Publication of JP5813448B2 publication Critical patent/JP5813448B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】窒化珪素層を形成した場合でも、窒化物半導体層の転移密度を低減することができるとともに、窒化物半導体層の表面モフォロジーを優れたものとすることができる窒化物半導体素子の製造方法を提供する。
【解決手段】斜めファセットを有する第２の窒化物半導体層を有機金属気相成長法により形成する工程において、有機金属気相成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が２４０以下である窒化物半導体素子の製造方法である。
【選択図】図６

Description

本発明は、窒化物半導体素子の製造方法に関する。
窒化物半導体発光ダイオード素子、窒化物半導体レーザ素子および窒化物半導体トランジスタ素子などの窒化物半導体素子の製造に用いられる基板としては、窒化ガリウム基板、炭化珪素基板、またはサファイア基板などが挙げられるが、コストおよび量産性などの点で優位性を有するサファイア基板が広く用いられている。
しかしながら、サファイア基板とその上に形成される窒化ガリウムなどの窒化物半導体層との格子不整合率が高いため、窒化物半導体層に多くの貫通転位が生じるといった問題が生じる。貫通転位は、窒化物半導体発光ダイオード素子における発光効率の低下、窒化物半導体レーザ素子における短寿命化、および窒化物半導体トランジスタ素子における低電子移動度化などの様々な特性悪化の原因となる。
そこで、たとえば特許文献１（特開２００２−４３２３３号公報）には、ＧａＮ層の間にＳｉＮ層を挿入することによって、最表面に配置されるＧａＮ層の転位密度を低減する方法が開示されている。
特開２００２−４３２３３号公報
ＧａＮ層上にＳｉＮ層を部分的に形成することによって窒化物半導体素子を製造する場合には、ＳｉＮ層が存在する箇所にはＧａＮ層が成長しないため、ＳｉＮ層の形成部分で転位が終端する。
しかしながら、ＳｉＮ層が存在しない箇所においては、転位がそのまま貫通していくため、転位が上方に伝播する場合には、ＧａＮ層における転位密度の効果的な低減を期待することができない。
また、たとえばＧａＮ層が斜めファセットを有する場合にＳｉＮ層の形成面積を大きくしたときには、ＧａＮ層の埋め込みが困難となり、ＧａＮ層の表面モフォロジーの悪化を招くという問題が生じる。
上記の事情に鑑みて、本発明の目的は、窒化珪素層を形成した場合でも、窒化物半導体層の転移密度を低減することができるとともに、窒化物半導体層の表面モフォロジーを優れたものとすることができる窒化物半導体素子の製造方法を提供することにある。
本発明は、第１の窒化物半導体層を有機金属気相成長法により形成する工程と、第１の窒化物半導体層上に窒化珪素層を形成する工程と、第１の窒化物半導体層および窒化珪素層を覆うように、斜めファセットを有する第２の窒化物半導体層を有機金属気相成長法により形成する工程と、第２の窒化物半導体層の斜めファセットを埋め込むように、平坦な上面を有する第３の窒化物半導体層を有機金属気相成長法により形成する工程と、を含み、第２の窒化物半導体層を有機金属気相成長法により形成する工程において、有機金属気相成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が２４０以下である窒化物半導体素子の製造方法である。
ここで、本発明の窒化物半導体素子の製造方法において、基板はサファイア基板であって、第１の窒化物半導体層を有機金属気相成長法により形成する工程の前に基板の表面上にバッファ層を形成する工程が含まれ、第１の窒化物半導体層を有機金属気相成長法により形成する工程は、第１の窒化物半導体層をバッファ層上に形成する工程を含むことが好ましい。
また、本発明の窒化物半導体素子の製造方法において、バッファ層は、窒化アルミニウムであることが好ましい。
また、本発明の窒化物半導体素子の製造方法において、基板の表面は、凹凸を有することが好ましい。
また、本発明の窒化物半導体素子の製造方法において、第１の窒化物半導体層は、斜めファセット層と、平坦層とを含むことが好ましい。
また、本発明の窒化物半導体素子の製造方法において、第２の窒化物半導体層の斜めファセットは、第２の窒化物半導体層の成長面に対して４５°以上の傾斜を有していることが好ましい。
また、本発明の窒化物半導体素子の製造方法において、第２の窒化物半導体層の厚さは２μｍ以上であることが好ましい。
本発明によれば、窒化珪素層を形成した場合でも、窒化物半導体層の転移密度を低減することができるとともに、窒化物半導体層の表面モフォロジーを優れたものとすることができる窒化物半導体素子の製造方法を提供することができる。
実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態１の窒化物半導体発光ダイオード素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態２の窒化物半導体レーザ素子の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 実施の形態２の窒化物半導体レーザ素子の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。 実施の形態２の窒化物半導体レーザ素子の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。 実施の形態３の窒化物半導体トランジスタ素子の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 実施の形態３の窒化物半導体トランジスタ素子の製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。 実施例の試験サンプルの模式的な断面図である。 実施例１の試験サンプルのＳＴＥＭ像である。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
＜実施の形態１＞
まず、図１の模式的断面図に示すように、表面に凹凸を有する基板１を準備する工程を行なう。ここで、表面に凹凸を有する基板１を準備する工程は、たとえば、サファイア基板、炭化珪素基板、窒化ガリウム基板または酸化亜鉛基板などの基板１の表面上にレジストをパターニングし、ＩＣＰ（Inductively coupled plasma）などのエッチング方法によって、基板１の表面の一部をエッチングすることなどにより行なうことができる。
次に、図２の模式的断面図に示すように、基板１の表面上にバッファ層２を形成する工程を行なう。ここで、バッファ層２を形成する工程は、たとえば、基板１の表面上に、Ａｌx1Ｇａ1-x1Ｎ（０≦ｘ１≦１）の式で表わされる窒化物半導体からなる窒化物半導体層をスパッタ法により積層することにより行なうことができ、バッファ層２としては窒化アルミニウム層を形成することが好ましい。バッファ層２としては窒化アルミニウム層を形成した場合には、バッファ層２上に形成される窒化物半導体層の転位密度を低減することができる傾向にある。
次に、基板１の表面上に第１の窒化物半導体層を有機金属気相成長法（ＭＯＣＶＤ法）により形成する工程を行なう。ここで、第１の窒化物半導体層をＭＯＣＶＤ法により形成する工程は、たとえば以下のようにして行なうことができる。まず、図３の模式的断面図に示すように、バッファ層２の表面上に斜めファセット３ｂを有する斜めファセット層３をＭＯＣＶＤ法により形成する工程を行なう。
斜めファセット層３をＭＯＣＶＤ法により形成する工程は、たとえば、バッファ層２の表面上に、Ａｌx2Ｇａy2Ｉｎz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされる窒化物半導体からなる窒化物半導体層をＭＯＣＶＤ法により積層することにより行なうことができる。
ここで、斜めファセット層３は、斜めファセット層３の斜めファセット３ｂが、斜めファセット層３の成長面３ａに対して、４５°以上の角度αの傾斜を有していることが好ましい。この場合には、基板１上に成長初期に生じた転位を効果的に横方向に曲げることができるため、斜めファセット層３上に形成される窒化物半導体層の転位密度を低減することができる。
次に、図４の模式的断面図に示すように、斜めファセット層３の斜めファセット３ｂの間から露出しているバッファ層２の表面を埋め込む平坦層としての埋め込み層４をＭＯＣＶＤ法により形成する工程を行なう。
埋め込み層４をＭＯＣＶＤ法により形成する工程は、たとえば、斜めファセット層３の斜めファセット３ｂの間から露出しているバッファ層２の表面上に、Ａｌx3Ｇａy3Ｉｎz3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）の式で表わされる窒化物半導体からなる窒化物半導体層をＭＯＣＶＤ法により積層することにより行なうことができる。ここで、埋め込み層４は、たとえば図４に示すように、斜めファセット層３の全体を埋め込むのではなく、斜めファセット層３の厚さ方向の途中まで斜めファセット３ｂの間の空間を埋め込むことが好ましい。
以上により、基板１の表面上に、斜めファセット層３と埋め込み層４とからなる第１の窒化物半導体層５をＭＯＣＶＤ法により形成することができる。
次に、図５の模式的断面図に示すように、第１の窒化物半導体層５の表面上に窒化珪素層６を形成する工程を行なう。
窒化珪素層６を形成する工程は、たとえば、第１の窒化物半導体層５の埋め込み層４の表面上にＣＶＤ法により窒化珪素層６を形成することにより行なうことができる。
次に、図６の模式的断面図に示すように、第１の窒化物半導体層５および窒化珪素層６を覆うように、斜めファセット７ｂを有する第２の窒化物半導体層７をＭＯＣＶＤ法により形成する工程を行なう。
第２の窒化物半導体層７をＭＯＣＶＤ法により形成する工程は、たとえば、第１の窒化物半導体層５および窒化珪素層６を覆うように、Ａｌx4Ｇａy4Ｉｎz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）の式で表わされる窒化物半導体からなる窒化物半導体層をＭＯＣＶＤ法により積層することにより行なうことができる。
ここで、第２の窒化物半導体層７は、第２の窒化物半導体層７の斜めファセット７ｂが、第２の窒化物半導体層７の成長面７ａに対して、４５°以上の角度βの傾斜を有していることが好ましい。この場合には、第１の窒化物半導体層５の厚さ方向に伝播してきた転位を第２の窒化物半導体層７の斜めファセット７ｂで横方向に曲げることができるため、転位の伝播を有効に防止して、第２の窒化物半導体層７上に形成される窒化物半導体層の上面の転位密度を大きく低減することができる傾向にある。
また、第２の窒化物半導体層７の厚さＴは、２μｍ以上であることが好ましい。第２の窒化物半導体層７の厚さＴが２μｍ以上である場合には、第２の窒化物半導体層７上に形成される窒化物半導体層の表面の転位密度を大きく低減することができる傾向にある。
次に、図７の模式的断面図に示すように、第２の窒化物半導体層７の斜めファセット７ｂを埋め込むように、平坦な上面８ａを有する第３の窒化物半導体層８をＭＯＣＶＤ法により形成する工程を行なう。
第３の窒化物半導体層８をＭＯＣＶＤ法により形成する工程は、たとえば、第２の窒化物半導体層７の斜めファセット７ｂの間の空間を埋め込むようにＡｌx5Ｇａy5Ｉｎz5Ｎ（０≦ｘ５≦１、０≦ｙ５≦１、０≦ｚ５≦１、ｘ５＋ｙ５＋ｚ５≠０）の式で表わされる窒化物半導体からなる窒化物半導体層をＭＯＣＶＤ法により積層することにより行なうことができる。
本実施の形態においては、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する工程において、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比（（ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスのモル流量）／（ＭＯＣＶＤ成長装置の成長室に供給されるＶ族元素ガスのモル流量））が２４０以下とされる。これは、本発明者が鋭意検討した結果、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する際に、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比を２４０以下とすることによって、窒化珪素層６を形成した場合でも、斜めファセット７ｂを有する第２の窒化物半導体層７上に形成される第３の窒化物半導体層８の上面８ａの転移密度を低減することができるとともに、第３の窒化物半導体層８の上面８ａの表面モフォロジーを優れたものとすることができることを見出したことによるものである。
また、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する工程において、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が１２０以下とされることが好ましい。この場合には、第３の窒化物半導体層８の上面８ａの転移密度をさらに低減することができる傾向にある。
また、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する工程において、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が９０以上とされることが好ましい。この場合には、第３の窒化物半導体層８の上面８ａの転移密度をさらに低減することができる傾向にある。
次に、図８の模式的断面図に示すように、ＭＯＣＶＤ法によって、第３の窒化物半導体層８の上面８ａ上に、ｎ型窒化物半導体層９、窒化物半導体超格子構造層１０、窒化物半導体活性層１１、第１のｐ型窒化物半導体層１２および第２のｐ型窒化物半導体層１３をこの順序で積層した後に、ＥＢ（Electron Beam）蒸着法などによって第２のｐ型窒化物半導体層１３の表面上に透光性電極層１４を積層することによって積層体を形成する。
ここで、ｎ型窒化物半導体層９としては、たとえば、Ａｌx6Ｇａy6Ｉｎz6Ｎ（０≦ｘ６≦１、０≦ｙ６≦１、０≦ｚ６≦１、ｘ６＋ｙ６＋ｚ６≠０）の式で表わされる窒化物半導体からなる窒化物半導体層にｎ型ドーパントをドーピングした層などを積層することができる。
また、窒化物半導体超格子構造層１０としては、たとえば、互いに組成の異なる、Ａｌx7Ｇａy7Ｉｎz7Ｎ（０≦ｘ７≦１、０≦ｙ７≦１、０≦ｚ７≦１、ｘ７＋ｙ７＋ｚ７≠０）の式で表わされる窒化物半導体からなる窒化物半導体層と、Ａｌx8Ｇａy8Ｉｎz8Ｎ（０≦ｘ８≦１、０≦ｙ８≦１、０≦ｚ８≦１、ｘ８＋ｙ８＋ｚ８≠０）の式で表わされる窒化物半導体からなる窒化物半導体層とを１層ずつ交互に積層した層などを積層することができる。
また、窒化物半導体活性層１１としては、たとえば、互いに組成の異なる、Ａｌx9Ｇａy9Ｉｎz9Ｎ（０≦ｘ９≦１、０≦ｙ９≦１、０≦ｚ９≦１、ｘ９＋ｙ９＋ｚ９≠０）の式で表わされる窒化物半導体からなる窒化物半導体井戸層と、窒化物半導体井戸層よりもバンドギャップの大きいＡｌx10Ｇａy10Ｉｎz10Ｎ０≦ｘ１０≦１、０≦ｙ１０≦１、０≦ｚ１０≦１、ｘ１０＋ｙ１０＋ｚ１０≠０）の式で表わされる窒化物半導体からなる窒化物半導体障壁層（とを１層ずつ交互に積層した層などを積層することができる。窒化物半導体活性層１１における窒化物半導体井戸層の数は、たとえば６層とすることができるがこれに限定されるものではない。
また、第１のｐ型窒化物半導体層１２としては、たとえばＡｌx11Ｇａy11Ｉｎz11Ｎ（０≦ｘ１１≦１、０≦ｙ１１≦１、０≦ｚ１１≦１、ｘ１１＋ｙ１１＋ｚ１１≠０）の式で表わされる窒化物半導体からなる窒化物半導体層にｐ型ドーパントをドーピングした層などを積層することができる。
また、第２のｐ型窒化物半導体層１３としては、たとえばＡｌx12Ｇａy12Ｉｎz12Ｎ（０≦ｘ１２≦１、０≦ｙ１２≦１、０≦ｚ１２≦１、ｘ１２＋ｙ１２＋ｚ１２≠０）の式で表わされる窒化物半導体からなる窒化物半導体層にｐ型ドーパントをドーピングした層などを積層することができる。
また、透光性電極層１４としては、たとえばＩＴＯ（Indium Tin Oxide）からなる層などを積層することができる。
次に、図９の模式的断面図に示すように、図８に示す積層体の一部をエッチングなどにより除去することによってｎ型窒化物半導体層９の表面の一部を露出させる。
そして、図１０の模式的断面図に示すように、ｎ型窒化物半導体層９の露出した表面上にｎ側電極１６を形成するとともに、透光性電極層１４の表面上にｐ側電極１５を形成することによって、実施の形態１の窒化物半導体発光ダイオード素子を作製することができる。
以上のようにして作製された実施の形態１の窒化物半導体発光ダイオード素子においては、上述のように、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する際に、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が２４０以下とされているため、第３の窒化物半導体層８の上面８ａの転移密度を低減することができるとともに、第３の窒化物半導体層８の上面８ａの表面モフォロジーを優れたものとすることができる。
そのため、実施の形態１の窒化物半導体発光ダイオード素子においては、そのような転移密度が低く、表面モフォロジーの優れた第３の窒化物半導体層８の上面８ａ上に、ｎ型窒化物半導体層９、窒化物半導体超格子構造層１０、窒化物半導体活性層１１、第１のｐ型窒化物半導体層１２および第２のｐ型窒化物半導体層１３のそれぞれの転位密度を低くして結晶性を向上させることができるため、発光効率などの特性を向上させることができる。
＜実施の形態２＞
本実施の形態においては、窒化物半導体発光ダイオード素子ではなく、窒化物半導体レーザ素子を作製した点に特徴がある。
以下、実施の形態２の窒化物半導体レーザ素子の製造方法の一例について説明する。まず、実施の形態１と同様にして、基板１の表面上に、バッファ層２、斜めファセット層３、第１の埋め込み層４、窒化珪素層６、第２の窒化物半導体層７および第３の窒化物半導体層８をこの順序で積層する。
次に、図１１の模式的断面図に示すように、ＭＯＣＶＤ法によって、第３の窒化物半導体層８の上面８ａ上に、ｎ型窒化物半導体クラッド層２１、ｎ型窒化物半導体光ガイド層２２、窒化物半導体活性層２３、窒化物半導体保護層２４、ｐ型窒化物半導体光ガイド層２５、ｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７をこの順序で積層して積層体を形成する。
ここで、ｎ型窒化物半導体クラッド層２１としては、たとえばＡｌx13Ｇａy13Ｉｎz13Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１３≦１、０≦ｙ１３≦１、０≦ｚ１３≦１、ｘ１３＋ｙ１３＋ｚ１３≠０）にｎ型ドーパントをドーピングした層などを積層することができる。
また、ｎ型窒化物半導体光ガイド層２２としては、たとえばＡｌx14Ｇａy14Ｉｎz14Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１４≦１、０≦ｙ１４≦１、０≦ｚ１４≦１、ｘ１４＋ｙ１４＋ｚ１４≠０）にｎ型ドーパントをドーピングした層などを積層することができる。
また、窒化物半導体活性層２３としては、たとえば、互いに組成の異なる、Ａｌx15Ｇａy15Ｉｎz15Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１５≦１、０≦ｙ１５≦１、０≦ｚ１５≦１、ｘ１５＋ｙ１５＋ｚ１５≠０）と、Ａｌx16Ｇａy16Ｉｎz16Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１６≦１、０≦ｙ１６≦１、０≦ｚ１６≦１、ｘ１６＋ｙ１６＋ｚ１６≠０）とを１層ずつ交互に積層した層などを積層することができる。
また、窒化物半導体保護層２４としては、たとえばＡｌx17Ｇａy17Ｉｎz17Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１７≦１、０≦ｙ１７≦１、０≦ｚ１７≦１、ｘ１７＋ｙ１７＋ｚ１７≠０）などを積層することができる。
また、ｐ型窒化物半導体光ガイド層２５としては、たとえばＡｌx18Ｇａy18Ｉｎz18Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１８≦１、０≦ｙ１８≦１、０≦ｚ１８≦１、ｘ１８＋ｙ１８＋ｚ１８≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
また、ｐ型窒化物半導体クラッド層２６としては、たとえばＡｌx19Ｇａy19Ｉｎz19Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ１９≦１、０≦ｙ１９≦１、０≦ｚ１９≦１、ｘ１９＋ｙ１９＋ｚ１９≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
また、ｐ型窒化物半導体コンタクト層２７としては、たとえばＡｌx20Ｇａy20Ｉｎz20Ｎの式で表わされる窒化物半導体からなる窒化物半導体層（０≦ｘ２０≦１、０≦ｙ２０≦１、０≦ｚ２０≦１、ｘ２０＋ｙ２０＋ｚ２０≠０）にｐ型ドーパントをドーピングした層などを積層することができる。
次に、図１２の模式的断面図に示すように、図１１に示す積層体のｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７のそれぞれの一部をエッチングなどにより除去することによってｐ型窒化物半導体クラッド層２６の表面の一部を露出させるとともに、図１１に示す積層体の一部をエッチングなどにより除去することによってｎ型窒化物半導体クラッド層２１の表面の一部を露出させる。
その後、図１３の模式的断面図に示すように、ｐ型窒化物半導体コンタクト層２７の表面を露出させる一方でｐ型窒化物半導体クラッド層２６の露出表面を覆うようにたとえば酸化ケイ素などからなる絶縁膜２８を形成する。そして、ｎ型窒化物半導体クラッド層２１の露出した表面上にｎ側電極１６を形成するとともに、ｐ型窒化物半導体コンタクト層２７と接するｐ側電極１５を絶縁膜２８上に形成することによって、実施の形態２の窒化物半導体レーザ素子を作製することができる。
以上のようにして作製された実施の形態２の窒化物半導体レーザ素子においても、上述のように、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する際に、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が２４０以下とされるため、第３の窒化物半導体層８の上面８ａの転移密度を低減することができるとともに、第３の窒化物半導体層８の上面８ａの表面モフォロジーを優れたものとすることができる。
そのため、実施の形態２の窒化物半導体レーザ素子においても、そのような転移密度が低く、表面モフォロジーの優れた第３の窒化物半導体層８の上面８ａ上に、ｎ型窒化物半導体クラッド層２１、ｎ型窒化物半導体光ガイド層２２、窒化物半導体活性層２３、窒化物半導体保護層２４、ｐ型窒化物半導体光ガイド層２５、ｐ型窒化物半導体クラッド層２６およびｐ型窒化物半導体コンタクト層２７のそれぞれの転位密度を低くして結晶性を向上させることができるため、レーザ光の発振特性などの特性を向上させることができる。
本実施の形態における上記以外の説明は、実施の形態１と同様であるため、ここではその説明については省略する。
＜実施の形態３＞
本実施の形態においては、窒化物半導体発光ダイオード素子や窒化物半導体レーザ素子などの発光デバイスではなく、電子デバイスの一例である窒化物半導体トランジスタ素子を作製した点に特徴がある。
以下、実施の形態３の窒化物半導体トランジスタ素子の製造方法の一例について説明する。まず、実施の形態１および２と同様にして、基板１の表面上に、バッファ層２、斜めファセット層３、第１の埋め込み層４、窒化珪素層６、第２の窒化物半導体層７および第３の窒化物半導体層８をこの順序で積層する。
次に、図１４の模式的断面図に示すように、ＭＯＣＶＤ法によって、第３の窒化物半導体層８の上面８ａ上にアンドープＧａＮなどからなる窒化物半導体電子走行層３１を積層し、窒化物半導体電子走行層３１の表面上にｎ型ＡｌＧａＮなどからなるｎ型窒化物半導体電子供給層３２を積層する。
その後、図１５の模式的断面図に示すように、ｎ型窒化物半導体電子供給層３２の表面上に、ソース電極３３、ドレイン電極３４およびゲート電極３５をそれぞれ形成することによって、実施の形態３の窒化物半導体トランジスタ素子を作製することができる。
以上のようにして作製された実施の形態３の窒化物半導体トランジスタ素子においても、上述のように、第２の窒化物半導体層７をＭＯＣＶＤ法により形成する際に、ＭＯＣＶＤ成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比が２４０以下とされるため、第３の窒化物半導体層８の上面８ａの転移密度を低減することができるとともに、第３の窒化物半導体層８の上面８ａの表面モフォロジーを優れたものとすることができる。
そのため、実施の形態３の窒化物半導体トランジスタ素子においても、そのような転移密度が低く、表面モフォロジーの優れた第３の窒化物半導体層８の上面８ａ上に、窒化物半導体電子走行層３１およびｎ型窒化物半導体電子供給層３２のそれぞれの転位密度を低くして結晶性を向上させることができるため、電子移動度などの特性を向上させることができる。
本実施の形態における上記以外の説明は、実施の形態１および２と同様であるため、ここではその説明については省略する。
＜実施例１＞
以下のようにして図１６の模式的断面図に示す試験サンプルを作製し、ｎ型ＧａＮからなる導電層４９の表面の転位密度および表面モフォロジーの評価を行なった。
具体的には、まず、サファイア基板４１をステッパーによりレジストをパターニングし、ＩＣＰ（Inductively coupled plasma）によって、サファイア基板４１の表面をエッチングすることによって、サファイア基板４１の表面に凹凸を形成した。
次に、上記の凹凸の形成後のサファイア基板４１をスパッタ製膜装置の製膜室内に設置し、スパッタ製膜装置の製膜室内に窒素ガスを流すことによって、サファイア基板４１の表面を窒化した。その後、サファイア基板４１の温度を５００℃とし、スパッタ製膜装置の製膜室内の圧力を０．５Ｐａに保持し、スパッタ製膜装置の製膜室内に５ｓｃｃｍの流量の窒素ガスを流し、高周波バイアスを金属Ａｌターゲット側に印加することによって、厚さ２５ｎｍのＡｌＮバッファ層４２を形成した。
次に、上記のＡｌＮバッファ層４２の形成後のサファイア基板４１を冷却し、ＭＯＣＶＤ装置の成長室内に設置した。その後、サファイア基板４１の温度を９９０℃として、ＭＯＣＶＤ装置の成長室内に、Ｖ族源としてＮＨ3（アンモニア）ガスを供給し、ＩＩＩ族源としてＴＭＧ（トリメチルガリウム）ガスを供給することによって、高さ１．７μｍの斜めファセット４３ｂを有するＧａＮからなる斜めファセット層４３を成長させた。このとき、斜めファセット層４３の斜めファセット４３ｂの斜めファセット層４３の成長面４３ａに対する角度αは約６０°であった。また、斜めファセット層４３は、サファイア基板４１の凹凸の表面の凹部の上面にのみ成長した。
次に、サファイア基板４１の温度を１２００℃としたこと以外は、斜めファセット層４３と同様の条件で、斜めファセット層４３の斜めファセット４３ｂの間の窪みをＧａＮからなる第１の埋め込み層４４で埋め込んだ。このとき、第１の埋め込み層４４の厚さは、０．５μｍであって、斜めファセット層４３の斜めファセット４３ｂの途中の高さまで埋め込んだ。
次に、サファイア基板４１の温度を１２５５℃とし、ＩＶ族源としてＳｉＨ4（シラン）ガスを供給し、Ｖ族源としてＮＨ3ガスをそれぞれ１９．５分間供給し、第１の埋め込み層４４の表面上に窒化珪素層４６を成長させた。窒化珪素層４６の成長時においては、ＴＭＧを供給しなかった。
次に、サファイア基板４１の温度を１２５５℃に維持した状態で、ＳｉＨ4ガスの供給を停止し、ＴＭＧガスに対するＮＨ3ガスのモル流量比が１２０となるように、ＴＭＧガスとＮＨ3ガスとを供給することによって、厚さ３μｍのＧａＮからなり、斜めファセット４７ｂを有するファセットコントロール層４７を形成した。ここで、斜めファセット４７ｂのファセットコントロール層４７の成長面４７ａに対する角度βは４５°以上であった。
次に、サファイア基板４１の温度を１２５５℃に維持した状態で、ＴＭＧガスに対するＮＨ3ガスのモル流量比が４４０となるように、ＴＭＧガスとＮＨ3ガスとを供給することによって、厚さ２μｍのＧａＮからなる第２の埋め込み層４８を成長させた。
次に、ＣＬ（カソードルミネッセンス）による転位密度の測定のため、ＴＭＧガスおよびＮＨ3ガスの供給量をそれぞれ第２の埋め込み層４８の成長時と同様にして、さらに、ＳｉＨ4ガスを５×１０18／ｃｍ3の濃度で供給することによって、厚さ０．５μｍのｎ型ＧａＮからなる導電層４９を成長させた。
なお、上述したサファイア基板４１の温度は、カーボンサセプタに接触している熱電対の温度を示している。
上記のようにして作製した実施例１の試験サンプルの導電層４９の表面の転位密度をＣＬによって測定した。その結果を表１に示す。表１に示すように、実施例１の試験サンプルの導電層４９の表面の転位密度は５．４×１０7個／ｃｍ2であった。
また、実施例１の試験サンプルの導電層４９の表面を確認した。その結果を表１に示す。表１に示すように、実施例１の試験サンプルの導電層４９の表面においては、表面の荒れを示す白濁は見られず、表面モフォロジーが良好であることが確認された。
また、図１７に、実施例１の試験サンプルのＳＴＥＭ（Scanning Transmission Electron Microscope）像を示す。図１７の右に示したＦＡＣ層の部分がファセットコントロール層に該当し、実線で取り囲んだ部分においては転位が横方向に伸びていることが観測される。これにより、ファセットコントロール層４７の斜めファセット４７ｂによって、ファセットコントロール層４７の下方から伝播してきた転位を効果的に横方向に曲げることができることが確認された。
＜実施例２＞
ファセットコントロール層４７の形成時のＴＭＧガスに対するＮＨ3ガスのモル流量比を２４０としたこと以外は実施例１と同様にして実施例２の試験サンプルを作製し、ｎ型ＧａＮからなる導電層４９の表面の転位密度および表面モフォロジーの評価を行なった。その結果を表１に示す。
表１に示すように、実施例２の試験サンプルの導電層４９の表面の転位密度は１×１０8個／ｃｍ2であった。また、実施例２の試験サンプルの導電層４９の表面においても表面の荒れを示す白濁は見られず、表面モフォロジーが良好であることが確認された。
＜実施例３＞
ファセットコントロール層４７の形成時のサファイア基板４１の温度を１２０５℃にするとともに、ＴＭＧガスに対するＮＨ3ガスのモル流量比を９０としたこと以外は実施例１と同様にして実施例３の試験サンプルを作製し、ｎ型ＧａＮからなる導電層４９の表面の転位密度および表面モフォロジーの評価を行なった。その結果を表１に示す。
表１に示すように、実施例３の試験サンプルの導電層４９の表面の転位密度は３．５×１０7個／ｃｍ2であった。また、実施例３の試験サンプルの導電層４９の表面においても表面の荒れを示す白濁は見られず、表面モフォロジーが良好であることが確認された。
＜実施例４＞
ファセットコントロール層４７の形成時のサファイア基板４１の温度を１２０５℃にするとともに、ＴＭＧガスに対するＮＨ3ガスのモル流量比を１２０としたこと以外は実施例１と同様にして実施例４の試験サンプルを作製し、ｎ型ＧａＮからなる導電層４９の表面の転位密度および表面モフォロジーの評価を行なった。その結果を表１に示す。
表１に示すように、実施例４の試験サンプルの導電層４９の表面の転位密度は４．８×１０7個／ｃｍ2であった。また、実施例４の試験サンプルの導電層４９の表面においても表面の荒れを示す白濁は見られず、表面モフォロジーが良好であることが確認された。
＜実施例５＞
ファセットコントロール層４７の形成時の厚さを２μｍとしたこと以外は実施例１と同様にして実施例５の試験サンプルを作製し、ｎ型ＧａＮからなる導電層４９の表面の転位密度および表面モフォロジーの評価を行なった。その結果を表１に示す。
表１に示すように、実施例５の試験サンプルの導電層４９の表面の転位密度は６．８×１０7個／ｃｍ2であった。また、実施例５の試験サンプルの導電層４９の表面においても表面の荒れを示す白濁は見られず、表面モフォロジーが良好であることが確認された。
表１に示すように、ファセットコントロール層４７の形成時のＴＭＧガスに対するＮＨ3ガスのモル流量比が１２０である実施例１においては、当該モル流量比が２４０である実施例２と比較して、導電層４９の表面の転位密度が低減していた。
また、表１の実施例３に示すように、ファセットコントロール層４７の形成時のサファイア基板４１の温度を１２０５℃まで低減し、ＴＭＧガスに対するＮＨ3ガスのモル流量比を９０とした場合には、導電層４９の表面の転位密度をさらに低減できることが確認された。
また、表１の実施例４に示すように、ファセットコントロール層４７の形成時のサファイア基板４１の温度が１２０５℃である場合に、当該モル流量比を１２０とした実施例４においては、実施例３よりも導電層４９の表面の転位密度が上昇していた。実施例３と実施例４との比較からも、ＴＭＧガスに対するＮＨ3ガスのモル流量比の低減による導電層４９の表面の転位密度の低下の効果が確認された。
このように、ＴＭＧガスに対するＮＨ3ガスのモル流量比を低下させることにより、導電層４９の表面の転位密度が低下する理由としては、核密度が大きくなり、転位と転位との間の会合の頻度が少なくなり、より効果的に転位密度を低減できるためと考えられる。
また、ファセットコントロール層４７の成長面４７ａに対する斜めファセット４７ｂの角度は４５°以上であったため、ファセットコントロール層４７に伝播してきた転位の曲がり角度が大きくなり、転位をより効果的に横方向に曲げることができた。
さらに、表１に示すように、ファセットコントロール層４７の厚さが２μｍである実施例５の導電層４９の表面の転位密度は、ファセットコントロール層４７の厚さが３μｍである実施例１の導電層４９の表面の転位密度よりも大きくなっていることから、ファセットコントロール層４７の厚さは２μｍ以上であることが好ましいことが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、窒化物半導体素子の製造方法に利用することができ、特に、窒化物半導体発光ダイオード素子（ＬＥＤ）、窒化物半導体レーザ素子（ＬＤ）および窒化物半導体トランジスタ素子等の窒化物半導体素子の製造に好適に利用することができる可能性がある。
１ 基板、２ バッファ層、３ 斜めファセット層、３ａ 成長面、３ｂ 斜めファセット、４ 埋め込み層、５ 第１の窒化物半導体層、６ 窒化珪素層、７ 第２の窒化物半導体層、７ａ 成長面、７ｂ 斜めファセット、８ 第３の窒化物半導体層、８ａ 上面、９ ｎ型窒化物半導体層、１０ 窒化物半導体超格子構造層、１１ 窒化物半導体活性層、１２ 第１のｐ型窒化物半導体層、１３ 第２のｐ型窒化物半導体層、１４ 透光性電極層、１５ ｐ側電極、１６ ｎ側電極、２１ ｎ型窒化物半導体クラッド層、２２ ｎ型窒化物半導体光ガイド層、２３ 窒化物半導体活性層、２４ 窒化物半導体保護層、２５ ｐ型窒化物半導体光ガイド層、２６ ｐ型窒化物半導体クラッド層、２７ ｐ型窒化物半導体コンタクト層、３１ 窒化物半導体電子走行層、３２ ｎ型窒化物半導体電子供給層、３３ ソース電極、３４ ドレイン電極、３５ ゲート電極、４１ サファイア基板、４２ ＡｌＮバッファ層、４３ 斜めファセット層、４３ａ 成長面、４３ｂ 斜めファセット、４４ 第１の埋め込み層、４６ 窒化珪素層、４７ ファセットコントロール層、４７ａ 成長面、４７ｂ 斜めファセット、４８ 第２の埋め込み層、４９ 導電層。

Claims (7)

  1. 第１の窒化物半導体層を有機金属気相成長法により形成する工程と、
    前記第１の窒化物半導体層上に窒化珪素層を形成する工程と、
    前記第１の窒化物半導体層および前記窒化珪素層を覆うように、斜めファセットを有する第２の窒化物半導体層を有機金属気相成長法により形成する工程と、
    前記第２の窒化物半導体層の前記斜めファセットを埋め込むように、平坦な上面を有する第３の窒化物半導体層を有機金属気相成長法により形成する工程と、を含み、
    前記第２の窒化物半導体層を有機金属気相成長法により形成する工程において、有機金属気相成長装置の成長室に供給されるＩＩＩ族元素ガスに対するＶ族元素ガスのモル流量比は２４０以下である、窒化物半導体素子の製造方法。
  2. 基板は、サファイアであって、
    前記第１の窒化物半導体層を有機金属気相成長法により形成する工程の前に、前記基板の前記表面上にバッファ層を形成する工程を含み、
    前記第１の窒化物半導体層を有機金属気相成長法により形成する工程は、前記第１の窒化物半導体層を前記バッファ層上に形成する工程を含む、請求項１に記載の窒化物半導体素子の製造方法。
  3. 前記バッファ層は、窒化アルミニウムである、請求項２に記載の窒化物半導体素子の製造方法。
  4. 前記基板の前記表面は、凹凸を有する、請求項２または３に記載の窒化物半導体素子の製造方法。
  5. 前記第１の窒化物半導体層は、斜めファセット層と、平坦層とを含む、請求項１から４のいずれかに記載の窒化物半導体素子の製造方法。
  6. 前記第２の窒化物半導体層の前記斜めファセットは、前記第２の窒化物半導体層の成長面に対して４５°以上の傾斜を有している、請求項１から５のいずれかに記載の窒化物半導体素子の製造方法。
  7. 前記第２の窒化物半導体層の厚さは、２μｍ以上である、請求項１から６のいずれかに記載の窒化物半導体素子の製造方法。
JP2011222880A 2011-10-07 2011-10-07 窒化物半導体素子の製造方法 Expired - Fee Related JP5813448B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011222880A JP5813448B2 (ja) 2011-10-07 2011-10-07 窒化物半導体素子の製造方法
US13/614,589 US8697466B2 (en) 2011-10-07 2012-09-13 Method of manufacturing nitride semiconductor device
CN201210520669.4A CN103035793B (zh) 2011-10-07 2012-10-08 制备氮化物半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011222880A JP5813448B2 (ja) 2011-10-07 2011-10-07 窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013084719A true JP2013084719A (ja) 2013-05-09
JP5813448B2 JP5813448B2 (ja) 2015-11-17

Family

ID=48022483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011222880A Expired - Fee Related JP5813448B2 (ja) 2011-10-07 2011-10-07 窒化物半導体素子の製造方法

Country Status (3)

Country Link
US (1) US8697466B2 (ja)
JP (1) JP5813448B2 (ja)
CN (1) CN103035793B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103320764A (zh) * 2013-06-14 2013-09-25 西安电子科技大学 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法
KR20150116252A (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104541381B (zh) * 2012-10-22 2017-12-01 夏普株式会社 氮化物半导体发光元件
JP2014175496A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
CN106463577A (zh) * 2014-06-17 2017-02-22 崇高种子公司 发光元件的制造方法及发光元件
CN104952710B (zh) * 2015-06-12 2018-01-30 湘能华磊光电股份有限公司 一种led外延层生长方法
US10734225B2 (en) * 2016-11-08 2020-08-04 Asahi Kasei Kabushiki Kaisha Nitride semiconductor substrate and method for manufacturing same
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
CN108508518B (zh) * 2018-04-11 2021-06-01 青岛海信宽带多媒体技术有限公司 确定光栅掩埋层工艺参数的方法
CN108615798A (zh) * 2018-04-27 2018-10-02 福建兆元光电有限公司 氮化物led外延层结构及制造方法
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
CN110400835A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件电子迁移率的结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006273716A (ja) * 1997-10-30 2006-10-12 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法
JP2007266625A (ja) * 2000-09-18 2007-10-11 Mitsubishi Cable Ind Ltd 半導体基材
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
JP2011077499A (ja) * 2009-09-01 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) * 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3384782B2 (ja) * 2000-03-16 2003-03-10 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP3476754B2 (ja) 2000-07-28 2003-12-10 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
AU2007313096B2 (en) * 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
JP2009536606A (ja) * 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
US8574968B2 (en) * 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
CN101302648B (zh) * 2008-01-28 2010-06-16 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
EP2196796A1 (en) * 2008-12-09 2010-06-16 Imec Single molecule optical spectroscopy in solid-state nanopores in a transmission-based approach
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
EP2532022B1 (en) * 2010-02-04 2015-05-27 LG Siltron Inc. Method for manufacturing gallium nitride wafer
US8703587B2 (en) * 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006273716A (ja) * 1997-10-30 2006-10-12 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法
JP2007266625A (ja) * 2000-09-18 2007-10-11 Mitsubishi Cable Ind Ltd 半導体基材
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
JP2011077499A (ja) * 2009-09-01 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103320764A (zh) * 2013-06-14 2013-09-25 西安电子科技大学 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法
KR20150116252A (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
KR102175320B1 (ko) * 2014-04-07 2020-11-06 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템

Also Published As

Publication number Publication date
US8697466B2 (en) 2014-04-15
US20130089973A1 (en) 2013-04-11
CN103035793B (zh) 2016-08-03
CN103035793A (zh) 2013-04-10
JP5813448B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5813448B2 (ja) 窒化物半導体素子の製造方法
JP5489117B2 (ja) 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP5165264B2 (ja) 窒化物半導体基板
WO2008012877A1 (fr) DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
JP2012114277A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP5326787B2 (ja) Ｉｉｉ族窒化物半導体レーザダイオード、及びｉｉｉ族窒化物半導体レーザダイオードを作製する方法
JP6181661B2 (ja) 窒化物半導体発光素子
TW201310701A (zh) 三族氮化物半導體發光元件之製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP2009224370A (ja) 窒化物半導体デバイス
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR100304733B1 (ko) 질화물 반도체의 구조 및 그 결정성장방법
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP5027743B2 (ja) 半導体デバイス、窒化物半導体基板及びその製造方法
JP4369970B2 (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子
JP2013077690A (ja) 半導体発光デバイス及び半導体発光デバイスの製造方法
KR20080082327A (ko) 발광 다이오드 및 그 제조방법
US20150236198A1 (en) Group III Nitride Semiconductor Light-Emitting Device And Production Method Therefor
JP2008113056A (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子
JP2007116201A (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子
JP2010028147A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

R150 Certificate of patent or registration of utility model

Ref document number: 5813448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees