TWI447959B - 製造氮化物半導體晶體層的方法 - Google Patents

製造氮化物半導體晶體層的方法 Download PDF

Info

Publication number
TWI447959B
TWI447959B TW100106735A TW100106735A TWI447959B TW I447959 B TWI447959 B TW I447959B TW 100106735 A TW100106735 A TW 100106735A TW 100106735 A TW100106735 A TW 100106735A TW I447959 B TWI447959 B TW I447959B
Authority
TW
Taiwan
Prior art keywords
crystal layer
nitride semiconductor
germanium
substrate
layer
Prior art date
Application number
TW100106735A
Other languages
English (en)
Other versions
TW201212286A (en
Inventor
Naoharu Sugiyama
Tomonari Shioda
Shinya Nunoue
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201212286A publication Critical patent/TW201212286A/zh
Application granted granted Critical
Publication of TWI447959B publication Critical patent/TWI447959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

製造氮化物半導體晶體層的方法
本申請案係根據於2010年9月7日申請之先前日本專利申請案第2010-200086號及於2011年2月25日申請之先前日本專利申請案第2011-039407號，且主張彼等之優先權，該等專利申請案係以全文引用之方式併入本文中。
本文所述之具體實例大致關於製造氮化物半導體晶體層的方法。
化合物半導體係用於各種領域，諸如高速電子裝置(其實例為高頻裝置)、光學裝置(其實例為發光及接收光之裝置)等。高性能裝置係用於實際應用。為了製造高品質裝置，通常必須製備高品質基板晶體。然而，當與具有較大直徑之矽基板相較時，化合物半導體之晶體基板具有小直徑。然後，使用此等基板製造半導體之方法有大量生產性不良的傾向。
通常，根據一具體實例，本發明揭示一種製造氮化物半導體晶體層的方法。該方法可包括在矽晶體層上形成具有第一厚度之氮化物半導體晶體層。該矽晶體層係提供於基體上。該矽晶體層於形成該氮化物半導體晶體層之前具有第二厚度。該第二厚度比該第一厚度薄。形成該氮化物半導體晶體層包括使至少一部分該矽晶體層併入氮化物半導體晶體層以令該矽晶體層之厚度從該第二厚度變小。
例如，根據該具體實例製造氮化物半導體晶體層的方法係包括將氮化物半導體晶體層堆疊於矽晶體層係堆疊在基體上之結構上的製造氮化物半導體晶體層之方法。該氮化物半導體晶體層的厚度比矽晶體層的厚度厚。該製造方法藉由使該矽晶體層部分或整體併入該氮化物半導體晶體層來縮減該矽晶體層之厚度。
例如，根據該具體實例製造氮化物半導體晶體層的方法係包括將氮化物半導體晶體層堆疊於在堆疊於基體上之中間層上形成之晶體層的製造氮化物半導體晶體層之方法。該製造方法藉由使該晶體層部分或整體併入該氮化物半導體晶體層來縮減該晶體層之厚度。
以下茲參考圖式說明具體實例。
 第一具體實例
圖1係圖示根據第一具體實例製造氮化物半導體晶體層之方法的示意斷面圖。
圖2係圖示根據第一具體實例製造氮化物半導體晶體層之方法的流程圖。
該具體實例係製造氮化物半導體晶體層之方法，其包括：製備堆疊在基體20上之厚度為50 nm或更小的矽晶體層40之結構，及將厚度大於該矽晶體層40之氮化物半導體晶體層50堆疊在該結構上。
該具體實例中，氮化物半導體晶體層50係形成於矽晶體層係堆疊在基體20上之結構上(步驟S110)。在形成氮化物半導體晶體層50之後或期間，藉由令部分或整體該矽晶體層40與該氮化物半導體晶體層50反應來縮減該矽晶體層40之厚度。發生鎵原子及矽原子之相互擴散，且該等矽原子併入該氮化物半導體晶體中。
該具體實例中，提供氮化物半導體晶體層50係經由矽晶體層40堆疊在基體20上之結構，該構造超薄且其晶格以平面內方向延伸。可在基體20及氮化物半導體晶體層50之間提供與第III族金屬原子(第3族金屬原子)反應性低之中間層30。
該具體實例中提供一種方法，於該方法中，為了實現上述堆疊結構，在基體20上提供具有均勻厚度之超薄矽晶體層40，且在該超薄矽晶體層40上堆疊厚度大於該超薄矽晶體層40之氮化物半導體晶體層50。
更明確地說，該超薄矽晶體層40之厚度為50 nm或更小，更佳為20 nm或更小。
另一方面，在參考實例之方法中，在厚度不小於500 μm且不大於1000 μm之矽晶體基板上直接磊晶生長氮化物半導體晶體層，隨著該氮化物半導體晶體層厚度增加，該氮化物半導體晶體與該矽晶體之間因晶格失配所造成的應變增加，且最終藉由在氮化物半導體晶體側導入移位以鬆弛該應力而發生塑性變形，且鬆弛所累積之應力。結果，在該矽晶體基板上形成之氮化物半導體晶體層中殘留大量移位，約1×108 (移位數‧cm-2 )。
另一方面，如該具體實例，當製備超薄矽晶體層40及於其上生長厚度大於該超薄矽晶體層40之氮化物半導體晶體層50時，可藉由將移位40t導入基底材料的超薄矽晶體層40側來鬆弛伴隨該氮化物半導體晶體層生長所發生的應變。
更明確地說，當基底材料的矽晶體層40厚度充分大於該磊晶生長之氮化物半導體晶體層50之厚度時，將難以發生與基底材料側上導入移位相關聯的塑性變形，但當基底材料的矽晶體層40之膜厚度充分小於氮化物半導體晶體層50之厚度時，變得容易發生與基底材料的矽晶體層40側上移位之產生相關聯的塑性變形。
該具體實例中，製備具有均勻膜厚度之超薄矽晶體層40係直接堆疊於基體20上，或經由中間層30堆疊的結構，該結構不會繼承基體20之晶體輪廓。藉由在超薄矽晶體層40上磊晶生長氮化物半導體晶體層50，可能在超薄矽晶體層40側上產生具有良好重現性之與導入移位40t相關聯的塑性變形。
另一方面，若磊晶生長有氮化物半導體晶體層50之矽晶體層40基底材料不均勻且具有部分較厚的部分，則無法經由與基底材料側上產生移位相關聯的塑性變形產生來造成應力鬆弛。而是在堆疊於頂部的氮化物半導體晶體層50上發生與移位產生相關聯的塑性變形。因此，不可能充分降低氮化物半導體晶體層50中之移位密度。
該具體實例中所述之超薄矽晶體層40係在基體20上形成，該基體20之晶體輪廓與該超薄矽晶體層40之晶體輪廓不同。例如，可提供超薄矽晶體層40係堆疊在是為基體20之矽石玻璃基板等之上的結構。
當使用具有大直徑之矽晶體基板(矽基板，諸如廣泛用於製造電子裝置者)作為基體20時，該超薄矽晶體層40係經由中間層30堆疊在該矽晶體基板上。
更明確地說，在一具體實例中，使用氧化矽膜(SiO2 )作為該中間層30。例如，薄膜Si晶體層係經由SiO2 層堆疊在矽基板晶體上的結構被稱為「絕緣體上矽(SOI)」結構，且已提供具有高工業品質之產物。
在許多例中，通常供應用於電子裝置(諸如積體電路等)的SOI基板之SOI層厚度約不小於100 nm且不大於1 μm。然而，藉由熱氧化其表面，容易以高精確度縮減該SOI層之厚度。
此外，在該具體實例中，直接支撐該超薄矽晶體層40之基底材料層不一定必須為矽玻璃或SiO2 層，不一定必須為非晶形層，且可為晶體層。換言之，矽晶體層40之基底材料層為不具與該超薄矽晶體層40共同晶體輪廓的材料即已足夠。
然而，如下文所述，該基底材料層經建構以與諸如鎵(Ga)、銦(In)等第III族元素具有低反應性，且在約1000℃之熱程序下具有安定性。
該具體實例中，超薄矽晶體層40係堆疊在與諸如鎵(Ga)、銦(In)等第III族元素具有低反應性之基體20上，或堆疊在中間層30上，且磊晶生長氮化物半導體晶體層50。因此，因第III族元素所致之矽晶體層40的回熔蝕刻受限。
更明確地說，根據該具體實例，由於超薄矽晶體層40之厚度為50 nm或更小，在低溫下於超薄矽晶體層40上堆疊氮化物半導體晶體層50之後，即使進行高溫程序時，發生因第III族元素所致之回熔蝕刻的最大區侷限於該超薄矽晶體層40之厚度(50 nm)或更小。
該具體實例中，當超薄矽晶體層40係經由中間層30堆疊在基體20上，然後在其上磊晶生長氮化物半導體晶體層50時，構成該超薄矽晶體層40之矽原子的一部分或全部係與氮化物半導體晶體層50反應，發生鎵原子及矽原子的相互擴散，且該等矽原子係併入該氮化物半導體晶體中。因此，與氮化物半導體晶體層50生長之前相較，該超薄矽晶體層40之膜厚度進一步縮減，或該超薄矽晶體層40消失。然而，在氮化物半導體晶體層50中擴散之矽原子總量受侷限，且可能降低對於氮化物半導體晶體層50之傳導類型控制的影響。
此外，當氮化物半導體晶體層50之厚度充分大於超薄矽晶體層40之厚度時(更明確地說，1 μm或更多時)，實際製造之堆疊結構可被視為包括基體20、中間層30及氮化物半導體晶體層50的三層結構。
此處，當基體20為矽晶體基板且中間層30為SiO2 層時，形成矽晶體基板、SiO2 層及氮化物半導體晶體層50之三層結構，且與參考實例中在矽基板晶體上堆疊氮化物半導體晶體層時相較，形成SiO2 層係介入二者晶體層之間的結構。在參考實例中，在將氮化物半導體晶體層堆疊於矽晶體基板上之後，於降低溫度時存在二者成分之間熱膨脹係數差所導致之龜裂問題。然而，根據該具體實例，形成熱膨脹係數小之SiO2 層係介入熱膨脹係數較大之矽基板層與熱膨脹係數更大之氮化物半導體(氮化鎵)層之間的結構。
另外，該具體實例中，該堆疊結構之成分的特定厚度為：矽晶體基板(不小於400 μm且不大於1000 μm)；SiO2 層(不小於100 nm且不大於1000 nm)；及氮化物半導體晶體層(不小於1 μm且不大於10 μm)。藉此，因形成氮化物半導體晶體層之後於冷卻程序期間之熱膨脹係數差所導致的收縮係藉由熱收縮量小的SiO2 層之介入而予以平衡。因此，可避免於矽晶體基板及氮化物半導體晶體層的兩層結構中發生翹曲以及與該翹曲相關聯的龜裂。
接著，茲更詳細說明第一具體實例。
圖3A及3B與圖4A及4B為圖示根據第一具體實例製造氮化物半導體晶體層之方法的示意斷面圖。
如圖3A所圖示，製備具有絕緣體上矽(SOI)結構之基板80作為該基板。是為基體基板晶體的基體20之厚度為650 μm；是為嵌入之氧化物膜層的中間層30之厚度為200 nm；及頂部超薄矽晶體層40(SOI層)之厚度為10 nm。該表面SOI層之晶面取向為(111)平面。任何晶體取向均可用於該基體20，尤其是不會造成任何問題者。該具體實例中，基體20之晶體取向為(100)平面。是為基體20之矽晶體可為不會造成問題之多晶。此外，基板80可具有超薄矽晶體層40係附接在矽石基板之結構。
此處，當超薄矽晶體層(SOI層)40之厚度大時，藉由經熱氧化來氧化表面層及縮減該矽晶體層(SOI層)40之厚度可獲得厚度為10 nm之超薄層。在熱氧化之後，容易經由氫氟酸處理來移除表面氧化膜。此外，當無熱氧化膜黏附於表面時，以濃度為約1%之稀釋氫氟酸溶液處理樣本基板約1分鐘以使基板表面以氫為終端。經由該氫為終端處理，矽晶體層(SOI層)40成為經氫為終端之表面，且變成拒水表面。
接著，如圖3B所圖示，氮化物半導體晶體層50a(氮化鎵晶體層)係生長(磊晶生長)於具有氫為終端之表面的超薄SOI層上。將是為樣本基板之基板80導入MOCVD(金屬有機氣相沉積)設備，將基板溫度提高至500℃，且使用TMG(三甲基鎵)及NH3 (氨)作為源材料，形成厚度為20 nm之氮化物半導體晶體層50a。
接著，如圖4A所圖示，將基板80之溫度升高至1080℃。此時，藉由因氮化物半導體晶體層50a及超薄矽晶體層40之間的晶格失配所致之應力而在超薄矽晶體層40側上導入移位40t而發生塑性變形。此外，因該超薄矽晶體層40之塑性變形而釋放施加於氮化物半導體晶體層50a之應變。此階段之條件示意圖示於圖4A。
如圖4B所圖示，接著，在1080℃下，使用TMG(三甲基鎵)及NH3 (氨)作為源材料，形成厚度為2 μm之氮化物半導體晶體層50b(氮化鎵晶體層)。
此外，於此階段，構成該超薄矽晶體層40之矽原子的一部分或全部係與氮化物半導體晶體層50反應，發生鎵原子及矽原子的相互擴散，且該等矽原子係併入該氮化物半導體晶體。因此，與氮化物半導體晶體層50生長之前相較，該超薄矽晶體層40之膜厚度進一步縮減，或該超薄矽晶體層40消失。
此外，雖然前文提及在低溫下形成之氮化物半導體晶體層50a於溫度升高至1080℃時晶格鬆弛，即使氮化物半導體晶體層50a未完全鬆弛且於此階段仍殘留部分應變，當在高溫生長厚度為2 μm之氮化物半導體晶體層50b時，此階段會獲得具有完全晶格鬆弛之氮化物半導體晶體層50a。
當製造以發光二極體(LED)為例之光學半導體裝置時，可能將從InGaN等形成之發光層堆疊在氮化物半導體晶體層50上(如下述)。此外，可能以n型Si、p型Mg等摻雜該氮化物半導體晶體層50以便注入電流以使發光層發光。通常，亦可能在於1080℃下生長氮化鎵的程序中進行摻雜，及亦可能形成矽原子為約1×1018 (個原子‧cm-3 )之層以在該基底材料基板側上形成n型層。然而，在諸如氮化物半導體晶體層50係形成於超薄矽晶體層40上之具體實例的情況下，該氮化物半導體晶體層50中之鎵原子與矽晶體反應，且該等矽原子擴散至該氮化物半導體晶體層50內。
更明確地說，即使不進行在生長期間導入單矽烷氣體的摻雜作用，接觸該超薄矽晶體層40(生長層底部部分)的500 nm氮化鎵晶體層中含有濃度不小於1×1019 (個原子‧cm-3 )且不多於1×1020 (個原子‧cm-3 )之矽原子。因此，超薄矽晶體層40之厚度比形成氮化物半導體晶體層50之前小或已完全消失。當使用慣用矽晶體基板替代該超薄SOI層作為基板時，更大量矽原子會擴散至該氮化物半導體晶體層50所有區內，且生長層底部部分會呈接近矽及氮化鎵之混合晶體形式的形式。
該具體實例中，提出金屬有機化學氣相沉積(MOCVD)作為氮化物半導體晶體層50之薄膜晶體生長的技術，但可使用氮化物半導體晶體生長中所使用之任何慣用薄膜晶體生長方法，諸如分子束磊晶(MBE)及氫化物氣相磊晶(HVPE)。
通常，化合物半導體晶體之晶格常數與矽晶體不同。因此，難以在矽基板晶體上形成化合物半導體晶體。例如，當在矽基板上磊晶生長GaAs晶體時，由於矽晶體之晶格常數與GaAs之晶格常數相差約4%之故，在GaAs晶體中產生移位。因此，在Si基板上生長的GaAs晶體會因該生長層中產生移位而鬆弛，且無法獲得高品質GaAs晶體。
近年來，氮化物半導體晶體用作發光裝置材料已吸引關注。在氮化物半導體晶體中，在許多情況下係使用六方晶體，其具有與矽晶體通常所呈現之立方晶體形式不同之晶體形式。此外，晶格常數差異遠遠較大。另外，因氮化物半導體晶體與矽晶體的熱膨脹係數差大，存在每次熱程序(諸如提高或降低溫度)中發生龜裂之問題。
為了解決該等問題，已提出若干技術，諸如經由易碎矽晶體層而在矽基板上製備薄膜矽層，接著於其上形成晶格失配化合物半導體晶體層。更明確地說，參考實例中所述之技術係在矽基板頂部形成多孔矽層，接著在該表面上形成連續及平坦超薄層，然後磊晶生長化合物半導體層。
該技術中，一般認為因與矽晶格失配以及因熱膨脹係數差與從薄膜形成溫度冷卻至室溫之冷卻作用而導入之晶體瑕疵僅導入該超薄矽層。然而，使用該方法，在多孔層之孔隙度大(當空隙佔多孔層之比例大時)之情況下，難以形成在該表面上形成平坦超薄層。如參考實例所述，在孔隙度小至20%時，即使在表面上形成平坦之超薄層，該矽晶體部分係連接至佔超薄層區的80%之基底材料。如此，超薄部分實際上只佔20%。因此，就導入瑕疵以減少與堆疊化合物半導體晶體層晶格失配所致之應變目的而言，仍存在重現性問題。
在另一參考實例中，提出一種在矽基板頂部上形成之多孔層上直接磊晶生長氮化物半導體晶體層的方法。一般認為晶格失配所致之應變及基板及氮化物半導體之間的熱膨脹係數差所致之應變可藉由該多孔層減少。然而，藉由該方法，生長該化合物半導體晶體層的基底材料不平坦。晶體生長係從多孔層表面不連續曝露之突起開始。因此，在生長開始之後立刻形成分離晶體，且彼等最終橫向聚結。此情況下，作為基底材料之矽晶體中的晶格常數及晶體形式與已生長之化合物半導體晶體不同。在開始獨立生長之晶體之間發生聚結的部分形成晶界，且產生瑕疵。此導致某些問題。
此外，在又一參考實例中，存在當於矽晶體上形成氮化物半導體晶體時因GaN晶體造成之矽晶體部分回熔蝕刻的問題。更明確地說，氮於高溫下自堆疊在矽晶體上之GaN昇華且產生Ga原子，然後矽晶體部分回熔蝕刻且在界面部分形成孔洞。此外，與該回熔蝕刻之矽晶體部分分離的矽原子擴散至頂部GaN晶體內。彼等變成高度濃縮之n型雜質，且傳導類型之可控制性變差。
因此，在參考實例中，存在將堆疊化合物半導體晶體(特別是氮化物半導體晶體)堆疊在矽基板上時發生的各種問題。
另一方面，在該具體實例中，提供用於獲得高品質晶體層之結構及技術以形成化合物半導體晶體層，特別是氮化物半導體晶體層，其晶格常數與基底材料矽基板晶體之晶格常數差異甚大。該結構及技術實現抑制導入因氮化物半導體晶體側之晶格失配所之移位。亦提供其技術。
藉由該具體實例，提供抑制當氮化物半導體晶體層堆疊在矽基板上時矽晶體被第III族原子回熔蝕刻的問題之結構及技術。彼等亦抑制因大量被回熔蝕刻部分之矽原子擴散至氮化物半導體層中而使得傳導類型控制變麻煩的問題。
於高溫下形成薄膜之後冷卻時因將矽晶體層堆疊在矽基板上之熱膨脹係數差而導致發生龜裂。使用該具體實例，提供結構及技術以降低龜裂密度。
根據該具體實例，將厚度大於超薄矽晶體層40之氮化物半導體晶體層50堆疊在該超薄矽晶體層40上。該超薄矽晶體層40不繼承基底材料之晶體輪廓且具有均勻厚度。藉此，可能產生因超薄矽晶體層40側上之晶格失配所導致之移位40t及減少導入氮化物半導體晶體層50中之移位40t。
該具體實例中，將該超薄矽晶體層40堆疊在與第III族元素反應性低之基體上，或經由置於基體上之與第III族元素反應性低之中間層30來堆疊。該厚度大於超薄矽晶體層40之氮化物半導體晶體層50係堆疊於其上。藉此，即使該矽晶體部分被氮化物半導體晶體層50回熔蝕刻時，可能限制回熔蝕刻之量。因此，擴散至氮化物半導體晶體層50側中之矽原子數量受到抑制，且避免與控制該氮化物半導體晶體層50之傳導類型相關的問題。
該具體實例中，將該超薄矽晶體層40經由SiO2 層所形成之中間層30堆疊在基體20上，且在其上磊晶生長氮化物半導體晶體層50。然而，根據該程序，形成熱膨脹係數小之SiO2 層係介入熱膨脹係數較大之矽基板層與熱膨脹係數更大之氮化物半導體層(氮化鎵)之間的三層結構。藉此，因形成氮化物半導體晶體層50之後於冷卻時之熱膨脹係數差所導致的收縮係藉由介入熱收縮小之SiO2 層而予以平衡。因此，抑制於矽基板及氮化物半導體晶體層的兩層結構中之翹曲且可抑制與該翹曲相關聯的龜裂。
接著，將說明根據第一具體實例使用氮化物半導體晶體層50製造之半導體裝置的構造。
圖5A及5B係圖示使用根據第一具體實例製造氮化物半導體晶體層之方法所製造之半導體裝置的構造之示意斷面圖。
首先，使用圖5A及5B說明使用根據該具體實例之製造氮化物半導體晶體層的方法所製造之半導體裝置的實例。此處，描述氮化鎵(GaN)高電子遷移率電晶體(HEMT)及氮化鎵發光二極體(LED)作為半導體裝置之實例。
如圖5A所圖示，半導體裝置100為GaN HEMT。在該半導體裝置100中，在氮化物半導體晶體層50上提供半導體堆疊體150。更明確地說，例如，半導體裝置100包括經由緩衝層102提供在氮化物半導體晶體層50上之第一半導體層103及能帶隙大於第一半導體層103之第二半導體層104。該第一半導體層103為通道層，及該第二半導體層104為阻障層。在第一半導體層103及第二半導體層104之間存在異質接面。該緩衝層102、第一半導體層103及第二半導體層104係在氮化物半導體晶體層50上依序磊晶生長。
該第一半導體層103包括例如不包含雜質之未經摻雜Alα Ga1-α N(其中，0α1)。該第二半導體層104包括例如未經摻雜或n型Alβ Ga1-β N(其中，0β1且α<β)。例如，未經摻雜之GaN層係用作第一半導體層103，及未經摻雜或n型AlGaN層係用作第二半導體層104。AlN層或AlGaN層係用作例如該緩衝層102。應注意的是，緩衝層102並非必要且可省略。
在第二半導體層104上提供彼此分開之源極105及汲極106。源極105及汲極106各與第二半導體層104之表面歐姆接觸。閘極107係提供於第二半導體層104上介於源極105及汲極106之間。閘極107係與第二半導體層104之表面肖特基接觸。
第二半導體層104之晶格常數小於第一半導體層103之晶格常數。因此，在第二半導體層104中產生應變，及在第二半導體層104中因壓電效應而產生壓電極化。因此，在該第一半導體層103與第二半導體層104之間的界面附近中形成二維電子氣109。在半導體裝置100中，藉由控制施加至閘極107之閘極電壓，改變在閘極107下方之二維電子氣109的濃度，且介於源極105與汲極106之間的電流變化。
如圖5B所圖示，半導體裝置200為GaN LED。在該半導體裝置200中，在氮化物半導體晶體層50上提供半導體堆疊體250。例如，半導體裝置200包括提供於氮化物半導體晶體層50上之n型GaN層210、提供於該n型GaN層210上之n型GaN導引層212、提供於該n型GaN導引層212上之主動層214、提供於該主動層214上之p型GaN導引層216，及提供於該p型GaN導引層216上之p型GaN層220。該主動層214含有InGaN，且具有例如堆疊In0.15 Ga0.85 N層及In0.02 Ga0.98 N層之多量子井(MQW)構造。
在半導體裝置200中，曝露出一部分n型GaN層210表面，且在該經曝露部分之n型GaN層210上提供n側電極230。在該p型GaN層220上提供p側電極240。
當在n側電極230與p側電極240之間施加預定電壓時，該主動層214中之電洞及電子重組且發出藍光，例如從該主動層214發出。從該主動層214發出之光係從氮化物半導體晶體層50側或p側電極240側提取。
此種半導體裝置(即，半導體裝置100及200)係使用氮化物半導體晶體層製造。以下，將描述根據該具體實例製造氮化物半導體晶體層之方法。
第二具體實例
圖6A及6B與圖7A至7C為圖示根據第二具體實例製造氮化物半導體晶體層之方法的示意斷面圖。
如圖6A所圖示，製備具有絕緣體上矽(SOI)結構之基板80作為該基板。是為基體基板晶體的基體20之厚度為650 μm；是為嵌入之氧化物膜層的中間層30之厚度為200 nm；及頂部超薄矽晶體層40(SOI層)之厚度為10 nm。該表面SOI層之晶面取向為(111)平面。任何晶體取向均可用於該基體，尤其是不會造成任何問題者。該具體實例中，晶體取向為(100)平面。以濃度為約1%之稀釋氫氟酸溶液處理樣本基板約1分鐘以使該基板表面之超薄SOI層表面上以氫為終端。經由該氫為終端處理，該SOI層表面成為經氫為終端之表面，且變成拒水表面。接著，氮化物半導體晶體層50a(氮化鎵晶體層)係生長(磊晶生長)於具有氫為終端之表面的超薄SOI層基板上的薄膜晶體。
例如，如圖6B所圖示，將樣本基板導入金屬有機化學氣相沉積(MOCVD)設備，且將基板溫度提高至500℃。然後，在低溫生長氮化物半導體晶體層之前，只供應TMG，且等量之鎵原子係沉積在超薄矽晶體層40之表面上。藉此，形成鎵原子層11。於此階段，鎵原子中一部分係擴散至該超薄矽晶體層40中。
接著，如圖7A所圖示，使用TMG(三甲基鎵)及NH3 (氨)作為源材料，形成厚度為20 nm之氮化物半導體晶體層50a(氮化鎵晶體層)。
接著，如圖7B所圖示，將基板80之溫度升高至1080℃。此時，藉由因氮化物半導體晶體層50a及超薄矽晶體層40之間的晶格失配所致之應力而在超薄矽晶體層40側上導入移位40t而發生塑性變形。此外，因該超薄矽晶體層40之塑性變形而釋放施加於氮化物半導體晶體層50a之應變。
該具體實例中，由於鎵原子係事先擴散至超薄矽晶體層40中，容易發生因導入移位40t所致之超薄矽晶體層40塑性變形。已詳知將鎵原子擴散於矽晶體中同時改變晶格位置。在該具體實例之條件下，鎵原子係擴散至厚度為10 nm之矽晶體層40的最底部部分(介於矽晶體層40與中間層30之間的界面)。因此，促進將移位導入矽晶體中。更明確地說，從矽晶體層表面(氮化物半導體晶體層之生長界面)導入之移位造成當Ga原子貫穿整體矽晶體直到該中間層界面時，塑性變形效果發生的可能性更高。因此，重要的是矽晶體層40的厚度為鎵原子容易擴散的厚度。
此外，在第一具體實例中，在生長氮化物半導體晶體之前未導入第III族元素，但一般認為當在矽晶體層上生長氮化鎵晶體層時，因在界面發生之反應，該矽原子及鎵原子相互擴散至各層中，因此，同樣地，鎵原子係擴散至該矽晶體層中。
如圖7C所圖示，接著，使用TMG(三甲基鎵)及NH3 (氨)作為源材料，於1080℃下形成厚度為2 μm之氮化物半導體晶體層50b(氮化鎵晶體層)。
此外，於此階段，構成該超薄矽晶體層40之矽原子的一部分或全部係與氮化物半導體晶體層50反應，且發生鎵原子及矽原子的相互擴散，且該等矽原子係併入該氮化物半導體晶體中。因此，與氮化物半導體晶體層50生長之前相較，該超薄矽晶體層40之膜厚度進一步縮減，或該超薄矽晶體層40消失。
雖然前文提及在低溫下形成之氮化物半導體晶體層50a於溫度升高至1080℃時顯示其晶格鬆弛，即使氮化物半導體晶體層50a未完全鬆弛且於此階段仍殘留部分應變，當在高溫生長厚度為2 μm之氮化物半導體晶體層50b時，此階段會獲得具有完全晶格鬆弛之氮化物半導體晶體層50a。如該第一具體實例，當製造以發光二極體(LED)為例之光學半導體元件時，有利的是將從InGaN等所形成之發光層堆疊在該氮化物半導體晶體層50上，且形成p型層。
第三具體實例
圖8A至8D及圖10A至10C係圖示根據第三具體實例製造氮化物半導體晶體層之方法的示意斷面圖。圖9A及9B係圖示根據第三具體實例製造氮化物半導體晶體層之方法的示意圖。更明確地說，圖9A為平面示意圖，而圖9B為從圖9A之X-Y線取得之斷面圖。
如圖9A所圖示，製備具有絕緣體上矽(SOI)結構之基板80作為該基板80。是為基體基板晶體的基體20之厚度為650 μm；是為嵌入之氧化物膜層的中間層30之厚度為1 μm；及頂部超薄矽晶體層40(SOI層)之厚度為20 nm。該表面SOI層之晶面取向為(111)平面。任何晶體取向均可用於該基體，尤其是不會造成任何問題者。該具體實例中，晶體取向為(100)平面。此外，將超薄矽晶體層40分成四角形島狀，其一側之長度為1 mm。如此，可在與該矽晶體層40之層表面平行的平面中分開該矽晶體層40。
更明確地說，可圖8B所圖示，該製程包括使用CVD法將氧化物膜45沉積在超薄矽晶體層40上，且藉由在該氧化物膜45上施加光阻來形成遮罩圖案46。
接著，如圖8C所散射，使用乾式蝕刻來蝕刻該沉積之氧化物膜45。
之後，如圖8D所圖示，使用該已藉由蝕刻而圖案化之氧化物膜45a作為遮罩來蝕刻該超薄矽晶體層40。如此，形成一側長度為1 mm之四角形島狀超薄矽晶體部分40p係以1 mm間隔形成於是為嵌入之氧化物膜的中間層30上的結構。
該基板80於已移除氧化物膜45a之後的平面及斷面圖係圖示於圖9A及9B。如圖9A及9B所圖示，超薄矽部分40p係形成於例如具有1 mm間隔之結構中。
以濃度為約1%之稀釋氫氟酸溶液處理樣本基板約1分鐘，以使具有四角形島狀之超薄矽部分40p之表面以氫為終端。經由該氫為終端處理，該超薄矽部分40p成為經氫為終端之表面，且變成拒水表面。接著，氮化物半導體晶體層50係生長(磊晶生長)於具有氫為終端之表面的超薄SOI層基板上。
例如，如圖10A所圖示，使用TMG(三甲基鎵)及NH3 (氨)作為源材料，藉由將樣本基板導入金屬有機化學氣相沉積(MOCVD)設備，且將基板溫度提高至500℃而在該超薄矽部分40p上形成厚度為30 nm之氮化物半導體晶體層50a(氮化鎵晶體層)。
接著，如圖10B所圖示，將基板80之溫度升高至1080℃。此時，藉由因氮化物半導體晶體層50a及超薄矽晶體部分40p之間的晶格失配所致之應力而在超薄矽晶體部分40p側上導入移位40t而發生塑性變形。此外，因該超薄矽晶體部分40p之塑性變形而釋放施加於氮化物半導體晶體層50a之應變。
如圖10C所圖示，接著，使用TMG(三甲基鎵)及NH3 (氨)作為源材料，於1080℃下形成厚度為2 μm之氮化物半導體晶體層50b(氮化鎵晶體層)。
如該具體實例，在島狀超薄矽部分40p係形成於是為嵌入之氧化物膜的中間層30上的基板80之情況下，僅在存在矽層之區上選擇性發生氮化物半導體晶體層50之生長，而該是為嵌入之氧化物膜的中間層30曝露出的區不發生生長。
此外，於此階段，構成該超薄矽晶體層40之矽原子的一部分或全部係與氮化物半導體晶體層50反應，發生鎵原子及矽原子的相互擴散，且該等矽原子係併入該氮化物半導體晶體中。因此，與氮化物半導體晶體層50生長之前相較，該超薄矽晶體層40之膜厚度進一步縮減，或該超薄矽晶體層40消失。
此外，即使在低溫生長及在升高溫度之後該氮化物半導體晶體層50a中仍殘留部分應變，與未形成島狀時相同，當在高溫生長厚度為2 μm之氮化物半導體晶體層50b時，此階段會獲得具有完全晶格鬆弛之氮化物半導體晶體層50。
因此，在該具體實例中，藉由將在SiO2 上形成之超薄矽晶體層40處理成約不小於500 μm且不大於1000 μm片段之島狀，且以間隔不小於0.1 μm且不大於100 μm排列該等島狀，僅在留有相互間隔之數個超薄矽部分40p的頂部選擇性形成磊晶生長之氮化物半導體晶體層50。因此，可能避免因大熱膨脹係數所導致之氮化物半導體晶體層收縮而產生的應力以及抑制龜裂。
尤其是，如該具體實例中在已處理成島狀之超薄矽層上選擇性生長氮化物半導體晶體層時，可抑制在高溫生長氮化物半導體晶體層之後冷卻時因熱膨脹係數差所導致之應力。
更明確地說，由於三種材料氮化鎵、SiO2 及矽的熱膨脹係數不同，於冷卻時存在收縮量差異。然而，熱膨脹係數小且收縮量小的SiO2 層係介於熱膨脹係數大且收縮量較大的矽以及熱膨脹係數更大且收縮量更大的氮化鎵之間；此外，將氮化鎵層選擇性形成島狀。因此，可能平衡所產生之應力。藉此，可抑制翹曲及龜裂。
另一方面，已知將氮化鎵直接堆疊於矽基板上時，在二者成分之間施加應力且因氮化鎵與矽之熱膨脹係數差而發生龜裂。在此種兩層構造中，由於即使在矽表面上形成圖案化氧化物層且選擇性形成氮化鎵層時，該氮化鎵層與該矽基板係直接接合，故藉由該島狀處理所造成的分散應力效果有限。
因此，在該具體實例中，將在SiO2 層上形成的超薄矽晶體層40處理成特徵長度約不小於500 μm(0.5 mm或更大)且不大於1000 μm之片段的島狀。超薄矽部分40p係圖示為具有四角形平面形狀的島狀，但該超薄矽部分40p之平面形狀不侷限於四角形。超薄矽部分40p之平面形狀包括方形以外之多邊形(即，四角形以外之三角形及矩形)、圓形等。該具體實例中，「特徵長度」為指明一未指定形狀之大小的指標。「特徵長度」在平面形狀為圓形或近圓形之例中係指直徑，而在平面形狀為多邊形之例中係指多邊形之一側的長度。
藉由配置間隔不小於0.1 μm且不大於100 μm之島狀物，僅在該等以島狀相互隔開之超薄矽晶體之部分頂部選擇性形成磊晶生長之氮化物半導體晶體層50。換言之，使用分開之矽晶體層40作為生長氮化物半導體晶體的基底材料。因此，可能避免因大熱膨脹係數所導致之氮化物半導體晶體層收縮而產生的應力以及抑制龜裂。
氮化物半導體晶體層50a對應於氮化物半導體晶體層50之第一部分。氮化物半導體晶體層50b對應於氮化物半導體晶體層50之第二部分。該第二部分係在第一部分上形成之部分。
如先前所述，在該具體實例中，矽晶體層40之平面取向較佳為(111)平面。藉此，促進具有優異結晶度之氮化物半導體晶體層50(例如，GaN層)形成。該具體實例包括矽晶體層40具有完全結晶度之例以及矽晶體層40包括高度取向之多晶狀態之例，其取向係以(111)方向排列。
在上述步驟S120之後(其中縮減矽晶體層40之厚度以使其小於第二厚度，其為初始厚度)，增加氮化物半導體晶體層50之厚度(第一厚度)以使其大於矽晶體層40之厚度(該第二厚度)。
氮化物半導體晶體層50係藉由將矽晶體層40之一部分併入該氮化物半導體晶體層50而在該矽晶體層40上形成，以使得矽晶體層40厚度縮減至小於該第二厚度。可藉由將整體矽晶體層40併入該氮化物半導體晶體層50而將矽晶體層40之厚度從第二厚度縮減。
更明確地說，氮化物半導體晶體層50係藉由將矽晶體層40之至少一部分併入該氮化物半導體晶體層50而形成，以使得矽晶體層40厚度從該第二厚度縮減。
以下，將描述根據該具體實例製造氮化物半導體晶體層的方法之另一實例。該製造方法係參考圖3A、3B、4A及4B所述之方法的實例。因此，亦將於以下描述中提及該等圖式。
如圖3A所圖示，具有絕緣體上矽(SOI)結構之基板80亦用作該方法中之基板。
此處，該基體20之厚度亦為650 μm。然而，在該實例中，是為嵌入之氧化物膜層的中間層30之厚度為460 nm。頂部超薄矽晶體層(SOI層)40之厚度為8 nm。如此，可視需要改變各類型層之厚度。該表面SOI層之晶面取向為(111)平面。
該實例中所使用之SOI基板係使用藉由植入氧分離(SIMOX)程序來製造。
更明確地說，在習知為「高劑量」之條件下對表面晶體取向為(111)之Si基板進行氧離子植入，然後在含有約0.5%氧之惰性氣體氣氛中於1350℃之高溫下退火。藉此，該離子植入之氧與Si原子結合，且於其中形成氧化物膜(嵌入之氧化物膜)。因此，完成在Si基板上形成厚度為約450 nm之氧化物膜的結構。
此時，表面側之Si層(SOI層)的厚度為約150 nm。在氧離子植入之後進行的高溫退火之後，於氧濃度提高20%至100%的氧化氣氛中持續高溫退火(熱氧化)。經由該程序，在表面上形成厚度約200 nm之氧化物膜。藉此，SOI層之厚度縮減至50 nm。
此時，嵌入之氧化物膜的厚度因內部氧化(ITOX)而稍微增加。之後，使用氫氟酸溶液去除該表面之氧化物膜。
此處，該超薄矽晶體層(SOI層)的厚度大於SOI層的所希望厚度。因此，藉由進行進一步熱氧化而將表面層氧化約93 nm來縮減該矽晶體層(SOI層)的厚度。如此，SOI層之厚度縮減至8 nm。藉此，可獲得具有所希望厚度之矽晶體層(SOI層)40。之後，再次使用氫氟酸溶液蝕刻該表面之氧化物膜層。經由該處理，矽晶體層(SOI層)40成為經氫為終端之表面，且變成拒水表面。
接著，如圖3B所圖示，氮化物半導體晶體層50a(氮化鎵晶體層)係生長(磊晶生長)於具有氫為終端之表面的超薄SOI層基板上的薄膜晶體。將是為樣本基板之基板80導入MOCVD(金屬有機氣相沉積)設備，將基板溫度提高至520℃，且使用TMG(三甲基鎵)及NH3 (氨)作為源材料，形成厚度為70 nm之氮化物半導體晶體層50a。
圖11係圖示根據第一具體實例製造氮化物半導體晶體層之方法半途之晶體層狀態的電子顯微照片。
圖11顯示當使用電子顯微鏡觀察時，在已形成氮化物半導體晶體層50a之狀態的該晶體層之斷面結果。
如圖11清楚看出，在SiO2 層(中間層30)與氮化鎵晶體層(氮化物半導體晶體層50a)之間清楚觀察到SOI層(矽晶體層40)區。如此，於該階段，SOI層與GaN層不反應，且可清楚辨識各層之邊界。
此外，如圖11清楚看出，形成GaN層(氮化物半導體晶體層50a)以完全覆蓋SOI層。該低溫形成之GaN層具有不良平坦度，因此在該表面中形成凹陷及突起。
之後，如圖4A所圖示，將基板80之溫度升高至1120℃。
如圖4B所圖示，接著，在1120℃下，使用TMG(三甲基鎵)及NH3 (氨)作為源材料磊晶生長5分鐘，形成厚度為100 nm之氮化物半導體晶體層50b(氮化鎵晶體層)。
圖12係圖示根據第一具體實例製造氮化物半導體晶體層之方法半途之晶體層狀態的電子顯微照片。
圖12顯示當使用電子顯微鏡觀察時，在已形成氮化物半導體晶體層50b之狀態的該晶體層之斷面結果。
如圖12清楚看出，與在520℃之低溫下形成之GaN層(氮化物半導體晶體層50a)一起，在SiO2 層(嵌入之氧化物膜層，該中間層30)上形成具有平坦表面之總厚度約170 nm的GaN層。換言之，在低溫生長之後具有凹陷及突起的表面係藉由高溫生長程序平坦化。
如圖12清楚看出，無法清楚觀察到存在SiO2 層(中間層30)與GaN層(氮化物半導體晶體層50a)之間的SOI層(矽晶體層40)。
圖13係圖示根據第一具體實例製造氮化物半導體晶體層之方法半途之晶體層狀態的圖。
更明確地說，圖13顯示測量圖12所圖示之狀態的SiO2 層與GaN層中該Si元素之濃度曲線及該Ga元素之濃度曲線的結果實例。該SiO2 層對應於中間層30。該GaN層對應於氮化物半導體晶體層50(氮化物半導體晶體層50a及50b)。該Si元素之濃度係使用二次離子質譜法(SIMS)測量。圖13中，該測量中的深度Dz係顯示於水平軸上。該深度Dz係從氮化物半導體晶體層50表面起沿著該氮化物半導體晶體層50朝中間層30之方向的深度。Si元素之濃度C(Si)係顯示於垂直軸。圖13中，就Ga元素之濃度而言，顯示原獲得態之二次離子強度之特性。
如圖13所圖示，GaN層中之Ga元素之濃度C(Ga)高而在SiO2 層中該濃度C(Ga)低。
此外，如圖13更清楚看出，GaN層與SiO2 層之界面附近的GaN層之Si元素之濃度C(Si)大約為1×1021 (個原子‧cm-3 )。在與該界面分開之位置處，GaN層中之Si元素之濃度C(Si)降至大約1×1018 (個原子‧cm-3 )。
如先前所述，在根據該具體實例製造氮化物半導體晶體層之方法中，藉由將一部分或全部矽晶體層40併入該氮化物半導體晶體層50中來縮減該矽晶體層40之厚度。於該構造中，源自該矽晶體層40之矽原子從氮化物半導體晶體層50之中間層30側的界面遷移至該氮化物半導體晶體層50。
因此，如上述，在該GaN層之SiO2 層(中間層30)側上的第一區中之Si元素之濃度C(Si)高。又，比該第一區距離該SiO2 層(中間層30)更遠之GaN層的第二區中之Si元素之濃度C(Si)係低於該第一區中之Si元素之濃度C(Si)。
更明確地說，在氮化物半導體晶體層50之基板20側上之第一區中的矽濃度高於比該第一區距離該氮化物半導體晶體層50中基板20更遠之第二區中的矽濃度。
換言之，Si元素之濃度C(Si)係如上述擴散，且該在GaN層及SiO2 層之界面附近為約1×1021 (個原子‧cm-3 )之極高濃度的獨特構造係藉由該具體實例的特定構造(將一部分或整體矽晶體層40併入氮化物半導體晶體層50之構造)來獲致。
該具體實例中，可在低溫形成之氮化物半導體晶體層50a上形成比上述氮化物半導體晶體層50b(厚度為100 nm)厚之氮化物半導體晶體層。例如，在形成上述氮化物半導體晶體層50a之後，藉由將GaN層之磊晶生長時間設定為60分鐘於1120℃來形成厚度為大約2.4 μm的GaN層。該GaN層為對應於例如上述半導體堆疊體150、250等(或其一部分)的晶體層。
圖14係圖示根據第一具體實例製造氮化物半導體晶體層之方法之晶體層狀態的電子顯微照片。
圖14顯示使用電子顯微鏡觀察之影像，其為如上述形成厚度為約2.4 μm之GaN層(晶體層51)之狀態的晶體層之斷面圖。
從圖14清楚看出，晶體層51(厚度為約2.4 μm之GaN層)的表面為平坦。如此，藉由根據該具體實例之製造方法，可獲得平坦GaN層。
以下，茲將描述呈此狀態之樣本(樣本S1)以及參考實例之樣本(樣本S2)的特性之評估結果。參考實例之樣本S2為藉由在低溫(520℃)下於整塊矽基板上生長GaN層，接著在高溫(1120℃)下於其上生長厚度大約2 μm之GaN層所獲得之樣本。換言之，參考實例之樣本S2對應於不包括根據具體實例之製造方法的中間層30及矽晶體層40之樣本。
圖15係圖示參考實例之製造氮化物半導體晶體層之方法之晶體層狀態的電子顯微照片。
圖15係參考實例之樣本S2的GaN/Si界面(介於氮化物半導體晶體層59及整塊矽基板29之界面)附近之斷面的電子顯微照片。從圖15清楚看出，觀察到在介於整塊矽基板29與氮化物半導體晶體層59之界面發生反應的部分。
根據該具體實例樣本S1與參考實例之樣本S2中的Si元素及Ga元素的分布係使用EDX分析評估。
圖16A至16D係顯示說明該氮化物半導體晶體層之特性的分析結果之影像。
圖16A及16B對應於樣本S1。圖16C及16D對應於樣本S2。圖16A及16C表示Si元素之濃度。該等圖式中，較亮部分(該圖中亮度低之部分)表示Si元素之濃度高於較暗部分(該圖中亮度高之部分)。圖16B與16D表示Ga元素之濃度。該等圖式中，較亮部分表示Ga元素之濃度高於較暗部分。
如圖16C所圖示，在參考實例之樣本S2中，在遍及該GaN層(氮化物半導體晶體層59)廣泛區域中觀察到較亮部分Si元素之濃度高的部分)。如圖16D所圖示，GaN層(氮化物半導體晶體層59)中之影像的亮度存在變化，此表示Ga元素之濃度不均勻。很清楚看出Si元素擴散遍及參考實例之樣本S2中的GaN層(氮化物半導體晶體層59)中之廣泛區域。估計該GaN層中之Si元素的濃度為30%。更明確地說，不只Si元素混合至該GaN晶體中，亦假設GaN晶體係與Si、SiN層等混合。
如圖16A及16B所圖示，根據具體實例之樣本S1中，清楚界定該影像之較較亮部分及該影像之較暗部分。GaN層之中心部分的Si元素之濃度低於EDX分析之偵測限制。該濃度係例如估計為1%或更低。
圖17A及17B顯示藉由根據第一具體實例製造氮化物半導體晶體層之方法所形成之晶體層的分析結果。
圖17A顯示樣本S1之EDX光譜。圖17B表示樣本S1中經EDX分析之測量區MA。圖17A中，尖峰GaK及尖峰GaL分別對應於來自Ga元素K外殼及L外殼的訊號。如圖17B所表示，該測量中，評估GaN層中較接近SiO2 層之位置。
從圖17A清楚看出，在樣本S1中，GaN層中之Si元素的濃度低，且估計該濃度為1%或更低，其為該測量之偵測限制。
圖18A及18B顯示圖示說明參考實例之晶體層特性的分析結構。
圖18A顯示樣本S2之EDX光譜。圖18B表示樣本S2中經EDX分析之位置。
從圖18A清楚看出，在樣本S2中，該GaN層(氮化物半導體晶體層59)中之Si元素的濃度亦高。如此，在樣本S2中，擴散於GaN層中之Si元素數量極高。
在如上述GaN層直接堆疊於整塊矽基板29上之例中，GaN中之Ga金屬係與界面處之氮元素分解，且發生Ga-Si反應。因此，Si晶體部分被腐蝕，此外，因該反應之故，大量Si元素擴散至該GaN層側。此導致GaN晶體品質之嚴重惡化。
另一方面，在氮化物半導體晶體層係堆疊在整塊矽基板上之例中，提出將氮化鋁***界面之構造。然而，該構造中，容易產生自氮化鋁之額外移位等。
反之，如先前所述，在根據該具體實例之製造方法中，該GaN層係堆疊於超薄矽晶體層40上。該構造中，限制介於Si與GaN晶體之間的反應。因此，亦限制Si元素擴散至GaN層。如此，獲得具有優異品質之GaN晶體層。
如此，經由與圖11至18A及18B有關之所述實驗資料，可確認經由根據該具體實例之特定構造所獲得之特性。
根據該具體實例提出一種製造具有較高品質之氮化物半導體晶體層的方法。
本說明書中，「氮化物半導體」包括所有組成之半導體，其中式Bx Iny AlzGa1-x-y-z N中之組成比x、y及z係在以下個別範圍內：0x1，0y1，0z1及x+y+z1。此外，藉由上述之式，「氮化物半導體」亦可理解為包括另外包括N(氮)以外之第V族元素的半導體，及另外包括添加以控制各種物理性質(諸如傳導類型等)的各種摻雜劑之半導體。
上述中，茲參考實施例描述本發明之具體實例。然而，本發明並不侷限於該等實例。換言之，在包括本發明要旨之程度內，熟悉本技術之人士對於上述實例所做的各種修改係包括在本發明範疇內。例如，包括在上述實例中之組分及配置、組成物之材料、狀態、構造、大小等不侷限於該等範例；且可經適當修改。
此外，在技術可行程度內可結合包括在上述具體實例中之組件；且在包括本發明要旨之程度內係包括於本發明範疇內。
此外，熟悉本技術之人士將很明暸在本發明精神內的各種修改與變更。
雖然已描述特定具體實例，但該等具體實例僅以實例方式呈現，且其原意不在限制本發明範疇。確實，本文所述之新穎具體實例可以各種其他形式具體化；此外，在不違背本發明精神的情況下可進行本文所述之具體實例形式的各種省略、取代及改變。附錄申請專利範圍及其等效物意在涵蓋落在本發明範疇及精神內的此等形式或修改。
20．．．基體
30．．．中間層
40．．．矽晶體層
40t．．．移位
50、50a、50b、59．．．氮化物半導體晶體層
80．．．基板
100、200．．．半導體裝置
102．．．緩衝層
103．．．第一半導體層
104．．．第二半導體層
105．．．源極
106．．．汲極
107．．．閘極
109．．．二維電子氣
150、250．．．半導體堆疊體
210．．．n型GaN層
212．．．n型GaN導引層
214．．．主動層
216．．．p型GaN導引層
220．．．p型GaN層
230．．．n側電極
240．．．p側電極
11．．．鎵原子層
45、45a．．．氧化物膜
46．．．遮罩圖案
40p．．．超薄矽部分
51．．．晶體層
29．．．整塊矽基板
S1、S2．．．樣本
MA．．．測量區
圖1係圖示根據第一具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖2係圖示根據第一具體實例製造氮化物半導體晶體層之方法的流程圖；
圖3A及3B係圖示根據第一具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖4A及4B係圖示根據第一具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖5A及5B係圖示藉由根據第一具體實例製造氮化物半導體晶體層之方法所製造之半導體裝置的構造之示意斷面圖；
圖6A及6B係圖示根據第二具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖7A至7C係圖示根據第二具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖8A至8D係圖示根據第三具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖9A及9B係圖示根據第三具體實例製造氮化物半導體晶體層之方法的示意圖；
圖10A至10C係圖示根據第三具體實例製造氮化物半導體晶體層之方法的示意斷面圖；
圖11係圖示根據第一具體實例製造氮化物半導體晶體層之方法半途之晶體層狀態的電子顯微照片；
圖12係圖示根據第一具體實例製造氮化物半導體晶體層之方法半途之晶體層狀態的電子顯微照片；
圖13係圖示根據第一具體實例製造氮化物半導體晶體層之方法半途之晶體層狀態的圖；
圖14係圖示根據第一具體實例製造氮化物半導體晶體層之方法之晶體層狀態的電子顯微照片；
圖15係圖示參考實例之製造氮化物半導體晶體層之方法之晶體層狀態的電子顯微照片；
圖16A至16D係顯示說明該氮化物半導體晶體層之特性的分析結果之影像；
圖17A及17B係圖示根據第一具體實例製造氮化物半導體晶體層之方法的晶體層之分析結果的圖；及
圖18A及18B係圖示參考實例之晶體層分析結果之圖。
20．．．基體
30．．．中間層
40．．．矽晶體層
40t．．．移位
50．．．氮化物半導體晶體層

Claims (22)

  1. 一種製造氮化物半導體晶體層之方法，其包括：在矽晶體層上形成具有第一厚度之氮化物半導體晶體層，該矽晶體層係提供於基體上，該基體包含矽基板與形成在該矽基板上之氧化矽膜，在形成該氮化物半導體晶體層之前，該矽晶體層具有第二厚度且該第二厚度比該第一厚度薄，形成該氮化物半導體晶體層包括使至少一部分該矽晶體層併入氮化物半導體晶體層中以令該矽晶體層之厚度從該第二厚度變小，其中形成該氮化物半導體晶體層包括：在第一溫度下，於該矽晶體層上形成該氮化物半導體晶體層之第一部分，及在第二溫度下，於該第一部分上形成該氮化物半導體晶體層之第二部分，該第二溫度高於該第一溫度，以及其中形成該氮化物半導體晶體層包括：使該矽晶體層併入氮化物半導體晶體層中以令該矽晶體層消失，及形成包括下述之結構：該矽基板，形成在該矽基板上之該氧化矽膜，及提供於該氧化矽膜上之該氮化物半導體晶體層，且包括於該矽晶體層中的矽被導入該氮化物半導體晶體層中。
  2. 如申請專利範圍第1項之方法，其中該第一部分之厚度比該第二部分之厚度薄。
  3. 如申請專利範圍第1項之方法，其中該基體側邊之第一區中的氮化物半導體晶體層之矽濃度高於第二區中之氮化物半導體晶體層的矽濃度，該第二區比該第一區距離該基體更遠。
  4. 如申請專利範圍第1項之方法，其中該矽晶體層之晶面取向為(111)平面。
  5. 一種製造氮化物半導體晶體層之方法，其包括：在矽晶體層上形成具有第一厚度之氮化物半導體晶體層，該矽晶體層係提供於基體上，在形成該氮化物半導體晶體層之前，該矽晶體層具有第二厚度且該第二厚度比該第一厚度薄，形成該氮化物半導體晶體層包括使該矽晶體層併入氮化物半導體晶體層中以令該矽晶體層之厚度從該第二厚度變小且令該矽晶體層消失，該第一厚度不小於1微米(μm)，及該第二厚度不大於50奈米(nm)。
  6. 如申請專利範圍第5項之方法，其中該基體包含基板，形成該氮化物半導體晶體層另包括：形成包括下述之結構：該基板，及提供於該基板上之該氮化物半導體晶體層，且包 括於該矽晶體層中的矽被導入該氮化物半導體晶體層中。
  7. 如申請專利範圍第6項之方法，其中該基體之晶體輪廓與該矽晶體層之晶體輪廓不同。
  8. 一種製造氮化物半導體晶體層之方法，其包括：在矽晶體層上形成具有第一厚度之氮化物半導體晶體層，該矽晶體層係提供於基體上，在形成該氮化物半導體晶體層之前，該矽晶體層具有第二厚度且該第二厚度比該第一厚度薄，形成該氮化物半導體晶體層包括使該矽晶體層併入氮化物半導體晶體層中以令該矽晶體層之厚度從該第二厚度變小且令該矽晶體層消失，該基體包含基板，形成該氮化物半導體晶體層另包括：形成包括下述之結構：該基板，及提供於該基板上之該氮化物半導體晶體層，且包括於該矽晶體層中的矽被導入該氮化物半導體晶體層中，其中因第III族元素所致之回熔蝕刻侷限於該第二厚度。
  9. 如申請專利範圍第5項之方法，其中該基體包含該基板，及 形成在該基板上之中間層，形成該氮化物半導體晶體層另包括：形成包括下述之結構：該基板，形成在該基板上之中間層，及提供於該中間層上之該氮化物半導體晶體層，且包括於該矽晶體層中的矽被導入該氮化物半導體晶體層中。
  10. 如申請專利範圍第9項之方法，其中該基體之晶體輪廓與該矽晶體層之晶體輪廓不同。
  11. 一種製造氮化物半導體晶體層之方法，其包括：在矽晶體層上形成具有第一厚度之氮化物半導體晶體層，該矽晶體層係提供於基體上，在形成該氮化物半導體晶體層之前，該矽晶體層具有第二厚度且該第二厚度比該第一厚度薄，形成該氮化物半導體晶體層包括使該矽晶體層併入氮化物半導體晶體層中以令該矽晶體層之厚度從該第二厚度變小且令該矽晶體層消失，該基體包含基板，及形成在該基板上之中間層，形成該氮化物半導體晶體層另包括：形成包括下述之結構：該基板， 形成在該基板上之中間層，及提供於該中間層上之該氮化物半導體晶體層，且包括於該矽晶體層中的矽被導入該氮化物半導體晶體層中，其中因第III族元素所致之回熔蝕刻侷限於該第二厚度。
  12. 如申請專利範圍第9項之方法，其中該基板為矽基板。
  13. 如申請專利範圍第9項之方法，其中該基板包括矽多晶體。
  14. 如申請專利範圍第9項之方法，其中該基板包括矽單晶體。
  15. 如申請專利範圍第9項之方法，其中該中間層為氧化矽膜。
  16. 如申請專利範圍第5項之方法，其中該第二厚度不大於20奈米(nm)。
  17. 如申請專利範圍第5項之方法，其中該矽晶體層之晶面取向為(111)平面。
  18. 如申請專利範圍第5項之方法，其中形成該氮化物半導體晶體層包括：在第一溫度下，於該矽晶體層上形成該氮化物半導體晶體層之第一部分，及在第二溫度下，於該第一部分上形成該氮化物半導體晶體層之第二部分，該第二溫度高於該第一溫度。
  19. 如申請專利範圍第18項之方法，其中該第一部分的厚度比該第二部分的厚度薄。
  20. 如申請專利範圍第5項之方法，其中該矽晶體層具有氫為終端之表面，及該氮化物半導體晶體層係形成於該氫為終端之表面上。
  21. 如申請專利範圍第5項之方法，其中該矽晶體層係分隔成島狀，其於與該矽晶體層之層表面平行之平面中特性長度不小於0.5mm且不大於10mm，及形成該氮化物半導體晶體層包括在該分隔之矽晶體層上形成該氮化物半導體晶體層。
  22. 如申請專利範圍第5項之方法，其中該基體側邊之第一區中的氮化物半導體晶體層之矽濃度高於第二區中之氮化物半導體晶體層的矽濃度，該第二區比該第一區距離該基體更遠。
TW100106735A 2010-09-07 2011-03-01 製造氮化物半導體晶體層的方法 TWI447959B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010200086 2010-09-07
JP2011039407A JP5117588B2 (ja) 2010-09-07 2011-02-25 窒化物半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
TW201212286A TW201212286A (en) 2012-03-16
TWI447959B true TWI447959B (zh) 2014-08-01

Family

ID=43875202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106735A TWI447959B (zh) 2010-09-07 2011-03-01 製造氮化物半導體晶體層的方法

Country Status (6)

Country Link
US (2) US8476151B2 (zh)
EP (1) EP2426701A1 (zh)
JP (1) JP5117588B2 (zh)
KR (1) KR101144466B1 (zh)
CN (1) CN102403201B (zh)
TW (1) TWI447959B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
JP6454716B2 (ja) 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP3221884B1 (en) 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
EP3221885B1 (en) 2014-11-18 2019-10-23 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
WO2016106231A1 (en) * 2014-12-22 2016-06-30 Sunedison Semiconductor Limited Manufacture of group iiia-nitride layers on semiconductor on insulator structures
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
KR20180022998A (ko) * 2015-07-03 2018-03-06 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스
SG10201913407TA (en) 2015-11-20 2020-03-30 Globalwafers Co Ltd Manufacturing method of smoothing a semiconductor surface
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
EP3427293B1 (en) 2016-03-07 2021-05-05 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
CN107346725B (zh) * 2016-05-05 2021-03-12 上海芯晨科技有限公司 一种iii族氮化物薄膜的剥离转移方法
US11142844B2 (en) 2016-06-08 2021-10-12 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP3533081B1 (en) 2016-10-26 2021-04-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
SG10201913059PA (en) 2016-12-05 2020-02-27 Globalwafers Co Ltd High resistivity silicon-on-insulator structure and method of manufacture thereof
KR102306730B1 (ko) 2016-12-28 2021-09-30 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
US10481337B2 (en) * 2017-05-31 2019-11-19 Magic Leap, Inc. Mechanical joint for use in fiber optic imaging systems
SG10201913850VA (en) 2017-07-14 2020-03-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
FR3131075B1 (fr) * 2021-12-16 2023-12-22 Soitec Silicon On Insulator Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
US20240006524A1 (en) * 2022-06-29 2024-01-04 Globalfoundries U.S. Inc. Device over patterned buried porous layer of semiconductor material
WO2024048004A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 積層構造体、半導体デバイス及びその製造方法
WO2024048005A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 積層構造体及びその製造方法、ならびに半導体デバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245266A (ja) * 1994-03-03 1995-09-19 Nippon Steel Corp 化合物半導体基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766922B2 (ja) 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP3542491B2 (ja) 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP2003037287A (ja) * 2001-07-26 2003-02-07 Sanken Electric Co Ltd 発光素子
JP3805703B2 (ja) * 2002-03-07 2006-08-09 住友化学株式会社 ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JP2007246289A (ja) * 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
KR20060076675A (ko) * 2004-12-29 2006-07-04 주식회사 실트론 질화물 반도체 및 이의 제조 방법
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure
JP2008182110A (ja) * 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
CN101302648B (zh) * 2008-01-28 2010-06-16 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
EP2317554B1 (en) * 2009-10-30 2014-04-09 Imec Integrated semiconductor substrate structure and method of manufacturing an integrated semiconductor substrate structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245266A (ja) * 1994-03-03 1995-09-19 Nippon Steel Corp 化合物半導体基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. Zubia, "Nanoheteroepitaxial growth of GaN on Si by organometallic vapor phase epitaxy", APPLIED PHYSICS LETTERS, vol. 76, No. 7, 14 FEBRUARY 2000, page 858-860. *

Also Published As

Publication number Publication date
EP2426701A1 (en) 2012-03-07
CN102403201A (zh) 2012-04-04
CN102403201B (zh) 2014-10-29
US20120058626A1 (en) 2012-03-08
TW201212286A (en) 2012-03-16
JP2012076984A (ja) 2012-04-19
US8790999B2 (en) 2014-07-29
US8476151B2 (en) 2013-07-02
US20130196487A1 (en) 2013-08-01
KR101144466B1 (ko) 2012-05-11
JP5117588B2 (ja) 2013-01-16
KR20120025369A (ko) 2012-03-15

Similar Documents

Publication Publication Date Title
TWI447959B (zh) 製造氮化物半導體晶體層的方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
US8772831B2 (en) III-nitride growth method on silicon substrate
US20130137246A1 (en) Method of producing group iii nitride semiconductor growth substrate
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP5460751B2 (ja) 半導体装置
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US20150295049A1 (en) Epitaxial wafer and switch element and light-emitting element using same
JP5560866B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP5059205B2 (ja) ウェーハ及び結晶成長方法
CN110050330A (zh) Iii族氮化物半导体
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
JPWO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
KR20130142415A (ko) 질화갈륨계 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees