CN111146320A - 硅基衬底、衬底基板及其制造方法、光电器件 - Google Patents

硅基衬底、衬底基板及其制造方法、光电器件 Download PDF

Info

Publication number
CN111146320A
CN111146320A CN201811303611.8A CN201811303611A CN111146320A CN 111146320 A CN111146320 A CN 111146320A CN 201811303611 A CN201811303611 A CN 201811303611A CN 111146320 A CN111146320 A CN 111146320A
Authority
CN
China
Prior art keywords
silicon
layer
based substrate
substrate
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811303611.8A
Other languages
English (en)
Inventor
赵壮
刘磊
乐阮平
王霆
张建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Institute of Physics of CAS
Original Assignee
Huawei Technologies Co Ltd
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Institute of Physics of CAS filed Critical Huawei Technologies Co Ltd
Priority to CN201811303611.8A priority Critical patent/CN111146320A/zh
Priority to EP19880590.5A priority patent/EP3866186A4/en
Priority to PCT/CN2019/114307 priority patent/WO2020088509A1/zh
Priority to JP2021523610A priority patent/JP2022511666A/ja
Publication of CN111146320A publication Critical patent/CN111146320A/zh
Priority to US17/245,995 priority patent/US20210265528A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请涉及一种硅基衬底、衬底基板及其制造方法、光电器件，涉及电子技术应用领域，包括：硅基衬底，硅基衬底的一面具有周期性的凸起结构，每个凸起结构的侧面与底面存在倾角；设置在硅基衬底具有凸起结构的一面上的三五族材料层。在该衬底基板中，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，能够减少硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高三五族材料在该硅基衬底上的良品率。本申请用于在硅基衬底上形成高质量的三五族材料。

Description

硅基衬底、衬底基板及其制造方法、光电器件
技术领域
本公开涉及电子技术应用领域，特别涉及一种硅基衬底、衬底基板及其制造方法、光电器件。
背景技术
硅基光电集成技术指的是在硅基衬底上集成光电器件的技术。采用该技术形成的光源、放大器或调制器等器件具有低成本、微尺寸以及高集成度的优点。
然而，由于硅是间接带隙材料，发光特性较差，而三五族(也称III-V族)材料具有优良的光学特性，因此，将三五族材料制备在硅基衬底上可以形成高效发光的器件，为光电器件的形成提供良好的基础。例如，该三五族材料可以为砷化铟(Indium Arsenide，InAs)或砷化镓(Gallium Arsenide，GaAs)。
但是，硅(100)晶面和三五族材料之间存在晶格失配和反相畴等问题，导致三五族材料在具有硅(100)晶面的硅基衬底上的形成极为困难。
发明内容
本申请提供了一种硅基衬底、衬底基板及其制造方法、光电器件，可以减少硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高三五族材料在硅基衬底上的良品率。
第一方面，提供一种衬底基板，包括：
硅基衬底，所述硅基衬底的一面具有周期性的凸起结构，每个所述凸起结构的侧面与底面存在倾角，通过该倾角能够实现硅基衬底的位错的自湮灭，从而将位错抑制在该硅基衬底的凸起结构的侧面上；
设置在所述硅基衬底具有所述凸起结构的一面上的三五族材料层。
在该衬底基板中，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率
可选的，所述硅基衬底具有所述周期性的凸起结构的表面为硅(111)晶面。
硅(111)晶面能够有效抑制位错，使位错不再继续向上生长，并且反相畴在60°的晶面上几乎能够全部被抑制，因此更有利于三五族材料的外延生长。
可选的，所述硅基衬底包括：一面具有周期性的凹槽的子硅基衬底；以及设置在所述子硅基衬底具有所述凹槽的一面上的硅中间层，所述硅中间层由所述周期性的凸起结构组成；
其中，每个所述凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的所述凸起结构的侧面邻接(即该多个凸起结构的上表面是连续的表面)，从而可以实现稳定的硅基衬底结构。
可选的，所述凹槽的排布周期为200～800nm，每个所述凹槽的深度为200～1000nm，进一步的，所述凹槽的排布周期为300～500nm；每个所述凹槽的深度为400～600nm。
可选的，所述硅中间层的厚度为300～800nm，该硅中间层的厚度指的是硅中间层以凹槽111的顶部平台为基准面的厚度，进一步的，所述硅中间层的厚度为450～650nm。
该凹槽可以有多种，在一种可选的实现方式中，所述子硅基衬底具有所述周期性的凹槽的表面为硅(110)晶面，每个凹槽的侧面边界垂直于底面。
在另一种可选的实现方式中，凹槽的界面呈倒梯形，每个所述凹槽的顶部宽度为100～400nm；每个所述凹槽的底部宽度为50～200nm。进一步的，每个所述凹槽的顶部宽度为120～160nm，每个所述凹槽的底部宽度为100～120nm。
可选的，所述三五族材料层包括在所述硅基衬底具有所述凸起结构的一面上依次叠加设置的三五族材料缓冲层和三五族位错过滤层，所述三五族材料缓冲层用于缓冲所述硅基衬底的晶格失配，所述三五族位错过滤层用于过滤所述硅基衬底的位错。
可选的，所述三五族位错过滤层的厚度为0～2μm；所述三五族位错过滤层的表面粗糙度为0.5～1.6nm。进一步的，所述三五族位错过滤层的厚度为0.8～1.8μm，所述三五族位错过滤层的表面粗糙度为0.8～1.4nm。表面粗糙度可以表征结构层表面的光滑程度，表面粗糙度的值越小，该结构层的表面越光滑。
可选的，所述三五族材料缓冲层包括：
依次叠加设置在所述硅基衬底具有所述凸起结构的一面上的AlAs晶层和GaAs晶层。
由于Al的熔点约为660摄氏度，Ga的熔点约为30摄氏度，AlAs晶层的熔点较GaAs晶层的熔点高，当在凸起结构上直接设置GaAs晶层时，由于Ga的熔点较低，因此GaAs晶层的原子在硅基衬底上会出现移动，进而产生位错，当在凸起结构上设置AlAs晶层时，由于Al的熔点较高，因此AlAs晶层的原子具有更高的键能，从而在硅基衬底上不会移动，从而避免晶格失配所导致的位错。所以先在硅基衬底的凸起结构上设置AlAs晶层，再在AlAs晶层上设置GaAs晶层，可以有效的避免直接将GaAs晶层设置在硅基衬底上所导致的位错，从而在硅基衬底上形成高质量的三五族材料层。
可选的，所述三五族材料缓冲层的厚度为0～600nm；所述GaAs晶层的表面粗糙度为0.5～1.6nm。进一步的，所述三五族材料缓冲层的厚度为200～600nm；所述GaAs晶层的表面粗糙度为0.8～1.4nm。
可选的，所述三五族位错过滤层包括：叠加设置的m个周期的第一量子阱结构层，每个周期的所述第一量子阱结构层包括依次叠加的In0.15Ga0.85As晶层和GaAs晶层，m为正整数。其中，In0.15Ga0.85As表示In(铟)的比例为15％，Ga(镓)的比例为85％的InGaAs(砷化铟镓)。
上述第一量子阱结构层中，由于In0.15Ga0.85As的晶格比GaAs的晶格大，因此，当先在三五族材料缓冲层上设置In0.15Ga0.85As晶层时，会产生应力，从而形成应力场，In0.15Ga0.85As晶层所产生的应力场能够将位错所产生的应力抵消掉，从而抑制位错继续向上延伸。
可选的，所述三五族位错过滤层还包括：叠加在所述m个周期的第一量子阱结构层上的n个周期的第二量子阱结构层以及p个周期的超晶格结构，所述n个周期的第二量子阱结构层叠加设置，所述p个周期的超晶格结构叠加设置，n和p为正整数；
每个周期的所述第二量子阱结构层包括依次叠加的In0.15Al0.85As晶层和GaAs晶层；
每个周期的所述超晶格结构包括依次叠加的Al0.6Ga0.4As晶层和GaAs晶层。
其中，第二量子阱结构层中的In0.15Al0.85As晶层抑制位错的效果相比于上述第一量子阱结构层中的In0.15Ga0.85As晶层，效果更好，但是由于Al的熔点比Ga高，若直接在三五族材料缓冲层上形成In0.15Al0.85As晶层，使Al原子移动较为困难，当原子所处的位置不对时，难以进行调整，从而难以抑制位错的延伸。当先在三五族材料缓冲层上生长第一量子阱结构层，再在第一量子阱结构层上生长第二量子阱结构层时，将In0.15Ga0.85As晶层作为铺垫，再形成In0.15Al0.85As晶层，便可以更好的抑制位错，从而在硅基衬底上形成高质量的三五族材料层。
在第二量子阱结构层中，由于Al原子过多时，也会产生一定的位错，因此，该第二量子阱结构层包括依次叠加的In0.15Al0.85As晶层和GaAs晶层，可以有效抑制Al原子过多所产生的位错。
在超晶格结构中，依次叠加的Al0.6Ga0.4As晶层和GaAs晶层可以使得最终形成的三五族位错过滤层的表面平整光滑，从而得到高质量的衬底基板。
可选的，m＝n＝p＝5，此时，三五族位错过滤层的厚度较薄，且能够实现较好的抑制位错的效果。该m、n和p的值越大，该三五族过滤层抑制位错的效果越好。
第二方面，提供一种硅基衬底，包括：
一面具有周期性的凹槽的子硅基衬底；以及设置在所述凹槽上的硅中间层，所述硅中间层由所述周期性的凸起结构组成；
其中，每个所述凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的所述凸起结构的侧面邻接；
所述硅基衬底具有所述周期性的凸起结构的表面为硅(111)晶面。
可选的，所述子硅基衬底具有所述周期性的凹槽的表面为硅(110)晶面。
第三方面，提供一种衬底基板的制造方法，包括：
制造硅基衬底，所述硅基衬底的一面具有周期性的凸起结构，每个所述凸起结构的侧面与底面存在倾角；
在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层。
采用该制造方法制造得到的衬底基板中，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率。
其中，所述硅基衬底具有所述周期性的凸起结构的表面为硅(111)晶面。
可选的，所述制造硅基衬底，包括：
制造一面具有周期性的凹槽的子硅基衬底；
在所述子硅基衬底具有所述凹槽的一面上形成硅中间层，所述硅中间层由所述周期性的凸起结构组成，且每个所述凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的所述凸起结构邻接。
所述子硅基衬底具有所述周期性的凹槽的表面为硅(110)晶面，此时，所述制造一面具有周期性的凹槽的子硅基衬底，包括：
提供一硅片，所述硅片的表面为硅(100)晶面；
采用深紫外光刻工艺对所述硅片进行刻蚀，得到所述子硅基衬底。
可选的，所述在所述子硅基衬底具有所述凹槽的一面上形成硅中间层，包括：
采用分子束外延生长技术，在所述子硅基衬底具有所述凹槽的一面上形成硅中间层。
所述在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层，包括：采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层。
可选的，可以采用分子束外延生长技术在硅基衬底具有凸起结构的一面上形成三五族材料层，此时，所述采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层，包括：
采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料缓冲层；
采用分子束外延生长技术，在所述三五族材料缓冲层上形成三五族位错过滤层；
其中，所述三五族材料缓冲层用于缓冲所述硅基衬底的晶格失配，所述三五族位错过滤层用于过滤所述硅基衬底的位错。
可选的，所述三五族材料缓冲层包括：AlAs晶层和GaAs晶层，所述GaAs晶层包括第一子GaAs晶层和第二子GaAs晶层；
可以通过三步法在硅基衬底具有凸起结构的一面上形成三五族材料缓冲层，此时，所述采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料缓冲层，包括：
采用分子束外延生长技术，在350～400℃下，在所述硅基衬底具有所述凸起结构的一面上生长厚度为5～15nm的AlAs晶层；
采用分子束外延生长技术，在350～400℃下，在所述AlAs晶层上生长厚度为20～40nm的所述第一子GaAs晶层；
采用分子束外延生长技术，在550～600℃下，在所述第一子GaAs晶层上生长厚度为400～600nm的所述第二子GaAs晶层。
所述三五族位错过滤层包括：叠加设置的m个周期的第一量子阱结构层，所述第一量子阱结构层包括依次叠加的In0.15Ga0.85As晶层和GaAs晶层，m为正整数。
先在低温的生长环境中生长第一子GaAs晶层，可以减慢在硅基衬底具有凸起结构的一面上生长第一子GaAs晶层的速率，进一步能够使得该第一子GaAs晶层的每个原子生长在正确的位置，再在高温的生长环境中，在第一子GaAs晶层上生长高质量的第二子GaAs晶层，能够抑制反相畴所导致的位错，从而在硅基衬底上形成高质量的三五族材料层。
可选的，所述三五族位错过滤层还包括：叠加在所述m个周期的第一量子阱结构层上的n个周期的第二量子阱结构层以及p个周期的超晶格结构，所述n个周期的第二量子阱结构层叠加设置，所述p个周期的超晶格结构叠加设置，n和p为正整数；
每个周期的所述第二量子阱结构层包括依次叠加的In0.15Al0.85As晶层和GaAs晶层；
每个周期的所述超晶格结构包括依次叠加的Al0.6Ga0.4As晶层和GaAs晶层。
可以采用分子束外延生长技术，先在三五族材料缓冲层上形成m个周期的第一量子阱结构层，再在第一量子阱结构层形成n个周期的第二量子阱结构层，最后在第二量子阱结构层上形成p个周期的超晶格结构，以保证每一层的结构整齐。
可选的，m＝n＝p＝5；
所述第一量子阱结构层的生长温度为460～510℃，In0.15Ga0.85As晶层和GaAs晶层的厚度均为10nm；所述第二量子阱结构层的生长温度为460～510℃，In0.15Al0.85As晶层和GaAs晶层的厚度均为10nm；所述超晶格结构的生长温度为550～600℃，Al0.6Ga0.4As晶层和GaAs晶层的厚度均为2nm。
第四方面，提供一种光电器件，包括：第一方面所述的衬底基板，以及设置在所述衬底基板上的至少一层光学膜层和/或至少一层电学膜层。
可选的，所述光电器件为量子点激光器、探测器、放大器、调制器、互补金属氧化物半导体CMOS电学器件或波导器件。
本申请提供的硅基衬底、衬底基板及其制造方法、光电器件，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率。
附图说明
图1为本申请实施例提供的一种衬底基板的截面示意图。
图2为本申请实施例提供的另一种衬底基板的截面示意图。
图3为本申请实施例提供的一种衬底基板的局部放大示意图。
图4为本申请实施例提供的一种硅基衬底的截面示意图。
图5为本申请实施例提供的另一种硅基衬底的截面示意图。
图6为本申请实施例提供的一种表面扫描电子显微图的对比示意图。
图7为本申请实施例提供的一种衬底基板的X射线衍射谱示意图。
图8为本申请实施例提供的一种衬底基板的制造方法流程图。
图9为本申请实施例提供的一种硅基衬底的制造方法流程图。
图10为本申请实施例提供的一种子硅基衬底的截面示意图。
图11为本申请实施例提供的一种250nm的硅中间层在子硅基衬底上的生长示意图。
图12为本申请实施例提供的一种形成三五族材料层的方法流程图。
图13为本申请实施例提供的一种形成三五族材料缓冲层的方法流程图。
图14为本申请实施例提供的一种衬底基板的表面原子力显微图。
具体实施方式
本申请实施例涉及对硅基衬底以及基于该硅基衬底制造的衬底基板的改进，硅属于立方晶系，本申请实施例中，涉及多种晶面的硅片，分别为硅(100)晶面的硅片、硅(110)晶面的硅片和硅(111)晶面的硅片，为了便于读者理解，对这些硅片进行如下介绍：
具有硅(100)晶面的硅片也称硅片(100)，[100]是晶向指数，硅(100)晶面的法线与[100]晶向是平行的，也就是说(100)晶面垂直于[100]晶向。
具有硅(110)晶面的硅片也称硅片(110)，[110]是晶向指数，硅(110)晶面的法线与
[110]晶向是平行的，也就是说(110)晶面垂直于[110]晶向。
具有硅(111)晶面的硅片也称硅片(111)，[111]是晶向指数，硅(111)晶面的法线与
[111]晶向是平行的，也就是说(111)晶面垂直于[111]晶向。
需要说明的是，晶体中各种方向上的原子列叫作晶向。在晶胞上建立坐标系，即晶体立方系，则上述[111]就是方向向量的坐标，即[111]表示过原点和点x＝1，y＝1，z＝1的直线上所经过的原子，如果晶体为体心立方晶胞，则此晶向经过正方体对角线上的原子。
目前，三五族材料(III-V material)通过外延生长的方式形成在具有硅(100)晶面的硅基衬底上，外延生长技术是指在单晶衬底(也称基片)上生长一层与衬底晶向相同的单晶层的技术，外延生长指的是采用外延生长技术进行单晶层的生长。其中，具有硅(100)晶面的硅基衬底的表面是平面。由于硅和三五族材料的晶格常数不同以及极性和非极性键的差异，会产生晶格失配以及反相畴，从而导致三五族材料在硅基衬底上的外延生长具有大量位错和缺陷，也即是会导致三五族材料的原子在硅基衬底上的局部呈现不规则排列，进一步导致在硅基衬底上难以实现高质量的三五族材料的外延生长。
本申请实施例提供了一种衬底基板，请参考图1，图1为本申请实施例提供的衬底基板的截面示意图，该衬底基板包括：
硅基衬底10和设置在硅基衬底10上的三五族材料层20。
如图1所示，该硅基衬底10的一面具有周期性的凸起结构101，该周期性的凸起结构101指的是多个凸起结构，且在硅基衬底上具有一定的分布周期，每个凸起结构101的侧面W与底面存在倾角，通过该倾角能够实现硅基衬底10的位错的自湮灭，从而将位错抑制在该硅基衬底的凸起结构的侧面W上，该三五族材料层20设置于上述硅基衬底具有凸起结构101的一面上。
综上所述，本申请实施例提供的衬底基板中，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率。
示例的，上述硅基衬底具有周期性的凸起结构101的表面为硅(111)晶面，例如，该凸起结构的侧面W与底面的倾角为60度，此时，上述硅基衬底具有周期性的凸起结构101的表面的截面可以为顶角为60度的等边三角形所连接形成的锯齿形结构。硅(111)晶面能够有效抑制位错，使位错不再继续向上生长，并且反相畴在60°的晶面上几乎能够全部被抑制，因此更有利于三五族材料的外延生长。
可选的，上述硅基衬底中的凸起结构沿指定方向等距离阵列排布，各个凸起结构的形状和大小可以相同，每两个凸起结构的距离可以为360纳米(nanometer，nm)，其中，该指定方向可以为该硅基衬底的行方向或列方向，每个凸起结构的延伸方向可以垂直于该指定方向，且平行于硅基衬底的底面，例如为图1中垂直于纸面的方向，每两个凸起结构的距离指的是在指定方向上该两个凸起结构的指定点(例如中心点)的距离，这样可以实现对位错更好的抑制效果，且每两个相邻的凸起结构之间呈邻接状，(即该多个凸起结构的上表面是连续的表面)，从而实现稳定的硅基衬底结构。需要说明的是，可以根据实验情况以及实际需求设置每两个凸起结构的距离，本申请实施例对此不做限定。
示例的，请参考图2，图2为本申请实施例提供的一种衬底基板的截面示意图，在该衬底基板中，硅基衬底10包括：一面具有周期性的凹槽111的子硅基衬底11，以及设置在子硅基衬底11具有凹槽111的一面上的硅中间层12。该周期性的凹槽111指的是多个凹槽，且在子硅基衬底上具有一定的分布周期，该周期性的凹槽111可以通过对硅片(100)执行掩膜工艺和光刻工艺得到，周期性的凹槽111均为盲槽。
上述硅中间层12由周期性的凸起结构101组成，也即是，该硅中间层12包括多个凸起结构，其中，每个凸起结构位于两个相邻凹槽之间的间隔结构112上，该间隔结构112用于隔开相邻的两个凹槽，例如，该间隔结构可以称为隔档或者挡墙。示例的，请参考图3，图3是该衬底基板的局部放大图，在该衬底基板中，每个凸起结构101位于两个相邻凹槽之间的间隔结构112上，上述凸起结构可以采用外延生长技术生长得到，如图2所示，该周期性的凸起结构101与周期性的间隔结构112的排布周期相同。该每两个相邻的凸起结构101的侧面W邻接，也即是，每两个相邻的凸起结构的侧面相交，这样各个凸起结构之间不存在间隙，可以保证稳定的硅基衬底结构。
如图4和图5所示，图4和图5分别为本申请实施例提供的一种硅基衬底的截面示意图，在一种可选的实现方式中，请参考图4，每个凹槽111的顶部宽度大于底部宽度，例如该凹槽111的截面呈倒梯形。示例的，每个凹槽的顶部宽度可以为100～400nm，底部宽度可以为50～200nm。进一步的，每个凹槽的顶部宽度可以为120～160nm，底部宽度可以为100～120nm。在另一种可选的实现方式中，请参考图5，上述子硅基衬底具有周期性的凹槽111的表面为硅(110)晶面，每个凹槽的侧面边界垂直于底面。
如图4和图5所示，在指定方向上，每个凹槽的排布周期可以为200～800nm，也即是在指定方向上每两个相邻的凹槽中心的距离可以为200～800nm，进一步的，每个凹槽的排布周期可以为300～500nm。每个凹槽的深度可以为200～1000nm，进一步的，每个凹槽的深度可以为400～600nm。每个凹槽的延伸方向可以垂直于该指定方向，且平行于硅基衬底的底面，例如为图4和图5中垂直于纸面的方向，周期性的凹槽可以在硅中间层生长过程中，有效抑制反相畴。
在上述硅基衬底中，当在子硅基衬底上生长硅中间层时，硅中间层以间隔结构为基底向上生长，在硅中间层的生长过程中，每两个相邻的凸起结构由最初的不邻接状态向最终的邻接状态过渡，因此，最终形成的硅基衬底的结构中间构造出了不规则的镂空结构。为了进一步对该镂空结构进行说明，请参考图4，图4示出了镂空结构的放大示意图，该镂空结构由凹槽111以及每两个凸起结构101之间的间隙M组成，该镂空结构沿指定方向等距离阵列排布，各个镂空结构的形状和大小可以相同，其中，该指定方向可以为该硅基衬底的行方向或列方向，每个镂空结构的延伸方向可以垂直于该指定方向，且平行于硅基衬底的底面，例如为图4中垂直于纸面的方向。晶层在温度变化时会出现热胀冷缩的现象，进一步会产生位错，该镂空结构位于每两个相邻的间隔结构之间，也位于每两个相邻的凸起结构之间，可以将每两个相邻的间隙结构隔开，也可以将每两个相邻的凸起结构隔开，在热胀冷缩时，抵消了一部分应力，从而有效的抑制了硅中间层热胀冷缩所导致的位错，可以减少硅基衬底的热膨胀，进一步提高了最终形成的三五族材料层的质量。其中，应力指的是物体由于外因(受力、湿度、温度场变化等)而变形时，在物体内各部分之间产生的相互作用力，应力用以抵抗外因的作用，并使物体从变形后的位置恢复到变形前的位置，
相关技术中，将三五族材料在具有硅(100)晶面的硅基衬底上外延生长的方式包括：在硅(100)晶面的斜切衬底上实现三五族材料的直接外延生长；或者，在锗硅虚拟衬底(即该衬底不是纯硅基衬底，而是掺杂了锗的硅基衬底)上实现三五族的外延生长；或者，在具有双原子台阶的硅基衬底上实现三五族材料的直接外延生长。其中，在硅(100)晶面的斜切衬底以及具有双原子台阶的硅基衬底上实现三五族材料的直接外延生长，所采用的硅基衬底都无法采用传统的互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)制造中的相关工艺(例如掩膜工艺和光刻工艺)制造，需要采用复杂工艺制成，因此制造成本较高。
本申请实施例提供的衬底基板，由于上述凹槽可以采用掩膜工艺和光刻工艺制成，凸起结构可以采用外延生长技术制成，因此可以兼容CMOS制造中的相关工艺，制造工艺简单，制造成本较低。
可选的，如图2所示，该硅中间层12的厚度可以为300～800nm，该硅中间层12的厚度指的是硅中间层以凹槽111的顶部平台为基准面的厚度，进一步的，该硅中间层12的厚度可以为450～650nm。
需要说明的是，本申请实施例仅对上述凹槽与凸起结构的排布周期、凹槽的深度、凹槽的顶部宽度、凹槽的底部宽度以及硅中间层的厚度这类参数的大小做示意性的说明，在实际应用时，可以根据实验情况以及实际需求对这些参数进行调整，以使三五族材料在硅基衬底上达到较好的外延生长效果，本申请实施例对此不做限定。
请参考图2，上述三五族材料层20可以包括在硅基衬底10具有凸起结构101的一面上依次叠加设置的三五族材料缓冲层21和三五族位错过滤层22，该三五族材料缓冲层21用于缓冲硅基衬底10的晶格失配，该三五族位错过滤层22用于过滤硅基衬底10的位错。
示例的，上述三五族材料缓冲层21包括：依次叠加设置在硅基衬底10具有凸起结构101的一面上的砷化铝(Aluminum arsenide，AlAs)晶层210和砷化镓(galliumarsenide，GaAs)晶层211。
由于Al的熔点约为660摄氏度，Ga的熔点约为30摄氏度，AlAs晶层的熔点较GaAs晶层的熔点高，当在凸起结构上直接设置GaAs晶层时，由于Ga的熔点较低，因此GaAs晶层的原子在硅基衬底上会出现移动，进而产生位错，当在凸起结构上设置AlAs晶层时，由于Al的熔点较高，因此AlAs晶层的原子具有更高的键能，从而在硅基衬底上不会移动，从而避免晶格失配所导致的位错。所以先在硅基衬底的凸起结构上设置AlAs晶层，再在AlAs晶层上设置GaAs晶层，可以有效的避免直接将GaAs晶层设置在硅基衬底上所导致的位错，从而在硅基衬底上形成高质量的三五族材料层。
可选的，该三五族材料缓冲层21的厚度可以为0～600nm，进一步的，该三五族材料缓冲层21的厚度可以为200～600nm。该GaAs晶层的表面粗糙度可以为0.5～1.6nm，进一步的，该GaAs晶层的表面粗糙度可以为0.8～1.4nm。表面粗糙度可以表征结构层表面的光滑程度，表面粗糙度的值越小，该结构层的表面越光滑。
需要说明的是，上述三五族材料缓冲层还可以由其他结构组成，只要能够缓冲硅基衬底的晶格失配即可，例如，上述三五族材料缓冲层包括：依次叠加设置在硅基衬底具有凸起结构的一面上的AlAs晶层和磷化镓(galzium phosPhide，GaP)晶层，其中，AlAs晶层的厚度和作用可以与上述三五族材料缓冲层的AlAs晶层相同；又例如，上述三五族材料缓冲层仅包括：设置在硅基衬底具有凸起结构的一面上的AlAs晶层或GaP晶层。
示例的，上述三五族位错过滤层22的厚度可以为0～2微米(micron，μm)，三五族位错过滤层22的表面粗糙度可以为0.5～1.6nm，进一步的，该三五族位错过滤层的厚度可以为0.8～1.8μm，三五族位错过滤层的表面粗糙度可以为0.8～1.4nm。
如图2所示，该三五族位错过滤层22包括：m个周期的第一量子阱结构层220，该m个周期的第一量子阱结构层220叠加设置，每个周期的第一量子阱结构层220包括依次叠加的In0.15Ga0.85As晶层和GaAs晶层，m为正整数。其中，In0.15Ga0.85As表示In(铟)的比例为15％，Ga(镓)的比例为85％的InGaAs(砷化铟镓)。
需要说明的是，上述第一量子阱结构层中，由于In0.15Ga0.85As的晶格比GaAs的晶格大，因此，当先在三五族材料缓冲层上设置In0.15Ga0.85As晶层时，会产生应力，从而形成应力场，In0.15Ga0.85As晶层所产生的应力场能够将位错所产生的应力抵消掉，从而抑制位错继续向上延伸。
示例的，该三五族位错过滤层22还可以包括：叠加在m个周期的第一量子阱结构层220上的n个周期的第二量子阱结构层221以及p个周期的超晶格结构222，n个周期的第二量子阱结构层221叠加设置，p个周期的超晶格结构222叠加设置，n和p为正整数。该每个周期的第二量子阱结构层221包括依次叠加的In0.15Al0.85As晶层和GaAs晶层，每个周期的超晶格结构222包括依次叠加的Al0.6Ga0.4As晶层和GaAs晶层。其中，In0.15Al0.85As表示In(铟)的比例为15％，Al(铝)的比例为85％的InGaAs(砷化铟铝)Al0.6Ga0.4As表示Al(铝)的比例为60％，Ga(镓)的比例为40％的AlGaAs(砷化铝镓)。
其中，第二量子阱结构层中的In0.15Al0.85As晶层抑制位错的效果相比于上述第一量子阱结构层中的In0.15Ga0.85As晶层，效果更好，但是由于Al的熔点比Ga高，若直接在三五族材料缓冲层上形成In0.15Al0.85As晶层，使Al原子移动较为困难，当原子所处的位置不对时，难以进行调整，从而难以抑制位错的延伸。当先在三五族材料缓冲层上生长第一量子阱结构层，再在第一量子阱结构层上生长第二量子阱结构层时，将In0.15Ga0.85As晶层作为铺垫，再形成In0.15Al0.85As晶层，便可以更好的抑制位错，从而在硅基衬底上形成高质量的三五族材料层。
需要说明的是，在第二量子阱结构层中，由于Al原子过多时，也会产生一定的位错，因此，该第二量子阱结构层包括依次叠加的In0.15Al0.85As晶层和GaAs晶层，可以有效抑制Al原子过多所产生的位错。
在超晶格结构中，依次叠加的Al0.6Ga0.4As晶层和GaAs晶层可以使得最终形成的三五族位错过滤层的表面平整光滑，从而得到高质量的衬底基板。
可选的，上述m＝n＝p＝5，此时，三五族位错过滤层的厚度较薄，且能够实现较好的抑制位错的效果。需要说明的是，该m、n和p的值越大，该三五族过滤层抑制位错的效果越好，本申请在实际应用时，可以根据需要选择合适的第一量子阱结构层、第二量子阱结构层以及超晶格结构层的周期值，本申请实施例对此不做限定。
请参考图6，图6为本申请实施例提供的一种表面扫描电子显微图的对比示意图，在图6中，直线T的左侧区域为相关技术所提供的衬底基板的表面扫描电子显微图，右侧区域为本申请实施例所提供的衬底基板的表面扫描电子显微图，由图6可以看出，相关技术所提供的衬底基板中，三五族材料层和硅基衬底之间存在大量的反相畴和高密度位错，本申请实施例所提供的衬底基板中，硅基衬底上的三五族材料层高度平整、无反相畴和明显位错。
进一步的，请参考图7，图7为本申请实施例提供的衬底基板的X射线衍射谱，在图7中，纵坐标表示X射线的衍射相对强度，横坐标表示X射线的衍射扫描角度Ω(Omega)，Ω的单位为“度”。MQWs指的是衬底基板中的三五族位错过滤层结构。由于X射线衍射谱的半高宽越小，对应的三五族材料层的品质越高。由图7可以看出，衬底基板的X射线衍射谱的半高宽约为硅基衬底的一倍，相较于传统的衬底基板，其X射线衍射谱的半高宽较小，因此，本申请实施例所提供的衬底基板的结构，能够有效减少硅基衬底和三五族材料之间的晶格失配和反相畴等问题，品质较高。
需要说明的是，本申请实施例仅对三五族材料缓冲层的厚度和表面粗糙度以及三五族位错过滤层的厚度和表面粗糙度这类参数的大小做示意性的说明，本申请在实际应用时，可以根据实验情况以及实际需求对这些参数进行调整，以使三五族材料在硅基衬底上达到较好的外延生长效果，本申请实施例对此不做限定。
综上所述，本申请实施例提供的衬底基板中，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率，进而提高了硅基光电器件的寿命以及良品率。并且由于硅基衬底中的凹槽可以采用掩膜工艺和光刻工艺制成，凸起结构可以采用外延生长技术制成，因此可以兼容CMOS制造中的相关工艺，制造工艺简单，制造成本较低。
本申请实施例提供了一种硅基衬底，请参考图4和图5，该硅基衬底包括：
一面具有周期性的凹槽111的子硅基衬底11，以及设置在凹槽111上的硅中间层12，该硅中间层12由周期性的凸起结构101组成，其中，每个凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的凸起结构的侧面邻接，以保证稳定的硅基衬底结构。
示例的，该硅基衬底具有周期性的凸起结构101的表面为硅(111)晶面，该子硅基衬底具有周期性的凹槽111的表面为硅(110)晶面。
综上所述，本申请实施例提供的硅基衬底中，由于硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的硅基衬底的具体结构，可以参考前述实施例中衬底基板中的硅基衬底，本申请实施例在此不再赘述。
本申请实施例提供了一种衬底基板的制造方法，请参考图8，该制造方法可以包括以下步骤：
在步骤810中，制造硅基衬底。
该硅基衬底的一面具有周期性的凸起结构，每个凸起结构的侧面与底面存在倾角。可选的，请参考图9，上述步骤810中制造硅基衬底的方法可以包括：
在步骤811中，制造一面具有周期性的凹槽的子硅基衬底。
可选的，可以先提供一硅片，该硅片的表面为硅(100)晶面，然后对该硅片依次执行掩膜工艺和光刻工艺，然后去除掩膜，得到一面具有周期性的凹槽的子硅基衬底。
示例的，执行掩膜工艺的过程包括：在硅(100)晶面形成二氧化硅(Silicondioxide，SiO2)层，其中，可以先采用化学气相沉积(Chemical Vapor Deposition，CVD)技术或者外延生长技术在该硅(100)晶面形成SiO2层，CVD技术可以为等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)技术，然后对该SiO2层执行一次构图工艺(也称图形化工艺)，得到SiO2掩膜，该构图工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
相应的，执行光刻工艺的过程包括：通过指定光线对形成有SiO2掩模的硅片进行曝光处理，或者，通过指定电子束对形成有SiO2掩模的硅片进行轰击处理，前述指定光线可以为紫外光，例如深紫外光，该指定光线的曝光方向(即照射方向)平行于[111]晶向；对处理后的形成有SiO2掩模的硅片进行刻蚀，得到子硅基衬底，该刻蚀过程可以采用干刻工艺或湿刻工艺，例如通过干刻工艺中的反应离子刻蚀技术对形成有SiO2掩模的硅片进行刻蚀。
相应的，去除掩膜的过程包括：在一种可实现方式中，通过干刻工艺移除表面SiO2掩模。在另一种可实现方式中，通过湿刻工艺移除表面SiO2掩模。例如通过氢氟酸对SiO2掩模进行刻蚀。
示例的，请参考图10，图10为本申请实施例提供的一种子硅基衬底11的截面示意图，子硅基衬底具有周期性的凹槽111的表面为硅(110)晶面，也即是该凹槽111的侧面边界垂直于底面，本申请在实际实现时，该凹槽的顶部宽度也可以大于底部宽度，例如该凹槽111的截面呈倒梯形。该子硅基衬底的结构可以参考前述实施例所提供的子硅基衬底的结构，本申请实施例对此不做赘述。
在步骤812中，在子硅基衬底具有凹槽的一面上形成硅中间层。
示例的，可以采用分子束外延生长技术，在子硅基衬底具有凹槽的一面上形成硅中间层。其中，分子束外延生长技术是外延生长技术的一种，分子束外延技术指的是在超高真空条件下，把所需要的结晶材料放入到喷射炉中，将喷射炉加热，使结晶材料形成分子束，并以一定的热运动速度，按一定的比例从喷射炉中喷射到衬底上，以进行晶体外延生长的一种技术。示例的，可以在500～700摄氏度的生长环境下形成硅中间层，进一步的，可以在550～650摄氏度的生长环境下形成硅中间层，只要能够保证生长出符合需求的硅中间层即可，本申请实施例对生长环境的温度不做限定。
该硅中间层由周期性的凸起结构组成，其中，每个凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的凸起结构邻接，以保证稳定的硅基衬底结构。
示例的，请参考图11和图4，图11和图4为本申请实施例提供的硅中间层在子硅基衬底上的生长过程示意图，本申请实施例以图11和图4为例对硅中间层在子硅基衬底具有凹槽的一面上的生长过程进行说明，其中图11是图4的生长过程的中间过程。图11示出了，在生长温度为600摄氏度时，采用分子束外延生长技术，在表面具有周期性凹槽111的子硅基衬底11上外延生长出250nm的硅中间层12，由图11可以看出，当在子硅基衬底11上生长出250nm的硅中间层12时，硅中间层12的顶部构造出了稳定的硅(111)晶面，也即是硅中间层12的顶部构造出了周期性的凸起结构101。图4示出了在生长温度为600摄氏度时，采用分子束外延生长技术，在表面具有周期性凹槽111的子硅基衬底11上外延生长出500nm的硅中间层12(也即是在图11所示的硅中间层12的基础上又生长了250nm的硅中间层)，由图4可以看出，当在子硅基衬底11上生长出500nm的硅中间层12时，硅中间层12的顶部构造出的硅(111)稳定晶面呈邻接状，也即是硅中间层12的顶部构造出的周期性的凸起结构101呈邻接状，且最终形成的硅基衬底的结构中间构造出了不规则的镂空结构，该镂空结构由凹槽111以及每两个凸起结构101之间的间隙M组成，该镂空结构能够有效抑制热胀冷缩所导致的位错，进一步提高了最终形成的三五族材料层的质量。
在步骤820中，在硅基衬底具有凸起结构的一面上形成三五族材料层。
示例的，可以采用分子束外延生长技术，在硅基衬底具有凸起结构的一面上形成三五族材料层，其中，三五族材料缓冲层用于缓冲硅基衬底的晶格失配，三五族位错过滤层用于过滤硅基衬底的位错。当采用分子束外延生长技术，在硅基衬底具有凸起结构的一面上形成三五族材料层时，请参考图12，上述步骤820可以包括：
在步骤821中，采用分子束外延生长技术，在硅基衬底具有凸起结构的一面上形成三五族材料缓冲层。
该三五族材料缓冲层包括：AlAs晶层和GaAs晶层，GaAs晶层包括第一子GaAs晶层和第二子GaAs晶层。
示例的，可以通过三步法在硅基衬底具有凸起结构的一面上形成三五族材料缓冲层，此时，请参考图13，该形成三五族材料缓冲层的过程可以包括以下步骤：
在步骤8211中，采用分子束外延生长技术，在350～400℃下，在硅基衬底具有凸起结构的一面上生长厚度为5～15nm的AlAs晶层。
在较低的温度环境下生长AlAs晶层，可以减慢在硅基衬底具有凸起结构的一面上生长AlAs晶层的速率，进一步能够使得该AlAs晶层的每个原子生长在正确的位置，从而抑制AlAs晶层生长过程中的位错，且首先在硅基衬底的凸起结构上生长AlAs晶层，可以有效的避免直接在硅基衬底的凸起结构上生长GaAs晶层所导致的位错，从而在硅基衬底上形成高质量的三五族材料层。
在步骤8212中，采用分子束外延生长技术，在350～400℃下，在AlAs晶层上生长厚度为20～40nm的第一子GaAs晶层。
在步骤8213中，采用分子束外延生长技术，在550～600℃下，在GaAs晶层上生长厚度为400～600nm的第二子GaAs晶层。
上述步骤8212和步骤8213中，先在低温的生长环境中生长第一子GaAs晶层，可以减慢在硅基衬底具有凸起结构的一面上生长第一子GaAs晶层的速率，进一步能够使得该第一子GaAs晶层的每个原子生长在正确的位置，再在高温的生长环境中，在第一子GaAs晶层上生长高质量的第二子GaAs晶层，能够抑制反相畴所导致的位错，从而在硅基衬底上形成高质量的三五族材料层。
在步骤822中，采用分子束外延生长技术，在三五族材料缓冲层上形成三五族位错过滤层。
该三五族位错过滤层包括：叠加的m个周期的第一量子阱结构层，该一量子阱结构层可以包括依次叠加的In0.15Ga0.85As晶层和GaAs晶层，m为正整数。该三五族位错过滤层还可以包括：叠加在m个周期的第一量子阱结构层上的n个周期的第二量子阱结构层以及p个周期的超晶格结构，n和p为正整数。该第二量子阱结构层可以包括依次叠加的In0.15Al0.85As晶层和GaAs晶层，该超晶格结构可以包括依次叠加的Al0.6Ga0.4As晶层和GaAs晶层。
示例的，可以采用分子束外延生长技术，先在三五族材料缓冲层上形成m个周期的第一量子阱结构层，再在第一量子阱结构层形成n个周期的第二量子阱结构层，最后在第二量子阱结构层上形成p个周期的超晶格结构，以保证每一层的结构整齐。
其中，第一量子阱结构层的生长温度可以为460～510℃，In0.15Ga0.85As晶层和GaAs晶层的厚度均为10nm，第二量子阱结构层的生长温度可以为460～510℃，In0.15Al0.85As晶层和GaAs晶层的厚度均为10nm，超晶格结构的生长温度为550～600℃，Al0.6Ga0.4As晶层和GaAs晶层的厚度均为2nm。
例如，当m＝n＝p＝5时，可以采用分子束外延生长技术，在480℃下，在三五族材料缓冲层上依次叠加生长5个周期的厚度均为10nm的In0.15Ga0.85As晶层和GaAs晶层，以得到第一量子阱结构层，在一种可选的实现方式中，可以先在550～600℃下，在第一量子阱结构层上先生长厚度为150～250nm的GaAs隔离层，再在480℃下，在GaAs隔离层上依次叠加生长5个周期的厚度均为10nm的In0.15Al0.85As晶层和GaAs晶层，以得到第二量子阱结构层；在另一种可选的实现方式中，可以在480℃下，直接在第一量子阱结构层上依次叠加生长5个周期的厚度均为10nm的In0.15Al0.85As晶层和GaAs晶层，以得到第二量子阱结构层，最后在580℃下，在第二量子阱结构层上依次叠加生长5个周期的厚度均为2nm的Al0.6Ga0.4As晶层和GaAs晶层，以得到超晶格结构，进一步得到表面粗糙度约为1nm的高质量三五族材料单晶薄膜。
示例的，请参考图14，图14为本申请实施例提供的形成有三五族位错过滤层的衬底基板的表面原子力显微图，在图14中，左侧纵坐标和上部横坐标表示尺寸，该尺寸单位为微米，右侧纵坐标表示表面高度(即表面的平整度)，该表面高度单位为纳米。由图14可以看出，该衬底基板的表面粗糙度为0.8nm左右，其表面形成了高质量三五族材料单晶薄膜。
上述各个晶层外延生长过程的温度仅为示意性说明，本申请在实际实现时，还可以采用其他温度范围来进行外延生长，本申请实施例对此不做限定。
需要说明的是，本申请实施例提供的衬底基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。
综上所述，本申请实施例提供的衬底基板的制造方法，由于所形成的硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，通过该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率，进而提高了硅基光电器件的寿命以及良品率。并且由于硅基衬底中的凹槽可以采用掩膜工艺和光刻工艺制成，凸起结构可以采用外延生长技术制成，因此可以兼容CMOS制造中的相关工艺，制造工艺简单，制造成本较低。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的衬底基板的制造方法的过程，可以参考前述实施例中衬底基板的具体结构，本申请实施例在此不再赘述。
本申请实施例提供了一种硅基衬底的制造方法，该制造方法参考前述步骤810，以及步骤811至812，本申请实施例对此不再赘述。
本申请实施例提供了一种光电器件，该光电器件包括：衬底基板以及设置在衬底基板上的至少一层光学膜层和/或至少一层电学膜层。该衬底基板为本申请实施例提供的任一衬底基板。
在本申请实施例中，光电器件指的是光器件和/或电器件。示例的，该光电器件可以为量子点激光器、探测器、放大器、调制器、CMOS电学器件或波导器件。
综上所述，本申请实施例提供的光电器件中，由于衬底基板中的硅基衬底的一面不再是硅(100)晶面，而是具有周期性的凸起结构，该凸起结构能够实现位错的自湮灭，将晶格失配以及反相畴所导致的位错限制在硅基衬底这一层，使得三五族材料在该硅基衬底上外延生长时，能够保持整齐的晶体结构，因此，减少了硅基衬底和三五族材料之间的晶格失配和反相畴等问题，提高了三五族材料在该硅基衬底上的良品率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的光电器件中的衬底基板的具体结构，可以参考前述实施例中衬底基板的结构，本申请实施例在此不再赘述。
本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (24)

1.一种衬底基板，其特征在于，包括：
硅基衬底，所述硅基衬底的一面具有周期性的凸起结构，每个所述凸起结构的侧面与底面存在倾角；
设置在所述硅基衬底具有所述凸起结构的一面上的三五族材料层。
2.根据权利要求1所述的衬底基板，其特征在于，
所述硅基衬底具有所述周期性的凸起结构的表面为硅(111)晶面。
3.根据权利要求2所述的衬底基板，其特征在于，
所述硅基衬底包括：一面具有周期性的凹槽的子硅基衬底；以及设置在所述子硅基衬底具有所述凹槽的一面上的硅中间层，所述硅中间层由所述周期性的凸起结构组成；
其中，每个所述凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的所述凸起结构的侧面邻接。
4.根据权利要求3所述的衬底基板，其特征在于，
所述子硅基衬底具有所述周期性的凹槽的表面为硅(110)晶面。
5.根据权利要求1至4任一所述的衬底基板，其特征在于，所述三五族材料层包括在所述硅基衬底具有所述凸起结构的一面上依次叠加设置的三五族材料缓冲层和三五族位错过滤层，所述三五族材料缓冲层用于缓冲所述硅基衬底的晶格失配，所述三五族位错过滤层用于过滤所述硅基衬底的位错。
6.根据权利要求5所述的衬底基板，其特征在于，
所述三五族材料缓冲层包括：
依次叠加设置在所述硅基衬底具有所述凸起结构的一面上的AlAs晶层和GaAs晶层。
7.根据权利要求5所述的衬底基板，其特征在于，
所述三五族位错过滤层包括：叠加设置的m个周期的第一量子阱结构层，每个周期的所述第一量子阱结构层包括依次叠加的In0.15Ga0.85As晶层和GaAs晶层，m为正整数。
8.根据权利要求7所述的衬底基板，其特征在于，所述三五族位错过滤层还包括：叠加在所述m个周期的第一量子阱结构层上的n个周期的第二量子阱结构层以及p个周期的超晶格结构，所述n个周期的第二量子阱结构层叠加设置，所述p个周期的超晶格结构叠加设置，n和p为正整数；
每个周期的所述第二量子阱结构层包括依次叠加的In0.15Al0.85As晶层和GaAs晶层；
每个周期的所述超晶格结构包括依次叠加的Al0.6Ga0.4As晶层和GaAs晶层。
9.根据权利要求8所述的衬底基板，其特征在于，m＝n＝p＝5。
10.一种硅基衬底，其特征在于，包括：
一面具有周期性的凹槽的子硅基衬底；以及设置在所述凹槽上的硅中间层，所述硅中间层由所述周期性的凸起结构组成；
其中，每个所述凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的所述凸起结构的侧面邻接；
所述硅基衬底具有所述周期性的凸起结构的表面为硅(111)晶面。
11.根据权利要求10所述的硅基衬底，其特征在于，
所述子硅基衬底具有所述周期性的凹槽的表面为硅(110)晶面。
12.一种衬底基板的制造方法，其特征在于，包括：
制造硅基衬底，所述硅基衬底的一面具有周期性的凸起结构，每个所述凸起结构的侧面与底面存在倾角；
在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层。
13.根据权利要求12所述的方法，其特征在于，
所述硅基衬底具有所述周期性的凸起结构的表面为硅(111)晶面。
14.根据权利要求13所述的方法，其特征在于，
所述制造硅基衬底，包括：
制造一面具有周期性的凹槽的子硅基衬底；
在所述子硅基衬底具有所述凹槽的一面上形成硅中间层，所述硅中间层由所述周期性的凸起结构组成，且每个所述凸起结构位于两个相邻凹槽之间的间隔结构上，每两个相邻的所述凸起结构邻接。
15.根据权利要求14所述的方法，其特征在于，
所述子硅基衬底具有所述周期性的凹槽的表面为硅(110)晶面，
所述制造一面具有周期性的凹槽的子硅基衬底，包括：
提供一硅片，所述硅片的表面为硅(100)晶面；
采用深紫外光刻工艺对所述硅片进行刻蚀，得到所述子硅基衬底。
16.根据权利要求14所述的方法，其特征在于，
所述在所述子硅基衬底具有所述凹槽的一面上形成硅中间层，包括：
采用分子束外延生长技术，在所述子硅基衬底具有所述凹槽的一面上形成硅中间层。
17.根据权利要求12至16任一所述的方法，其特征在于，所述在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层，包括：采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层。
18.根据权利要求17所述的方法，其特征在于，
所述采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料层，包括：
采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料缓冲层；
采用分子束外延生长技术，在所述三五族材料缓冲层上形成三五族位错过滤层；
其中，所述三五族材料缓冲层用于缓冲所述硅基衬底的晶格失配，所述三五族位错过滤层用于过滤所述硅基衬底的位错。
19.根据权利要求18所述的方法，其特征在于，
所述三五族材料缓冲层包括：AlAs晶层和GaAs晶层，所述GaAs晶层包括第一子GaAs晶层和第二子GaAs晶层；
所述采用分子束外延生长技术，在所述硅基衬底具有所述凸起结构的一面上形成三五族材料缓冲层，包括：
采用分子束外延生长技术，在350～400℃下，在所述硅基衬底具有所述凸起结构的一面上生长厚度为5～15nm的AlAs晶层；
采用分子束外延生长技术，在350～400℃下，在所述AlAs晶层上生长厚度为20～40nm的所述第一子GaAs晶层；
采用分子束外延生长技术，在550～600℃下，在所述第一子GaAs晶层上生长厚度为400～600nm的所述第二子GaAs晶层。
20.根据权利要求18所述的方法，其特征在于，
所述三五族位错过滤层包括：叠加设置的m个周期的第一量子阱结构层，所述第一量子阱结构层包括依次叠加的In0.15Ga0.85As晶层和GaAs晶层，m为正整数。
21.根据权利要求20所述的方法，其特征在于，所述三五族位错过滤层还包括：叠加在所述m个周期的第一量子阱结构层上的n个周期的第二量子阱结构层以及p个周期的超晶格结构，所述n个周期的第二量子阱结构层叠加设置，所述p个周期的超晶格结构叠加设置，n和p为正整数；
每个周期的所述第二量子阱结构层包括依次叠加的In0.15Al0.85As晶层和GaAs晶层；
每个周期的所述超晶格结构包括依次叠加的Al0.6Ga0.4As晶层和GaAs晶层。
22.根据权利要求20所述的方法，其特征在于，m＝n＝p＝5；
所述第一量子阱结构层的生长温度为460～510℃，In0.15Ga0.85As晶层和GaAs晶层的厚度均为10nm；所述第二量子阱结构层的生长温度为460～510℃，In0.15Al0.85As晶层和GaAs晶层的厚度均为10nm；所述超晶格结构的生长温度为550～600℃，Al0.6Ga0.4As晶层和GaAs晶层的厚度均为2nm。
23.一种光电器件，其特征在于，包括：权利要求1至9任一所述的衬底基板，以及设置在所述衬底基板上的至少一层光学膜层和/或至少一层电学膜层。
24.根据权利要求23所述的光电器件，其特征在于，所述光电器件为量子点激光器、探测器、放大器、调制器、互补金属氧化物半导体CMOS电学器件或波导器件。
CN201811303611.8A 2018-11-02 2018-11-02 硅基衬底、衬底基板及其制造方法、光电器件 Pending CN111146320A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811303611.8A CN111146320A (zh) 2018-11-02 2018-11-02 硅基衬底、衬底基板及其制造方法、光电器件
EP19880590.5A EP3866186A4 (en) 2018-11-02 2019-10-30 SILICON BASED BASE, BASE SUBSTRATE AND MANUFACTURING METHOD FOR IT AS WELL AS OPTOELECTRONIC DEVICE
PCT/CN2019/114307 WO2020088509A1 (zh) 2018-11-02 2019-10-30 硅基衬底、衬底基板及其制造方法、光电器件
JP2021523610A JP2022511666A (ja) 2018-11-02 2019-10-30 シリコン系基板、基板およびその製造方法、ならびに光電子デバイス
US17/245,995 US20210265528A1 (en) 2018-11-02 2021-04-30 Silicon-based substrate, substrate, manufacturing method thereof, and optoelectronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811303611.8A CN111146320A (zh) 2018-11-02 2018-11-02 硅基衬底、衬底基板及其制造方法、光电器件

Publications (1)

Publication Number Publication Date
CN111146320A true CN111146320A (zh) 2020-05-12

Family

ID=70463813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811303611.8A Pending CN111146320A (zh) 2018-11-02 2018-11-02 硅基衬底、衬底基板及其制造方法、光电器件

Country Status (5)

Country Link
US (1) US20210265528A1 (zh)
EP (1) EP3866186A4 (zh)
JP (1) JP2022511666A (zh)
CN (1) CN111146320A (zh)
WO (1) WO2020088509A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688157A (zh) * 2020-12-29 2021-04-20 湖南科莱特光电有限公司 InAs/GaSb缓冲层、硅基锑化物半导体材料及其制备方法和元器件
CN114024210A (zh) * 2021-11-05 2022-02-08 电子科技大学中山学院 一种硅基垂直腔面发射激光器
CN114300556A (zh) * 2021-12-30 2022-04-08 中国科学院苏州纳米技术与纳米仿生研究所 外延结构、外延生长方法及光电器件
WO2022217542A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088488A (ja) * 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd 半導体多層基板および半導体多層膜の製造方法
CN102534768A (zh) * 2012-02-14 2012-07-04 中国科学院半导体研究所 制备硅基砷化镓材料的方法
CN102859650A (zh) * 2010-04-27 2013-01-02 汉斯·冯凯内尔 通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法
CN103117222A (zh) * 2013-01-18 2013-05-22 中国科学院半导体研究所 ART结构沟槽内生长GaAs材料HEMT器件的方法
CN203910840U (zh) * 2014-06-10 2014-10-29 广州市众拓光电科技有限公司 一种生长在Si图形衬底上的LED外延片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712082B2 (ja) * 1987-08-20 1995-02-08 富士通株式会社 選択ド−プ・ヘテロ構造
JPH04188614A (ja) * 1990-11-19 1992-07-07 Canon Inc 化合物半導体装置及びその製造法
JP2674474B2 (ja) * 1993-07-29 1997-11-12 日本電気株式会社 歪量子井戸半導体レーザの気相成長方法
JP2905739B2 (ja) * 1996-04-24 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法
JP2007520877A (ja) * 2003-12-23 2007-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ヘテロ接合を備える半導体デバイス
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US8299451B2 (en) * 2005-11-07 2012-10-30 Showa Denko K.K. Semiconductor light-emitting diode
US7573059B2 (en) * 2006-08-02 2009-08-11 Intel Corporation Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
US8383525B2 (en) * 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
JP5493377B2 (ja) * 2009-02-17 2014-05-14 富士通株式会社 半導体装置及びその製造方法
US20120092973A1 (en) * 2009-06-19 2012-04-19 Masahiro Imada Light spot forming element, optical recording head, and optical recording device
US8313966B2 (en) * 2010-01-04 2012-11-20 The Royal Institution For The Advancement Of Learning/Mcgill University Method for fabricating optical semiconductor tubes and devices thereof
CN102214685B (zh) * 2011-06-03 2013-05-22 清华大学 具有悬空源漏的半导体结构及其形成方法
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
CN103177971B (zh) * 2013-02-27 2016-08-03 中国科学院半导体研究所 Nmos器件及其制备方法
EP3051575A1 (en) * 2015-01-30 2016-08-03 Siltronic AG Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
CN105826169B (zh) * 2016-03-17 2019-02-01 中国科学院上海微***与信息技术研究所 一种硅基砷化镓复合衬底的制备方法
CN106299058A (zh) * 2016-08-30 2017-01-04 扬州乾照光电有限公司 一种用于倒装红外发光二极管的外延片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088488A (ja) * 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd 半導体多層基板および半導体多層膜の製造方法
CN102859650A (zh) * 2010-04-27 2013-01-02 汉斯·冯凯内尔 通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法
CN102534768A (zh) * 2012-02-14 2012-07-04 中国科学院半导体研究所 制备硅基砷化镓材料的方法
CN103117222A (zh) * 2013-01-18 2013-05-22 中国科学院半导体研究所 ART结构沟槽内生长GaAs材料HEMT器件的方法
CN203910840U (zh) * 2014-06-10 2014-10-29 广州市众拓光电科技有限公司 一种生长在Si图形衬底上的LED外延片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEN-QI WEI 等: "InAs QDs on (111)-faceted Si (001) hollow substrates with strong emission at 1300nm and 1550nm", 《AMERICAN INSTITUTE OF PHYSICS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688157A (zh) * 2020-12-29 2021-04-20 湖南科莱特光电有限公司 InAs/GaSb缓冲层、硅基锑化物半导体材料及其制备方法和元器件
WO2022217542A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN114024210A (zh) * 2021-11-05 2022-02-08 电子科技大学中山学院 一种硅基垂直腔面发射激光器
CN114300556A (zh) * 2021-12-30 2022-04-08 中国科学院苏州纳米技术与纳米仿生研究所 外延结构、外延生长方法及光电器件
CN114300556B (zh) * 2021-12-30 2024-05-28 中国科学院苏州纳米技术与纳米仿生研究所 外延结构、外延生长方法及光电器件

Also Published As

Publication number Publication date
US20210265528A1 (en) 2021-08-26
JP2022511666A (ja) 2022-02-01
EP3866186A4 (en) 2021-12-15
WO2020088509A1 (zh) 2020-05-07
EP3866186A1 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
CN111146320A (zh) 硅基衬底、衬底基板及其制造方法、光电器件
KR100680870B1 (ko) 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
US6835246B2 (en) Nanostructures for hetero-expitaxial growth on silicon substrates
US9752252B1 (en) Cubic phase, nitrogen-based compound semiconductor films
US8294213B2 (en) Semiconductor photodiode device and manufacturing method thereof
KR102176642B1 (ko) 나노스케일 구조체 상의 에피택셜 막
TWI671800B (zh) 獲得平面的半極性氮化鎵表面的方法
TWI528529B (zh) 缺陷轉移與晶格失配的磊晶膜
US9269724B2 (en) Semiconductor device comprising epitaxially grown semiconductor material and an air gap
EP2629320B1 (en) Mask structure and method for defect-free heteroepitaxial deposition
JP3589200B2 (ja) 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
TW201205643A (en) Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
JP4274504B2 (ja) 半導体薄膜構造体
TW201344758A (zh) 半導體裝置及其製造方法
CN110364428B (zh) 一种锗-硅基砷化镓材料及其制备方法和应用
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
WO2018095020A1 (en) Methods for growing iii-v compound semiconductors from diamond-shaped trenches on silicon and associated devices
KR100377498B1 (ko) 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
US8242003B1 (en) Defect removal in Ge grown on Si
JP4587456B2 (ja) 光半導体装置
JP3879604B2 (ja) 半導体多層基板および半導体多層膜の製造方法
JP4075867B2 (ja) 窒化物半導体基板
JP6706414B2 (ja) Ｇｅ単結晶薄膜の製造方法及び光デバイス
CN115084308B (zh) 锗衬底-砷化镓/锗异质结薄膜复合结构及其制法和应用
JP5890492B1 (ja) 量子細線構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200512