CN102751200B - 薄膜晶体管、阵列基板及其制造方法 - Google Patents

薄膜晶体管、阵列基板及其制造方法 Download PDF

Info

Publication number
CN102751200B
CN102751200B CN201210226591.5A CN201210226591A CN102751200B CN 102751200 B CN102751200 B CN 102751200B CN 201210226591 A CN201210226591 A CN 201210226591A CN 102751200 B CN102751200 B CN 102751200B
Authority
CN
China
Prior art keywords
source
window
drain
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210226591.5A
Other languages
English (en)
Other versions
CN102751200A (zh
Inventor
梁逸南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210226591.5A priority Critical patent/CN102751200B/zh
Publication of CN102751200A publication Critical patent/CN102751200A/zh
Priority to EP12844652.3A priority patent/EP2869329B1/en
Priority to US13/994,244 priority patent/US8963157B2/en
Priority to JP2015518783A priority patent/JP6239606B2/ja
Priority to PCT/CN2012/084543 priority patent/WO2014000367A1/zh
Priority to KR1020137015277A priority patent/KR101456405B1/ko
Application granted granted Critical
Publication of CN102751200B publication Critical patent/CN102751200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

本发明提供了一种薄膜晶体管、阵列基板及其制造方法，所述制造方法包括：在基板上依次形成缓冲层和有源层，通过构图工艺形成有源区；依次形成栅绝缘层和栅极层，形成栅电极；形成Ni沉积窗口；形成介质层，形成与Ni沉积窗口一一对应的源漏接触孔；形成源漏金属层，形成源漏电极，所述源漏电极通过源漏接触孔和Ni沉积窗口与有源区相连接。利用本发明所述的方法制造薄膜晶体管，仅采用5次光刻过程，简化了工艺流程，降低生产成本，提高了良率。采用金属侧向诱导技术来实现多晶硅的晶化过程，利用多晶硅作为栅电极和有源层，能够降低阈值电压，减小泄漏电流，简化工艺流程，提高器件性能。

Description

薄膜晶体管、阵列基板及其制造方法
技术领域
本发明涉及薄膜晶体管制造技术领域，尤其涉及一种薄膜晶体管、阵列基板及其制造方法。
背景技术
有机发光二极管显示器（OLED，Organic Light-Emitting Display）是一种新兴的平板显示器件，由于其制备工艺简单、成本低、响应速度快、易于实现彩色显示和大屏幕显示、功耗低、容易实现和集成电路驱动器的匹配、发光亮度高、工作温度适应范围广、体积轻薄且易于实现柔性显示等优点，使其具有广阔的应用前景。
按照驱动方式的不同，OLED可以分为无源矩阵驱动OLED（PMOLED，Passive Matrix Organic Light Emission Display）和有源矩阵驱动OLED（AMOLED，Active Matrix Organic Light EmissionDisplay）两种。无源矩阵驱动虽然工艺简单，成本较低，但因存在交叉串扰、高功耗、低寿命等缺点，不能满足高分辨率大尺寸显示的需要。相比之下，有源矩阵驱动因为在面板上加入了薄膜晶体管（TFT，Thin Film Transistor）使得像素单元在一帧时间内都能够发光，所以其所需要的驱动电流小，功耗低，寿命更长，可以满足高分辨率多灰度的大尺寸显示需要。
目前AMOLED显示屏的驱动电路，主要有两种，一种是利用非晶硅（a-Si，Amorphous-Silicon）TFT；另一种是利用多晶硅（p-Si,poly-Silicon）TFT。a-Si TFT技术虽然工艺简单，成本低廉，但是其载流子的迁移率非常低，无法提供足够的驱动电流，同时非晶硅TFT只能提供N型器件，并且其稳定性在长期应力作用下也存在问题。而多晶硅TFT，由于其载流子迁移率高，响应速度快，易于实现大面积的动态视频显示。同时高的载流子迁移率可以利用多晶硅TFT将***驱动电路集成在显示背板之上，大大减少了外接引线，降低了***驱动电路的复杂性。目前，国际上普遍采用多晶硅TFT进行AMOLED背板的研究与开发。
相比较于仅需要4-5次光刻的非晶硅TFT技术而言，低温多晶硅TFT技术的工艺更复杂，成本也更高。目前已知的低温多晶硅薄膜晶体管的制程通常均需要6次以上的光刻实现，其工艺复杂，制造成本很高，生产周期较长。光刻次数越多，良率越难以提高。所以光刻次数可以衡量制造低温多晶硅薄膜晶体管的繁简程度，减少光刻次数就意味着制造成本的降低。
因此，亟需减少光刻次数来缩短低温多晶硅薄膜晶体管的生产周期，降低制造低温多晶硅薄膜晶体管的成本。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是，针对上述缺陷，如何提供一种薄膜晶体管、阵列基板及其制造方法，其能够在保证器件性能的基础上，减少光刻次数，从而缩短薄膜晶体管的生产周期并降低制造薄膜晶体管的成本。
（二）技术方案
为解决上述技术问题，本发明提供了一种薄膜晶体管的制造方法，包括步骤：
10、在基板上依次形成缓冲层和有源层，通过构图工艺形成有源区；
30、依次形成栅绝缘层和栅极层，形成栅电极；
50、形成Ni沉积窗口；
70、形成介质层，形成与Ni沉积窗口一一对应的源漏接触孔；
90、形成源漏金属层，形成源漏电极，所述源漏电极通过源漏接触孔和Ni沉积窗口与有源区相连接。
其中，所述有源层和所述栅电极的材料分别为非晶硅薄膜，在步骤50和步骤70之间，进一步包括步骤：
60、利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料。
其中，所述步骤60具体包括：
在Ni沉积窗口中和栅电极上沉积Ni金属，在Ni沉积窗口中注入源漏离子，形成源漏区域，再高温退火。
其中，所述缓冲层和所述介质层的材料分别为SiO2、SiNx或二者的混合物；所述源漏金属层的材料为Mo、导电金属或导电合金。
其中，所述Ni沉积窗口和所述源漏接触孔分别为两个。
本发明还提供了一种阵列基板的制造方法，包括步骤：
S1、在基板上依次形成缓冲层和有源层，通过构图工艺形成有源区；
S3、依次形成栅绝缘层和栅极层，形成栅电极；
S5、形成Ni沉积窗口；
S7、形成介质层，形成与Ni沉积窗口一一对应的源漏接触孔；
S9、形成源漏金属层，形成源漏电极，所述源漏电极通过源漏接触孔和Ni沉积窗口与有源区相连接。
S11、形成像素界定与绝缘层，形成像素阵列。
其中，所述有源层和所述栅电极的材料分别为非晶硅薄膜，在步骤S5和步骤S7之间，进一步包括步骤：
S6、利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料。
其中，所述步骤S6具体包括：
在Ni沉积窗口中和栅电极上沉积Ni金属，在Ni沉积窗口中注入源漏离子，形成源漏区域，再高温退火。
本发明还提供了一种薄膜晶体管，包括：
依次形成于基板上的缓冲层和有源区；
依次覆盖在所述缓冲层和有源区上的具有Ni沉积窗口的栅绝缘层、栅电极和具有源漏接触孔的介质层，所述源漏接触孔与所述Ni沉积窗口一一对应；
通过源漏接触孔和Ni沉积窗口与有源区相连接的源漏电极。
本发明还提供了一种阵列基板，包括：
基板，
依次形成于所述基板上的缓冲层和有源区；
依次覆盖在所述缓冲层和有源区上的具有Ni沉积窗口的栅绝缘层、栅电极和具有源漏接触孔的介质层，所述源漏接触孔与所述Ni沉积窗口一一对应；
通过源漏接触孔和Ni沉积窗口与有源区相连接的源漏电极；
覆盖在所述介质层和源漏电极上的像素界定与绝缘层。
（三）有益效果
本发明公开了一种薄膜晶体管、阵列基板及其制造方法，利用本发明所述的上述制造方法制造薄膜晶体管，仅采用5次光刻过程，简化了工艺流程，降低生产成本，提高了良率。采用金属侧向诱导技术来实现多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面，能够降低阈值电压，并减小泄漏电流，达到简化工艺流程，提高器件性能的技术效果。采用本发明所述制造方法制造的薄膜晶体管能够被适用于有源矩阵有机发光二极管显示器（AMOLED）及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD）等领域。
附图说明
图1是本发明实施例1中步骤A所示的薄膜晶体管的结构示意图；
图2是本发明实施例1中步骤B所示的薄膜晶体管的结构示意图；
图3是本发明实施例1中步骤C所示的薄膜晶体管的结构示意图；
图4是本发明实施例1中步骤D所示的薄膜晶体管的结构示意图；
图5是本发明实施例1中步骤E所示的薄膜晶体管的结构示意图；
图6是本发明实施例1中步骤F所示的薄膜晶体管的结构示意图；
图7是本发明实施例1中步骤G所示的薄膜晶体管的结构示意图。
其中，1：基板；2：缓冲层；3：有源区；4：栅绝缘层；5：栅电极；6：介质层；7：源漏电极；8：像素界定与绝缘层；9：Ni金属。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细说明。以下实施例用于说明本发明，但不用来限制本发明的范围。
目前，对非晶硅进行再结晶从而形成多晶硅的再结晶方法可以包括：准分子激光退火（ELA，Excimer Laser Annealing）方法，顺序横向晶化（SLS，Sequential Lateral Solidification）方法，金属诱导结晶（MIC，Metal Induced Crystallization）方法，或者金属诱导侧向结晶（MILC，Metal Induced Lateral Crystallization）方法。
在这些方法中，MILC技术与ELA以及SLS技术相比，TFT器件的均匀性更好，更容易实现大尺寸AMOLED显示的需要，同时，利用MILC技术的成本也更为低廉。而且与MIC技术相比，MILC技术可以有效的降低沟道区残留金属的污染。因此，MILC技术非常适合应用于未来大尺寸AMOLED中。
实施例1
参见图1-图6，本发明提供了一种薄膜晶体管的制造方法，该技术能够减少制程中所需的掩膜数量，从而简化工艺流程，提高产率及良率，包括如下步骤：
A、如图1所示，在基板1上依次形成缓冲层2和有源层，所述基板可以是石英玻璃、普通玻璃或塑料基板等，所述缓冲层2用于保护沟道区，所述缓冲层2的厚度可以为2000~4000（埃），所述缓冲层2的材料可以为SiO2（二氧化硅）、SiNx（氮化硅）或二者的混合物；所述有源层的厚度可以为500~800所述有源层的材料可以为非晶硅a-Si薄膜，形成有源区3，例如刻蚀（Active-Mask）所述有源层；
B、如图2所示，依次形成栅绝缘层4和栅极层，所述栅绝缘层4的厚度可以为800~1500所述栅极层的厚度可以为1500~2500所述栅极层的材料可以为非晶硅a-Si薄膜，形成栅电极5，通过构图工艺形成所述栅极层，所述构图工艺包括掩膜曝光、显影和刻蚀等工艺；
C、如图3所示，形成，例如两个，Ni（镍）沉积窗口（Ni-Mask）例如刻蚀栅绝缘层；
D、如图4所示，利用金属诱导侧向结晶方法将所述有源层3和所述栅电极5的非晶硅薄膜材料再结晶为多晶硅薄膜材料；
本步骤具体包括：在Ni沉积窗口中和栅电极5上沉积Ni金属9，作为金属诱导侧向结晶的先驱金属，在Ni沉积窗口中注入源漏离子，形成源漏区域，再高温退火；
E、如图5所示，形成介质层6，所述介质层6的厚度可以为2000~4000所述介质层6的材料可以为SiO2、SiNx或二者的混合物，形成，例如两个，与Ni沉积窗口一一对应的源漏接触孔（CNT-Mask），例如刻蚀介质层6；
F、如图6所示，形成源漏金属层，所述源漏金属层的厚度可以为2000~3500所述源漏金属层的材料可以为Mo、其他导电金属或合金，形成源漏电极7（SD-Mask），例如刻蚀源漏金属层，所述源漏电极7通过源漏接触孔和Ni沉积窗口与有源区3相连接，所述源漏电极7与所述栅电极5被介质层6隔开。
利用本发明所述的上述制造方法制造薄膜晶体管，仅采用5次光刻过程，简化了工艺流程，降低生产成本，提高了良率。
采用金属侧向诱导技术来实现多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面，能够降低阈值电压，并减小泄漏电流，达到简化工艺流程，提高器件性能的技术效果。
采用本发明所述制造方法制造的薄膜晶体管能够被适用于有源矩阵有机发光二极管显示器（AMOLED）及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD）等领域。
实施例2
本发明所述的阵列基板的制造方法包括上述实施例1所述的薄膜晶体管的制造方法步骤，并进一步包括步骤：
G、如图7所示，形成像素界定与绝缘层8（PI），所述像素界定与绝缘层8的厚度可以为1~2um，形成像素阵列，例如刻蚀所述像素界定与绝缘层（PDL-Mask）。
利用本发明所述的上述制造方法制造的阵列基板，仅采用6次光刻过程，简化了工艺流程，降低生产成本，提高了良率。
采用金属侧向诱导技术来实现多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面，能够降低阈值电压，并减小泄漏电流，达到简化工艺流程，提高器件性能的技术效果。
采用本发明所述制造方法制造的阵列基板能够被适用于有源矩阵有机发光二极管显示器（AMOLED）及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD）等领域。
实施例3
如图5所示，本发明所述的薄膜晶体管，包括：依次形成于所述基板1上的缓冲层2和有源区3，所述基板1可以是石英玻璃、普通玻璃或塑料基板等，所述缓冲层2用于保护沟道区，所述缓冲层2的厚度可以为2000~4000（埃），所述缓冲层2的材料可以为SiO2（二氧化硅）、SiNx（氮化硅）或二者的混合物；所述有源区3的厚度可以为500~800所述有源区3的材料可以为多晶硅薄膜，依次覆盖在所述缓冲层2和有源区3上的具有，例如两个，Ni沉积窗口的栅绝缘层4、栅电极5和具有源漏接触孔的介质层6，所述源漏接触孔与所述Ni沉积窗口一一对应，所述栅绝缘层4的厚度可以为800~1500所述栅电极5的厚度可以为1500~2500所述栅电极5的材料可以为多晶硅薄膜；所述介质层6的厚度可以为2000~4000所述介质层6的材料可以为SiO2、SiNx或二者的混合物；通过源漏接触孔和Ni沉积窗口与有源区3相连接的源漏电极7，所述源漏电极7与所述栅电极5被介质层6隔开。
利用本发明所述的上述薄膜晶体管，采用金属侧向诱导技术来实现多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面，能够降低阈值电压，并减小泄漏电流，达到简化工艺流程，提高器件性能的技术效果。
采用本发明所述的薄膜晶体管能够被适用于有源矩阵有机发光二极管显示器（AMOLED）及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD）等领域。
实施例4
本发明所述的阵列基板包括上述实施例3所述的薄膜晶体管，进一步包括：
覆盖在所述介质层6和源漏电极7上的像素界定与绝缘层8（PI），所述像素界定与绝缘层8的厚度可以为1~2um，所述像素界定与绝缘层8（PDL-Mask）用于形成像素阵列。
利用本发明所述的阵列基板，采用金属侧向诱导技术来实现多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面，能够降低阈值电压，并减小泄漏电流，达到简化工艺流程，提高器件性能的技术效果。
采用本发明所述的阵列基板能够被适用于有源矩阵有机发光二极管显示器（AMOLED）及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD）等领域。
综上所述，本发明公开了一种薄膜晶体管、阵列基板及其制造方法，利用本发明所述的上述制造方法制造薄膜晶体管，仅采用5次光刻过程，简化了工艺流程，降低生产成本，提高了良率。采用金属侧向诱导技术来实现多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面，能够降低阈值电压，并减小泄漏电流，达到简化工艺流程，提高器件性能的技术效果。采用本发明所述制造方法制造的薄膜晶体管能够被适用于有源矩阵有机发光二极管显示器（AMOLED）及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD）等领域。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (8)

1.一种薄膜晶体管的制造方法，其特征在于，包括步骤：
10、在基板上依次形成缓冲层和有源层，通过构图工艺形成有源区；
30、依次形成栅绝缘层和栅极层，形成栅电极；
50、形成Ni沉积窗口，所述Ni沉积窗口形成在所述栅电极的两侧只与所述有源区相对应的区域；
60、利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料；
70、形成介质层，形成与Ni沉积窗口的位置一一对应的源漏接触孔；
90、形成源漏金属层，形成源漏电极，所述源漏电极通过源漏接触孔和Ni沉积窗口与有源区相连接。
2.根据权利要求1所述的制造方法，其特征在于，所述步骤60具体包括：
在Ni沉积窗口中和栅电极上沉积Ni金属，在Ni沉积窗口中注入源漏离子，形成源漏区域，再高温退火。
3.根据权利要求1-2中任一项所述的制造方法，其特征在于，所述缓冲层和所述介质层的材料分别为SiO2、SiNx或二者的混合物；所述源漏金属层的材料为导电金属或导电合金。
4.根据权利要求1-2中任一项所述的制造方法，其特征在于，所述Ni沉积窗口和所述源漏接触孔分别为两个。
5.一种阵列基板的制造方法，其特征在于，包括步骤：
S1、在基板上依次形成缓冲层和有源层，通过构图工艺形成有源区；
S3、依次形成栅绝缘层和栅极层，形成栅电极；
S5、形成Ni沉积窗口，所述Ni沉积窗口形成在所述栅电极的两 侧只与所述有源区相对应的区域；
S6、利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料；
S7、形成介质层，形成与Ni沉积窗口的位置一一对应的源漏接触孔；
S9、形成源漏金属层，形成源漏电极，所述源漏电极通过源漏接触孔和Ni沉积窗口与有源区相连接；
S11、形成像素界定与绝缘层，形成像素阵列。
6.根据权利要求5所述的制造方法，其特征在于，所述步骤S6具体包括：
在Ni沉积窗口中和栅电极上沉积Ni金属，在Ni沉积窗口中注入源漏离子，形成源漏区域，再高温退火。
7.一种薄膜晶体管，其特征在于，包括：
依次形成于基板上的缓冲层和将有源层通过构图工艺形成的有源区；
依次覆盖在所述缓冲层和有源区上的具有Ni沉积窗口的栅绝缘层、栅电极，所述Ni沉积窗口形成在所述栅电极的两侧只与所述有源区相对应的区域，利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料，形成具有源漏接触孔的介质层，所述源漏接触孔与所述Ni沉积窗口的位置一一对应；
通过源漏接触孔和Ni沉积窗口与有源区相连接的源漏电极。
8.一种阵列基板，其特征在于，包括：
基板，
依次形成于所述基板上的缓冲层和将有源层通过构图工艺形成的有源区；
依次覆盖在所述缓冲层和有源区上的具有Ni沉积窗口的栅绝缘层、栅电极，所述Ni沉积窗口形成在所述栅电极的两侧只与所述有 源区相对应的区域，利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料，形成具有源漏接触孔的介质层，所述源漏接触孔与所述Ni沉积窗口的位置一一对应；
通过源漏接触孔和Ni沉积窗口与有源区相连接的源漏电极；
覆盖在所述介质层和源漏电极上的像素界定与绝缘层。
CN201210226591.5A 2012-06-29 2012-06-29 薄膜晶体管、阵列基板及其制造方法 Active CN102751200B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210226591.5A CN102751200B (zh) 2012-06-29 2012-06-29 薄膜晶体管、阵列基板及其制造方法
EP12844652.3A EP2869329B1 (en) 2012-06-29 2012-11-13 Method for manufacturing a thin film transistor
US13/994,244 US8963157B2 (en) 2012-06-29 2012-11-13 Thin film transistor, array substrate, and manufacturing method thereof
JP2015518783A JP6239606B2 (ja) 2012-06-29 2012-11-13 薄膜トランジスタ、アレイ基板及びその製造方法
PCT/CN2012/084543 WO2014000367A1 (zh) 2012-06-29 2012-11-13 薄膜晶体管、阵列基板及其制造方法
KR1020137015277A KR101456405B1 (ko) 2012-06-29 2012-11-13 박막 트랜지스터, 어레이 기판, 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210226591.5A CN102751200B (zh) 2012-06-29 2012-06-29 薄膜晶体管、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102751200A CN102751200A (zh) 2012-10-24
CN102751200B true CN102751200B (zh) 2015-06-10

Family

ID=47031279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210226591.5A Active CN102751200B (zh) 2012-06-29 2012-06-29 薄膜晶体管、阵列基板及其制造方法

Country Status (6)

Country Link
US (1) US8963157B2 (zh)
EP (1) EP2869329B1 (zh)
JP (1) JP6239606B2 (zh)
KR (1) KR101456405B1 (zh)
CN (1) CN102751200B (zh)
WO (1) WO2014000367A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法
US9297998B2 (en) * 2014-03-28 2016-03-29 Amazon Technologies, Inc. Electrode of an electrowetting device
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
JP6743135B2 (ja) * 2015-09-02 2020-08-19 アッヴィ・インコーポレイテッド 抗ウィルス性テトラヒドロフラン誘導体
CN105977305A (zh) * 2016-06-17 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN110993697B (zh) * 2019-11-28 2022-08-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521222C (zh) * 1993-12-02 2009-07-29 株式会社半导体能源研究所 一种有源阵列显示装置
CN1649174B (zh) * 2003-11-22 2010-04-21 三星移动显示器株式会社 薄膜晶体管及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340124B1 (ko) * 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US6784034B1 (en) * 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP4968996B2 (ja) * 2000-09-01 2012-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100439345B1 (ko) 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100390522B1 (ko) 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
KR100426381B1 (ko) * 2001-03-30 2004-04-08 주승기 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
KR100477103B1 (ko) 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100552936B1 (ko) * 2003-08-27 2006-02-16 네오폴리((주)) 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법
KR100611224B1 (ko) 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100579198B1 (ko) * 2004-09-08 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
KR100965980B1 (ko) 2007-12-28 2010-06-24 재단법인서울대학교산학협력재단 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521222C (zh) * 1993-12-02 2009-07-29 株式会社半导体能源研究所 一种有源阵列显示装置
CN1649174B (zh) * 2003-11-22 2010-04-21 三星移动显示器株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
EP2869329A1 (en) 2015-05-06
EP2869329B1 (en) 2020-12-30
KR101456405B1 (ko) 2014-10-31
KR20140032358A (ko) 2014-03-14
JP6239606B2 (ja) 2017-11-29
JP2015526892A (ja) 2015-09-10
US20140110718A1 (en) 2014-04-24
US8963157B2 (en) 2015-02-24
CN102751200A (zh) 2012-10-24
EP2869329A4 (en) 2016-03-02
WO2014000367A1 (zh) 2014-01-03

Similar Documents

Publication Publication Date Title
CN102751200B (zh) 薄膜晶体管、阵列基板及其制造方法
CN104538429B (zh) Amoled背板的制作方法及其结构
US9502448B2 (en) Method for fabricating an array substrate with improved driving ability
CN102479752B (zh) 薄膜晶体管、有源矩阵背板及其制造方法和显示器
CN104064688B (zh) 具有存储电容的tft基板的制作方法及该tft基板
CN106057735B (zh) Tft背板的制作方法及tft背板
CN104465702B (zh) Amoled背板的制作方法
CN103390592B (zh) 阵列基板制备方法、阵列基板以及显示装置
CN102983155B (zh) 柔性显示装置及其制作方法
CN106098628B (zh) Tft背板的制作方法及tft背板
CN102881657B (zh) 一种cmos晶体管及其制造方法
CN106847743A (zh) Tft基板及其制作方法
CN104659285A (zh) 适用于amoled的tft背板制作方法及结构
CN104977764A (zh) 一种阵列基板及其制作方法、液晶显示器
CN105789117B (zh) Tft基板的制作方法及制得的tft基板
CN106129086B (zh) Tft基板及其制作方法
CN103489920A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN106898613A (zh) Tft基板及其制作方法
CN103762244A (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN102651399B (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
CN104393026A (zh) Oled显示基板及其制作方法、显示装置
CN102437195A (zh) 薄膜晶体管及其制造方法
CN106952928B (zh) 一种tft背板的制作方法及tft背板
CN102593008B (zh) 一种底栅自对准氧化锌薄膜晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant