CN103824864A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103824864A
CN103824864A CN201410048499.3A CN201410048499A CN103824864A CN 103824864 A CN103824864 A CN 103824864A CN 201410048499 A CN201410048499 A CN 201410048499A CN 103824864 A CN103824864 A CN 103824864A
Authority
CN
China
Prior art keywords
data wire
photoresist
electrode
grid line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410048499.3A
Other languages
English (en)
Inventor
白金超
郤玉生
郭总杰
丁向前
刘耀
李梁梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410048499.3A priority Critical patent/CN103824864A/zh
Publication of CN103824864A publication Critical patent/CN103824864A/zh
Priority to US14/308,129 priority patent/US20150228733A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，所述阵列基板包括：位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。本发明中数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
图1为现有技术中的薄膜晶体管阵列基板的部分构件结构示意图。图1中，101为基板，102为栅线，103为栅绝缘层，104为数据线，105为钝化层。其中，栅线102与数据线104位于不同层。
而目前，薄膜晶体管（TFT）阵列基板制备工艺主要包括以下步骤：
步骤101：通过一次构图工艺在基板上形成栅线和栅电极；
该步骤可具体包括：首先在基板上沉积一层栅金属层薄膜，然后进行曝光、显影及刻蚀工艺，形成栅线和栅电极的图形。
步骤102：在栅线和栅电极上形成栅绝缘层；
步骤103：通过一次构图工艺在栅绝缘层上形成有源层；
该步骤可具体包括：首先沉积半导体层薄膜，然后进行曝光、显影及刻蚀工艺，形成有源层的图形。
步骤104：通过一次构图工艺形成源电极、漏电极和数据线；
该步骤可具体包括：首先沉积一层源漏金属层薄膜，然后进行曝光、显影及刻蚀工艺，形成源电极、漏电极和数据线的图形。
步骤105：在源电极、漏电极和数据线上形成钝化层（PVX），并通过一次构图工艺在钝化层上形成过孔，该过孔用于漏电极与后续形成的像素电极连接；
步骤106：通过一次构图工艺在钝化层上形成像素电极。
该步骤可具体包括：首先沉积一层金属氧化物（ITO）薄膜，然后进行曝光、显影及刻蚀工艺，形成像素电极的图形。
从图1中可以看出，栅线102与数据线104位于不同层，数据线104仅有钝化层105保护，容易被微粒（particle）划伤，容易造成数据线断路（Data line Open）的发生。在薄膜晶体管液晶显示器（TFT-LCD）制造业中，数据线断路是一种很严重的不良。因而，减少薄膜晶体管阵列基板数据线断路的发生是目前业界亟待解决的技术难题。
发明内容
有鉴于此，本发明提供一种阵列基板及其制备方法、显示装置，以减少阵列基板数据线断路的发生。
为解决上述技术问题，本发明的实施例提供一种阵列基板，包括位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，
所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；
所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。
优选地，所述栅电极、栅线和数据线通过一次构图工艺形成。
优选地，所述栅电极、栅线和数据线，位于所述基板上；
所述栅绝缘层，位于所述栅电极、栅线和数据线上，所述栅绝缘层上形成有用于连接所述源电极和所述数据线的第一过孔；
所述有源层，位于所述栅绝缘层上；
所述源电极和漏电极，位于所述有源层上，通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起。
优选地，所述阵列基板还包括：
钝化层，位于所述源电极和漏电极上，所述钝化层上形成有第二过孔；
像素电极，位于所述钝化层上，通过所述钝化层上的第二过孔与所述漏电极连接。
本发明还提供一种显示装置，包括上述阵列基板。
本发明还提供一种阵列基板的制备方法，包括：
通过一次构图工艺在基板上同时形成栅电极、栅线和数据线，其中，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；
在所述栅电极、栅线和数据线上形成栅绝缘层；
通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层；
通过一次构图工艺在所述有源层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起；
在所述源电极和漏电极上形成钝化层，并通过一次构图工艺，在所述钝化层上形成第二过孔；
通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述第二过孔与所述漏电极连接。
优选地，所述通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层的步骤具体包括：
在所述栅绝缘层上形成半导体层薄膜；
在所述半导体层薄膜上涂覆光刻胶；
采用半曝光掩膜板对所述光刻胶进行曝光和显影，形成光刻胶完全保留区域、光刻胶半保留区域及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应所述有源层区域，所述光刻胶完全去除区域对应所述第一过孔区域，所述光刻胶半保留区域对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除区域的半导体层薄膜和栅绝缘层，形成所述第一过孔；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺去除所述光刻胶半保留区域的半导体层薄膜；
剥离所述光刻胶完全保留区域的光刻胶，露出所述有源层的图形。
优选地，所述半导体层薄膜包括非晶硅薄膜及n+非晶硅薄膜。
本发明的上述技术方案的有益效果如下：
数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。
此外，栅线和数据线通过一次构图工艺同时形成，与现有技术中分别形成栅线和数据线的工艺相比，少经历一次构图工艺，简化了薄膜晶体管阵列基板的制备流程，进一步降低了数据线断路的发生几率。
附图说明
图1为采用现有技术中的薄膜晶体管阵列基板制备工艺制备的薄膜晶体管阵列基板的部分构件结构示意图；
图2A-图2F为本发明实施例的薄膜晶体管阵列基板的制备方法的流程示意图；
图3A-3G为本发明实施例的有源层的形成工艺的流程示意图；
图4为采用本发明实施例的薄膜晶体管阵列基板的制备方法制备的薄膜晶体管阵列基板的部分部件结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明实施例提供一种薄膜晶体管阵列基板，包括：位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其中，所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。
本实施例中的基板可以为衬底基板，也可以为形成有其他部件的衬底基板。
本实施例的薄膜晶体管阵列基板中，数据线与栅线同层设置，数据线位于较低层，与现有技术中位于较高层的数据线相比，更不容易被微粒划伤，从而减少了数据线断路的发生。
优选地，本发明实施例的薄膜晶体管阵列基板可以具体包括：
基板；
同层设置的栅电极、栅线和数据线，位于所述基板上，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；
栅绝缘层，位于所述栅电极、栅线和数据线上，所述栅绝缘层上形成有用于连接所述源电极和所述数据线的第一过孔；
有源层，位于所述栅绝缘层上；
源电极和漏电极，位于所述有源层上，通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起；
钝化层，位于所述源电极和漏电极上，所述钝化层上形成有第二过孔；
像素电极，位于所述钝化层上，通过所述钝化层上的第二过孔与所述漏电极连接。
请参考图4，图4为采用本发明实施例的薄膜晶体管阵列基板的部分部件结构示意图。从图4中可以看出，本发明实施中的薄膜晶体管阵列基板的栅线401和数据线402是同层设置，数据线402上方同时具有栅绝缘层403和钝化层410双层保护，与现有技术中仅有钝化层的单层保护方式相比，更不容易被微粒划伤，降低了数据线断路的发生几率。
优选地，所述栅线和数据线通过一次构图工艺形成，与现有技术中分别形成栅线和数据线的工艺相比，少经历一次构图工艺，简化了薄膜晶体管阵列基板的制备流程，进一步降低了数据线断路的发生几率。
本发明实施例还提供一种显示装置，包括上述薄膜晶体管阵列基板。所述显示装置可以为：液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供一种薄膜晶体管阵列基板的制备方法，包括以下步骤：
步骤201：通过一次构图工艺在基板上同时形成栅电极、栅线和数据线，其中，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；
本实施例中的基板可以为衬底基板，也可以为形成有其他部件的衬底基板。
步骤202：在所述栅电极、栅线和数据线上形成栅绝缘层；
步骤203：通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层；
步骤204：通过一次构图工艺在所述有源层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起；
步骤205：在所述源电极和漏电极上形成钝化层，并通过一次构图工艺，在所述钝化层上形成第二过孔；
步骤206：通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述第二过孔与所述漏电极连接。
本实施例中，形成的数据线的上同时有栅绝缘层和钝化层的双层保护，与现有技术中仅有钝化层的单层保护方式相比，更不容易被微粒（particle）划伤，降低了数据线断路的发生几率。
此外，所述栅线和数据线通过一次构图工艺形成，与现有技术中分别形成栅线和数据线的工艺相比，少经历一次构图工艺，简化了薄膜晶体管阵列基板的制备流程，进一步降低了数据线断路的发生几率。
上述步骤203中，可以通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层，具体包括以下步骤：
步骤2031：在所述栅绝缘层上形成半导体层薄膜；
步骤2032：在所述半导体层薄膜上涂覆光刻胶；
步骤2033：采用半曝光掩膜板对所述光刻胶进行曝光和显影，形成光刻胶完全保留区域、光刻胶半保留区域及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应所述有源层区域，所述光刻胶完全去除区域对应所述第一过孔区域，所述光刻胶半保留区域对应其他区域；
所述其他区域即除光刻胶完全保留区域和光刻胶完全去除区域之外的其他区域。
步骤2034：采用刻蚀工艺去除所述光刻胶完全去除区域的半导体层薄膜和栅绝缘层，形成所述第一过孔；
步骤2035：采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
步骤2036：采用刻蚀工艺去除所述光刻胶半保留区域的半导体层薄膜；
步骤2037：剥离所述光刻胶完全保留区域的光刻胶，露出所述有源层的图形。
本实施例在中的半导体层薄膜可以包括：非晶硅薄膜及n+非晶硅薄膜。当然，所述半导体层薄膜也可以为多晶硅薄膜。
通过一次构图工艺形成在所述栅绝缘层上形成第一过孔和有源层，能够进一步减少掩膜工艺的次数，进一步简化了工艺流程。
请参考图2A-图2F，图2A-图2F为本发明实施例的薄膜晶体管阵列基板的制备方法的流程示意图。
所述方法包括以下步骤：
步骤一：请参考图2A，通过一次构图工艺在基板400上同时形成栅电极（图未示出）、栅线401和数据线402；其中，所述栅线401和所述数据线402垂直交叉设置，所述数据线402在与所述栅线401相交的位置处断开；
具体地，可首先沉积一层栅金属层薄膜，然后进行曝光、显影和刻蚀工艺，同时形成栅电极、栅线401和数据线402，
步骤二：请参考图2B，在栅电极、栅线401和数据线402形成栅绝缘层403。
具体地，可采用沉积的方法形成栅绝缘层403。
步骤三：请参考图2C，通过一次构图工艺在所述栅绝缘层403上形成第一过孔404和有源层405；
其中，所述数据线402的断开位置处的栅绝缘层403上具有两第一过孔404，两第一过孔404分别位于两断开的数据线402两端上。
请参考图3A-3G，图3A-3G为本发明实施例的有源层的形成工艺的流程示意图。
具体包括以下步骤：
步骤501：请参考图3A，在所述栅绝缘层403上形成非晶硅薄膜601和n+非晶硅薄膜602；
步骤502：请参考图3B，在所述n+非晶硅薄膜602上涂覆光刻胶603；
步骤503：请参考图3C，采用半曝光掩膜板对所述光刻胶603进行曝光和显影，形成光刻胶完全保留区域6031、光刻胶半保留区域6032及光刻胶完全去除区域6033，其中，所述光刻胶完全保留区域6031对应所述有源层区域，所述光刻胶完全去除区域6033对应所述第一过孔区域，所述光刻胶半保留区域6032对应其他区域；
步骤504：请参考图3D，采用刻蚀工艺去除所述光刻胶完全去除区域6033的非晶硅薄膜、n+非晶硅薄膜和栅绝缘层，形成所述第一过孔404；
步骤505：请参考图3E，采用灰化工艺去除所述光刻胶半保留区域6032的光刻胶；
步骤506：请参考图3F，采用刻蚀工艺去除所述光刻胶半保留区域6032的非晶硅薄膜、n+非晶硅薄膜；
步骤507：请参考图3G，剥离所述光刻胶完全保留区域6031的光刻胶，露出所述有源层405的图形。
步骤四，请参考图2D，通过一次构图工艺在所述有源层405上形成源电极406和漏电极407，所述源电极406通过所述栅绝缘层403上的第一过孔404与所述数据线402连接，使得断开的所述数据线402连接在一起。
所述源电极406位于数据线402断开位置处的上方，通过所述栅绝缘层403上的第一过孔404与所述数据线402连接，断开的数据线402借助所述源电极406连接在一起。
步骤五：请参考图2E，在所述源电极406和漏电极407上形成钝化层（图未示出），并通过一次构图工艺，在所述钝化层上形成第二过孔408；
步骤六：请参考图2F，通过一次构图工艺在所述钝化层上形成像素电极409，所述像素电极409通过所述钝化层上的第二过孔408与所述漏电极407连接。
所述像素电极410可采用ITO材料制成。
上述实施例中是以扭曲向列(TN)模式的阵列基板为例，对本发明实施例的薄膜晶体管阵列基板的制备方法进行说明，当然，上述方法亦适用于高级超维场转换技术(ADS)、垂直取向（VA）等模式的阵列基板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种阵列基板，包括：位于基板上的栅电极、栅线、数据线、栅绝缘层、有源层、源电极及漏电极，其特征在于：
所述栅电极、栅线和数据线同层设置，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；
所述源电极和漏电极，位于所述栅电极、栅线和数据线之上，断开的所述数据线通过所述源电极连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅电极、栅线和数据线通过一次构图工艺形成。
3.根据权利要求1所述的阵列基板，其特征在于：
所述栅电极、栅线和数据线，位于所述基板上；
所述栅绝缘层，位于所述栅电极、栅线和数据线上，所述栅绝缘层上形成有用于连接所述源电极和所述数据线的第一过孔；
所述有源层，位于所述栅绝缘层上；
所述源电极和漏电极，位于所述有源层上，通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起。
4.根据权利要求1所述的阵列基板，其特征在于，还包括：
钝化层，位于所述源电极和漏电极上，所述钝化层上形成有第二过孔；
像素电极，位于所述钝化层上，通过所述钝化层上的第二过孔与所述漏电极连接。
5.一种显示装置，其特征在于，包括权利要求1-4任一项所述的阵列基板。
6.一种阵列基板的制备方法，其特征在于，包括：
通过一次构图工艺在基板上同时形成栅电极、栅线和数据线，其中，所述栅线和所述数据线垂直交叉设置，所述数据线在与所述栅线相交的位置处断开；
在所述栅电极、栅线和数据线上形成栅绝缘层；
通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层；
通过一次构图工艺在所述有源层上形成源电极和漏电极，所述源电极通过所述第一过孔与所述数据线连接，使得断开的所述数据线连接在一起；
在所述源电极和漏电极上形成钝化层，并通过一次构图工艺，在所述钝化层上形成第二过孔；
通过一次构图工艺在所述钝化层上形成像素电极，所述像素电极通过所述第二过孔与所述漏电极连接。
7.根据权利要求6所述的方法，其特征在于，所述通过一次构图工艺在所述栅绝缘层上形成第一过孔和有源层的步骤具体包括：
在所述栅绝缘层上形成半导体层薄膜；
在所述半导体层薄膜上涂覆光刻胶；
采用半曝光掩膜板对所述光刻胶进行曝光和显影，形成光刻胶完全保留区域、光刻胶半保留区域及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应所述有源层区域，所述光刻胶完全去除区域对应所述第一过孔区域，所述光刻胶半保留区域对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除区域的半导体层薄膜和栅绝缘层，形成所述第一过孔；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺去除所述光刻胶半保留区域的半导体层薄膜；
剥离所述光刻胶完全保留区域的光刻胶，露出所述有源层的图形。
8.根据权利要求7所述的方法，其特征在于，所述半导体层薄膜包括非晶硅薄膜及n+非晶硅薄膜。
CN201410048499.3A 2014-02-12 2014-02-12 一种阵列基板及其制备方法、显示装置 Pending CN103824864A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410048499.3A CN103824864A (zh) 2014-02-12 2014-02-12 一种阵列基板及其制备方法、显示装置
US14/308,129 US20150228733A1 (en) 2014-02-12 2014-06-18 Array Substrate, Manufacturing Method Thereof, and Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410048499.3A CN103824864A (zh) 2014-02-12 2014-02-12 一种阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN103824864A true CN103824864A (zh) 2014-05-28

Family

ID=50759832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410048499.3A Pending CN103824864A (zh) 2014-02-12 2014-02-12 一种阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US20150228733A1 (zh)
CN (1) CN103824864A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445165A (zh) * 2018-12-19 2019-03-08 惠科股份有限公司 一种显示面板的制造方法、显示面板及显示装置
CN110828487A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139525A1 (en) * 2004-12-24 2006-06-29 Ahn Byung C Liquid crystal display device and method for fabricating the same
US20070284627A1 (en) * 2006-05-16 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
CN101661174A (zh) * 2008-08-29 2010-03-03 群康科技(深圳)有限公司 液晶显示面板及其制造方法
CN101799603A (zh) * 2009-02-11 2010-08-11 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102637698A (zh) * 2011-04-20 2012-08-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000893A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
TWI366724B (en) * 2007-12-05 2012-06-21 Hannstar Display Corp Liquid crystal display device and method of making the same
KR101480004B1 (ko) * 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101225444B1 (ko) * 2009-12-08 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법과 그의 리페어 방법
KR20120055261A (ko) * 2010-11-23 2012-05-31 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103022145B (zh) * 2012-10-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139525A1 (en) * 2004-12-24 2006-06-29 Ahn Byung C Liquid crystal display device and method for fabricating the same
US20070284627A1 (en) * 2006-05-16 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
CN101661174A (zh) * 2008-08-29 2010-03-03 群康科技(深圳)有限公司 液晶显示面板及其制造方法
CN101799603A (zh) * 2009-02-11 2010-08-11 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102637698A (zh) * 2011-04-20 2012-08-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445165A (zh) * 2018-12-19 2019-03-08 惠科股份有限公司 一种显示面板的制造方法、显示面板及显示装置
CN110828487A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110828487B (zh) * 2019-11-19 2022-05-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20150228733A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
CN105405851B (zh) 薄膜晶体管基板及其制造方法
CN103489824B (zh) 一种阵列基板及其制备方法与显示装置
CN109273409B (zh) 一种显示面板、其制作方法及显示装置
CN102629579B (zh) 一种柔性tft阵列基板及其制造方法和显示装置
US10504943B2 (en) Method for manufacturing an array substrate motherboard
JP2012118531A (ja) 表示装置及び表示装置の製造方法
CN105093751A (zh) 预防esd的goa布局设计
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN105845737A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN103928400A (zh) 阵列基板及其制作方法、显示装置
CN104932161A (zh) 阵列基板及其制作方法、修复方法、显示装置
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
CN206348571U (zh) 一种阵列基板、显示面板及显示装置
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN104934449A (zh) 显示基板及其制作方法以及显示装置
CN103915452B (zh) 一种阵列基板、其制作方法及显示装置
CN106842751A (zh) 阵列基板及其修复方法、显示装置
CN101179053A (zh) 薄膜晶体管阵列基板及其制造方法
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN104392990A (zh) 一种阵列基板及显示装置
CN101625492B (zh) 薄膜晶体管阵列基板制造方法
CN103824864A (zh) 一种阵列基板及其制备方法、显示装置
CN103972243B (zh) 一种阵列基板及其制作方法、显示装置
CN103165525A (zh) Tft阵列基板及其上esd保护电路的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140528

RJ01 Rejection of invention patent application after publication