CN102867821A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102867821A
CN102867821A CN2012103312650A CN201210331265A CN102867821A CN 102867821 A CN102867821 A CN 102867821A CN 2012103312650 A CN2012103312650 A CN 2012103312650A CN 201210331265 A CN201210331265 A CN 201210331265A CN 102867821 A CN102867821 A CN 102867821A
Authority
CN
China
Prior art keywords
circuit board
welding disk
conductive welding
conductive
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103312650A
Other languages
English (en)
Other versions
CN102867821B (zh
Inventor
石川智和
冈田三香子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102867821A publication Critical patent/CN102867821A/zh
Application granted granted Critical
Publication of CN102867821B publication Critical patent/CN102867821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种半导体器件，该半导体器件具有以多段的方式层叠了多个半导体封装的封装上封装（POP）结构，它促进了半导体器件的小型化和高性能化。在用于外部输入/输出的导电焊盘的外面配置了用于确定微计算机芯片与存储器芯片的导电状态的质量的测试导电焊盘，由此缩短了连接微计算机芯片和存储器芯片的导线的路径的长度。并且，把微计算机芯片和存储器芯片连接到测试导电焊盘上的导线与要与微计算机芯片连接的两行导电焊盘中的外侧的行中的焊盘连接。

Description

半导体器件
本申请为同一申请人于2008年8月12日提交的申请号为200810210916.4、发明名称为“半导体器件”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求在2007年9月12日提交的日本专利申请No.2007-236594的优先权，在此引入该申请的内容作为参考。
技术领域
本发明涉及半导体器件，更特别地，涉及可用于具有以多段的方式层叠多个半导体封装的封装上封装（package on package）（POP）结构的半导体器件的技术。
背景技术
作为半导体封装的一个方式，通过在单一布线基板上安装不同类型的多个半导体芯片（例如，微计算机芯片和存储器芯片）来配置***的封装中***（system in package）（SIP）是已知的。
作为这种类型的SIP的例子，存在在日本专利特开平10-12809号（专利文献1）中说明的多芯片模块（MCM）。MCM包含具有绝缘层和布线层的多层布线基板，并且，在多层布线基板的表面上，通过倒装芯片法（flip-chip）安装多个芯片。
在多层布线基板的背面，形成以网格图案配置的多个用于外部输入/输出信号的导电焊盘，并且，包含焊球等的外部输入/输出信号端子连接到焊盘上。并且，在多层布线基板的表面上及其内层中，形成连接多个芯片的端子与外部输入/输出信号端子的信号布线以及连接芯片的端子的信号布线。
并且，在配置在多层布线基板的背面的用于外部输入/输出信号的导电焊盘内，形成连接芯片的端子并且不与外面连接的多个用于检查的导电端子，并且，通过向用于检查的导电端子施加检查探针，能够检查芯片的所有端子的连接状态和各芯片的操作。
另一方面，作为与以上的SIP不同方式的半导体封装，存在在日本专利特开2007-123454号（专利文献2）中说明的封装上封装（POP）。POP是与在单一布线基板上安装多个芯片的SIP不同的叠层封装。在POP中，例如，制备包含安装了微计算机芯片的布线基板的封装和包含安装了存储器芯片的布线基板的封装，并通过使封装重叠以使它们的芯片相互连接来配置其***。
POP包含多个布线基板，因此，即使当微计算机芯片的输入/输出端子的数量伴随***的高性能化而增加时，也存在与具有相同的安装面积的SIP相比信号布线的数量可增加的优点。另外，在POP中，由于在芯片被安装到各个布线基板上之后，芯片相互连接，因此，能够在用于使芯片相互连接的过程之前确定芯片和布线基板的连接状态，这对于提高封装组装的成品率是有效的。并且，与SIP相比，还能够灵活应对***的数量的减少以及***的种类数量的增加。
专利文献1日本专利特开平10-12809号
专利文献2日本专利特开2007-123454号
发明内容
本发明的发明人考虑代替常规的SIP引入可根据用途改变要安装的半导体芯片的POP，作为诸如移动电话的小型信息通信终端装置用***。
在POP中，微计算机芯片被安装在具有多层布线层的第一布线基板的表面（顶面）上，并且存储器芯片被安装在第二布线基板的表面上。微计算机芯片通过沿其主表面的四个边形成的多个焊球以倒装芯片方式连接到（面朝下安装到）第一布线基板的表面（信号焊盘）上。存储器芯片被面朝上安装到第二布线基板的表面上，并通过多个Au布线与第二布线基板的表面上的信号焊盘连接。
由于微计算机芯片使键合焊盘（外部连接端子）的数量远多于存储器芯片的数量，因此，键合焊盘（和在其表面上形成的焊球）沿微计算机芯片的主表面的四个边配置成两行，并且，以交错的方式配置内侧的行中的键合焊盘和外侧的行中的键合焊盘。结果，在第一布线基板的表面上形成的导电焊盘也被配置成两行，并且，以交错的方式配置内侧的行中的导电焊盘和外侧的行中的导电焊盘。
安装了微计算机芯片的第一布线基板和安装了存储器芯片的第二布线基板通过在第二布线基板的背面上形成的多个焊球被电连接。在第一布线基板的表面的中心部分上，安装微计算机芯片并因此沿第二布线基板的背面的外缘部分配置焊球。在第一布线基板的表面的外缘部分（微计算机芯片的外面）上，形成与焊球连接的导电焊盘。
在第一布线基板的背面，如同上述的专利文献1中的SIP那样，形成以网格图案配置的多个用于外部输入/输出信号的导电焊盘，并且，焊球连接到导电焊盘上。第一布线基板的表面上的信号焊盘和背面的用于外部输入/输出信号的焊盘通过基板表面上的信号导线、内层中的信号导线和连接它们的通路孔被电连接。
对于如上面说明的那样配置的POP，在连接第一布线基板和第二布线基板之后，需要用于确认微计算机芯片与存储器芯片的导电状态的测试过程。通过在第一布线基板的背面形成与微计算机芯片和存储器芯片连接的测试导电焊盘并用施加到测试导电焊盘上的探针检查芯片之间的导电状态，从而进行该测试。
考虑与上面安装常规的SIP的母板的兼容性以及第一布线基板的布线层的数量的增加，优选地，如在上述的专利文献1中的SIP中那样在用于外部输入/输出信号的导电焊盘内配置上述的测试导电焊盘。
但是，在POP的情况下，上面安装了微计算机芯片的第一布线基板和上面安装了存储器芯片的第二布线基板通过配置在第二布线基板的外缘部分上的焊球被电连接，因此，如果在用于外部输入/输出信号的导电焊盘内配置测试导电焊盘，那么当连接焊球和测试导电焊盘时，第一布线基板中的布线的数量增加。因此，第一布线基板变得更可能出现起因于作为布线基板材料的导线和绝缘层之间的热膨胀系数的差异的翘曲。如果作为针对翘曲的对策尝试加厚绝缘层以提供具有刚性的布线基板，则难以减薄POP，并且布线基板的制造成本也增加。
另外，伴随POP的小型化和高性能化，微计算机芯片的外部连接端子的数量增加，同时，还促进了在第一布线基板的表面上形成的导线和导电焊盘的间距的减小，因此，如果如上面说明的那样将第一布线基板的表面上的导电焊盘配置成两行并且以交错的图案配置内侧的行中的导电焊盘和外侧的行中的导电焊盘，则会难以规定通过内侧的行中的导电焊盘连接外侧的行中的导电焊盘与测试导电焊盘的导线路线。
本发明的一个目的是提供促进POP的小型化和高性能化的技术。
本发明的另一目的是提供提高POP的可靠性的技术。
本发明的另一目的是提供降低POP的制造成本的技术。
参照附图阅读本说明书中的以下说明，本发明的以上和其它目的和新颖性特征将变得更加明显。
以下简要概述这里公开的本发明的优选实施方式。
本发明涉及一种半导体器件，其中层叠有第一布线基板和第二布线基板，在所述第一布线基板上安装有具有微计算机电路的第一半导体芯片，在所述第二布线基板上安装有具有存储器电路的第二半导体芯片，其中，所述第一布线基板配置成使其上安装有所述第一半导体芯片的第一表面与所述第二布线衬底的一个表面相对，且在所述第一表面内通过在安装了所述第一半导体芯片的区域的外面形成的多个第一导电焊盘与所述第二布线基板电连接，在所述第一布线基板的与所述第一表面不同的第二表面上，形成构成外部输入/输出端子的多个第二导电焊盘和用于确定所述第一半导体芯片与所述第二半导体芯片的导电状态的质量的多个测试导电焊盘，且所述多个测试导电焊盘配置在所述第二表面内且在所述多个第二导电焊盘的外面。
简要说明本发明的优选实施方式带来的效果如下。
能够促进POP的小型化和高性能化。另外，能够提高POP的可靠性。
附图说明
图1是示出本发明的一个实施方式中的POP的一般配置的断面图。
图2是示出构成POP的一部分的基底基板（base substrate）的背面的平面图。
图3是示出图2的一部分的放大的平面图。
图4是示出在构成POP的一部分的基底基板的表面上形成的导电焊盘的布局的平面图。
图5是示出在构成POP的一部分的基底基板的表面上安装了微计算机芯片的状态的平面图。
图6是示出图4的一部分的放大的平面图。
图7是示出在构成POP的一部分的基底基板的内层中形成的GND平面层的平面图。
图8是示出在构成POP的一部分的基底基板的内层中形成的电源平面层的平面图。
图9是示出将在POP上安装的微计算机芯片和存储器芯片连接到测试导电焊盘上的导线的路径的例子的主要部分的断面图。
图10是示出在POP上安装的微计算机芯片的主表面的平面图。
图11是示出将在POP上安装的微计算机芯片和存储器芯片连接到测试导电焊盘上的导线的路径的另一例子的主要部分的断面图。
图12是示出将在POP上安装的微计算机芯片和存储器芯片连接到测试导电焊盘上的导线的路径的另一例子的主要部分的断面图。
图13是示出在构成POP的一部分的基底基板的表面上安装了微计算机芯片的状态的平面图。
图14是示出在构成POP的一部分的基底基板的表面上安装了微计算机芯片的状态的平面图。
具体实施方式
以下基于附图详细说明本发明的实施方式。在用于说明实施方式的所有附图中，对于相同的部件分配相同的符号，并省略其重复说明。
（第一实施方式）
本实施方式中的半导体器件是要被安装到诸如移动电话的小型信息通信终端上的封装上封装（POP）。
首先，通过使用图1（断面图）说明本实施方式中的POP的一般配置。POP 1A是通过在上面安装了第一半导体芯片2的基底基板（第一布线基板）3上层叠上面安装了第二半导体芯片4的存储器基板（第二布线基板）5而形成的二层结构的叠层型封装。这里，第一半导体芯片2是通过将例如可编程逻辑电路和微计算机电路集成到一个芯片中形成的，在以下的说明中被称为微计算机芯片。在第二半导体芯片4中，例如，形成具有512兆位或1千兆位的存储容量的DRAM（动态随机存取存储器）电路，该第二半导体芯片4在以下的说明中被称为存储器芯片。
对于图1所示的POP 1A，通过在存储器基板5的表面（顶面）上层叠两个存储器芯片4来实现1.5千兆位的存储容量，但是，可以适当地改变要在存储器基板5上安装的存储器芯片4的存储容量和数量。即，使用POP 1A，可以通过在几乎不改变上面安装了微计算机芯片2的基底基板3侧的规格的情况下改变要在存储器基板5上安装的存储器芯片4的存储容量和数量来制造各种类型的半导体器件。
基底基板3是通过例如组合构建法（build-up constructionmethod）制造的具有六层布线（表面布线、背面布线以及四层内层布线）的多层布线基板，并且，使布线层之间电绝缘的绝缘层包含在玻璃纤维或碳纤维中含浸了树脂的预浸渍体（prepreg，半固化片）。六层布线包含含有例如铜（Cu）作为其主要成分的导电膜。在图1中没有示出这些布线，而只示出在基底基板3的表面（顶面）上形成的导电焊盘6p、7p、8p以及在基底基板3的背面形成的用于外部输入/输出的焊盘9p和测试导电焊盘10p。
微计算机芯片2是通过在其主表面（下表面）上形成的多个焊球11与基底基板3的表面上的导电焊盘（第三导电焊盘）6p、7p连接（面朝下连接）的倒装芯片。利用底部填充（under-fill）树脂14气密地密封微计算机芯片2的主表面。虽然没有示意地示出，但微计算机芯片2具有大量的键合焊盘（输入/输出端子），因此，键合焊盘（以及与它们的表面连接的焊球11）沿微计算机芯片2的主表面的四个边被配置成两行，并且，以交错的方式配置内侧的行中的键合焊盘和外侧的行中的键合焊盘。
在基底基板3的背面，形成多个用于外部输入/输出的导电焊盘（第二导电焊盘）9a，并且焊球13与它们的表面电连接。通过焊球13在信息通信终端的母板上安装POP1A。虽然没有示意地示出，但基底基板3的表面上的布线与背面的用于外部输入/输出的导电焊盘9p通过内层布线以及连接这些布线的通路孔（via holes）来电连接。
在用于外部输入/输出的导电焊盘9p的外侧，形成多个测试导电焊盘10p。测试导电焊盘10p是用于在完成POP1A的组装后确定微计算机芯片2与存储器4的导电状态的质量的端子。即，POP1A的制造商在将完成组装的POP1A运送给用户（信息通信终端装置等的制造商）之前，通过对测试导电焊盘10p施加探针确认微计算机2与存储器芯片4的导电状态。结果，当用户在信息通信终端装置的母板上安装POP1A时，不必将测试导电焊盘10p连接到母板上，因此，焊球13不与测试导电焊盘10p连接。
另一方面，上面安装了两个存储器芯片4的存储器基板5，构成具有玻璃环氧树脂等作为绝缘层的树脂基板。两个存储器芯片4中的一个在存储器基板5的表面上被面朝上地安装，另一个夹着伪芯片15被层叠在存储器芯片4上。两个存储器芯片4中的每一个通过Au导线16与存储器芯片4的表面上的导电焊盘17电连接。通过模制树脂20气密地密封两个存储器芯片4、伪芯片15、Au导线16和导电焊盘17。在存储器基板5的背面，形成导电焊盘18，该导电焊盘18通过没有示意地示出的通路孔与导电焊盘17电连接，并且焊球12与其表面电连接。例如，导电焊盘17、18中的每一个都沿存储器基板5的外缘部分配置成两行。
与存储器基板5的导电焊盘18连接的焊球12还与在基底基板3的表面的外缘部分上形成的导电焊盘（第一导电焊盘）8p电连接，上面安装了微计算机芯片2的基底基板3和上面安装了存储器芯片4的存储器基板5由此被电连接。焊球12具有比将在微计算机芯片2的主表面上形成的焊球11的直径与微计算机芯片2的厚度相加得到的和更大的直径，使得安装在基底基板3上的微计算机芯片2的顶面不与存储器基板5的下表面接触。
如上所述，在基底基板3的背面，形成有用于外部输入/输出的导电焊盘9p以及测试导电焊盘10p。图2是示出基底基板3的背面的平面图，图3是图2的一部分（由矩形框包围的区域）的放大的平面图。在图2和图3中，没有示意地示出与用于外部输入/输出的导电焊盘9p连接的焊球13。
如图2所示，在基底基板3的背面以网格图案配置用于外部输入/输出的导电焊盘9p。在用于外部输入/输出的导电焊盘9p的外侧，配置测试导电焊盘10（示为阴影）。如图3所示，在用于外部输入/输出的导电焊盘9p的每一个的附近形成通路孔22，并且用于外部输入/输出的导电焊盘9p及其附近的通路孔22通过背面布线（第六层导线）23电连接。用于外部输入/输出的导电焊盘9p通过通路孔22和背面布线23与内层布线（未示出）电连接。同样地，在测试导电焊盘10p中的每一个的附近形成通路孔22，并且测试导电焊盘10p及其附近的通路孔22通过背面布线23电连接。测试导电焊盘10p通过通路孔22和背面布线23与将在后面说明的内层布线电连接。
图4是示出在基底基板3的表面上形成的导电焊盘6p、7p、8p的布局的平面图，图5是示出在基底基板3的表面上安装了微计算机芯片2的状态的平面图，图6是图4的一部分（由矩形框包围的区域）的放大平面图。
如上所述，微计算机芯片2的键合焊盘沿微计算机芯片2的主表面的四个边配置成两行，并且，以交错的方式配置内侧的行中的键合焊盘和外侧的行中的键合焊盘。由此，如图4和图6所示，载置与微计算机芯片2的键合焊盘连接的焊球11的基底基板3的导电焊盘6p、7p，也沿与基底基板3的四个边平行的方向配置成两行，并且，以交错的方式配置内侧的行中的导电焊盘6p和外侧的行中的导电焊盘7p。另外，如图6所示，导电焊盘6p、7p、8p中的每一个都通过表面布线（第一层布线）25）和通路孔24与内层布线（未示出）连接。在图4和图5中，为了避免附图的复杂化，没有示意地示出表面布线25和通路孔24。
图7是示出在基底基板3的内层（第三层中的布线层）中形成的GND平面层26的平面图，图8是示出在第四层的布线层中形成的电源平面层27的平面图。
为了使向POP 1A供给的电源稳定化，在形成GND平面层26时，除了形成连接上层和下层的布线的通路孔（未示出）的区域以外，它基本上覆盖第三层的布线层的整个表面。出于相同的原因，在形成电源平面层27时，除了形成连接上层和下层的布线的通路孔（未示出）的区域以外，它基本上覆盖第四层的布线层的整个表面。
图9是示出将微计算机芯片2和存储器芯片4连接到测试导电焊盘10p上的布线的路径的例子的主要部分的断面图。如图9所示，当通过在基底基板3上形成的布线层将微计算机芯片2和存储器芯片4连接到测试导电焊盘10p上时，作为一般的规则，微计算机芯片2和存储器芯片4通过外侧的行中的导电焊盘7p被电连接。原因在于，在POP结构的情况下，如上所述，用于与存储器基板5的导电焊盘18连接的焊球12和基底基板3之间的导电的导电焊盘（第一导电焊盘）8p位于与微计算机芯片2电连接的导电焊盘6p、7p的外面（基底基板的外缘部分）。另外，伴随半导体器件的尺寸的减小，导电焊盘6p、7p的间距减小，因此，变得难以设定导电焊盘之间的布线的路线。
由此，如图10所示，类似地，在微计算机芯片2上，在在微计算机芯片2的主表面上形成的多个导电焊盘（电极）19中，作为一般的规则，在外侧（微计算机芯片2的外缘部分）的行中配置要与测试导电焊盘10p电连接的导电焊盘19。在图9所示的例子中，微计算机芯片2和存储器芯片4通过与外侧的行中的导电焊盘7p一体形成的表面布线25被电连接。另外，表面布线25通过在基底基板3的外缘附近形成的第二层布线30、第三层布线31、第四层布线32和第五层布线33以及电连接这些布线的通路孔22、24、35与测试导电焊盘10p电连接。
并且，在图11所示的例子中，微计算机芯片2和存储器芯片4通过与外侧的行中的导电焊盘7p一体形成的表面布线25、通路孔24和第二层布线30被电连接。第二层布线30通过在基底基板3的外缘附近形成的第三层布线31、第四层布线32和第五层布线33以及电连接这些布线的通路孔22、24和35与测试导电焊盘10p电连接。
如果由于布线设计规则的限制而存在微计算机芯片2与存储器芯片4不能通过外侧的行中的导电焊盘7p被电连接的部分，或者，如果由于微计算机芯片2的设计规则的限制而不能对外侧的行中的焊盘（电极）7p配置与测试导电焊盘10p电连接的焊盘（第一焊盘），那么微计算机芯片2与存储器芯片4通过内侧的行中的导电焊盘6p被电连接。例如，在图12所示的例子中，微计算机芯片2与存储器芯片4通过内侧的行中的导电焊盘6p、通路孔24和向内延伸超过外侧的行中的导电焊盘7p的第二层布线30被电连接。第二层布线30通过在基底基板3的外缘附近形成的第三层布线31、第四层布线32和第五层布线33以及电连接这些布线的通路孔22、24和35与测试导电焊盘10p电连接。
如上所述，在本实施方式的POP 1A中，在用于外部输入/输出的导电焊盘9p的外面配置用于确定微计算机芯片2与存储器芯片4的导电状态的质量的测试导电焊盘10p。然后，当将微计算机芯片2和存储器芯片4电连接到测试导电焊盘10p上时，作为一般规则，使用外侧的行中的导电焊盘7p，并且，仅当由于布线设计规则的限制不能使用外侧的行中的导电焊盘7p时，使用内侧的行中的导电焊盘6p。
与在用于外部输入/输出的导电焊盘9p内配置测试导电焊盘10p的情况相比，这样做能够缩短从焊球12到测试导电焊盘10p的布线路径。结果，在基底基板3上形成的布线的数量减少，因此，能够抑制起因于布线与绝缘层（预浸渍体）之间的热膨胀系数的差异的基底基板3的翘曲。由于在基底基板3上形成的布线的数量减少，即布线的长度减小，因此可望改善电气特性，诸如减少噪声。
并且，通过这样做，作为结果，在基底基板3的外缘的附近配置将微计算机芯片2和存储器芯片4连接到测试导电焊盘10p上的通路孔35。另一方面，当在用于外部输入/输出的导电焊盘9p内配置测试导电焊盘10p时，在基底基板3内配置将微计算机芯片2和存储器芯片4连接到测试导电焊盘10p上的通路孔。但是，当在基底基板3内配置通路孔时，在基底基板3的内层中形成的GND平面层26和电源平面层27变得更可能因通路孔而断开，因此，它们的面积减小。与此相反，在本实施方式的POP 1A的在基底基板3的外缘的附近配置了将微计算机芯片2和存储器芯片4连接到测试导电焊盘10p上的通路孔35的情况下，GND平面层26和电源平面层27不太可能因通路孔35而断开，因此，GND平面层26和电源平面层27的面积增加，并且，能够使向POP 1A供给的电源稳定化。
另外，通过用外侧的行中的导电焊盘7p将微计算机芯片2和存储器芯片4连接到测试导电焊盘10p，使得能够将要连接到导电焊盘7p上的表面布线25引出到导电焊盘7p的外侧并将要连接到内侧的行中的导电焊盘6p的表面布线25引出到导电焊盘6p的内侧。因此，在相邻的内侧导电焊盘6p、6p之间或在相邻的外侧导电焊盘7p、7p之间通过的表面布线25不再是必需的，因此，变得更容易使导电焊盘6p、7p的间距变窄。
并且，通过使导电焊盘6p、7p的间距更容易变窄，基底基板3的制造成本可降低。即，当制造在具有较窄的间距的导电焊盘6p、7p之间配置导线的布线基板时，需要诸如ABF膜的昂贵的布线基板用材料。但是，当不在导电焊盘6p、7p之间配置布线时，能够基于比在在导电焊盘6p、7p之间配置导线时宽松的布线设计规则使导电焊盘6p、7p的间距变窄，因此，能够使用与ABF膜相比虽然加工精度较低但制造成本更低的诸如预浸渍体的布线基板用材料。
当将外侧的行中的导电焊盘7p连接到测试导电焊盘10p上时，推荐使用沿基底基板3的四个边配置的导电焊盘7p中的在基底基板3的拐角部分及其附近区域（例如，图4中的被矩形框包围的区域）中形成的导电焊盘7p。
（第二实施方式）
在上述的第一实施方式中，微计算机芯片2被安装在基底基板3的表面的中心，但是，例如，如图13和图14所示，微计算机芯片2可被安装在偏离基底基板3的表面的中心的位置上。在这种情况下，也能够通过在与测试导电焊盘10p连接的外侧的导电焊盘7p的附近配置导电焊盘8p并且在外侧的导电焊盘7p的外侧配置测试导电焊盘10p来减少在基底基板3上形成的布线的数量。
以上基于实施方式具体说明了本发明的发明人提出的发明，但是，很显然本发明不限于以上的实施方式，在不背离其发明构思的范围内可以提出各种变形。
例如，还能够在基底基板（第一布线基板）上层叠多个存储器基板（第二布线基板）。并且，安装在存储器基板（第二布线基板）上的存储器芯片（第二半导体芯片）可以是DRAM以外的存储器电路，例如可以是具有闪速存储器电路的存储器芯片。
本发明可被有效应用于具有以多段的方式层叠了多个半导体封装的封装上封装（POP）结构的半导体器件。

Claims (17)

1.一种半导体器件，包括：
第一布线基板（3），所述第一布线基板（3）包括第一上表面、在第一上表面上形成的多个第一上导电焊盘（7p）、在所述第一上表面上形成的多个第二上导电焊盘（8p）、与所述第一上表面相对的第一下表面、在所述第一下表面上形成的多个外部输入/输出导电焊盘（9p）、以及在第一下表面上形成的多个测试导电焊盘（10p），所述第一布线基板（3）的所述第二上导电焊盘（8p）分别与所述第一布线基板（3）的所述第一上导电焊盘（7p）电连接，并且所述第一布线基板（3）的所述测试导电焊盘（10p）与所述第一布线基板（3）的所述第一上导电焊盘（7p）和所述第一布线基板（3）的所述第二上导电焊盘（8p）都分别电连接；
安装在所述第一上表面上的第一半导体芯片（2），所述第一半导体芯片（2）与第一布线基板（3）的第一上导电焊盘（7p）电连接；
第二布线基板（5），所述第二布线基板（5）包括第二上表面、在所述第二上表面上形成的多个第三上导电焊盘（17）、以及与所述第二上表面相对的第二下表面、和在所述第二下表面上形成的多个第二下导电焊盘（18），所述第二布线基板（5）的所述第二下导电焊盘（18）分别与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接，并且所述第二布线基板（5）被层叠在所述第一布线基板（3）之上以使得所述第二下表面面向所述第一上表面；
安装在所述第二上表面上的第二半导体芯片（4），所述第二半导体芯片（4）与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接；并且
在所述第一布线基板（3）的所述外部输入/输出导电焊盘（9p）分别形成的多个第一焊球（13），所述多个第一焊球（13）没有形成在所述第一布线基板（3）的测试导电焊盘（10p）；
其中，所述第二布线基板（5）的所述第二下导电焊盘（18）与所述第一布线基板（3）的第二上导电焊盘（8p）分别电连接；
其中，所述第一布线基板（3）的第二上导电焊盘（8p）在平面图中被配置在所述第一半导体芯片（2）周围，并且在平面图中被配置得比所述第一布线基板（3）的第一上导电焊盘（7p）更接近于所述第一上表面的外边缘部分；
其中，所述第一布线基板（3）的所述第二上导电焊盘（8p）和所述第二布线基板（5）的第二下导电焊盘（18）分别形成于所述第一和第二布线基板（3，5）的外部区域，所述第一和第二布线基板（3，5）的外部区域位于所述第一和第二半导体芯片（2，4）的外边；并且
其中，所述第一布线基板（3）的测试导电焊盘（10p）在平面图中被配置在所述外部输入/输出导电焊盘（9p）的周围，并且在平面图中被配置得比所述第一布线基板（3）的所述外部输入/输出导电焊盘（9p）更接近于所述第一下表面的外边缘部分。
2.根据权利要求1的所述半导体器件，
其中，所述第二半导体芯片（4）经由多个导线（16）与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接；并且
其中，所述第一布线基板（3）的所述第二上导电焊盘（8p）、所述第二布线基板（5）的第二下导电焊盘（18）、和所述第二布线基板（5）的所述第三上导电焊盘（17）分别形成于所述第一和第二布线基板（3，5）的所述外部区域，所述第一和第二布线基板（3，5）的所述外部区域位于所述第一和第二半导体芯片（2，4）的外面。
3.根据权利要求1的所述半导体器件，
其中，所述第二布线基板（5）的所述第二下导电焊盘（18）分别经由多个第二焊球（12）与所述第一布线基板（3）的第二上导电焊盘（8p）电连接；
其中，所述第一布线基板（3）的所述第二上导电焊盘（8p）、所述第二布线基板（5）的第二下导电焊盘（18）、和所述第二焊球（12）分别设置于所述第一和第二布线基板（3，5）的所述外部区域，所述第一和第二布线基板（3，5）的所述外部区域位于所述第一和第二半导体芯片（2，4）的外面。
4.根据权利要求1的所述半导体器件，
其中，所述外部输入/输出导电焊盘（9p）和所述测试导电焊盘（10p）在平面图中沿着所述第一布线基板（3）的所述第一下表面的所述外边缘部分设置，并且按行设置；
其中，所述测试导电焊盘（10p）设置于所述外部输入/输出导电焊盘（9p）和所述测试导电焊盘（10p）的最外行。
5.根据权利要求1的所述半导体器件，
其中，所述第一布线基板（3）是多层布线基板，该多层布线基板具有多个第一上层布线（25）和多个内层布线（30，31，32，33）；
其中，所述第一布线基板（3）的第二上导电焊盘（8p）分别经由所述第一上层布线（25）与所述第一布线基板（3）的第一上导电焊盘（7p）电连接；
其中，所述第一布线基板（3）的测试导电焊盘（10p）分别经由所述第一上层布线（25）和所述内层布线（30，31，32，33）与所述第一布线基板（3）的第一上导电焊盘（7p）和所述第一布线基板（3）的第二上导电焊盘（8p）都电连接。
6.根据权利要求1的所述半导体器件，
其中，所述第一布线基板（3）的绝缘层包含在纤维中含浸了树脂的预浸渍体。
7.根据权利要求1的所述半导体器件，
其中，所述第一布线基板（3）的平面形状包括四边形；
其中，所述第一半导体芯片（2）以倒装芯片方式安装在所述第一布线基板（3）的所述第一上表面上；
其中，所述第一上导电焊盘（7p）沿着与所述第一布线基板（3）的边平行的方向被配置成两行；并且
其中，内侧的行中的所述第一上导电焊盘（7p）和外侧的行中的所述第一上导电焊盘（7p）是以交错的方式配置的。
8.根据权利要求7所述的所述半导体器件，
其中，形成于所述第一布线基板（3）的所述第一下表面的所述测试导电焊盘（10p）与配置于所述外侧的行中的所述第一上导电焊盘（7p）电连接。
9.根据权利要求8所述的所述半导体器件，
其中，设置于所述外侧的行中的所述第一上导电焊盘（7p）配置在所述第一布线基板（3）的所述第一上表面的拐角部分及其附近。
10.一种半导体器件，其特征在于，包括：
第一布线基板（3），所述第一布线基板（3）包括：第一上表面、在所述第一上表面上形成的多个第一上导电焊盘（7p）、在所述第一上表面上形成的多个第二上导电焊盘（8p）、与第一上表面相对的第一下表面、在所述第一下表面上形成的多个外部输入/输出导电焊盘（9p）、以及在第一下表面上形成的多个测试导电焊盘（10p），所述第一布线基板（3）的第二上导电焊盘（8p）分别与所述第一布线基板（3）的第一上导电焊盘（7p）电连接，并且所述第一布线基板（3）的测试导电焊盘（10p）与所述第一布线基板（3）的第一上导电焊盘（7p）和所述第一布线基板（3）的第二上导电焊盘（8p）都分别电连接；
安装在所述第一上表面上的第一半导体芯片（2），所述第一半导体芯片（2）与所述第一布线基板（3）的第一上导电焊盘（7p）电连接；
第二布线基板（5），所述第二布线基板（5）包括第二上表面、在第二上表面上形成的多个第三上导电焊盘（17）、与所述第二上表面相对的第二下表面、以及在所述第二下表面上形成的多个第二下导电焊盘（18），所述第二布线基板（5）的所述第二下导电焊盘（18）分别与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接，并且所述第二布线基板（5）被层叠在所述第一布线基板（3）之上以使得所述第二下表面面向所述第一上表面；
安装在所述第二上表面上的第二半导体芯片（4），所述第二半导体芯片（4）与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接；以及
在所述第一布线基板（3）的所述外部输入/输出导电焊盘（9p）分别形成的多个第一焊球（13），所述多个第一焊球（13）没有形成在所述第一布线基板（3）的测试导电焊盘（10p）；
其中，所述第二布线基板（5）的所述第二下导电焊盘（18）分别与所述第一布线基板（3）的第二上导电焊盘（8p）电连接；
其中，所述第一布线基板（3）的第二上导电焊盘（8p）被配置得比所述第一布线基板（3）的第一上导电焊盘（7p）更接近于所述第一上表面的所述外边缘部分；
其中，所述第一布线基板（3）的所述第二上导电焊盘（8p）和所述第二布线基板（5）的第二下导电焊盘（18）在断面图中没有与所述第二半导体芯片（4）重叠；并且
其中，所述第一布线基板（3）的测试导电焊盘（10p）被配置得比所述第一布线基板（3）的所述外部输入/输出导电焊盘（9p）更接近于所述第一下表面的所述外边缘部分。
11.根据权利要求10的所述半导体器件，
其中，所述第二布线基板（5）的所述第二下导电焊盘（18）经由多个第二焊球（12）分别与所述第一布线基板（3）的所述第二上导电焊盘（8p）电连接；
其中，所述第一布线基板（3）的所述第二上导电焊盘（8p）、所述第二布线基板（5）的第二下导电焊盘（18）、和所述焊球（12）在断面图中没有与所述第二半导体芯片（4）重叠。
12.根据权利要求10的所述半导体器件，
其中，包括所述外部输入/输出导电焊盘（9p）和所述测试导电焊盘（10p）的多个第一下导电焊盘（9p，10p）在平面图中沿着所述第一布线基板（3）的所述第一下表面的所述外边缘部分配置，并且按行设置；并且
其中，所述测试导电焊盘（10p）设置于所述第一下导电焊盘（9p，10p）的最外行。
13.根据权利要求10的所述半导体器件，
其中，所述第一布线基板（3）是多层布线基板，该多层布线基板具有多个第一上层布线（25）和多个内层布线（30，31，32，33）；
其中，所述第一布线基板（3）的第二上导电焊盘（8p）分别经由所述第一上层布线（25）与所述第一布线基板（3）的第一上导电焊盘（7p）电连接；
其中，所述第一布线基板（3）的测试导电焊盘（10p）分别经由所述第一上层布线（25）和所述内层布线（30，31，32，33）与所述第一布线基板（3）的第一上导电焊盘（7p）和所述第一布线基板（3）的第二上导电焊盘（8p）都电连接。
14.根据权利要求10的所述半导体器件，
其中，所述第一布线基板（3）的绝缘层包含在纤维中含浸了树脂的预浸渍体。
15.根据权利要求10的所述半导体器件，
其中，所述第一布线基板（3）的平面形状包括四边形；
其中，所述第一半导体芯片（2）以倒装芯片方式安装在所述第一布线基板（3）的所述第一上表面之上；
其中，所述第一上导电焊盘（7p）沿与所述第一布线基板（3）的边平行的方向被配置成两行；并且
其中，内侧的行中的所述第一上导电焊盘（7p）和外侧的行中的所述第一上导电焊盘（7p）是以交错的方式配置的。
16.根据权利要求15的所述半导体器件，
其中，形成于所述第一布线基板（3）的所述第一下表面上的所述测试导电焊盘（10p）与配置于所述外侧的行中的所述第一上导电焊盘（7p）电连接。
17.根据权利要求16的所述半导体器件，
其中，设置于所述外侧的行中的所述第一上导电焊盘（7p）配置在所述第一布线基板（3）的所述第一上表面的拐角部分及其附近。
CN201210331265.0A 2007-09-12 2008-08-12 半导体器件 Active CN102867821B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007236594A JP5222509B2 (ja) 2007-09-12 2007-09-12 半導体装置
JP2007-236594 2007-09-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102109164A Division CN101388389A (zh) 2007-09-12 2008-08-12 半导体器件

Publications (2)

Publication Number Publication Date
CN102867821A true CN102867821A (zh) 2013-01-09
CN102867821B CN102867821B (zh) 2015-05-13

Family

ID=40430861

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210331265.0A Active CN102867821B (zh) 2007-09-12 2008-08-12 半导体器件
CNA2008102109164A Pending CN101388389A (zh) 2007-09-12 2008-08-12 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008102109164A Pending CN101388389A (zh) 2007-09-12 2008-08-12 半导体器件

Country Status (5)

Country Link
US (4) US8159058B2 (zh)
JP (1) JP5222509B2 (zh)
KR (1) KR101426568B1 (zh)
CN (2) CN102867821B (zh)
TW (2) TWI481007B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014110686A1 (en) * 2013-01-15 2014-07-24 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
CN107995773A (zh) * 2017-11-24 2018-05-04 深圳创维数字技术有限公司 一种电路板及测试***
CN113130473A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 芯片封装结构

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525602A (ja) * 1991-07-17 1993-02-02 Nippon Steel Corp メツキ密着性に優れたアルミニウムメツキオーステナイト系ステンレス鋼板の製造法
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
KR20100058359A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 다층 반도체 패키지, 그것을 포함하는 반도체 모듈 및 전자신호 처리 시스템 및 다층 반도체 패키지의 제조 방법
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
JP5586267B2 (ja) * 2010-02-24 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置
US8288849B2 (en) * 2010-05-07 2012-10-16 Texas Instruments Incorporated Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint
KR101744756B1 (ko) * 2010-06-08 2017-06-09 삼성전자 주식회사 반도체 패키지
JP5587123B2 (ja) * 2010-09-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102890970B (zh) * 2011-07-21 2017-04-19 广东新岸线计算机***芯片有限公司 一种pop封装的soc芯片dram输入/输出测试方法和装置
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
JP5996177B2 (ja) * 2011-10-21 2016-09-21 ルネサスエレクトロニクス株式会社 デバッグシステム、電子制御装置、情報処理装置、半導体パッケージおよびトランシーバ回路
JP2013125765A (ja) 2011-12-13 2013-06-24 Elpida Memory Inc 半導体装置
KR20140059569A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 지그재그형 패드 배선 구조를 포함하는 반도체 소자
KR102032887B1 (ko) 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
KR102110984B1 (ko) 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
US20140361800A1 (en) * 2013-06-05 2014-12-11 Qualcomm Incorporated Method and apparatus for high volume system level testing of logic devices with pop memory
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
JP2016062212A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体記憶装置
KR102296746B1 (ko) 2014-12-31 2021-09-01 삼성전자주식회사 적층형 반도체 패키지
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
JP2017045915A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
CN110473839A (zh) 2018-05-11 2019-11-19 三星电子株式会社 半导体封装***
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
KR102573573B1 (ko) 2019-10-25 2023-09-01 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531085A (zh) * 2003-03-12 2004-09-22 ��ʽ���������Ƽ� 半导体器件
JP2005039020A (ja) * 2003-07-18 2005-02-10 Renesas Technology Corp 半導体装置
EP1734581A1 (en) * 2005-06-13 2006-12-20 Shinko Electric Industries Co., Ltd. Laminated semiconductor package

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2907127B2 (ja) 1996-06-25 1999-06-21 日本電気株式会社 マルチチップモジュール
US6426642B1 (en) * 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
JP3429718B2 (ja) 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP4149377B2 (ja) * 2001-06-07 2008-09-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003068806A (ja) 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
KR100500452B1 (ko) * 2003-06-20 2005-07-12 삼성전자주식회사 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
JP2005136246A (ja) 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4189327B2 (ja) * 2004-01-09 2008-12-03 株式会社東芝 半導体装置
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
KR100827266B1 (ko) * 2004-04-28 2008-05-07 이비덴 가부시키가이샤 다층 프린트 배선판
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2005322861A (ja) * 2004-05-11 2005-11-17 Seiko Epson Corp 回路基板及び該回路基板におけるノイズの低減方法
JP4583850B2 (ja) * 2004-09-16 2010-11-17 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007123454A (ja) 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP4512545B2 (ja) 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7656031B2 (en) * 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531085A (zh) * 2003-03-12 2004-09-22 ��ʽ���������Ƽ� 半导体器件
JP2005039020A (ja) * 2003-07-18 2005-02-10 Renesas Technology Corp 半導体装置
EP1734581A1 (en) * 2005-06-13 2006-12-20 Shinko Electric Industries Co., Ltd. Laminated semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014110686A1 (en) * 2013-01-15 2014-07-24 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
US9875808B2 (en) 2013-01-15 2018-01-23 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
US10482988B2 (en) 2013-01-15 2019-11-19 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
US11854635B2 (en) 2013-01-15 2023-12-26 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
CN107995773A (zh) * 2017-11-24 2018-05-04 深圳创维数字技术有限公司 一种电路板及测试***
CN113130473A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 芯片封装结构
CN113130473B (zh) * 2019-12-31 2024-04-05 力成科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
US9330942B2 (en) 2016-05-03
US20120153282A1 (en) 2012-06-21
JP2009070965A (ja) 2009-04-02
US8159058B2 (en) 2012-04-17
US20140252357A1 (en) 2014-09-11
US8698299B2 (en) 2014-04-15
US20090065773A1 (en) 2009-03-12
US20140070214A1 (en) 2014-03-13
KR101426568B1 (ko) 2014-08-05
CN102867821B (zh) 2015-05-13
CN101388389A (zh) 2009-03-18
TWI481007B (zh) 2015-04-11
JP5222509B2 (ja) 2013-06-26
US8766425B2 (en) 2014-07-01
TWI529908B (zh) 2016-04-11
TW200919700A (en) 2009-05-01
TW201523836A (zh) 2015-06-16
KR20090027573A (ko) 2009-03-17

Similar Documents

Publication Publication Date Title
CN102867821B (zh) 半导体器件
US10134663B2 (en) Semiconductor device
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
US6731009B1 (en) Multi-die assembly
US7763964B2 (en) Semiconductor device and semiconductor module using the same
KR101194842B1 (ko) 반도체 패키지가 삽입된 인쇄회로기판
US10861826B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
US20100181661A1 (en) Semiconductor device
KR101496920B1 (ko) 반도체 장치
CN104054172A (zh) 用于堆叠的半导体装置的中介层
US20070007663A1 (en) Semiconductor package having dual interconnection form and manufacturing method thereof
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JP2010056121A (ja) 積層型半導体装置
CN116936526A (zh) 半导体封装及其制造方法
JP2006080258A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation