CN102890970B - 一种pop封装的soc芯片dram输入/输出测试方法和装置 - Google Patents

一种pop封装的soc芯片dram输入/输出测试方法和装置 Download PDF

Info

Publication number
CN102890970B
CN102890970B CN201110205287.8A CN201110205287A CN102890970B CN 102890970 B CN102890970 B CN 102890970B CN 201110205287 A CN201110205287 A CN 201110205287A CN 102890970 B CN102890970 B CN 102890970B
Authority
CN
China
Prior art keywords
input
dram
check code
output
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110205287.8A
Other languages
English (en)
Other versions
CN102890970A (zh
Inventor
丁杰
鲍东山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU NUFRONT COMPUTER SYSTEM CHIP CO Ltd
Original Assignee
GUANGZHOU NUFRONT COMPUTER SYSTEM CHIP CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU NUFRONT COMPUTER SYSTEM CHIP CO Ltd filed Critical GUANGZHOU NUFRONT COMPUTER SYSTEM CHIP CO Ltd
Priority to CN201110205287.8A priority Critical patent/CN102890970B/zh
Publication of CN102890970A publication Critical patent/CN102890970A/zh
Application granted granted Critical
Publication of CN102890970B publication Critical patent/CN102890970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种POP封装的SOC芯片DRAM输入/输出测试方法和装置，其基于IO的简单抽象，自然形成一个回路，使得DRAM IO在POP封装时的SOC测试成为可能；利用IO BIST模块，让测试结果通过GPIO输出到SOC底部，实现测试目的；本发明提出的测试方法和装置解决了POP封装时DRAM IO没有出在芯片下部而不能得到直接测试的问题，使得POP封装的SOC封装成本降低且速度加快。

Description

一种POP封装的SOC芯片DRAM输入/输出测试方法和装置
技术领域
本发明属于集成电路技术领域，尤其涉及一种POP封装的SOC芯片DRAM输入/输出测试方法和装置。
背景技术
目前POP(Package on package)封装技术在手机等消费电子设备封装DRAM(Dynamic Rand Access Memory)芯片时被广泛使用，即是DRAM芯片封装在SOC(System onChip)芯片之上，如图1所示。在现有技术中，对芯片进行测试时，都是对已封装完成的SOC进行功能性测试，而对于POP封装完成的芯片，需要对SOC进行IO(Input/output)测试时，却十分麻烦。一方面，DRAM IO引脚在SOC的下面是一种选择，但引脚在下面，会使得SOC IO增加，使得封装面积增大，由于成本考虑，封装面积不要太大，因此DRAM IO不能出在下面。另一方面，DRAM IO引脚在SOC芯片上面，但如果引脚在SOC上面，封装测试DRAM IO时，很难对SOC芯片进行直接的IO测试。
发明内容
有鉴于此，本发明所要解决的技术问题是在POP封装中，将DRAM IO出在芯片上面的情况下，完成就SOC芯片的IC测试，为此，本发明提供一种POP封装的SOC芯片DRAM输入/输出测试方法和装置。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
本发明的一方面是提供一种POP封装的SOC芯片DRAM输入/输出测试装置，包括：
SOC芯片上与DRAM IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAM IO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAM IO合格/故障；
其中，DRAM IO由两个三态缓冲器组成，输出时，OE选通，DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在DI上。
在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。
在一些可选的实施例中，所述的DRAM IO包括：
选项卡通输入端OE与控制电路连接，所述OE端保持高电平；
输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；
输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。
本发明的另一方面是提供一种POP封装的SOC芯片DRAM输入/输出测试方法，其特征在于，包括：
内建自测模块IOBIST发送校验码到DRAM IO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO判断校验码是/否相同，确定DRAM IO合格/故障；
其中，DRAM IO由两个三态缓冲器组成，输出时，OE选通，DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在DI上。
在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。
在一些可选的实施例中，所述的DRAM IO中：
选项卡通输入端OE保持高电平；
输入端DO接收所述校验码；
输出端DI返回所述校验码。
说明书附图
图1是POP封装示意图；
图2是本发明的测试装置示意图；
图3是DRAM IO的三台缓冲器示意图；
图4是DRAM IO的三台缓冲器示意图；
图5是本发明的测试方法流程图。
具体实施方式
以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。
在一些可选的实施例中，POP封装的SOC芯片DRAM输入/输出测试装置，包括：
SOC芯片上与DRAM IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAM IO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAM IO合格/故障。
其中，所述的DRAM IO包括：
选项卡通输入端OE与控制电路连接，所述OE端保持高电平；
输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；
输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。
如图3所示，DRAM IO的组成由两个三态缓冲器组成，输出时，OE选通，DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就体现在DI上。
在POP封装中I/O没有露在外面，如果控制OE一直为高，DRAM IO就相当于一个DO到DI的回路(loopback)，如图4所示。
因此，在SOC中，一直控制CPU发写Memory的操作，或者由IO BIST模块发一些校验码到PAD，所有写的数据、地址和命令都出现在DO，也由于OE一直选通(写操作时打开)，实际上DI出现的也应该就是DO的值。如果观察到DI的值不是DO的值，就证明这个DRAM IO是有缺陷的。以此达到测试DRAM IO的目的。
如图2所示，DRAM IO所有的DI端都进入IO BIST模块。由该模块来比较观察到的DI是否和DO相同。测试完成输出“Done””Fail”两个信号到2个GPIO(出在芯片下面)，以此完成测试。
在一些可选的实施例中，如图5所示，一种POP封装的SOC芯片DRAM输入/输出测试方法，包括：
S01：内建自测模块IOBIST发送校验码到DRAM IO；
S02：所述IOBIST接收并核对返回后的校验码；
S03：通用输入/输出模块GPIO判断校验码是/否相同，确定DRAM IO合格/故障。
在一些可选的实施例中，所述的DRAM IO中：
选项卡通输入端OE保持高电平；
输入端DO接收所述校验码；
输出端DI返回所述校验码。
在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。
奇偶校验：DO的值是可以控制的，让整个测试序列的值的奇偶校验都一样，让测试结果是个电平信号，用来在GPIO做观察。
预存值：DO的值作为预存值放在“IO BIST”的SRAM中，每个周期的DI都同预存值做比较。测试序列结束，输出结果到GPIO。
上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。

Claims (6)

1.一种POP封装的SOC芯片DRAM输入/输出测试装置，其特征在于，包括：
SOC芯片上与DRAM IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAMIO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAM IO合格/故障；
其中，DRAM IO由两个三态缓冲器组成，输出时，选项卡通输入端OE选通，输入端DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在输出端DI上。
2.如权利要求1所述的装置，其特征在于，所述的校验码是奇偶校验码或预存值校验码。
3.如权利要求1所述的装置，其特征在于，所述的DRAM IO包括：
所述选项卡通输入端OE与控制电路连接，所述OE端保持高电平；
所述输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；
所述输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。
4.一种POP封装的SOC芯片DRAM输入/输出测试方法，其特征在于，包括：
内建自测模块IOBIST发送校验码到DRAM IO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO判断校验码是/否相同，确定DRAM IO合格/故障；其中，DRAMIO由两个三态缓冲器组成，输出时，选项卡通输入端OE选通，输入端DO的值就会出现在I/O上，输入时，OE关闭，I/O的值就出现在输出端DI上。
5.如权利要求4所述的方法，其特征在于，所述的校验码是奇偶校验码或预存值校验码。
6.如权利要求4所述的方法，其特征在于，所述的DRAM IO中：
所述选项卡通输入端OE保持高电平；
所述输入端DO接收所述校验码；
所述输出端DI返回所述校验码。
CN201110205287.8A 2011-07-21 2011-07-21 一种pop封装的soc芯片dram输入/输出测试方法和装置 Active CN102890970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110205287.8A CN102890970B (zh) 2011-07-21 2011-07-21 一种pop封装的soc芯片dram输入/输出测试方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110205287.8A CN102890970B (zh) 2011-07-21 2011-07-21 一种pop封装的soc芯片dram输入/输出测试方法和装置

Publications (2)

Publication Number Publication Date
CN102890970A CN102890970A (zh) 2013-01-23
CN102890970B true CN102890970B (zh) 2017-04-19

Family

ID=47534449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110205287.8A Active CN102890970B (zh) 2011-07-21 2011-07-21 一种pop封装的soc芯片dram输入/输出测试方法和装置

Country Status (1)

Country Link
CN (1) CN102890970B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418642B2 (en) * 2001-07-30 2008-08-26 Marvell International Technology Ltd. Built-in-self-test using embedded memory and processor in an application specific integrated circuit
KR100881622B1 (ko) * 2006-11-14 2009-02-04 삼성전자주식회사 멀티칩 및 그것의 테스트 방법
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN102890970A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
CN101228451B (zh) 可测试集成电路，***级封装和测试指令集
CN1319072C (zh) 具有内建自测功能的存储模块和存储部件，以及相应的测试方法
US20170236597A1 (en) Selectors on interface die for memory device
US7673200B2 (en) Reprogrammable built-in-self-test integrated circuit and test method for the same
CN102110479B (zh) 包括数据压缩测试电路的半导体存储装置
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
CN103593626B (zh) 一种芯片测试模式和调试模式的保护方法
CN104183276B (zh) 集成电路芯片和包括其的多芯片***
CN103631738B (zh) 一种片外配置和回读fpga装置
CN115407708B (zh) 用于dft结构的安全电路
CN101169809A (zh) 一种安全的jtag连接认证***及其认证方法
US9244115B1 (en) Test engine for integrated circuit chip testing
CN103778966B (zh) 堆叠芯片模块及其制造和维修方法
CN102890970B (zh) 一种pop封装的soc芯片dram输入/输出测试方法和装置
Abdennadher Testing Inter-Chiplet communication interconnects in a disaggregated SoC design
US20130197851A1 (en) Test controller for 3d stacked integrated circuits
CN108122592A (zh) 半导体装置和半导体集成***
US11293972B2 (en) Semiconductor device, test method, and system including the same
CN108701487A (zh) 堆叠型半导体装置及其制造方法
CN103377713A (zh) 半导体器件和包括半导体器件的半导体***
US9959184B2 (en) Input/output (I/O) line test device and method for controlling the same
CN106326781B (zh) 一种保护芯片测试模式的方法和装置
KR102442099B1 (ko) 다중-입력 쉬프트 레지스터(misr) 회로를 구비한 반도체 장치
CN104239171B (zh) 测试装置及其操作方法
CN109557459A (zh) 一种基于JTAG测试的SiP***及其内部芯片的JTAG测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 510000 room 1601-1611, room 1701-1711, No. 25, Huizhi Third Road, Nancun Town, Panyu District, Guangzhou City, Guangdong Province

Patentee after: Guangdong new shoreline Technology Co., Ltd

Address before: 100084, 16 floor, building A, building 8, Tsinghua Science Park, No. 1, Zhongguancun East Road, Haidian District, Beijing

Patentee before: NUFRONT MOBILE COMMUNICATIONS TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address