CN102208414A - 一种超结沟槽金属氧化物半导体场效应管及其制造方法 - Google Patents
一种超结沟槽金属氧化物半导体场效应管及其制造方法 Download PDFInfo
- Publication number
- CN102208414A CN102208414A CN2010101583860A CN201010158386A CN102208414A CN 102208414 A CN102208414 A CN 102208414A CN 2010101583860 A CN2010101583860 A CN 2010101583860A CN 201010158386 A CN201010158386 A CN 201010158386A CN 102208414 A CN102208414 A CN 102208414A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- groove
- insulating barrier
- field effect
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种改进的超结沟槽金属氧化物半导体场效应管的结构及其制作方法,该器件有效地避免了现有技术中存在的电荷分布不平衡,陷阱电荷等问题对器件性能的影响,使器件拥有更好的工作特性。同时,有效的节约了器件的制作成本。
Description
技术领域
本发明涉及一种半导体功率器件的器件构造及制作方法。特别涉及一种具有RSO(Resurf Stepped Oxide)结构的超结(super-junction)沟槽金属氧化物半导体场效应管(MOSFET)的器件构造及制作方法。
背景技术
在半导体功率器件领域,由于超结沟槽MOSFET器件具有较高的击穿电压和较低的漏-源电阻(Rds),所以其比普通的沟槽MOSFET器件在应用中更具有优势。然而,超结沟槽MOSFET在制造和应用中也存在不足。众所周知,超结沟槽MOSFET器件的基本结构是在重掺杂的衬底上用离子注入的方法形成间隔交替的P型和N型柱状掺杂结构,其二者相互靠近且相互平行。但是,在生产制造过程中,这种结构极易受到影响,例如在随后的热环境中,所述P型和N型柱状掺杂结构之间的杂质离子会发生再次扩散运动以及柱状掺杂区中的陷阱电荷等因素,这些因素都会造成超结沟槽MOSFET器件中的电荷分布不平衡,从而对超结沟槽MOSFET器件性能造成毁灭性的影响。尤其是,在电压低于200V时,随着柱状掺杂区的宽度变窄,上述的因素作用将更加明显。
在美国专利号7,601,597中揭示了一种方法可以有效地避免上述P型和N型柱状掺杂区中杂质离子发生再次扩散的问题。具体的方法为:在所有的扩散过程(例如沟槽刻蚀后形成牺牲氧化层、形成栅极氧化层、形成P型体区以及形成n+源区等)结束之后,再进行P型柱状掺杂区的形成。采用这种方法形成的超结沟槽MOSFET如图1A所示。
然而,上述现有技术的不足之处在于,超结沟槽MOSFET的成本过高。首先,在进行沟槽的刻蚀后,P型柱状掺杂区要通过生长额外的的P型外延层的方法获得;其次,在生长P型外延层后需要进行额外的化学机械抛光(CMP)过程以实现其表面的平坦化;再次,需要进行两次沟槽的刻蚀(一次刻蚀形成沟槽栅的沟槽,另一次刻蚀形成P型柱状掺杂区的较深沟槽)。而上述的这些过程会大量增加制造成本而不适用于量产。此外,柱状掺杂区中的陷阱电荷因素引起电荷分布不平衡的问题依然没有得到解决。
在M.A.Gajda等人的文章《Industrialization of Resurf SteppedOxide Technology for Power Transistors》和Xin Yang等人的文章《Tunable Oxide-Bypassed Trench Gate MOSFET Breaking the IdealSuper-junction MOSFET Performance Line at Equal Column Width》中分别揭示了用于解决超结沟槽MOSFET的局限的结构,如图1B和图1C所示。除了技术名称有区别外,图1B和图1C中所示的两种结构极为相似,都是在其外延层中采用了大于传统MOSFET外延层中的多数载流子浓度而具有较低的Rds和较高的击穿电压。与此同时,图1B和图1C所示的结构中的沟槽栅都延伸入漂移区并且在沟槽栅的侧壁和底部都衬有相对一般超结沟槽MOSFET较厚的栅极氧化层。两者的唯一不同之处在于,图1B所示的结构中只有一个外延层,而图1C所示的结构中拥有两个外延层,即外延层1和外延层2,其中外延层1位于重掺杂的衬底上方,外延层2位于外延层1的上方,且靠近沟道区,外延层1的多数载流子浓度低于外延层2。由于不存在P型和N型柱状掺杂区的相互,因而图1B和图1C所示的两种结构中就不存在电荷分布不平衡的问题,从而解决了超结沟槽MOSFET器件中的技术局限。然而图1B和图1C所示两种结构只有在电压小于200V的条件下才能显示出优越于超结沟槽MOSFET的特性。也就是说,在偏置电压超过200V时,传统的超结沟槽MOSFET器件拥有比上述两种结构更低的Rds值,那么上述两者结构的优点在偏置电压超过200V时将不复存在。
因此,在半导体功率器件领域中,尤其是在超结沟槽MOSFET器件的设计和制造领域中,需要提出一种新颖的器件构造以解决上述的困难和设计局限。
发明内容
本发明克服了现有技术中存在的缺点,提供了一种改进的半导体功率器件,从而有效的改善了器件的电荷分布不平衡问题,有效的降低了器件的生产成本。
根据本发明的实施例,提供了具有一种RSO结构的超结沟槽金属氧化物半导体场效应管(MOSFET),包括:
(a)第一导电类型的衬底;
(b)第一导电类型的外延层,该外延层位于所述衬底的上表面,且该外延层的多数载流子浓度低于所述衬底;
(c)多个沟槽,位于所述外延层内,且从所述外延层的上表面向下延伸入所述外延层;
(d)第一绝缘层,覆盖所述沟槽下部分的内表面;
(e)多个源区电极,每个所述源区电极填充于每个所述沟槽的下部分且靠近所述第一绝缘层;
(f)第二绝缘层,覆盖所述沟槽上部分的内表面,且覆盖所述第一绝缘层和所述源区电极的上方,该第二绝缘层的厚度小于所述第一绝缘层的厚度;
(g)多个栅电极,每个所述栅电极填充于每个所述沟槽的上部分且靠近所述第二绝缘层;
(h)多个第一导电类型的第一柱状掺杂区,位于所述外延层内,靠近所述沟槽的部分侧壁且该第一柱状掺杂区在所述外延层内的深度小于所述沟槽在所述外延层中的深度;
(i)多个第二导电类型的第二柱状掺杂区,位于所述外延层内,靠近且包围所述第一柱状掺杂区,且所述第二柱状掺杂区平行于所述第一柱状掺杂区;
(j)多个第二导电类型的体区,位于所述外延层内,靠近所述沟槽的部分侧壁且覆盖所述第一柱状掺杂区和所述第二柱状掺杂区的上表面;
(k)多个第一导电类型的源区,位于有源区,靠近所述体区的上表面且靠近所述沟槽的部分侧壁,所述源区的多数载流子浓度高于所述外延层;
(l)第三绝缘层,覆盖所述栅电极的上方;和
(m)终端区,位于所述超结沟槽金属氧化物半导体场效应管终端处。
根据本发明的实施例,提供了另一种具有RSO结构的超结沟槽金属氧化物半导体场效应管(MOSFET),包括:
(a)第一导电类型的衬底;
(b)第一导电类型的外延层,该外延层位于所述衬底的上表面,且该外延层的多数载流子浓度低于所述衬底;
(c)多个沟槽,位于所述外延层内,且从所述外延层的上表面向下延伸入所述外延层;
(d)第一绝缘层,覆盖所述沟槽下部分的内表面;
(e)第二绝缘层,覆盖所述沟槽上部分的内表面,与所述第一绝缘层相连,该第二绝缘层的厚度小于所述第一绝缘层的厚度;
(f)多个栅电极,每个所述栅电极填充于每个所述沟槽内且靠近所述第一绝缘层和所述第二绝缘层;
(g)多个第一导电类型的第一柱状掺杂区,位于所述外延层内,靠近所述沟槽的部分侧壁且该第一柱状掺杂区在所述外延层内的深度小于所述沟槽在所述外延层内的深度;
(h)多个第二导电类型的第二柱状掺杂区,位于所述外延层内,靠近且包围所述第一柱状掺杂区,且所述第二柱状掺杂区平行于所述第一柱状掺杂区;
(i)多个第二导电类型的体区,位于所述外延层内,靠近所述沟槽的部分侧壁且覆盖所述第一柱状掺杂区和所述第二柱状掺杂区的上表面;
(j)多个第一导电类型的源区,位于有源区,靠近所述体区的上表面且靠近所述沟槽的部分侧壁,所述源区的多数载流子浓度高于所述外延层;
(k)第三绝缘层,覆盖所述栅电极的上方;和
(l)终端区,位于所述超结沟槽金属氧化物半导体场效应管终端处。
在一些优选的实施例中,所述沟槽的底部未到达所述衬底和所述外延层的接触面。在另一些优选的实施例中,所述沟槽的底部越过所述衬底和所述外延层的接触面且向下延伸入所述衬底中,同时,所述第一柱状掺杂区和所述第二柱状掺杂区的下底面靠近所述衬底和所述外延层的接触面。
在一些优选的实施例中,所述超结沟槽MOSFET还包括:多个第二导电类型的雪崩增强掺杂区,位于所述体区内,且位于每两个相邻的所述源区之间,所述雪崩增强掺杂区的底部位于所述源区的底部下方,同时,所述雪崩增强掺杂区的多数载流子浓度高于所述体区;多个第二导电类型的浅结接触掺杂区,靠近所述体区的上表面,该浅结接触掺杂区位于每两个相邻的所述源区之间且形成于所述雪崩增强掺杂区的上方,同时,所述浅结接触掺杂区的多数载流子浓度高于所述雪崩增强掺杂区。
在一些优选的实施例中,当击穿电压小于或等于100V时,所述终端区由保护环构成,且所述第三绝缘层覆盖所述终端区。在另一些优选的实施例中,当击穿电压大于100V时,所述终端区由保护环和多个具有悬浮电压的沟槽环构成,且所述第三绝缘层覆盖所述终端区的上方。
在一些优选的实施例中,所述超结沟槽MOSFET还包括源金属层,位于所述第三绝缘层上方且向下延伸入每两个相邻的所述第三绝缘层之间。
在一些优选的实施例中,所述超结沟槽MOSFET功率器件中所述沟槽底部未接触所述衬底上表面且位于所述衬底的上方。在另一些优选的实施例中,所述超结沟槽MOSFET功率器件中所述沟槽底部向下延伸且接触所述衬底的上表面。
在一些优选的实施例中,所述第一导电类型为N型,所述第二导电类型为P型。
根据本发明的实施例,提供了一种具有RSO结构的超结沟槽金属氧化物半导体场效应管(MOSFET)的制造方法,包括:
(a)在所述第一导电类型的衬底的上表面生长第一导电类型的外延层的工序;
(b)在所述外延层的上表面形成一层阻挡氧化层的工序;
(c)在所述阻挡氧化层的上表面提供沟槽掩膜,随后用干氧刻蚀和干硅刻蚀的方法形成多个沟槽的工序;
(d)在所述沟槽内表面形成牺牲氧化层和移除该牺牲氧化层的工序;
(e)在所述沟槽内表面形成屏蔽氧化层的工序;
(f)在所述沟槽上方进行第二导电类型的掺杂剂的有角度的离子注入并进行该掺杂剂的扩散的工序;
(g)在所述沟槽上方进行第一导电类型的掺杂剂的有角度的离子注入并进行该掺杂剂的扩散的工序;
(h)在所述沟槽的内表面形成第一绝缘层的工序;
(i)在所述第一绝缘层上方淀积掺杂的多晶硅形成源区电极的工序;
(j)从所述第一绝缘层和位于其上的源区电极进行回刻的工序,使得所述第一绝缘层和其上的源区电极仅位于所述沟槽的下部,同时移除所述阻挡氧化层;
(k)在所述沟槽上部分的内表面以及所述第一绝缘层和所述源区电极的上表面形成第二绝缘层的工序,所述第二绝缘层的厚度小于所述第一绝缘层的厚度;
(l)在所述第二绝缘层上方淀积掺杂的多晶硅形成栅电极的工序;
(m)对所述栅电极进行回刻的工序,使得所述栅电极填充所述沟槽的上部分;
(n)在所述外延层的上表面提供体区掩膜的工序;
(o)进行第二导电类型的掺杂剂的离子注入和扩散的工序,形成体区;
(p)移除所述体区掩膜并在所述外延层的上表面提供源区掩膜的工序;
(q)进行第一导电类型的掺杂剂的离子注入和扩散的工序,形成源区;和
(r)移除所述源区掩膜并在所述外延层的上表面淀积第三绝缘层的工序。
在一些优选的实施例中,在所述形成沟槽的工序中,所述沟槽穿通所述阻挡氧化层,延伸入所述外延层。在另一些优选的实施例中,所述沟槽穿通所述阻挡氧化层和所述外延层,延伸入所述衬底。
在一些优选的实施例中,所述形成第一绝缘层的工序包括热氧化生长或氧化淀积。
在一些优选的实施例中,所述回刻的方法包括化学机械抛光(CMP)或等离子刻蚀。
在一些优选的实施例中,所述具有RSO结构的超结沟槽MOSFET的制造方法还包括:在所述第三绝缘层上提供接触沟槽掩膜并用干氧刻蚀的方法形成接触区的工序;进行第二导电类型的掺杂剂的高能离子注入形成雪崩增强掺杂区的工序;进行第二导电类型掺杂剂的离子注入形成浅结接触掺杂区的工序。更优选地,还包括:在所述超结沟槽金属氧化物半导体场效应管顶部淀积金属层的工序;提供源极金属掩膜并用金属刻蚀的方法形成源极金属层的工序。
在一些优选的实施例中,在提供所述体区掩膜的工序之前,还包括提供保护环掩膜并进行第二导电类型的掺杂剂的离子注入和扩散的工序。
本发明的一个优点是,在超结沟槽金属氧化物半导体场效应管中采用了RSO结构以减小电荷分布不平衡,陷阱电荷等问题对器件性能的影响,使器件拥有更好的工作特性。
本发明的另一个优点是,在制造过程中,P型和N型柱状掺杂区采用了掺杂的形成方式,并且只用到一次沟槽刻蚀,简化了制造流程并有效地节约了器件的制作成本。
附图说明
本发明的这些和其他实施方式的优点将通过下面结合附图的详细说明如后,其中:
图1A为现有技术揭示的超结沟槽MOSFET的剖视图。
图1B为现有技术揭示的沟槽MOSFET的剖视图。
图1C为现有技术揭示的另一种沟槽MOSFET的剖视图。
图2A为根据本发明的具体实施例的超结沟槽MOSFET的剖视图。
图2B为根据本发明的另一个具体实施例的超结沟槽MOSFET的剖视图。
图2C为根据本发明的另一个具体实施例的超结沟槽MOSFET的剖视图。
图2D为根据本发明的另一个具体实施例的超结沟槽MOSFET的剖视图。
图2E为根据本发明的另一个具体实施例的超结沟槽MOSFET的剖视图。
图3A为根据本发明的另一个具体实施例的超结沟槽MOSFET的剖视图。
图3B为根据本发明的另一个具体实施例的超结沟槽MOSFET的剖视图。
图4A-4G为根据图2E所示的本发明实施例的超结沟槽MOSFET制作过程的剖视图。
具体实施方式
图2A揭示了根据本发明的一个优选的实施例的N沟道超结沟槽MOSFET,该N沟道超结沟槽MOSFET制作于N+衬底200上,N型外延层202形成于所述衬底200上。该N沟道超结沟槽MOSFET器件还包括多个沟槽203,其从所述N型外延层202的上表面垂直向下延伸至所述衬底200上方,其中所述沟槽203底部未接触所述衬底200和所述外延层202的接触面。所述沟槽203下部分的内表面覆盖第一绝缘层204并填充掺杂的多晶硅形成源区电极205。所述沟槽203上部分的内表面覆盖第二绝缘层207并填充掺杂的多晶硅形成栅电极206,其中所述第二绝缘层207覆盖所述沟槽上部分的内表面,且覆盖所述第一绝缘层204和所述源区电极205的上表面,该第二绝缘层的厚度小于所述第一绝缘层。N型柱状掺杂区208形成于每两个相邻的沟槽203之间,且在外延层202内平行于P型柱状掺杂区209。所述超结沟槽MOSFET还包括P型体区210,其形成于每两个相邻的沟槽203之间且位于所述N型柱状掺杂区208和所述P型柱状掺杂区209的上方。此外,位于每个P型体区210上表面处,存在n+源区211。P+雪崩增强掺杂区212形成于体区210中,且位于相邻的n+源区211之间。p++型浅结接触掺杂区213形成与体区210中,也位于相邻的n+源区211之间,同时位于所述P+雪崩增强掺杂区212的上方。所述超结沟槽MOSFET还包括第三绝缘层214,其形成于所述栅电极206的上方以实现栅电极和源极金属间的绝缘。
图2B揭示了根据本发明的另一个优选的实施例,其与图2A所示超结沟槽MOSFET有着相似的结构,不同之处在于图2B所示超结沟槽MOSFET的沟槽303始于所述外延层的上表面且垂直向下延伸入衬底300内部,同时,位于沟槽303内的源区电极305也向下延伸入衬底300内部。此外,N型柱状掺杂区308和P型柱状掺杂区309也向下延伸并接触衬底300和外延层302的上表面。
图2C揭示了根据本发明的另一个优选的实施例,其与图2A所示超结沟槽MOSFET有着相似的结构,不同之处在于图2C所示的超结沟槽MOSFET具有由保护环415构成的的终端区。此外,源极金属层416覆盖在第三绝缘层414上方且向下延伸入每两个相邻的所述第三绝缘层之间。在有源区内,所述源极金属层416实现了其与所述p++型浅结接触掺杂区413和所述n+源区411之间的电学接触;在靠近终端区处,所述源极金属层416实现了其与所述p++型浅结接触掺杂区413之间的电学接触。
图2D揭示了根据本发明的另一个优选的实施例,其与图2C所示超结沟槽MOSFET有着相似的结构,不同之处在于图2D所示的超结沟槽MOSFE具有由保护环515和多个具有悬浮电压的沟槽环517构成的终端区。
图2E揭示了根据本发明的另一个优选的实施例,其与图2B所示超结沟槽MOSFET有着相似的结构,不同之处在于图2E所示的超结沟槽MOSFET具有由保护环615和多个具有悬浮电压的沟槽环617构成的终端区。此外,源极金属层616位于第三绝缘层614上方且向下延伸入每两个相邻的所述第三绝缘层之间。在有源区内,所述源极金属层616实现了其与所述p++型浅结接触掺杂区613和所述n+源区611之间的电学接触;在终端区内,所述源极金属层616实现了其与所述p++型浅结接触掺杂区613之间的电学接触。
图3A揭示了根据本发明的另一个优选的实施例,其与图2A所示超结沟槽MOSFET有着相似的结构,不同之处在于图3A所示的超结沟槽MOSFET的每个沟槽703中没有源区电极而仅存在栅电极706。其中沟槽703下部分的内表面覆盖第一绝缘层704,所述沟槽703上部分的内表面覆盖第二绝缘层707,且在所述沟槽703填充掺杂的多晶硅形成栅电极706。其中所述第二绝缘层707的厚度小于第一绝缘层704。
图3B揭示了根据本发明的另一个优选的实施例,其与图3A所示超结沟槽MOSFET有着相似的结构,不同之处在于图3B所示的超结沟槽MOSFET的沟槽803始于所述外延层的上表面且垂直向下延伸入衬底800内部,同时,位于沟槽803内的栅电极806也向下延伸入衬底800内部。此外,N型柱状掺杂区808和P型柱状掺杂区809也向下延伸并接触衬底800和外延层802的接触面。
图4A至图4G为制造图2E所示的本发明的一个优选的实施例的具体制作步骤。如图4A所示,首先,N型外延层602形成于N+型衬底600上表面。此后,在所述外延层602的上表面形成阻挡氧化层620。随后将沟槽掩膜覆盖在氧化层620上,用干氧刻蚀和干硅刻蚀的方法形成多个沟槽603,其中所述沟槽603穿通所述氧化层620,所述外延层602且延伸入所述衬底600内。
如图4B所示,首先,在沟槽603的内表面形成牺牲氧化层(未示出)并通过去除该牺牲氧化层消除刻蚀过程中可能造成的缺陷。此后,沿所述沟槽603的内表面形成屏蔽氧化层621。随后,用有角度的离子注入的方法注入硼离子以形成P型柱状掺杂区609,所述P型柱状掺杂区靠近所述沟槽603且位于所述外延层602内。
如图4C所示,用有角度的离子注入的方法注入砷离子或磷离子以形成N型柱状掺杂区608,此时,P型柱状掺杂区609被压缩。所述N型柱状掺杂区靠近所述沟槽603且平行于所述P型条形掺杂区609。
如图4D所示,通过热氧化生长或厚氧化层淀积的方法于所述沟槽603的内表面形成第一绝缘层604。此后,在所述沟槽603内填充掺杂的多晶硅形成源区电极605。随后,对所述第一绝缘层和所述源区电极605进行回刻使得所述沟槽内留出足够的空间以制作第二绝缘层和栅电极。
如图4E所示,第二绝缘层607形成于所述沟槽603的上部分的内表面以及所述第一绝缘层604和所述源区电极的上方,且所述第二绝缘层607的厚度小于第一绝缘层604。此后,在所述沟槽603内填充掺杂的多晶硅形成栅电极606。随后,用化学机械抛光或离子刻蚀的方法对所述栅电极606进行回刻。
接下来,提供保护环掩膜(未示出),进行P型掺杂剂的离子注入,并经过扩散以形成保护环615及多个具有悬浮电压的沟槽环617。此后,提供体区掩膜(未示出),进行P型掺杂剂的离子注入,并经过扩散以形成P型体区610。随后提供源区掩膜(未示出),进行N型掺杂剂的离子注入,并通过扩散形成n+源区611。所述源区611靠近P型体区610的上表面且所述n+源区611的多数载流子浓度高于所述外延层602。
如图4F所示,首先,在超结沟槽MOSFET的顶部淀积第三绝缘层614,并于其上提供接触掩膜,之后,用干氧刻蚀的方法形成接触孔。随后,用高能离子注入的方法注入硼离子以形成P+雪崩增强掺杂区612,此后继续用离子注入的方法注入BF2以形成p++浅结接触掺杂区613,所述P++浅结接触掺杂区613形成于所述雪崩增强掺杂区612上方。
如图4G所示,淀积金属层616,使其位于所述第三绝缘层614的上表面且向下延伸入接触孔。此后,提供源极金属掩膜(未示出),用金属刻蚀的方法刻蚀所述金属层616形成源极金属层,以实现其与所述p++浅结接触掺杂区613和所述n+源区611之间的电学接触。
尽管在此说明了各种实施例,可以理解,在不脱离本发明的精神和范围内可以对本发明作出各种修改。例如,可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构,但所作出的修改应包涵在本发明要求保护的范围之内。
Claims (17)
1.一种具有RSO结构的超结沟槽金属氧化物半导体场效应管,包括:
第一导电类型的衬底;
第一导电类型的外延层,该外延层位于所述衬底的上表面,且该外延层的多数载流子浓度低于所述衬底;
多个沟槽,位于所述外延层内,且从所述外延层的上表面向下延伸入所述外延层;
第一绝缘层,覆盖所述沟槽下部分的内表面;
多个源区电极,每个所述源区电极填充于每个所述沟槽的下部分且靠近所述第一绝缘层;
第二绝缘层,覆盖所述沟槽上部分的内表面,且覆盖所述第一绝缘层和所述源区电极的上方,该第二绝缘层的厚度小于所述第一绝缘层的厚度;
多个栅电极,每个所述栅电极填充于每个所述沟槽的上部分且靠近所述第二绝缘层;
多个第一导电类型的第一柱状掺杂区,位于所述外延层内,靠近所述沟槽的部分侧壁且该第一柱状掺杂区在所述外延层内的深度小于所述沟槽在所述外延层中的深度;
多个第二导电类型的第二柱状掺杂区,位于所述外延层内,靠近且包围所述第一柱状掺杂区,且所述第二柱状掺杂区平行于所述第一柱状掺杂区;
多个第二导电类型的体区,位于所述外延层内,靠近所述沟槽的部分侧壁且覆盖所述第一柱状掺杂区和所述第二柱状掺杂区的上表面;
多个第一导电类型的源区,位于有源区,靠近所述体区的上表面且靠近所述沟槽的部分侧壁,所述源区的多数载流子浓度高于所述外延层;
第三绝缘层,覆盖所述栅电极的上方;和
终端区,位于所述超结沟槽金属氧化物半导体场效应管终端处。
2.一种具有RSO结构的超结沟槽金属氧化物半导体场效应管,包括:
第一导电类型的衬底;
第一导电类型的外延层,该外延层位于所述衬底的上表面,且该外延层的多数载流子浓度低于所述衬底;
多个沟槽,位于所述外延层内,且从所述外延层的上表面向下延伸入所述外延层;
第一绝缘层,覆盖所述沟槽下部分的内表面;
第二绝缘层,覆盖所述沟槽上部分的内表面,与所述第一绝缘层相连,该第二绝缘层的厚度小于所述第一绝缘层的厚度;
多个栅电极,每个所述栅电极填充于每个所述沟槽内且靠近所述第一绝缘层和所述第二绝缘层;
多个第一导电类型的第一柱状掺杂区,位于所述外延层内,靠近所述沟槽的部分侧壁且该第一柱状掺杂区在所述外延层内的深度小于所述沟槽在所述外延层中的深度;
多个第二导电类型的第二柱状掺杂区,位于所述外延层内,靠近且包围所述第一柱状掺杂区,且所述第二柱状掺杂区平行于所述第一柱状掺杂区;
多个第二导电类型的体区,位于所述外延层内,靠近所述沟槽的部分侧壁且覆盖所述第一柱状掺杂区和所述第二柱状掺杂区的上表面;
多个第一导电类型的源区,位于有源区,靠近所述体区的上表面且靠近所述沟槽的部分侧壁,所述源区的多数载流子浓度高于所述外延层;
第三绝缘层,覆盖所述栅电极的上方;和
终端区,位于所述超结沟槽金属氧化物半导体场效应管终端处。
3.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中所述沟槽的底部未到达所述衬底和所述外延层的接触面。
4.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中所述沟槽的底部越过所述衬底和所述外延层的接触面且向下延伸入所述衬底中,同时,所述第一柱状掺杂区和所述第二柱状掺杂区的下底面靠近所述衬底和所述外延层的接触面。
5.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中还包括:
多个第二导电类型的雪崩增强掺杂区,位于所述体区内,且位于每两个相邻的所述源区之间,所述雪崩增强掺杂区的底部位于所述源区的底部下方,同时,所述雪崩增强掺杂区的多数载流子的浓度高于所述体区;
多个第二导电类型的浅结接触掺杂区,靠近所述体区的上表面,该浅结接触掺杂区位于每两个相邻的所述源区之间且形成于所述雪崩增强掺杂区的上方,同时,所述浅结接触掺杂区的多数载流子浓度高于所述雪崩增强掺杂区。
6.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中当击穿电压小于或等于100V时,所述终端区由保护环构成,且所述第三绝缘层覆盖所述终端区。
7.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中当击穿电压大于100V时,所述终端区由保护环和多个具有悬浮电压的沟槽环构成,且所述第三绝缘层覆盖所述终端区。
8.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中还包括:
源极金属层,位于所述第三绝缘层上方且向下延伸入每两个相邻的所述第三绝缘层之间。
9.根据权利要求1或2所述的超结沟槽金属氧化物半导体场效应管,其中所述第一导电类型为N型,所述第二导电类型为P型。
10.一种具有RSO结构的超结沟槽金属氧化物半导体场效应管的制造方法,包括:
在所述第一导电类型的衬底的上表面生长第一导电类型的外延层的工序;
在所述外延层的上表面形成一层阻挡氧化层的工序;
在所述阻挡氧化层的上表面提供沟槽掩膜,随后用干氧刻蚀和干硅刻蚀的方法形成多个沟槽的工序;
在所述沟槽内表面形成牺牲氧化层和移除该牺牲氧化层的工序;
在所述沟槽内表面形成屏蔽氧化层的工序;
在所述沟槽上方进行第二导电类型的掺杂剂的有角度的离子注入并进行该掺杂剂的扩散的工序;
在所述沟槽上方进行第一导电类型的掺杂剂的有角度的离子注入并进行该掺杂剂的扩散的工序;
在所述沟槽的内表面形成第一绝缘层的工序;
在所述第一绝缘层上方淀积掺杂的多晶硅形成源区电极的工序;
对所述第一绝缘层和位于其上的源区电极进行回刻的工序,使得所述第一绝缘层和其上的源区电极仅位于所述沟槽的下部,同时移除所述阻挡氧化层;
在所述沟槽上部分的内表面以及所述第一绝缘层和所述源区电极的上表面形成第二绝缘层的工序,所述第二绝缘层的厚度小于所述第一绝缘层;
在所述第二绝缘层上方淀积掺杂的多晶硅形成栅电极的工序;
对所述栅电极进行回刻的工序,使得所述栅电极填充所述沟槽的上部分;
在所述外延层的上表面提供体区掩膜的工序;
进行第二导电类型的掺杂剂的离子注入和扩散的工序,形成体区;
移除所述体区掩膜并在所述外延层的上表面提供源区掩膜的工序;
进行第一导电类型的掺杂剂的离子注入和扩散的工序,形成源区;和
移除所述源区掩膜并在所述外延层的上表面淀积第三绝缘层的工序。
11.根据权利要求10所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中形成所述沟槽的工序中,所述沟槽穿通所述阻挡氧化层,延伸入所述外延层。
12.根据权利要求10所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中形成所述沟槽的工序中,所述沟槽穿通所述阻挡氧化层和所述外延层,延伸入所述衬底。
13.根据权利要求10所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中所述第一绝缘层的形成方法包括热氧化生长或氧化淀积。
14.根据权利要求10所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中所述回刻的方法包括化学机械抛光或等离子刻蚀。
15.根据权利要求10所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中还包括:
在所述第三绝缘层上提供接触掩膜并用干氧刻蚀的方法形成接触区的工序;
进行第二导电类型的掺杂剂的高能离子注入形成雪崩增强掺杂区的工序;
进行第二导电类型的掺杂剂的离子注入形成浅结接触掺杂区的工序。
16.根据权利要求10所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中在提供体区掩膜之前,还包括先提供保护环掩膜并进行第二导电类型的掺杂剂的离子注入和扩散的工序。
17.根据权利要求15所述的超结沟槽金属氧化物半导体场效应管的制造方法,其中还包括:
在所述超结沟槽金属氧化物半导体场效应管顶部淀积金属层的工序;
提供源极金属掩膜并用金属刻蚀的方法形成源极金属层的工序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010158386 CN102208414B (zh) | 2010-03-31 | 2010-03-31 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010158386 CN102208414B (zh) | 2010-03-31 | 2010-03-31 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102208414A true CN102208414A (zh) | 2011-10-05 |
CN102208414B CN102208414B (zh) | 2013-05-22 |
Family
ID=44697167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010158386 Active CN102208414B (zh) | 2010-03-31 | 2010-03-31 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102208414B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610643A (zh) * | 2011-12-20 | 2012-07-25 | 成都芯源***有限公司 | 沟槽金属氧化物半导体场效应晶体管器件 |
CN102881595A (zh) * | 2012-08-17 | 2013-01-16 | 西安龙腾新能源科技发展有限公司 | 一种超结高压功率器件的制造方法 |
CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
CN103137660A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 超级结功率器件终端结构 |
CN103579343A (zh) * | 2012-08-07 | 2014-02-12 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
CN104409334A (zh) * | 2014-11-06 | 2015-03-11 | 中航(重庆)微电子有限公司 | 一种超结器件的制备方法 |
CN105655402A (zh) * | 2016-03-31 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
CN106298533A (zh) * | 2015-06-08 | 2017-01-04 | 北大方正集团有限公司 | 半导体器件的制造方法和半导体器件 |
CN107482049A (zh) * | 2017-08-07 | 2017-12-15 | 电子科技大学 | 一种超结vdmos器件 |
CN110416285A (zh) * | 2019-07-31 | 2019-11-05 | 电子科技大学 | 一种超结功率dmos器件 |
CN110993710A (zh) * | 2019-12-30 | 2020-04-10 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
WO2023197256A1 (zh) * | 2022-04-14 | 2023-10-19 | 苏州龙驰半导体科技有限公司 | 晶体管器件和制造晶体管器件的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6982459B2 (en) * | 2000-12-18 | 2006-01-03 | Denso Corporation | Semiconductor device having a vertical type semiconductor element |
US20060065923A1 (en) * | 2004-09-24 | 2006-03-30 | Infineon Technologies Ag. | High-voltage-resistant semiconductor component having vertically conductive semiconductor body areas and a trench structure |
JP2008227533A (ja) * | 2008-05-12 | 2008-09-25 | Hitachi Ltd | 半導体装置 |
-
2010
- 2010-03-31 CN CN 201010158386 patent/CN102208414B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6982459B2 (en) * | 2000-12-18 | 2006-01-03 | Denso Corporation | Semiconductor device having a vertical type semiconductor element |
US20060065923A1 (en) * | 2004-09-24 | 2006-03-30 | Infineon Technologies Ag. | High-voltage-resistant semiconductor component having vertically conductive semiconductor body areas and a trench structure |
JP2008227533A (ja) * | 2008-05-12 | 2008-09-25 | Hitachi Ltd | 半導体装置 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
CN103137698B (zh) * | 2011-11-23 | 2016-04-27 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
CN103137660A (zh) * | 2011-11-30 | 2013-06-05 | 上海华虹Nec电子有限公司 | 超级结功率器件终端结构 |
CN103137660B (zh) * | 2011-11-30 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 超级结功率器件终端结构 |
CN102610643B (zh) * | 2011-12-20 | 2015-01-28 | 成都芯源***有限公司 | 沟槽金属氧化物半导体场效应晶体管器件 |
CN102610643A (zh) * | 2011-12-20 | 2012-07-25 | 成都芯源***有限公司 | 沟槽金属氧化物半导体场效应晶体管器件 |
CN103579343A (zh) * | 2012-08-07 | 2014-02-12 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
CN103579343B (zh) * | 2012-08-07 | 2016-06-29 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
CN102881595A (zh) * | 2012-08-17 | 2013-01-16 | 西安龙腾新能源科技发展有限公司 | 一种超结高压功率器件的制造方法 |
CN102881595B (zh) * | 2012-08-17 | 2015-10-28 | 西安龙腾新能源科技发展有限公司 | 一种超结高压功率器件的制造方法 |
CN104409334A (zh) * | 2014-11-06 | 2015-03-11 | 中航(重庆)微电子有限公司 | 一种超结器件的制备方法 |
CN106298533A (zh) * | 2015-06-08 | 2017-01-04 | 北大方正集团有限公司 | 半导体器件的制造方法和半导体器件 |
CN105655402A (zh) * | 2016-03-31 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
CN107482049A (zh) * | 2017-08-07 | 2017-12-15 | 电子科技大学 | 一种超结vdmos器件 |
CN107482049B (zh) * | 2017-08-07 | 2020-03-31 | 电子科技大学 | 一种超结vdmos器件 |
CN110416285A (zh) * | 2019-07-31 | 2019-11-05 | 电子科技大学 | 一种超结功率dmos器件 |
CN110416285B (zh) * | 2019-07-31 | 2024-06-07 | 电子科技大学 | 一种超结功率dmos器件 |
CN110993710A (zh) * | 2019-12-30 | 2020-04-10 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
CN110993710B (zh) * | 2019-12-30 | 2021-11-02 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
WO2023197256A1 (zh) * | 2022-04-14 | 2023-10-19 | 苏州龙驰半导体科技有限公司 | 晶体管器件和制造晶体管器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102208414B (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102208414B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
CN103579343B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
CN102169902B (zh) | 一种深槽和深注入型超结器件 | |
CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
CN101689562B (zh) | 半导体器件 | |
CN103137698B (zh) | 一种金属氧化物半导体场效应晶体管及制造方法 | |
CN107204372A (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
CN104576743B (zh) | 沟槽功率mos器件及其制造方法 | |
CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
CN103681348A (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
CN103650148A (zh) | 绝缘栅双极晶体管 | |
CN103875074A (zh) | 绝缘栅晶体管及其生产方法 | |
CN109037312A (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
CN101908541A (zh) | 半导体装置及其制造方法 | |
CN102214691B (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
CN101916780A (zh) | 一种具有多层超结结构的ldmos器件 | |
CN105529262A (zh) | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
CN101916729A (zh) | 具有多层超结结构的soi ldmos器件制作方法 | |
CN102723353A (zh) | 高压功率ldmos器件及其制造方法 | |
CN104347475B (zh) | 具有沟槽隔离区的边缘终止结构 | |
CN101989602B (zh) | 一种沟槽mosfet | |
CN103715232A (zh) | 用于半导体功率器件的沟槽式终端及其制备方法 | |
CN102403353B (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
CN202042487U (zh) | 一种具有超结结构的半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |