CN101916729A - 具有多层超结结构的soi ldmos器件制作方法 - Google Patents

Abstract

本发明公开了一种具有多层超结结构的SOI LDMOS器件的制作方法，该方法采用SOI衬底对顶层硅进行离子注入形成第一层超结结构；然后在形成有至少一层超结结构的SOI衬底上制备外延层，利用与制作第一层超结结构相同的工艺条件制作另一层超结结构，且使上下层超结结构的n型柱区和p型柱区交错排列，得到至少由两层超结结构组成的多层超结结构；之后再制作体区、栅区、源区、漏区和体接触区完成器件。该方法通过外延及离子注入技术形成多层超结结构，且上下两层超结结构的p/n型柱区交错排布，能够进一步提高p/n型柱区间的接触面积，且不会带来显著的副作用，保证器件的抗击穿能力比传统的超结LDMOS更高。

Description

具有多层超结结构的SOI LDMOS器件制作方法

技术领域

本发明涉及一种横向双扩散金属氧化物半导体(LDMOS，Lateral Double-diffused MOSFET)器件结构的制作方法，尤其是一种具有多层超结结构的SOI LDMOS器件的制作方法，属于半导体制造技术领域。

背景技术

横向双扩散金属氧化物半导体(LDMOS，Lateral Double-diffused MOSFET)是高压集成电路HVIC(High Voltage Integrated Circuit)和功率集成电路PIC(Power Integrated Circuit)的关键技术。其主要特征在于沟道区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区掺杂类型与漏端一致，通过加入漂移区，可以起到分担击穿电压的作用。

所谓超结LDMOS，是一种改进型LDMOS，即传统LDMOST的低掺杂N型漂移区被一组交替排布的n型柱区和p型柱区所取代。理论上，由于p/n柱区之间的电荷补偿，超结LDMOS可以获得很高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻，因此超结器件可以在击穿电压和导通电阻之间取得一个很好的平衡。

超结LDMOS器件，其实质是在漂移区引入pn结，当器件工作在最大击穿电压下时，漂移区能够尽可能完全耗尽，这样，除了n柱区承担了主要的电压外，pn柱区界面处的耗尽层也承担了部分电压，从而比传统LDMOS能够承受的更高的击穿电压。

通常情况下，为了使得相同漂移区长度和宽度的器件在最大击穿电压下尽可能完全耗尽，可以缩小p/n柱区的宽度，提高p/n柱区的深度，即尽可能提高柱区的深宽比，其本质是增大p/n柱区之间的接触面积，亦即增大漂移区内部的p/n结耗尽区的面积，然而实际上受工艺条件所限，无法进一步获得较小的柱区宽度和较深的柱区深度，这是由于：首先，超结器件在以后的高能量离子注入过 程中，需要进行退火处理，这样过窄的柱区容易造成不同类型杂质相互之间扩散污染，造成p/n柱区内部电荷的不平衡，会降低实际抗击穿能力；其次，过深的柱区势必伴随高能量的离子注入，容易造成器件内部损伤，且柱区内部杂质分布很不均匀，仍然会带来相邻的p/n柱区间电荷不平衡的问题，从而降低器件的实际抗击穿性能。

鉴于此，本发明提出一种具有多层超结结构的的SOILDMOS器件的制作方法，通过进一步提高p/n柱区间的接触面积，提高器件抗击穿能力。

发明内容

本发明要解决的技术问题在于提供一种具有多层超结结构的SOI LDMOS器件制作方法，提高器件抗击穿能力。

为了解决上述技术问题，本发明采用如下技术方案：

一种具有多层超结结构的SOI LDMOS器件制作方法，包括以下步骤：

(A)采用SOI衬底，对其顶层硅进行离子注入，形成交替排列的n型柱区和p型柱区，作为第一层超结结构；

(B)在形成有至少一层超结结构的SOI衬底上外延生长单晶硅，制备外延层；然后，利用与制作第一层超结结构相同的工艺条件在外延层制作另一层超结结构，且使该另一层超结结构的n型柱区和p型柱区分别与其下的超结结构的p型柱区和n型柱区位置相对应，从而使上下层超结结构的n型柱区和p型柱区交错排列，得到至少由两层超结结构组成的多层超结结构；

(C)利用浅沟槽隔离技术制作沟槽隔离结构，将包含了多层超结结构的部分硅材料隔离出来；

(D)利用多次离子注入方式对所述部分硅材料中除多层超结结构以外的部分掺杂，形成p阱体区；

(E)在p阱体区上靠近多层超结结构的一端制作出栅区；

(F)在所述栅区的一侧，通过离子注入在p阱体区上形成体接触区和源区；

(G)在所述栅区的另一侧，通过离子注入在多层超结结构上远离栅区的一端形成漏区，从而得到LDMOS器件的核心结构。

作为本发明的优选方案，通过重复步骤(B)的方法继续生长更多层超结结构，从而形成由三层或更多层超结结构组成的多层超结结构。

作为本发明的优选方案，步骤(A)中，离子注入形成的n型柱区和p型柱区的深度均为SOI顶层硅的厚度，n型柱区和p型柱区的宽度相等；p型柱区通过注入杂质硼形成，n型柱区通过注入杂质磷形成；制作n型柱区和p型柱区时，使它们的浓度分布一致。

步骤(E)制作栅区时，先制备一层栅介质材料，再在所述栅介质材料上制备栅材料，然后通过光刻在所述p阱体区上靠近所述缓冲层的一端制作出栅区，使所述栅区包括栅介质材料和栅材料。利用热氧化法形成所述栅介质材料。所述栅材料为多晶硅材料。

本发明的有益效果在于：

本发明在既有的工艺条件下，即工艺所能满足的最大深宽比情况下，通过外延及离子注入技术形成多层超结结构，且上下两层超结结构的p/n型柱区交错排布，能够进一步提高p/n型柱区间的接触面积，相当于将柱区的深宽比扩大了一倍，同时该制作方法不会带来显著的副作用，这样能够保证器件的抗击穿能力比传统的超结LDMOS更高。

并且该多层超结结构还具有很好的扩展性，不仅可用于SOI衬底，也可用于体硅或蓝宝石等其它各种类型衬底，另外，该多层超结结构不仅可以为双层，也可扩展为三层乃至更多层，以进一步提高p/n型柱区间的接触面积，从而提升器件的抗击穿能力。

附图说明

图1为实施例中步骤(1)的示意图；

图2为实施例中步骤(2)的示意图；

图3为实施例中第一层超结结构的剖面示意图；

图4为实施例中由第一和第二层超结结构组成的多层超结结构的剖面示意图；

图5为实施例中多层超结结构的LDMOS器件的示意图。

图1中各附图标记说明如下：

1、源极

2、栅极

3、多晶硅栅材料层

4、p型柱区

5、n型柱区

6、漏极

7、沟槽隔离结构

8、SOI埋氧层

9、SOI底层硅

10、体接触区

11、源区

12、体区

13、栅氧化材料层

14、第一层超结结构

15、第二层超结结构

16、漏区

具体实施方式

下面结合附图进一步说明本发明，为了示出的方便附图并未按照比例绘制。

如图5所示，一种多层超结结构的LDMOS器件，包括衬底和位于衬底之上的有源区，其有源区包括：栅区、位于栅区两侧的源区11和漏区16、位于栅区之下的体区12、位于体区12与漏区16之间的多层超结结构；所述多层超结结构包括由下至上依次排列的至少两层超结结构(包括第一层超结结构14和第二层超结结构15)，每层超结结构由横向交替排列的n型柱区5和p型柱区4组成，可分担击穿电压。其中，所述栅区包括栅介质层和位于栅介质层之上的栅材料层，例如，栅氧化材料层13和多晶硅栅材料层3。

在多层超结结构中，上层超结结构的n型柱区和p型柱区分别与其下层超结结构的p型柱区和n型柱区位置相对应，使上下层超结结构的n型柱区和p型柱区交错排列，能够进一步提高n、p型柱区间的接触面积。另外，该多层超结结构不仅可以为双层，也可扩展为三层乃至更多层。

优选地，在其有源区周围设有沟槽隔离结构7，将其与其他器件电隔离。所述衬底优选具有绝缘埋层的衬底，如SOI(Silicon On Insulator)衬底(包括SOI埋氧层8和SOI底层硅9)，也可以是体硅衬底或蓝宝石衬底等其他各种类型的衬底。当选取具有绝缘埋层的(SOI)衬底时，该器件还包括体接触区10，该体接触区10可位于源区11旁与体区12相接触，用于引出体区12聚集的多余电荷，避免浮体效应。

在栅区、源区、漏区上分别设有栅极2、源极1、漏极6。其中，对于采用具有绝缘埋层的衬底的器件，源极1设于体接触区10与源区11交界处之上。

以SOI衬底实现该器件的工艺包括以下步骤：

(1)如图1所示，采用SOI衬底，对其顶层硅进行离子注入，形成交替排列的n型柱区和p型柱区，作为第一层超结结构。其中，离子注入形成n型柱区和p型柱区的深度和宽度分别相等，柱区深度即为SOI顶层硅厚度，柱区宽度以工艺条件所能提供的最小宽度设计，(宽度约为0.5um-1.5um)，p型柱区通过注入杂质硼形成，n型柱区通过注入杂质磷形成。第一层超结结构的剖面图如图3所示，与传统LDMOS的超结结构相同。

(2)如图2所示，在形成有第一层超结结构的SOI衬底上外延生长单晶硅，制备外延层。外延层的厚度与第一层超结结构的厚度相同，也将作为第二层超结结构的厚度。然后，利用与制作第一层超结结构相同的工艺条件在外延层制作第二层超结结构，且使第二层超结结构的n型柱区和p型柱区分别与其下第一层超结结构的p型柱区和n型柱区位置相对应，从而使上下层超结结构的n型柱区和p型柱区交错排列。

由第一和第二层超结结构组成的多层超结结构的剖面图，如图4所示，可见p/n型柱区的交错排布能够进一步提高p/n型柱区间的接触面积，相当于将柱区的深宽比扩大了一倍，同时其制作与传统工艺相兼容，不会带来显著的副作用，这样能够保证器件的抗击穿能力比传统的超结LDMOS更高。

另外，还可以通过重复步骤(2)的方法，继续生长第三层乃至更多层超结结构，进一步提高p/n型柱区间的接触面积。

(3)利用浅沟槽隔离(STI)技术制作沟槽隔离结构，将包含了多层超结结构的部分硅材料隔离出来，该部分硅材料用于制备器件的有源区。

(4)在上述被隔离的部分硅材料表面利用热氧化法形成一层栅氧化材料。

(5)利用多次离子注入方式对所述部分硅材料中除多层超结结构以外的部分掺杂，形成p阱体区。

(6)在栅氧化材料上淀积多晶硅、掺杂形成多晶硅栅材料，并通过光刻在p阱体区上靠近多层超结结构的一端制作出栅区。栅区由栅氧化材料层和多晶硅栅材料层构成。

(7)在所述栅区的一侧，通过离子注入在p阱体区上形成体接触区和源区。

(8)在所述栅区的另一侧，通过离子注入在多层超结结构上远离栅区的一端形成漏区，从而完成有源区的制作，得到器件的核心结构。

其中，制作p阱体区、栅区、源区、体接触区和漏区采用离子注入、刻蚀等常规半导体工艺，本实施例仅是一种优选的步骤方法，具体制作时也可以有其他的变化。制作的栅区和漏区纵向排列，而多层超结结构由横向交替排列的n型柱 区和p型柱区组成。

(9)采用LTO(低温二氧化硅)方式生长二氧化硅，覆盖整个有源区。

(10)在所述二氧化硅上刻蚀出窗口，然后淀积金属，光刻，引出栅极、源极、漏极。源极设于体接触区与源区交界处之上。

(11)最后淀积氮化硅，生成钝化层。

最后得到的器件如图5所示。

本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (9)

1.一种具有多层超结结构的S0I LDMOS器件制作方法，其特征在于，包括以下步骤：

(A)采用SOI衬底，对其顶层硅进行离子注入，形成交替排列的n型柱区和p型柱区，作为第一层超结结构；

(B)在形成有至少一层超结结构的SOI衬底上外延生长单晶硅，制备外延层；然后，利用与制作第一层超结结构相同的工艺条件在外延层制作另一层超结结构，且使该另一层超结结构的n型柱区和p型柱区分别与其下的超结结构的p型柱区和n型柱区位置相对应，从而使上下层超结结构的n型柱区和p型柱区交错排列，得到至少由两层超结结构组成的多层超结结构；

(C)利用浅沟槽隔离技术制作沟槽隔离结构，将包含了多层超结结构的部分硅材料隔离出来；

(D)利用多次离子注入方式对所述部分硅材料中除多层超结结构以外的部分掺杂，形成p阱体区；

(E)在p阱体区上靠近多层超结结构的一端制作出栅区；

(F)在所述栅区的一侧，通过离子注入在p阱体区上形成体接触区和源区；

(G)在所述栅区的另一侧，通过离子注入在多层超结结构上远离栅区的一端形成漏区，从而得到LDMOS器件的核心结构。

2.根据权利要求1所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：在步骤(C)之前，重复步骤(B)。

3.根据权利要求1所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：步骤(A)中，离子注入形成的n型柱区和p型柱区的深度均为SOI顶层硅的厚度。

4.根据权利要求1所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：步骤(A)中，离子注入形成的n型柱区和p型柱区的宽度相等。

5.根据权利要求1所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：步骤(A)中，p型柱区通过注入杂质硼形成，n型柱区通过注入杂质磷形成。

6.根据权利要求1所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：步骤(A)中，制作n型柱区和p型柱区时，使它们的浓度分布一致。

7.根据权利要求1所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：步骤(E)制作栅区时，先制备一层栅介质材料，再在所述栅介质材料上制备栅材料，然后通过光刻在所述p阱体区上靠近所述缓冲层的一端制作出栅区，使所述栅区包括栅介质材料和栅材料。

8.根据权利要求7所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：利用热氧化法形成所述栅介质材料。

9.根据权利要求7所述具有多层超结结构的SOI LDMOS器件制作方法，其特征在于：所述栅材料为多晶硅材料。

Images