CN1241325A - 多信道无线装置、无线通信***和分数分频综合器 - Google Patents

多信道无线装置、无线通信***和分数分频综合器 Download PDF

Info

Publication number
CN1241325A
CN1241325A CN98801515A CN98801515A CN1241325A CN 1241325 A CN1241325 A CN 1241325A CN 98801515 A CN98801515 A CN 98801515A CN 98801515 A CN98801515 A CN 98801515A CN 1241325 A CN1241325 A CN 1241325A
Authority
CN
China
Prior art keywords
frequency
phase discriminator
synthesizer
output
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98801515A
Other languages
English (en)
Inventor
***
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1241325A publication Critical patent/CN1241325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

用于多信道无线装置的分数分频频率综合器是已知的。提出了对于这样的类型的综合器的新的结构,没有已知的综合器的缺点,并具有与普通的整数的N分频综合器相同的相位噪声的特性。新颖的结构具有一个主PLL,在其反馈环路中有第一整数分频器,还具有一个辅助PLL,在其反馈环路中有第二整数分频器。

Description

多信道无线装置、无线通信 ***和分数分频综合器
本发明涉及多信道无线装置。这样的多信道无线装置可以是无线通信装置，例如蜂窝或无绳电话，寻呼器，或任何其它适合的多信道无线装置。
本发明还涉及无线通信***，和分数分频综合器。
RF(射频)频率综合器被使用于，例如，在无线通信***中使用的多信道无线装置。在这样的***中，使用了多信道接收机或收发信机，包括RF频率综合器，它可调谐到多个频道。这样的调谐应当是快速的，因为无线装置应当能够从一个无线信道快速地切换到另一个无线信道。而且，无线装置应当造成尽可能小的相邻信道干扰。为此，在其输出信号的频谱纯度和其设定时间方面，应当对于在这样的无线装置中使用的频率综合器提出高的要求。通常知道频率综合器具有倍频器的结构，例如在手册“The Art of Electronics(电子技术)”，P.Horowitz et al.，Cambridge University Press，p.432，1980中所描述的。在这样的综合器中，来自VCO(压控振荡器)的输出信号，例如，是由晶体振荡器所产生的稳定的参考频率的倍数。整数分频比分频器把输出信号分频，并把分频器的输出反馈到鉴相器，同时参考信号也被馈送到鉴相器。环路滤波器对鉴相器的输出进行滤波，以及被低通滤波的信号控制了VCO。这样的环路基本上是PLL，在其反馈路径中具有整数分频器。在通信装置中，参考频率被选择为等于频道间隔。然而，由于环路滤波器通常的小带宽，这样的综合器的设定时间相对较大，这样，综合器速度较慢。为了克服这个问题，提出了分数分频综合器。在手册“Digital PLL Frequency Synthesizers(数字PLL频率综合器)”，U.L.Rohde，pp.124-141，Prentice-Hall，1983，描述了这样的分数N分频综合器，N是分数。因为较高的参考频率可被使用，因此原则上可得到比通常的整数分频综合器更好的性能，这样的分数N频率综合器仍旧具有相当大的缺点。为了达到分数分频，脉冲去除器在鉴相器的输出到达给定值时的正常时间间隔内去除从VCO反馈到分频器的脉冲。结果是，除以N的分频被除以N+1的分频替换。这样的交替的分频在综合器的输出信号中造成不想要的边带。以高度复杂的结构为代价，由此，借助于耦合到累加器的数字-模拟转换器，产生了一个信号，把它从鉴相器的输出信号中减去，试图抵消不想要的边带。对于这样的分数-N分频频率综合器更详细的说明，可参考应用指南AN1891，“SA 8025 Fractional-N Frequency synthesis(SA8025分数N分频频率综合)”，Philips Semiconductors，18 Sep 1994。在论文“Δ-∑ Modulation in Fractional-N Frequency Synthesis(在分数N分频频率综合中的Δ-∑调制)”，T.A.D.Riley et al.，IEEEjournal of Solid State Circuits，Vol.28，No.5，pp.553-559中，Δ-∑调制器被使用来在分数-N分频频率综合器中对相位抖动进行噪声-整形。这样的结构是复杂的。两种分数-N分频频率综合器都有缺点。有期望的相位噪声仍比普通整数分频频率综合器高得多。而且，通常需要外部调节，以便补偿剩余结果。因为在两种类型的分数-N综合器中需要高速电路，所以功率消耗在诸如数字-模拟转换器和Δ-∑调制器那样的数字电路是相当显著的。这样的相当高的功率消耗在移动电话中是特别不想要的，在移动电话中，希望在电池耗尽以前尽可能长的待机和呼叫时间。高的复杂性也导致较大的芯片，从成本的观点和希望高的集成度看来，这是不想要的。
本发明的一个目的是提供一种无线通信装置，它包括的分数分频频率综合器具有高的性能，同时简单结构，而没有已知的分数-N分频综合器的缺点。
为此，提供了分数分频频率综合器，特别是当它被包括在多信道无线装置时，该综合器在综合器输出端处具有输出信号，其频率是由参考频率产生器所产生的参考频率的分数倍数，该综合器包括有在参考与所述输出端之间的前向路径，它包括第一鉴相器、第一环路滤波器与第一压控振荡器的级联，由此，第一鉴相器的第一输入端被耦合到参考端，该综合器还包括有在所述输出端与第一鉴相器的第二输入端之间的反馈路径，它包括第一分频器、第二鉴相器、第二环路滤波器与第二压控振荡器的级联，由此，第二压控振荡器的输出端被耦合到第一鉴相器的第二输入端和第一分频器的输出端被耦合到第二鉴相器的第一输入端，以及该综合器包括第二分频器，其输入端被耦合到第一鉴相器的第二输入端，其输出端被耦合到第二鉴相器的第二输入端，由此，第一和第二分频器的分频比是整数。本发明所基于的观点是，尽管应用极简单结构，仍旧能够只使用整数分频器来得到分数-N分频综合器。这样的分数-N分频频率综合器的惊人的完全不同的概念具有优点，其相位噪声是和普通的整数N分频综合器的相位噪声一样低。而且，因为辅助PLL被精确地除以M/N，M是第一分频器的整数除数和N是第二分频器的整数除数，所以不会产生不想要的寄生频率。此外，因为第二压控振荡器的相位噪声被主PLL的第一环路滤波器抑制，所以第二压控振荡器可容易地被集成在IC(集成电路)中。由于极简单的结构，得到低的功耗，还有小的芯片面积和低成本设计和开发。当使用BiCMOS或短沟道CMOS技术时，完整的综合器可容易地被集成在集成电路中。
在权利要求2-4中，提出了在多信道无线装置中的分数分频频率综合器的各种不同的实施例。在权利要求2中，提出分频器是预分频器。这样的预分频器优选地是技术上熟知的所谓的双模块预分频器，它具有两个可编程参量。在权利要求3中，提出了这样的可调节性。由此，任何的作为输入参考频率的分数倍数的输出频率都可被综合。
现在参照附图通过例子来描述本发明。
图1示意地显示带有按照本发明的多信道无线装置的无线通信***，以及
图2显示了按照本发明的分数分频频率综合器的方框图。
在所有图上，相同的参考数字用于相同的特性。
图1示意地显示带有按照本发明的多信道无线装置2和3的无线通信***。这样的***可以是蜂窝无线***，例如GSM(FD/TDMA***)，带有结合码分的频道的CDMA***，无绳电话***，如DECT***，寻呼***，如FLEXTM***，或任何其它适合的多信道无线***。该***还包括无线基站4，它可和无线装置2与3通信。这样的无线基站2包括RF接收机分支5和RF发射机分支6，二者都经过双工器或收发开关8耦合到天线7。接收机分支5包括以混频器9的形式的下变频装置和频率综合器10，它可以是按照本发明的分数分频频率综合器。接收路径5还包括被耦合到接收滤波器12的低噪声RF放大器11。综合器10提供本地振荡器频率fLO到混频器9的输入端。混频器9的输出被馈送到另一个混频级或调制器(这里未详细示出)。发射路径6包括混频器13，来自它的一个输入被耦合到RF功率放大器14，它经过发射滤波器15被耦合到双工器8。频率综合器16提供载频fc给混频器16。要被发送的数据被提供到混频器13的输入端。无线装置2包括微控制器17，它被编程来把调整数据提交到综合器10和16，以便调整它们的频率。同样地，无线装置3包括混频器20，功率放大器21，发射滤波器22，双工器23，天线24，低噪声放大器25，接收滤波器26，混频器27以及综合器28。
图2显示了按照本发明的分数分频频率综合器10的方框图。综合器10具有输出端30，其上存在有具有输出频率f0的输出信号，以及具有输入端，其上被馈以具有参考频率fref的参考信号。参考频率fref由参考发生器产生(图上未详细示出)，例如晶体或石英振荡器。输出频率f0是参考频率fref的分数倍数。分数分频频率综合器10包括在输入端31与输出端32之间的前向路径，它包括第一鉴相器PD1，第一环路滤波器LF1，通常是低通滤波器，与第一压控振荡器VCO1的级联。第一鉴相器PD1的第一输入端被耦合到输入端31。综合器10还包括有在输出端30与第一鉴相器PD1的第二输入端33之间的反馈路径，它包括具有整数分频比M的第一分频器34、第二鉴相器PD2、第二环路滤波器LF2，通常是低通滤波器，与第二压控振荡器VCO2的级联。在输出端，振荡器VCO2被耦合到第一鉴相器PD1的第二输入端33。第一分频器34的输出端35被耦合到第二鉴相器PD2的第一输入端36。综合器10还包括具有整数分频比N的第二分频器37，其输入端38被耦合到第一鉴相器PD1的第二输入端33，其输出端39被耦合到第二鉴相器PD2的第二输入端40。在一个实施例中，分频器34和37是技术上熟知的所谓的双模块预分频器。在这个实施例中，分频器包括P/P+1计数器，其分频比可通过控制信号ct1从P切换到P+1或反过来，可编程向下计数器Q和可编程向下计数器R。可编程向下计数器Q和R是可得到的。如果向下计数器从其预置值向下计数到零，则计数器的输出从一个逻辑值改变到另一个逻辑值，例如从逻辑高改变到逻辑低，而同时计数器被装载以它的预置值。微控制器17可改变预置值，所以可以设置Q和R为任何数值。这样的预分频器具有M＝Q·P+R的总的分频比。同样地，分频器或预分频器37包括S/S+1计数器，可编程向下计数器T，和可编程向下计数器U。分频器37具有N＝T·S+U的总的分频比。对于这样的双模式预分频器的原理可参考手册“”，R.E.Best，McGraw-Hill，pp.139和143-145，1993，第二版。在第139页，在图3.22(d)中给出了这样的双模块预分频器的方框图。在按照本发明的分数分频器，分频器也可被实现为4-模块预分频器，或任何其它合适类型的分频器。在给定的实施例中，这样，正如分数分频综合器10的输入/输出关系，以下的关系保持为：f0＝(Q·P+R)/(T·S+U)·fref。
从上述的内容看来，对于本领域技术人员将显然可以在如此后由附属权利要求所规定的本发明的精神和范围内，作出各种不同的修正，因而，本发明并不限于所提供的例子。

Claims (6)

1.多信道无线装置包括被耦合到天线的用于接收无线信号的至少一个RF-接收机分支，该接收机分支包括用于下变频所接收的无线信号的下变频装置和被包括在下变频装置中的分数分频频率综合器，该综合器在综合器输出端处具有输出信号，它被用来下变频所接收的无线信号，输出信号的频率是由参考频率产生器所产生的参考频率的分数倍数，该综合器包括有在参考源与所述输出端之间的前向路径，它包括第一鉴相器、第一环路滤波器与第一压控振荡器的级联，由此，第一鉴相器的第一输入端被耦合到参考源，该综合器还包括有在所述输出端与第一鉴相器的第二输入端之间的反馈路径，它包括第一分频器、第二鉴相器、第二环路滤波器与第二压控振荡器的级联，由此，第二压控振荡器的输出端被耦合到第一鉴相器的第二输入端和第一分频器的输出端被耦合到第二鉴相器的第一输入端，以及该综合器包括第二分频器，其输入端被耦合到第一鉴相器的第二输入端，其输出端被耦合到第二鉴相器的第二输入端，由此，第一和第二分频器的分频比是整数。
2.如权利要求1所要求的无线装置，其特征在于，其中至少一个分频器是预分频器。
3.如权利要求1和2所要求的无线装置，其特征在于，其中分频比是可调节的。
4.如权利要求1，2，或3所要求的无线装置，其特征在于，还包括被耦合到天线的RF-发射分支。
5.无线通信***，包括至少一个多信道无线装置，它包括多信道无线装置包括被耦合到天线的用于接收无线信号的至少一个RF-接收机分支，该接收机分支包括用于下变频所接收的无线信号的下变频装置和被包括在下变频装置中的分数分频频率综合器，该综合器在综合器输出端处具有输出信号，它被用来下变频所接收的无线信号，输出信号的频率是由参考频率产生器所产生的参考频率的分数倍数，该综合器包括有在参考源与所述输出端之间的前向路径，它包括第一鉴相器、第一环路滤波器与第一压控振荡器的级联，由此，第一鉴相器的第一输入端被耦合到参考源，该综合器还包括有在所述输出端与第一鉴相器的第二输入端之间的反馈路径，它包括第一分频器、第二鉴相器、第二环路滤波器与第二压控振荡器的级联，由此，第二压控振荡器的输出端被耦合到第一鉴相器的第二输入端和第一分频器的输出端被耦合到第二鉴相器的第一输入端，以及该综合器包括第二分频器，其输入端被耦合到第一鉴相器的第二输入端，其输出端被耦合到第二鉴相器的第二输入端，由此，第一和第二分频器的分频比是整数。
6.分数分频频率综合器，该综合器在综合器输出端处具有输出信号，它具有的频率是由参考频率产生器所产生的参考频率的分数倍数，该综合器包括有在参考源与所述输出端之间的前向路径，它包括第一鉴相器、第一环路滤波器与第一压控振荡器的级联，由此，第一鉴相器的第一输入端被耦合到参考源，该综合器还包括有在所述输出端与第一鉴相器的第二输入端之间的反馈路径，它包括第一分频器、第二鉴相器、第二环路滤波器与第二压控振荡器的级联，由此，第二压控振荡器的输出端被耦合到第一鉴相器的第二输入端和第一分频器的输出端被耦合到第二鉴相器的第一输入端，以及该综合器包括第二分频器，其输入端被耦合到第一鉴相器的第二输入端，其输出端被耦合到第二鉴相器的第二输入端，由此，第一和第二分频器的分频比是整数。
CN98801515A 1997-08-12 1998-07-16 多信道无线装置、无线通信***和分数分频综合器 Pending CN1241325A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202491.3 1997-08-12
EP97202491 1997-08-12
PCT/IB1998/001081 WO1999008384A2 (en) 1997-08-12 1998-07-16 Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer

Publications (1)

Publication Number Publication Date
CN1241325A true CN1241325A (zh) 2000-01-12

Family

ID=8228637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98801515A Pending CN1241325A (zh) 1997-08-12 1998-07-16 多信道无线装置、无线通信***和分数分频综合器

Country Status (5)

Country Link
EP (1) EP0943180A1 (zh)
JP (1) JP2001502157A (zh)
KR (1) KR20000068744A (zh)
CN (1) CN1241325A (zh)
WO (1) WO1999008384A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158227A (zh) * 2010-02-11 2011-08-17 奇景光电股份有限公司 非整数n型锁相回路
CN109104185A (zh) * 2017-06-21 2018-12-28 三星电子株式会社 数字锁相环和数字锁相环的操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ507555A (en) * 1999-04-14 2002-10-25 Tait Electronics Ltd Phase lock loop frequency synthesis with extended range of fractional divisors
US6198354B1 (en) * 1999-12-07 2001-03-06 Hughes Electronics Corporation System for limiting if variation in phase locked loops
JP4071464B2 (ja) * 2001-07-17 2008-04-02 株式会社東芝 音声クロック復元装置及び音声クロック復元方法
KR100837115B1 (ko) * 2007-02-28 2008-06-11 지씨티 세미컨덕터 인코포레이티드 이중 무선 주파수 수신 회로 및 그 제어 방법
WO2009101811A1 (ja) * 2008-02-14 2009-08-20 Panasonic Corporation 受信装置とこれを用いた電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677823A (ja) * 1992-08-24 1994-03-18 Oki Electric Ind Co Ltd 周波数シンセサイザ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158227A (zh) * 2010-02-11 2011-08-17 奇景光电股份有限公司 非整数n型锁相回路
CN102158227B (zh) * 2010-02-11 2013-04-17 奇景光电股份有限公司 非整数n型锁相回路
CN109104185A (zh) * 2017-06-21 2018-12-28 三星电子株式会社 数字锁相环和数字锁相环的操作方法
CN109104185B (zh) * 2017-06-21 2022-06-07 三星电子株式会社 数字锁相环和数字锁相环的操作方法

Also Published As

Publication number Publication date
WO1999008384A2 (en) 1999-02-18
JP2001502157A (ja) 2001-02-13
EP0943180A1 (en) 1999-09-22
KR20000068744A (ko) 2000-11-25
WO1999008384A3 (en) 1999-04-29

Similar Documents

Publication Publication Date Title
KR100579680B1 (ko) 이동 전화기에서 간략화된 기준 주파수 분포
US5519885A (en) Method to generate different frequency signals in a digital radio telephone
US6150890A (en) Dual band transmitter for a cellular phone comprising a PLL
EP2238683B1 (en) Frequency synthesizer and related method for generating wideband signals
US7327993B2 (en) Low leakage local oscillator system
US6094569A (en) Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer
US20080233892A1 (en) Method and system for an integrated vco and local oscillator architecture for an integrated fm transmitter and fm receiver
WO2010093961A1 (en) Frequency synthesizer with multiple tuning loops
EP1320189A1 (en) Multi-band frequency synthesiser for mobile terminals
KR20030057577A (ko) 공통 기준 오실레이터를 이용하는 다중-모드 무선 통신디바이스
EP1458111B1 (en) Multi-band frequency synthesizer
US6564039B1 (en) Frequency generation circuit and method of operating a tranceiver
US6784751B2 (en) Method and apparatus providing resampling function in a modulus prescaler of a frequency source
US7170965B2 (en) Low noise divider module for use in a phase locked loop and other applications
EP1206039A2 (en) A synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device
CN101256229A (zh) 接收设备
US6570948B1 (en) Phase locked loop frequency generating circuit and a receiver using the circuit
CN1241325A (zh) 多信道无线装置、无线通信***和分数分频综合器
KR100290670B1 (ko) 위상동기루프를사용한주파수합성기의락-업고속화회로
Fox Ask the Applications Engineer—30
US20080079500A1 (en) Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems
US20030092419A1 (en) Method and apparatus for a near-unity divider in a direct conversion communication device
JP3282682B2 (ja) 移動電話機
US6741865B1 (en) Digital multi-subscriber radio telecommunication system working with frequency jumping
GB2373113A (en) Improvements in or relating to fast frequency-hopping synthesisers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication