CN110429935B - 一种切频锁相回路及其所运用的算法 - Google Patents

一种切频锁相回路及其所运用的算法 Download PDF

Info

Publication number
CN110429935B
CN110429935B CN201910674585.8A CN201910674585A CN110429935B CN 110429935 B CN110429935 B CN 110429935B CN 201910674585 A CN201910674585 A CN 201910674585A CN 110429935 B CN110429935 B CN 110429935B
Authority
CN
China
Prior art keywords
frequency
voltage control
digital correction
circuit
correction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910674585.8A
Other languages
English (en)
Other versions
CN110429935A (zh
Inventor
蔡钦洪
蔡荣洪
徐锦花
李聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinghe Semiconductor Technology Co ltd
Original Assignee
Shenzhen Xinghe Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinghe Semiconductor Technology Co ltd filed Critical Shenzhen Xinghe Semiconductor Technology Co ltd
Priority to CN201910674585.8A priority Critical patent/CN110429935B/zh
Publication of CN110429935A publication Critical patent/CN110429935A/zh
Application granted granted Critical
Publication of CN110429935B publication Critical patent/CN110429935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及锁相回路技术领域，尤其涉及一种切频锁相回路及其所运用的算法，该切频锁相回路包括电压控制震荡器和数字校正电路，以及设置于电压控制震荡器和数字校正电路之间的除频器，所述电压控制震荡器包括震荡电路和切换频率电容，震荡电路通过切换频率电容输出不同的频率，所述数字校正电路用以设定切换频率电容值，将大范围频率切成若干个区间，并由数字校正电路选择正确的频率区间，用以压低操作的电压控制斜率并满足其频率需求，从而大幅缩小回路滤波器的面积及改善输出的相位噪声，并且可封装于更小尺寸的芯片内。

Description

一种切频锁相回路及其所运用的算法
技术领域
本发明属于锁相回路技术领域，尤其涉及一种切频锁相回路及其所运用的算法。
背景技术
锁相回路就是锁定相位的环路，一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。一般的锁相回路如附图1，其中包含相位频率侦测器(Phase and Frequency Detector,PFD)、电荷帮浦(Charge Pump,CP)、回路滤波器(Loop Pass Filter,LPF)、电压控制震荡器(Voltage Controlled Oscillator,VCO)及除频器(Frequency Divider)。操作上除频器会将电压控制震荡器的输出降频后产生讯号FFB，相位频率侦测器会针对参考频率FREF及反馈频率FFB产生领先讯号(UP)及落后讯号 (DN)，电荷帮浦再将此讯号转成电荷注入回路滤波器后控制震荡器。最后锁相回路将操作于一稳定状态，输出频率为除频器倍率乘上输入频率。
在需要大范围频率支持的应用中，传统的电压控制震荡器的可调范围必须涵盖所有频点，因此需要非常大的电压控制频率斜率。然而这样的设计在***计算上会造成大的噪声及大面积的回路滤波器。本专利提出一设计架构将支持频率范围切成若干个小的区间并且提出一数字校正电路让整体***选择到正确的频率区间。
而在US 20050264330A1的一种锁相环路，如附图2，使用模拟的方式产生电压准位(401、405、403、407)，然后再将每个区间锁定后的电压VC与其做比较来判断此区间是否正确。这样的实现方式有三个主要的问题:1.此方式无切断整体回路易受干扰且过多的模拟组件无法有效降低面积需求；2.重新锁定VC电压的方式会增加很长的校正时间；3.模拟组件(401、405、403、407、421、423、425、 427)之间的不匹配性都会影响校正的正确性。
发明内容
针对现有技术的不足，该发明提供提出一设计架构将支持频率范围切成若干个小的区间并且提出一数字校正电路让整体***选择到正确的频率区间。
为了实现上述目的，该发明提供一种切频锁相回路，包括电压控制震荡器和数字校正电路，以及设置于电压控制震荡器和数字校正电路之间的除频器，所述电压控制震荡器包括震荡电路和切换频率电容，震荡电路通过切换频率电容输出不同的频率，所述数字校正电路用以设定切换频率电容值。
作为本发明一种切频锁相回路的进一步改进：所述数字校正电路包括记频器和算法比较器，记频器设置第一记频器和第二记频器，第一记频器和第二记频器用以分别输入参考频率和电压控制震荡器输出频率，算法比较器对输入的参考频率和电压控制震荡器输出频率进行比较，用以确定要设定的切换频率电容值。
作为本发明一种切频锁相回路的进一步改进：设定的切换频率电容值经刻录端口由刻录电路刻录于芯片内，所述刻录电路包括***控制模块、指令控制模块、变量对应模块、三角积分调变器、刻录控制模块和校正核心电路，所述***控制模块和指令控制模块用以下达校正指令给芯片的校正核心电路，所述变量对应模块和三角积分调变器用以设定除频器的除数，所述校正核心电路算出正确的切换频率电容值刻录到芯片内部。
一种运用于上述一种切频锁相回路的算法，包括以下步骤，
h.设定切换频率电容的切换频率区间为SW＝1～SW＝N；
i.设定震荡器的设定电压为固定电压VA；
j.震荡器在固定电压VA下不同频率区间内得到输出频率F1～FN；
k.震荡器经除频器得到输出频率FFB1～FFBN；
l.除频器得到的输出频率FFB1～FFBN在一固定时间内输入到数字校正电路的第一记频器内，参考频率FREF输入到数字校正电路的第二记频器内，第一记频器和第二记频器分别在一固定时间内得到FFB1～N.CODE及FREF-CODE；
m.将FFB1～N.CODE分别与FREF-CODE比较，并得到绝对值差 CODE1～N；
n.数字校正电路的比较算法器选择绝对值差CODE1～N中的最小值，确定最小差距的切换频率区间SW，该SW的值即为最靠近理想锁定区间的SW设定值。
有益效果
该发明的锁相回路，将大范围频率切成若干个区间，并由数字校正电路选择正确的频率区间，用以压低操作的电压控制斜率并满足其频率需求，从而大幅缩小回路滤波器的面积及改善输出的相位噪声，并且可封装于更小尺寸的芯片内。
附图说明
图1为本发明背景技术中一般锁相回路的结构示意图；
图2为本发明背景技术中所举例的一种锁相环路的结构示意图；
图3为本发明锁相回路的结构示意图；
图4为本发明震荡器的结构示意图；
图5为本发明频率区间校正结构示意图；
图6为本发明算法的示意图；
图7为本发明刻录电路的结构示意图；
图8为本发明算法刻录的流程示意图；
图中：1、相位频率侦测器，2、电荷帮浦，3、回路滤波器，4、电压控制震荡器，401、切换频率电容，5、除频器，6、数字校正电路，7、刻录电路。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
切换区间的电压控制震荡器设计如图4所示，不单具有振荡功能，同时集合了一般锁相回路中电压控制震荡器4前的回路滤波器3和电荷帮浦2功能，即滤波和电容，其中电容为切换频率电容401，用以控制电压控制震荡器4的输出频率，其中图4为一两倍切换频率电容401的示范。而如图5所示，假设***需要支持频率震荡范围为RING OSC，若直接这样设计将会造成过大的电压控制频率斜率，将会造成及大面积的回路滤波器及糟糕的噪声输出，因此我们设计的方式将RING OSC的区间切成若干个LC OSC的区间，如此一来即可压低操作的电压控制斜率然而也可以满足一样的频率需求范围。然而这样的设计就必须包含选择正确区间的数字校正电路6，若选错区间则会造成回路锁定错误。则设计如图3 所示，运作上，数字校正电路6会依序切换不同的SW数值即切换频率电容401 的值，不同的SW会让电压控制震荡器4输出不同的频率，再经过除频器5的运作得到不同的FFB即反馈频率。数字校正电路6会计算不同反馈频率FFB与理想值之间的误差，选择误差最小的即为正确的频率区间，在具体运作时，一开始进行频率区间校正后得到的正确的频率区间SW，并且将此数值送至刻录端口，由刻录电路7将此数值刻录于芯片内。
具体的，一种切频锁相回路，包括电压控制震荡器4和数字校正电路6，以及设置于电压控制震荡器4和数字校正电路6之间的除频器5，电压控制震荡器4 包括切换频率电容401，数字校正电路6包括记频器和算法比较器，记频器设置第一记频器和第二记频器。
具体的，所述刻录电路7包括***控制模块、指令控制模块、变量对应模块、三角积分调变器、刻录控制模块和校正核心电路，如图7所示，其中***控制模块和指令控制模块用以下达校正指令给芯片的校正核心电路，变量对应模块和三角积分调变器用以设定除频器的除数，数字校正电路算出正确的切换频率电容值刻录到芯片内部，其刻录的流程如图8所示。
具体的，运用到该切频锁相回路的算法，如图6所示，用以确认正确的频率区间SW，包括以下步骤，
a.设定切换频率电容401的切换频率区间为SW＝1～SW＝N；
b.设定电压控制震荡器4的设定电压为固定电压VA；
c.电压控制震荡器4在固定电压VA下不同频率区间内得到输出频率 F1～FN；
d.电压控制震荡器4经除频器5得到输出频率FFB1～FFBN；
e.除频器5得到的输出频率FFB1～FFBN在一固定时间内输入到数字校正电路6的第一记频器内，参考频率FREF输入到数字校正电路6的第二记频器内，第一记频器和第二记频器分别在一固定时间内得到FFB1～N.CODE及 FREF-CODE；
f.将FFB1～N.CODE分别与FREF-CODE比较，并得到绝对值差 CODE1～N；
g.数字校正电路6的比较算法器选择绝对值差CODE1～N中的最小值，确定最小差距的切换频率区间SW，该SW的值即为最靠近理想锁定区间的SW设定值。
则对于需要大范围频率支持的应用中，将将支持频率范围切成若干个小的区间并通过数字校正电路6让整体***选择到正确的频率区间，可以降低电压控制频率斜率，避免大面积的回路滤波及糟糕的噪声输出，而且可以让该锁相回路封装于更小尺寸的芯片内。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (2)

1.一种切频锁相回路，其特征在于：包括电压控制震荡器和数字校正电路，以及设置于电压控制震荡器和数字校正电路之间的除频器，所述电压控制震荡器包括震荡电路和切换频率电容，震荡电路通过切换频率电容输出不同的频率，所述数字校正电路用以设定切换频率电容值；
所述数字校正电路包括记频器和算法比较器，记频器设置第一记频器和第二记频器，第一记频器和第二记频器用以分别输入参考频率和电压控制震荡器输出频率，算法比较器对输入的参考频率和电压控制震荡器输出频率进行比较，用以确定要设定的切换频率电容值；
设定的切换频率电容值经刻录端口由刻录电路刻录于芯片内，所述刻录电路包括***控制模块、指令控制模块、变量对应模块、三角积分调变器、刻录控制模块和校正核心电路，所述***控制模块和指令控制模块用以下达校正指令给芯片的校正核心电路，所述变量对应模块和三角积分调变器用以设定除频器的除数，所述校正核心电路算出正确的切换频率电容值刻录到芯片内部。
2.一种运用于权利要求1所述一种切频锁相回路的算法，其特征在于：包括以下步骤，
a.设定切换频率电容的切换频率区间为SW＝1～SW＝N；
b.设定电压控制震荡器的设定电压为固定电压VA；
c.电压控制震荡器在固定电压VA下不同频率区间内得到输出频率F1～FN；
d.电压控制震荡器经除频器得到输出频率FFB1～FFBN；
e.除频器得到的输出频率FFB1～FFBN在一固定时间内输入到数字校正电路的第一记频器内，参考频率FREF输入到数字校正电路的第二记频器内，第一记频器和第二记频器分别在一固定时间内得到FFB1～N.CODE及FREF-CODE；
f.将FFB1～N.CODE分别与FREF-CODE比较，并得到绝对值差CODE1～N；
g.数字校正电路的比较算法器选择绝对值差CODE1～N中的最小值，确定最小差距的切换频率区间SW，该SW的值即为最靠近理想锁定区间的SW设定值。
CN201910674585.8A 2019-07-25 2019-07-25 一种切频锁相回路及其所运用的算法 Active CN110429935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910674585.8A CN110429935B (zh) 2019-07-25 2019-07-25 一种切频锁相回路及其所运用的算法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910674585.8A CN110429935B (zh) 2019-07-25 2019-07-25 一种切频锁相回路及其所运用的算法

Publications (2)

Publication Number Publication Date
CN110429935A CN110429935A (zh) 2019-11-08
CN110429935B true CN110429935B (zh) 2024-04-26

Family

ID=68412286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910674585.8A Active CN110429935B (zh) 2019-07-25 2019-07-25 一种切频锁相回路及其所运用的算法

Country Status (1)

Country Link
CN (1) CN110429935B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968146A (zh) * 2019-12-12 2020-04-07 深圳星河半导体技术有限公司 一种用于锁相回路的电荷帮浦电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214208A (ja) * 1995-02-08 1996-08-20 Fujitsu General Ltd 監視カメラの露出補正方法
KR19980015962A (ko) * 1996-08-24 1998-05-25 김광호 위상 동기 루프 회로
CN101059779A (zh) * 2006-04-20 2007-10-24 英业达股份有限公司 刻录***及其方法
CN101409803A (zh) * 2007-10-10 2009-04-15 安国国际科技股份有限公司 应用于数字电视调谐器的频率合成器
CN101753135A (zh) * 2008-12-16 2010-06-23 晨星软件研发(深圳)有限公司 锁相回路中电压控制震荡器的频带选取方法与相关装置
CN104716956A (zh) * 2013-12-11 2015-06-17 瑞昱半导体股份有限公司 具有回路频宽校正功能的锁相回路装置及其方法
CN105577176A (zh) * 2014-11-05 2016-05-11 联发科技股份有限公司 调变电路及其操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214208A (ja) * 1995-02-08 1996-08-20 Fujitsu General Ltd 監視カメラの露出補正方法
KR19980015962A (ko) * 1996-08-24 1998-05-25 김광호 위상 동기 루프 회로
CN101059779A (zh) * 2006-04-20 2007-10-24 英业达股份有限公司 刻录***及其方法
CN101409803A (zh) * 2007-10-10 2009-04-15 安国国际科技股份有限公司 应用于数字电视调谐器的频率合成器
CN101753135A (zh) * 2008-12-16 2010-06-23 晨星软件研发(深圳)有限公司 锁相回路中电压控制震荡器的频带选取方法与相关装置
CN104716956A (zh) * 2013-12-11 2015-06-17 瑞昱半导体股份有限公司 具有回路频宽校正功能的锁相回路装置及其方法
CN105577176A (zh) * 2014-11-05 2016-05-11 联发科技股份有限公司 调变电路及其操作方法

Also Published As

Publication number Publication date
CN110429935A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
US10587276B2 (en) Wide range frequency synthesizer with quadrature generation and spur cancellation
US9838026B2 (en) Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US10425086B1 (en) Divider-less phase locked loop
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
US20080246521A1 (en) Multiple reference frequency fractional-n pll (phase locked loop)
CN103001631A (zh) 小数n锁相环路
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
CN101399542A (zh) 具有温度漂移补偿的锁相环及其方法
CN104753525B (zh) 一种Bang-Bang数字锁相环快速锁定的方法
CN110429935B (zh) 一种切频锁相回路及其所运用的算法
US20190288695A1 (en) Three loop phase-locked loop
US7315214B2 (en) Phase locked loop
KR101866241B1 (ko) 직접 디지털 주파수 합성기를 이용한 위상 고정루프
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的***
EP4078813A1 (en) Continuous tuning of digitally switched voltage-controlled oscillator frequency bands
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
JP2007142791A (ja) 周波数シンセサイザ
CN102158227B (zh) 非整数n型锁相回路
CN106788421A (zh) 一种频率合成器
CN206341204U (zh) 一种频率合成器
JP4336014B2 (ja) Ｐｌｌ発振回路
CN102315848B (zh) 模拟式压控振荡电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant