TWI412233B - 非整數n型鎖相迴路 - Google Patents

非整數n型鎖相迴路 Download PDF

Info

Publication number
TWI412233B
TWI412233B TW99103112A TW99103112A TWI412233B TW I412233 B TWI412233 B TW I412233B TW 99103112 A TW99103112 A TW 99103112A TW 99103112 A TW99103112 A TW 99103112A TW I412233 B TWI412233 B TW I412233B
Authority
TW
Taiwan
Prior art keywords
phase
frequency
loop
locked loop
signal
Prior art date
Application number
TW99103112A
Other languages
English (en)
Other versions
TW201128953A (en
Inventor
Chun Cheng Kuo
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW99103112A priority Critical patent/TWI412233B/zh
Publication of TW201128953A publication Critical patent/TW201128953A/zh
Application granted granted Critical
Publication of TWI412233B publication Critical patent/TWI412233B/zh

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

非整數N型鎖相迴路
本發明係有關一種鎖相迴路，特別是關於一種巢狀非整數N型之鎖相迴路。
鎖相迴路(phase-locked loop, PLL)是一種控制電路，其使用負回授(negative feedback)使得輸出頻率的相位鎖定於一參考頻率。鎖相迴路廣泛地使用於各種應用上，例如用來合成ㄧ個穩定的頻率或從通訊頻道中回復擷取訊號。鎖相迴路的輸出頻率和參考頻率之比率可以是ㄧ個整數，或是一個整數加一個分數的帶分數，前者通常稱為整數N型鎖相迴路/合成器(integer-N PLL/synthesizer)，而後者通常稱為非整數N型鎖相迴路/合成器(fractional-N PLL/ synthesizer)。而在各種類型的非整數N型合成器中，具有三角積分（Δ-Σ）調變器(delta sigma modulator, SDM)的三角積分合成器(delta-sigma synthesizer)經常被使用。然而，三角積分調變器所產生的量化誤差(quantization noise)會導致輸出時脈抖動(clock jitter)之現象。為了減緩時脈抖動，就會使用具有大量電容(例如超過若千個皮法(picofarad, pF))的電容器來濾掉量化誤差，因而導致電路面積以及能源消耗之增加。

有鑑於現有的鎖相迴路無法有效率地減少三角積分合成器的時脈抖動現象，因此亟需提出一種新的架構，在毋須增加電路面積之前提下，能有效率地濾掉量化誤差。
鑑於上述發明背景，本發明實施例之目的係提出一種非整數N型鎖相迴路，其不需使用太大的電容而能有效率地濾掉量化誤差。

根據本發明實施例，非整數N型鎖相迴路(fractional-N PLL)包括第一鎖相迴路以及第二鎖相迴路。在第一鎖相迴路中，第一相位偵測器(phase detector)比較了第一相位差(phase difference)並產生一第一誤差訊號來表示該第一相位差。第一壓控振盪器(voltage-controlled oscillator, VCO)根據第一誤差訊號來產生一輸出頻率。倍頻器(frequency multiplier)倍增該輸出頻率來產生一倍頻訊號，該倍頻器包括第二鎖相迴路，其形成了第二迴路。第一除頻器(frequency divider)對倍頻訊號進行除頻以產生第一除頻訊號。藉由第一相位偵測器來將第一除頻訊號與一參考頻率比較，以決定該第一相位差。在ㄧ具體實施例中，所述倍頻器的第二鎖相迴路之頻寬大於第一鎖相迴路之頻寬。
首先，請參閱第一圖，係為本發明所揭示之非整體N型鎖相迴路1之ㄧ具體實施例的功能方塊示意圖。

在本實施例中，鎖相迴路1包括相位偵測器(phase detector, PD)10、電荷唧筒(Charge Pump, CP)11、迴路濾波器(Loop Filter, LF)12 、壓控振盪器(Voltage-Controlled Oscillator, VCO)13、除頻器（Frequency Divider, FD）14以及倍頻器(frequency multiplier)15。具體來說，相位偵測器10最好係為相/頻偵測器(phase frequency detector, PFD)，用來比較參考頻率fr 與除頻器14輸出的除頻訊號之間的相位差，以產生一誤差訊號來表示兩頻率之相位差。電荷唧筒11係根據相位偵測器10輸出的誤差訊號來控制ㄧ電荷唧筒電流。迴路濾波器12可以是一個低通濾波器(low-pass filter)，用來平滑電荷唧筒11的輸出，以產生一濾波訊號傳送至壓控振盪器13，且該迴路濾波器12可包括ㄧ電阻電容電路(RC circuit)。壓控振盪器13係用來產生輸出頻率fout ，該輸出頻率fout 係與濾波信號成比例或間接地根據相位偵測器10輸出的誤差訊號所產生的。倍頻器15對輸出頻率fout 進行倍頻以產生一倍頻訊號。在本實施例中，倍頻器15的倍頻係數是一個帶分數，亦即一個整數M加上一個分數F。除頻器14用來對倍頻訊號除頻以產生除頻訊號。在本實施例中，除頻器14的除頻係數是一個整數N。值得注意的是，鎖相迴路1中，除了倍頻器15的所有區塊都可使用一般的鎖相迴路技術來實施。

接著，請參閱第二圖，係為本發明所揭示之巢狀鎖相迴路之ㄧ具體實施例的系統架構示意圖。請同時參閱第三圖，係為具有設計參數的範例實作電路。如第二圖所示，倍頻器15可藉由鎖相迴路架構來實作。倍頻器15包括一相位偵測器（PD）150、ㄧ電荷唧筒（CP）151、ㄧ迴路濾波器（LF）152、ㄧ壓控振盪器（VCO）153以及一除頻器154，其中該除頻器154具有一值為(M+F)的除頻係數；壓控振盪器（VCO）153則根據迴路濾波器（LF）152所輸出的濾波訊號以產生倍頻訊號。上述區塊151~154的功能及架構類似於區塊11~14，因此其細節不予贅述。特別地是，相位偵測器150係用來比較輸出頻率fout 與除頻器154輸出的除頻訊號之間的相位差。另外，三角積分調變器(delta sigma modulator, SDM) 155會根據除頻器154的除頻訊號以提供分數F給除頻器154。在本說明書中，相位偵測器10、電荷唧筒11、迴路濾波器12 、壓控振盪器13、除頻器14等元件及其相關訊號前可加上「第一」；而相位偵測器150、電荷唧筒151、迴路濾波器152 、壓控振盪器153、除頻器154等元件及其相關訊號前可加上「第二」，以利區分。

根據第二圖所示之架構，因而形成一種多層迴路(multi-loop)或巢狀鎖相迴路。雖然本實施例僅以兩層迴路的鎖相迴路來舉例，然而超過兩層的多層迴路之鎖相迴路(multi-loop PLL)當然也可以相同概念實作出來，故不以所揭露者為限。在本實施例中，鎖相迴路的第一迴路(或主要迴路)之壓控振盪器13的壓控振盪器增益（VCO gain）(例如360MHz/v)小於倍頻器15的第二迴路之壓控振盪器153的壓控振盪器增益(例如1640MHz/v)。第一迴路的頻寬小於第二迴路，因此第二迴路的運作速度會比第一迴路快。於是，第二迴路會先濾掉三角積分調變器(SDM) 155所產生的量化誤差，接下來再由較窄頻寬的第一迴路進ㄧ步地濾掉量化誤差。

根據以上所述之實施例，巢狀非整數N型鎖相迴路相較於傳統的鎖相迴路，更可以有效率地過濾量化誤差，進而減少輸出時脈抖動的現象。值得注意的是，巢狀非整數N型鎖相迴路所使用電容器之電容值較傳統鎖相迴路所使用電容值來得小。舉例來說，如第三圖所示，使用電容值273pF的電容器即足夠用來過濾量化誤差，因此，可實際地降低巢狀非整數N型鎖相迴路的電路面積及能源損耗。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
1‧‧‧鎖相迴路
10, 150‧‧‧相位偵測器
11, 151‧‧‧電荷唧筒
12, 152‧‧‧迴路濾波器
13, 153‧‧‧壓控振盪器
14, 154‧‧‧除頻器
15‧‧‧倍頻器
155‧‧‧三角積分調變器
fr‧‧‧參考頻率
fout‧‧‧輸出頻率
第一圖係為本發明所揭示之非整體N型鎖相迴路之ㄧ具體實施例的功能方塊示意圖。
第二圖係為本發明所揭示之巢狀鎖相迴路之ㄧ具體實施例的系統架構示意圖。
第三圖係為本發明所揭示之具有設計參數的範例實作電路之一具體實施例。
10,150‧‧‧相位偵測器
11,151‧‧‧電荷唧筒
12,152‧‧‧迴路濾波器
13,153‧‧‧壓控振盪器
14,154‧‧‧除頻器
15‧‧‧倍頻器
155‧‧‧三角積分調變器
fr‧‧‧參考頻率
fout‧‧‧輸出頻率

Claims (10)

  1. 一種非整數N型鎖相迴路，包含：
    ㄧ第一相位偵測器，用以比較一第一相位差，以產生一第一誤差訊號來表示該第一相位差；
    ㄧ第一壓控振盪器，其根據該第一誤差訊號以產生一輸出頻率；
    ㄧ倍頻器，其對該輸出頻率進行倍頻，以產生一倍頻訊號，該倍頻器包含一第二鎖相迴路，因而形成一第二迴路；及
    ㄧ第一除頻器，其對該倍頻訊號進行除頻，以產生一第一除頻訊號，其中，藉由該第一相位偵測器將該第一除頻訊號與一參考頻率比較，以決定該第一相位差；
    其中，該第一相位偵測器、該第一壓控振盪器、該倍頻器以及該第一除頻器形成一第一迴路。
  2. 如申請專利範圍第1項所述之非整數N型鎖相迴路，其中該第二迴路的頻寬大於該第ㄧ迴路的頻寬。
  3. 如申請專利範圍第1項所述之非整數N型鎖相迴路，其中該第二迴路的運作速度較該第一迴路快。
  4. 如申請專利範圍第1項所述之非整數N型鎖相迴路，其中該第二鎖相迴路包含：
    ㄧ第二相位偵測器，用以比較一第二相位差，以產生一第二誤差訊號來表示該第二相位差；
    ㄧ第二電荷唧筒，其根據該第二相位偵測器輸出的該第二誤差訊號以控制ㄧ第二電荷唧筒電流；
    ㄧ第二迴路濾波器，用以平滑該第二電荷唧筒的輸出，以產生一第二濾波訊號；
    ㄧ第二壓控振盪器，其根據該第二濾波訊號以產生該倍頻訊號；及
    ㄧ第二除頻器，用以對該倍頻訊號進行除頻，以產生一第二除頻訊號，其中，藉由該第二相位偵測器將該第二除頻訊號與該輸出頻率進行比較，以決定該第二相位差。
  5. 如申請專利範圍第4項所述之非整數N型鎖相迴路，更包含ㄧ三角積分調變器，其根據該第二除頻訊號，以提供倍頻係數的分數值。
  6. 如申請專利範圍第1項所述之非整數N型鎖相迴路，其中該第一相位偵測器係為ㄧ相/頻偵測器。　
  7. 如申請專利範圍第1項所述之非整數N型鎖相迴路，更包含ㄧ第一電荷唧筒，其根據該第ㄧ相位偵測器輸出的該第一誤差訊號以控制ㄧ第一電荷唧筒電流。
  8. 如申請專利範圍第7項所述之非整數N型鎖相迴路，更包含ㄧ第一迴路濾波器，用以平滑該第一電荷唧筒的輸出，以產生一第一濾波訊號，其中該第一濾波訊號更傳至該第一壓控振盪器。
  9. 如申請專利範圍第8項所述之非整數N型鎖相迴路，其中該第一迴路濾波器係為一低通濾波器(low-pass filter)。
  10. 如申請專利範圍第9項所述之非整數N型鎖相迴路，其中該第一迴路濾波器包含電阻電容電路(RC circuit)。
TW99103112A 2010-02-03 2010-02-03 非整數n型鎖相迴路 TWI412233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99103112A TWI412233B (zh) 2010-02-03 2010-02-03 非整數n型鎖相迴路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99103112A TWI412233B (zh) 2010-02-03 2010-02-03 非整數n型鎖相迴路

Publications (2)

Publication Number Publication Date
TW201128953A TW201128953A (en) 2011-08-16
TWI412233B true TWI412233B (zh) 2013-10-11

Family

ID=45025463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99103112A TWI412233B (zh) 2010-02-03 2010-02-03 非整數n型鎖相迴路

Country Status (1)

Country Link
TW (1) TWI412233B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033546A1 (en) * 2003-10-01 2006-02-16 Yunteng Huang Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033546A1 (en) * 2003-10-01 2006-02-16 Yunteng Huang Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions

Also Published As

Publication number Publication date
TW201128953A (en) 2011-08-16

Similar Documents

Publication Publication Date Title
US8054114B2 (en) Fractional-N phase-locked loop
US10587276B2 (en) Wide range frequency synthesizer with quadrature generation and spur cancellation
US8587352B2 (en) Fractional-N phase locked loop
US7274231B1 (en) Low jitter frequency synthesizer
US8373469B2 (en) Phase-locked loop based frequency synthesizer and method of operating the same
WO2017053372A1 (en) Apparatus and methods for fractional-n phase-locked loops with multi-phase oscillators
CN105049039B (zh) 一种用于杂散抑制的小数分频电路
US7636018B2 (en) Phase locked loop with phase shifted input
US8559587B1 (en) Fractional-N dividers having divider modulation circuits therein with segmented accumulators
US7973606B2 (en) Fractional-N frequency synthesizer and method thereof
US20140320173A1 (en) Fractional phase locked loop having an exact output frequency and phase and method of using the same
TWI423590B (zh) 使用兩鎖相迴路之頻率合成器
US6943598B2 (en) Reduced-size integrated phase-locked loop
US8664989B1 (en) Method to increase frequency resolution of a fractional phase-locked loop
KR100684053B1 (ko) 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
CN102158227B (zh) 非整数n型锁相回路
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
TWI505647B (zh) 頻率合成器及其頻率合成方法
TWI412233B (zh) 非整數n型鎖相迴路
TWI831562B (zh) 具有減少的抖動的鎖相迴路以及用以自參考時脈產生具有減少的抖動之輸出時脈的方法
US9000853B1 (en) Packaged MEMS-based oscillator circuits that support frequency margining and methods of operating same
CN116707524B (zh) 应用于16Gbps及以上接口技术的锁相环电路
US20140184274A1 (en) Fractional-n frequency synthesizer with low quantization noise
TWI411236B (zh) 相位鎖定迴路電路
Fang et al. A second order ΔΣ frequency discriminator with fractional-N divider and multi-bit quantizer