CN102037560B - 通过将多孔硅转变成多孔金属或陶瓷来制作微结构的方法 - Google Patents

通过将多孔硅转变成多孔金属或陶瓷来制作微结构的方法 Download PDF

Info

Publication number
CN102037560B
CN102037560B CN200980117012XA CN200980117012A CN102037560B CN 102037560 B CN102037560 B CN 102037560B CN 200980117012X A CN200980117012X A CN 200980117012XA CN 200980117012 A CN200980117012 A CN 200980117012A CN 102037560 B CN102037560 B CN 102037560B
Authority
CN
China
Prior art keywords
microcomponent
silicon substrate
make
porous
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980117012XA
Other languages
English (en)
Other versions
CN102037560A (zh
Inventor
M·布鲁卡尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RISE TECHNOLOGY Srl
RISE Tech Srl
Original Assignee
RISE TECHNOLOGY Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP08425186A external-priority patent/EP2104140A1/en
Priority claimed from ITMI2008A001941A external-priority patent/IT1391596B1/it
Application filed by RISE TECHNOLOGY Srl filed Critical RISE TECHNOLOGY Srl
Publication of CN102037560A publication Critical patent/CN102037560A/zh
Application granted granted Critical
Publication of CN102037560B publication Critical patent/CN102037560B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提出了一种用于制作微结构(100)的方法。该方法从提供具有主表面的硅衬底(102)的步骤开始。然后形成从主表面延伸到硅衬底中的多孔硅层(103)。通过选择性地刻蚀多孔硅层以获得一组多孔硅的突出的微元件(112)而继续该方法；每个突出的微元件从硅衬底的剩余部分(106)突出，由此露出相应的外表面。然后处理突出的微元件以便获得一组相应的导电微元件(115)或绝缘微元件(115′)；通过将多孔硅的至少普遍的部分(从外表面延伸到相应的突出的元件中)分别转变成多孔金属或陶瓷来获得每个导电微元件或绝缘微元件。

Description

通过将多孔硅转变成多孔金属或陶瓷来制作微结构的方法
技术领域
根据本发明实施例的解决方案涉及微结构。
背景技术
微结构(导电的或绝缘的)通常被用于许多应用中。典型实例是用于封装半导体材料的芯片(其中形成集成电路)的电路化(circuitized)衬底；通常，该衬底由用于支撑导电连接元件的绝缘底部(base)制成。例如，在球栅阵列(BGA)类型的电子装置中，芯片被安装在衬底的上表面上。然后将芯片的端子接合到相应的接触件(contact)(诸如焊盘)，其被设置在衬底的相同的上表面上(诸如用倒装芯片技术)。通过穿过衬底的导通孔(或简称为通孔(via))，从而将其上表面上的焊盘与设置在衬底的下表面上的相应的导电球连接。然后将如此获得的结构封闭在(例如，塑料材料的)保护层内，其仅仅让球在衬底的下表面上露出(实现电子装置的外部端子)。
关于此点，问题是由于用于芯片的端子的接触件的越来越高密度的需求而导致的；实际上，集成电路的增长的复杂度要求芯片中庞大数量的端子(特别是用于多处理器组件)，它们的间距相应地减少。然而，即使非常复杂的制造工艺(诸如基于微通孔技术的制造工艺，也称为连续构建(Sequential Build-Up，SBU)或高密度互连(HDI))也不能获得具有小于50-80μm的直径的通孔。
芯片的增大的端子密度也增加了对于耗散由芯片产生的热量的大的问题；这可能是非常关键的，特别是在芯片发热集中的特定区域(热点)处。
已知衬底的另一个问题是要求在芯片的端子和电子装置的端子之间通过相应通孔的连接的非常低电阻。例如，在复杂的芯片上***(SOC)中，例如对于其中其几乎所有的功能都在少量芯片中实现的移动电话，每个连接的电阻不应该超过70-80mΩ。
另一方面，在一些应用中(例如，在电子装置工作在高频率下时)要求衬底的绝缘底部的低介电常数，以便减少连接件的耦合杂散电容。此外，在功率应用中，也要求绝缘底部应该表现出高击穿电压。
另一个问题涉及电子装置的可靠性。实际上，在芯片的热膨胀系数(TCE)和衬底的热膨胀系数之间的任何差别可能导致芯片上的机械应力(特别是在倒装芯片技术中在它们与衬底的接合处)。由于使用超低k电介质材料而进一步加重该问题，超低k电介质材料要求衬底应该几乎不引起芯片上的应力。
类似的考虑适用于堆叠式封装(Package-On-Package，POP)结构，其中两个或更多个电子装置(每一个具有相应的衬底)被一个在另一个之上地安装。
微结构的另一个应用实例在微机电***(MEMS)中。在该情况下，要求制作复杂形状的(导电或绝缘)微结构的能力；这些微结构的期望特性可以是高机械刚度、低重量和/或耐极端温度(例如，低至-100℃或高达+1500℃)。
此外，微结构还可以被用在精密微机械的应用中(例如，在表中)。这可以要求(导电或绝缘)微结构对于温度非常稳定，具有低惰性和/或适合用于恶劣环境(例如，抗腐蚀)。
在要求使用微结构的其它技术领域中还经历了等同的、另外的和/或不同的问题。例如，这是磁电介质材料(例如在电磁天线中使用)、真空电子装置(诸如微波管，或者考虑到微结构的尺寸更好是在TeraHz频率区域中)等等的情况。
发明内容
在其一般方面中，根据本发明实施例的解决方案基于由多孔硅制作微结构的主意。
具体地，本发明的不同的方面提供如在独立权利要求中陈述的解决方案。在从属权利要求中陈述本发明的有利的实施例。
更具体地说，根据本发明实施例的解决方案的一个方面提出了用于制作微结构的方法。该方法从提供硅衬底(具有主表面)的步骤开始。然后形成从主表面延伸到硅衬底中的多孔硅层。通过选择性地刻蚀多孔硅层以获得一组多孔硅的突出的微元件而继续该方法；每个突出的微元件从硅衬底的剩余部分突出，由此露出相应的外表面。然后处理突出的微元件以便获得一组相应的导电或绝缘微元件；通过将多孔硅的至少普遍的(prevalent)部分(从外表面延伸到相应的突出的微元件中)分别转变成多孔金属或陶瓷来获得每个导电或绝缘微元件。
根据本发明的特定实施例的解决方案的其它方面提出了用于制作磁电介质结构、互连结构、封装的电子装置、封装到封装的(package-to-package)电子装置、功率电子装置、真空电子装置和微机械装置的方法。
附图说明
参考与附图一起阅读的仅仅地通过非限制性指示给出的以下详细描述将更好明白根据本发明实施例的解决方案以及其另外的特征和优点。在这方面，明确地意图附图不是必须要按比例绘制的并且除非另有指明，它们仅仅意图概念上示出在本申请中描述的结构和过程。具体地：
图1A-1D′示出根据本发明实施例的用于制作微结构的制造工艺的各个阶段，
图2A-2G示出根据本发明另一个实施例的用于制作微结构的制造工艺的各个阶段，
图3A-3D示出根据本发明实施例的用于制作互连结构的制造工艺的附加的阶段，
图3A′-3D′示出根据本发明另一个实施例的用于制作相同的互连结构的制造工艺的附加的阶段，
图4A-4C示出根据本发明实施例的用于制作封装的电子装置的制造工艺的附加的阶段，
图4A′-4C′示出根据本发明另一个实施例的用于制作相同的封装的电子装置的制造工艺的附加的阶段，
图5A-5C示出根据本发明实施例的用于制作不同的封装的电子装置的制造工艺的附加的阶段，
图5A′-5C′示出根据本发明另一个实施例的用于制作同一个不同的封装的电子装置的制造工艺的附加的阶段，
图6是可以用根据本发明实施例的解决方案获得的另外的示例性的封装的电子装置，
图7是可以用根据本发明实施例的解决方案获得的示例性的堆叠式封装的电子装置，
图8是可以用根据本发明实施例的解决方案获得的示例性的功率电子装置，
图9A-9D示出根据本发明实施例的用于制作真空电子装置的制造工艺的附加的阶段，以及
图10A-10F示出根据本发明实施例的用于制作微机械装置的制造工艺的附加的阶段。
具体实施方式
特别参考图1A-1D′，其示出了用于制作根据本发明实施例的导电或绝缘微结构(在图1D和图1D′中分别用附图标记100和附图标记100′表示)的制造工艺的各个阶段。
如图1A所示，制造工艺从硅衬底102(例如，包括单晶硅的晶圆(wafer))开始；可以在整个晶圆上形成单个微结构，或者可以在晶圆(然后在工艺结束时被切成小块)的几个同样的区域中重复相同的微结构。在硅衬底102中形成多孔硅层103；多孔硅层103从硅衬底102的前(上)表面延伸，从而留下无孔的或致密的硅的其剩余部分(用附图标记106表示)。
出于此目的，硅衬底102受到阳极过程(anodic process)(作用于其前表面)。特别地，硅衬底102被用作电化学电池(包括富含氢氟酸的电解质，或HF)中的阳极。当阳极过程的电流密度低于临界值JPS(取决于多个实验因素)时，电解质仅仅与到达硅衬底102的前表面的空穴反应(使得反应受空穴的供给的限制而不受它们到电解质中的离子扩散的限制)。当然，这要求在硅衬底102的前表面处的(自由)空穴的可用性。如果硅衬底102是P型的，空穴的可用性是明显的。相反地，如果硅衬底102是N型的，则界面硅电解质用作反转偏置的肖特基结(即，具有耗尽区的宽度随着硅衬底102中杂质浓度增大而减小)。当硅衬底102具有高杂质浓度(N+)时，在硅衬底102中的自由空穴能够通过量子力学隧穿穿过该结的势垒；相反，必须为空穴提供能量(例如，通过在其前表面上和/或在其后(下)表面上照亮硅衬底102)以允许它们通过势垒。
多孔硅(PS)根据其孔(pore)的直径被分类为纳米孔多孔硅(nanoPS)(或微孔多孔硅(microPS))、中等孔多孔硅(mesoPS)和宏孔多孔硅(macroPS)；特别地，孔的直径在纳米孔多孔硅中低于2nm，在中等孔多孔硅中在2nm与50nm之间，而在宏孔多孔硅中高于50nm。原则上，在每个硅衬底中与其掺杂无关地形成纳米孔多孔硅；然而，可以在具有低杂质浓度的P型的硅衬底中仅仅获得纯的纳米孔多孔硅。在具有高杂质(N型的或P型的)浓度的硅衬底中改为获得纳米孔多孔硅和中等孔多孔硅的混合。最后，在具有低杂质浓度的硅衬底中可以获得宏孔多孔硅(当硅衬底是N型的时纳米孔多孔硅被发现覆盖孔)。
多孔硅的特性取决于其形态，该形态又是由不同的参数(例如，硅的长度、浓度和杂质类型，电流密度，电解质类型等)限定的阳极过程的条件(regime)的函数。关于此点，多孔硅有关的特性是其孔隙度(Ps％)，对于(致密)硅其被定义为：
P PS % = ( 1 - ρ PS ρ Si ) % ,
其中ρPS是多孔硅的密度，而ρSi是致密硅的密度(即，2.3g/cm3)。可以通过应用以下公式来测量多孔硅的密度ρPS：
ρ PS = ρ Si - P Si - P PS S PS · D PS ,
其中可以测量值PSi(阳极过程之前的硅衬底的初始重量)、PPS(阳极过程之后的硅衬底的最终重量)和DPS(多孔硅层的厚度)，而值SPS(经受阳极过程的硅衬底的前表面的广度(extension))是已知的。
特别地，随着电解液浓度减小和/或随着电流密度增大，孔隙度PPS％增大。在一些应用中，优选的是保持孔隙度PPS％在整个多孔硅层103中是相同的(例如，以便获得均匀的微结构)。出于此目的，如果多孔硅层103的厚度DPS低(例如，达到50μm)，则足以保持工艺参数随时间恒定。然而，当多孔硅层103的厚度DPS相对较高(例如，多于50μm)时，由于其离子扩散上的限制，多孔硅层103的下部中的电解液浓度减小。然而，通过适当地(例如，以线性规律)随时间减小电流密度仍然可以获得均匀的孔隙度。相对照地，在其它应用中，优选的是调整(modulate)在整个多孔硅层103中的孔隙度PPS％；例如，可以优选具有向多孔硅层103内部而增大的孔隙度PPS％(从而避免附加的操作，例如用于闭合孔的工艺)。鉴于以上内容，可以通过适当地改变工艺参数(例如，通过以线性规律随时间增大电流密度)、或者甚至在多孔硅层103的厚度DPS高(例如，多于50μm)时以恒定的工艺参数来获得这种结果。
例如，用具有0.01-0.02Ωcm的电阻率的N+型硅衬底获得了下面的实验结果，该硅衬底被浸入电解液HF∶C2H5OH＝3∶1中；通过施加下面条件的电流密度，在室温进行阳极过程：
Figure BPA00001254650100071
可以没有任何问题地改变阳极过程的条件以便获得多孔硅层102的期望的厚度DPS和孔隙度PPS％。例如，厚度DPS的范围可以为1μm到500μm；孔隙度PPS％的范围可以替代地为从10％(在宏孔多孔硅的情况下)或从20％(在纳米孔多孔硅或中等孔多孔硅的情况下)到85-95％。
在一些应用中(如下所述，在要去除(剩余的)硅衬底106时)，优选的是具有均匀孔隙度PPS％的多孔硅层的(较厚的)外面部分(用103e表示)和具有更高孔隙度PPS％(例如，等于外面部分103e的孔隙度的1.2-2.0倍)的其(较薄的)内在部分(用103i表示)。可以通过在阳极化过程结束时增大电流密度来获得内在部分103i。例如，通过在提供上表中的第4号样本(外面部分103e的厚度200μm和孔隙度PPS％＝64.80％)的阳极过程之后施加具有120mA/cm2的恒定电流密度的脉冲持续30s，可以获得具有1.5-1.8μm的厚度和孔隙度PPS％＝85％的内在部分103i。
继续到图1B，在多孔硅层103的前表面上形成刻蚀掩模109。掩模109包括材料的薄层(例如，具有10-50nm的厚度)，其适于在接下来的刻蚀工艺期间保护多孔硅层103；例如，对于反应离子刻蚀(RIE)工艺，掩模109可以由象Ni、Au、Pt、Ti、Al和Cr那样的金属制成，而对于基于Bosch方法的深RIE(DRIE)工艺，掩模109可以由象SiO2或光致抗蚀剂那样的电介质制成。掩模109被图形化从而使多孔硅层103的其中想要最终微结构的(导电或绝缘的)功能微元件的区域暴露。可以用光刻工艺来实现该结果。出于此目的，在多孔硅层103上淀积掩模层。接着将光致抗蚀剂层淀积在掩模层上并且利用光刻使其成形，从而让要被通过刻蚀工艺去除的掩模层的部分暴露。可替代地，还可以用剥离工艺来实现相同的结果。在该情况下，将光致抗蚀剂层淀积在多孔硅层103上并且利用光刻使其成形，从而从功能微元件的区域去除光致抗蚀剂层。然后在光致抗蚀剂层上和在多孔硅层103的暴露的区域上淀积掩模层。现在去除光致抗蚀剂层，带走形成于它上的掩模层；因此，掩模层仅仅留在功能微元件的区域上。然而，在该情况下，当使用正的光致抗蚀剂材料(要求碱性溶液用于其显影)时，必须预先保护多孔硅层103(从而避免由于其孔隙度而导致的其任何不希望有的刻蚀)。出于此目的，可以用通过薄膜工艺淀积于多孔硅层103上的SiO2或多晶硅的薄层(在图中未示出)(例如具有低于0.5μm的厚度(例如，100nm))来保护多孔硅层103。
工艺继续到图1C，其中多孔硅层103通过掩模109经受刻蚀工艺；刻蚀工艺是各向异性类型的(即，在其侧向刻蚀速率与垂直刻蚀速率之间具有非常低的比例)以便获得具有如由掩模109所限定的期望形状的功能微元件。出于此目的，可以使用具有合适气体(例如，相对于SF6的高浓度的CHF3)、高射频(RF)功率和/或低压强的RIE类型的等离子体刻蚀工艺。例如，具有250W的RF功率和20mTorr的压强的RIE工艺在具有气体SF6或CHF3∶SF6＝17∶3的情况下分别提供等于1∶10或1∶65的侧向/垂直比。或者可以用基于Bosch法的DRIE类型的等离子体刻蚀工艺获得更低的侧向/垂直比(低至1∶500)。同时，应当使垂直刻蚀速率(随对于其值高达55％的孔隙度PPS％而增大)保持相对较低，从而使得能够用期望的精度级别控制刻蚀的程度(下至硅衬底106)。通常，垂直刻蚀速率的合适的值为1-7μm/分钟。当应用非常严格的精度要求时，改为必须使用进一步更低的垂直刻蚀速率(低至100nm/分钟)；例如，可以在DRIE工艺中通过简单地减小RF功率(由于侧向/垂直比在任何情况下仍然是低的)、或者在RIE工艺中通过改变气体(例如增大CHF3浓度或使用混合O2的NF3、CF4)以保持可接受的侧向/垂直比，来实现该结果。
刻蚀工艺产生与期望的功能微元件对应的(多孔硅的)突出的微元件112；特别地，每个突出的微元件112从硅衬底106向上突出，从而露出对应的外表面(横向地，和在掩模109下面的顶部处)。然后(例如，用湿法刻蚀工艺)去除掩模109。
移到图1D，然后处理突出的微元件(在图1C中为112)从而获得对应的导电(功能)微元件115；特别地，将(从它们的外表面)延伸到突出的微元件中的多孔硅转变成多孔金属；这种多孔金属的实例为Cu、Ni、Au、Pt、Ru、Ag等等。出于此目的，将结构浸入合适的溶液中；溶液的类型确定所获得的多孔金属及其形态(其可以与多孔硅的形态相同或不同)，而工艺的长度确定转变的程度(其可以包括整个突出的微元件或者仅仅其一部分)。例如，使用0.025MCuSO4·5H2O+0.01M HF的溶液来将突出的微元件(具有200μm的高度、50μm的宽度和PPS％＝50％的孔隙度)在30分钟内完全转变成对应的多孔铜的导电微元件115(具有PPM％＝64.80％的孔隙度)；使用相同的工艺来在25分钟或7分钟内分别仅仅转变具有25μm或10μm的厚度的突出的微元件的一部分。研究人员已经报道了在完全不同的应用中的类似的工艺(也被称为置换或腐蚀性淀积(corrosivedepositions))，即，仅仅用于将均匀类型的多孔硅层转变成要在燃料电池(full-cell)或电池中被用作催化剂的连续类型的多孔金属膜，例如，如在以下文献中所描述的：Xi Zhang、King-Ning Tu的“Preparation of hierarchically porous nickel from macroporoussilicon”(J.Am.Chem.Soc.2006，128，15036-15037)；M.Hayase等人的“Formation of porous ruthenium layer on porous silicontemplate”(Electrochem.Soc.2006，153，C741)；H.Bandarenka、M.Balucani、R.Crescenzi、A.Ferrari的“Formation of compositenanostructures by corrosive deposition of copper into porous silicon”(SuDerlattices and Microstru ctures，印刷中，校稿完毕，2008年1月24日能在线获得)；M.Hayase等人的“Miniature 250μm thick fullcell with monolithically fabricated silicon electrodes”(Electrochemical and Solid State Letters，7(8)A231-A234(2004))；F.A.Harraz等人的“Immersion plating of nickel onto a porous siliconlayer from fluoride solutions”(Phys.Stat.Sol.(a)，2003，197，51-56)；或者J.G.A.Brito-Neto等人的“Porous gold structures built onsilicon substrates”(211th ECS Meeting Abstracts，N°877(2007))，通过参考将这些文献的整个公开内容并入于此。
可选地，还可以用(致密)金属层115p(与导电微元件115的多孔金属相同类型或不同类型)覆盖导电元件115。例如，可以用(电解的或无电镀的)镀敷工艺实现该结果。以这种方式，可以减少导电微元件115的电阻和/或增大它们的机械稳定性(在基本上不影响其形状的情况下)。结果，获得了可以在许多应用中使用的期望的导电微结构100(如在下文中详细描述的)。
可替代地，如图1D′所示，或者处理突出的微元件(在图1C中为112)从而获得相应的(功能的)绝缘微元件115′；特别地，将(从它们的外表面)延伸到突出的微元件中的多孔硅转变成多孔或致密的陶瓷。这些陶瓷的实例为SiO2、SiOx、SiON、SiOCN、SiC、SiOC等。出于此目的，结构经受合适的热过程；热过程的气氛(气体或蒸气)确定所获得的陶瓷，热过程的条件确定陶瓷的形态它是否为多孔的(其可以与多孔硅的形态相同或不同)，而热过程的长度确定转变的程度(其可以包括整个突出的微元件或仅仅其一部分)。例如，具有纳米孔多孔硅或微孔多孔硅的突出的微元件(具有100μm的高度，且孔隙度PPS％＝50-65％且优选地PPS％＝55-60％)的结构已经被放入烘箱中，并且在惰性气氛(例如，氮气)中被预加热到300℃持续1小时。然后将烘箱的温度在1小时内从300℃升高到900℃。此时，在保持温度在900℃处持续30分钟的情况下，以1-10升/分钟(例如，5升/分钟)的流量将氧气供应给烘箱；然后将温度在30分钟内升高到1000-1100℃。该温度被保持为氧化突出的微元件的期望的厚度所必需的一个时间段；在针对不同类型的多孔硅的文献中已知与温度有关的氧化时间的值(例如，对于纳米孔多孔硅类型的多孔硅为1小时量级，而对于宏孔多孔硅类型的多孔硅为10-12小时)。如果期望获得致密的陶瓷的微元件，则结构进一步经受致密化工艺(以便将多孔陶瓷转变成致密的陶瓷)。出于此目的，温度在1小时内被升高到1200-1300℃，并且被保持在这种温度持续至少1小时。在任何情况下，例如通过使烘箱断电并且留下结构在其内部，现在使结构慢慢地冷却(为了不引起其上的机械应力)。类似的热过程被应用于碳化或氧碳化突出的微元件；在该情况下，使用的气体可以是CO或CO2(对于碳化)或者作为氨水溶液中的气泡的氮气(对于氧碳化)，而濒临危险地(at stake)温度更高(为1400-1550℃量级)。
作为进一步的改进，在热过程之前结构可以被浸入包含几种类型的纳米颗粒(例如C、Ni、Ti、Al等)的溶液中；这些纳米颗粒将穿入(多孔硅的)突出的微元件内，到达取决于多孔硅类型、纳米颗粒类型和浸入时间的量和深度。然后使溶液蒸发，使得纳米颗粒保留在突出的微元件内。以这种方式，在下一个热过程期间这些纳米颗粒将与使用的气体或蒸气反应，由此形成开始由硅原子、构成气体或蒸气的元素的原子和纳米颗粒的原子组成的陶瓷。以该技术可以获得迄今为止未知的复合的陶瓷(例如，具有改善的机械强度和/或导热率)。
另一种技术可以为用聚合材料(例如，聚甲基丙烯酸甲酯或PMMA)在它们的表面上处理突出的微元件，使其穿入突出的微元件中到期望的深度。在下一个热过程(具有氧)期间，聚合材料将被燃烧由此释放碳原子。以这种方式，可以获得具有复合结构的绝缘微元件115′，其具有SiOC的外层(甚至具有非整数的化学计量值)和SiO的内层。
可选地，绝缘微元件115′和硅衬底106的自由表面可以也被金属层115p′覆盖(例如，用薄膜或厚膜工艺)。这种金属层115p′使得能够进行稍后的电镀敷工艺(在图中未示出)。结果，获得了可以在许多应用中使用的期望的绝缘微结构100′(如在下文中详细描述的)。
提出的解决方案是非常灵活的，因为它使得能够获得具有较宽范围内的(电的和/或机械的)特性的(导电或绝缘)功能微元件。特别地，功能微元件可以具有任何种类的形状；例如，功能微元件可以具有柱的形状(具有圆形的、方形的或任何其它截面)，具有壁的形状(例如直的、凹凸不平的或弯曲的，例如打开的或闭合的，以及例如具有均匀的或可变的宽度(在中间处或在末端处加宽))，或者具有复杂的3维的(3D)结构形状。功能微元件的形状仅仅受到针对其分辨率开发的上述刻蚀工艺的技术限制以及期望的机械稳定性(也取决于多孔金属或多孔陶瓷的孔隙度PPM％)的制约，刻蚀工艺被。通常，可以毫无问题地以任何形状和孔隙度PPM％来制作具有高达20-30的高宽比(在它们的高度与宽度之间)的功能微元件；例如，可以制作功能微元件以具有200-300μm的高度和8-12μm的宽度的柱形式(当然，具有其它形状的更高和/或更薄的功能微元件是可能的)。(多孔金属或多孔陶瓷的)孔隙度PPM％和/或从多孔硅转变的程度也使得能够控制功能微元件的重量和刚度(在孔隙度PPM％越高和转变的程度越低的情况下，重量和刚度越低)。还可以使用相同的参数来控制导电微元件的电阻(其随着孔隙度PPM％和转变的程度而减小)。在这方面，表示多孔金属的电阻率与其孔隙度PPM％的函数的唯一的数学公式仍然在被科学界研究中(因为其取决于获得的多孔金属的类型，即，泡沫金属、烧结粉末金属等)。无论如何，已经发现关于多孔铜的实验数据基本上与下列公式(在1971年10月的NASA专题报告“Thermal conductivity and electrical resistivity of porousmaterial”CR-I20854中第一次提出)匹配：
ρ PM = ρ M 1 + K · ( P PM % ) 2 1 - P PM % ,
其中ρPM和ρM分别是多孔铜和致密铜的电阻率，并且K是用实验获得的拟合参数，其被设定为等于11(如在关于通过烧结的粉末获得的多孔铜的NASA报告中)。
现在移到图2A-2G，其示出了用于制作根据本发明另一实施例的导电或绝缘微结构(在图2G中用附图标记200表示)的制造工艺的各个阶段(在下文中，用通过简单地改变它们的第一个数字而获得的类似的附图标记来表示与在先前附图中示出的那个对应的元件，并且出于解释简短的目的对应的说明被省略)。
如图2A所示，如上所述在硅衬底206上形成多孔硅层203。然后在多孔硅层203的前表面上形成多达N个刻蚀掩模(其中N≥2)，以便获得对应的三维(导电或绝缘)功能微元件，该三维功能微元件沿着它们从硅衬底206的延伸具有N-1层(每个层在对于功能微元件的延伸的横向上具有不同的宽度)；特别地，在讨论中的实例中示出了五个掩模209a、209b、209c、209d和209e。从直接布置在多孔硅层203上的最下层的掩模209a开始，一个在另一个上地堆叠掩模209a-209e(虽然为了清楚起见在图中掩模209a-209e是分离的，但是应当理解实际上它们是直接接触的)；应当注意，掩模209a-209e的非平面性基本上可忽略(因为掩模209a-209e非常薄，即10-100nm)，使得它在对应的光刻工艺期间不产生任何问题。掩模209a-209e由不同的材料制成，可以选择性地刻蚀其中一个掩模(从而使得能够分别地去除它们)；例如，掩模209a、209b、209c、209d和209e可以分别由Pt、Au、Ti、Ni和Al制成。根据功能微元件的对应层的期望形状使每个掩模209a-209e图形化(大体上通过垂直翻转的掩模的复合体(complex)限定结果得到的功能微元件)。
工艺继续到图2B，其中如上所述地通过掩模209a-209e(即，通过覆盖所有下层的掩模209a-209d的最上层掩模209e)来刻蚀多孔硅层203。刻蚀掉对应部分厚度De(低于多孔硅层203的初始厚度DPS)。
移到图2C，去除最上层掩模(在图2B中为209e)；例如，该结果可以用10％K3Fe(CN6)的溶液中的湿法刻蚀工艺(其不影响下层的掩模209a-209d)实现。类似地通过掩模209a-209d(即，通过最上层掩模209d)刻蚀多孔硅层203直到刻蚀掉对应的部分厚度Dd。
现在参考图2D，去除最上层掩模(在图2C中为209d)；例如，该结果可以用FeCl3的溶液中的湿法刻蚀工艺(其不影响下层的掩模209a-209c)实现。类似地通过掩模209a-209c(即，通过最上层掩模209c)刻蚀多孔硅层203直到刻蚀掉对应部分厚度Dc。
工艺继续到图2E，其中去除最上层掩模(在图2D中为209c)；例如，该结果可以用H2SO4的溶液中的湿法刻蚀工艺(其不影响下层的掩模209a-209b)实现。类似地通过掩模209a-209b(即，通过最上层掩模209b)刻蚀多孔硅层203直到刻蚀掉对应部分厚度Db。
最后，如图2F所示，去除最上层掩模(在图2D中为209b)；例如，该结果可以用I2∶KI∶H2O＝1∶2∶10的溶液中的湿法刻蚀工艺(其不影响下层的掩模209a)实现。类似地通过剩余掩模209a刻蚀多孔硅层203直到刻蚀掉对应部分厚度Da。结果，获得了与期望的功能微元件对应的(多孔硅的)突出的微元件212。
移到图2G，例如用HCl∶HNO3＝3∶1的溶液中的湿法刻蚀工艺去除最后的掩模(在图2F中为209a)。然后如上所述地处理突出的微元件(在图2F中为212)从而获得对应的多孔金属或多孔陶瓷的功能微元件215。这提供了期望的(导电或绝缘)微结构200。
本发明的该实施例使得能够获得具有任何种类的形状的三维功能微元件215。
现在详细描述如上文所指出的获得的(导电或绝缘)微结构的一些应用实例。
例如，图3A-3D示出根据本发明实施例的用于制作互连结构(在图3D中用附图标记300表示)的制造工艺的附加的阶段。
从图3A开始，如上所述在硅衬底306上形成导电微元件315。然后将电介质材料施加在硅衬底306上从而包埋(embed)导电微元件315；电介质材料可以是任何热塑性树脂(例如尼龙或液晶聚合物)、热固性树脂、陶瓷前体等。可以通过任何合适的技术(象铸造、注射成型、分配、镂空版印刷(stencil printing)、层叠等一样)来施加电介质材料。然后处理电介质材料从而获得包埋导电微元件315的相应的电介质层318(从而分别限定互连结构的绝缘底部和通孔)。例如，电介质材料可以经受固化、烧结和/或热解工艺；在这方面，应当注意，导电微元件315的开放式结构(open structure)(其从硅衬底309自由地突出)大大地便于该操作。根据施加在硅衬底306上的电介质材料，电介质层318可以是弹性的或刚性的。
工艺继续到图3B，其中在导电元件315的水平处(例如，用磨削、抛光或研磨工艺)使电介质层318平坦化。
现在参考图3C，在电介质层318的上表面上形成接触件321u。例如，接触件321u(由金属制成)包括接合焊盘和布线迹线(routingtrack)，其连接到导电微元件315；例如，可以用薄和/或厚膜工艺实现该结果。
移到图3D，(例如，用磨削和/或XeF2蒸气刻蚀工艺)去除硅衬底(在图3C中为306)。类似地在电介质层318的下表面上形成另外的接触元件321d(如上所述，用薄和/或厚膜工艺提供连接到导电微元件315的接合焊盘和布线迹线)。
提出的解决方案使得能够实现非常高的接触件密度(例如，为200k-400k个接触件/cm2的量级)；同时，导电微元件315的多孔结构提供与电介质层318非常高的粘附性，因为电介质材料穿透到多孔金属中。
还可以使用与上述相同的工艺(在没有形成上下接触件的步骤的情况下)来制作磁电介质结构。出于此目的，导电微元件具有多孔的磁性金属(例如，Ni或Fe)，其具有远高于1的相对磁导率μr。同时，电介质层具有远高于1的相对介电常数εr；例如，可以通过用钛酸锶(εr＝310)的纳米颗粒填充对应的电介质材料来实现该结果。如此获得(在去除硅衬底之后)的结构表现为磁电介质材料，其被传播穿过它的任何电磁(EM)波视为均匀的材料(具有高相对磁导率μr和高相对介电常数εr)。例如，该磁电介质材料可以用来制作具有减小的尺寸的EM天线。
参考图3A′-3D′，在用于制作基于绝缘微元件的互连结构(在图3D′中用附图标记300′表示)的制造工艺的情况下，类似的考虑适用。
从图3A′开始，如上所述在硅衬底306上形成绝缘微元件315′。然后将导电材料(可能是磁性的)施加在硅衬底306上从而形成被嵌入在绝缘微元件315′之中的导电微元件318′(从而分别限定互连结构的绝缘底部和通孔)。例如，可以通过镂空版印刷工艺施加导电浆(由Ag制成，例如由DuPont产生的商品名PV135的浆，或由Cu、Al、Pt、Ag合金等制成)，并且随后使结构经受焙烧(firing)工艺以便获得致密金属的导电微元件318′。可替代地，金属注射成型(MIM)技术可以用来获得具有高达98％密度的(例如，钢或磁性金属的)导电微元件318′。用于获得导电微元件318′的另一种替代方案是使用化学淀积工艺或继之以电化工艺(galvanic process)的导电材料的薄膜淀积工艺。
工艺继续到图3B′，其中在绝缘微元件315′的水平处(例如，用磨削、抛光或研磨工艺)使导电微元件318′平坦化。
如上所述，在绝缘微元件315′的上表面上形成接触件321u′(图3C′)；然后去除硅衬底，并且在绝缘微元件315′的下表面上形成另外的接触件321d′(图3D′)。
现在参考图4A-4C，其示出了根据本发明实施例的用于制作封装的电子装置(在图4C中用附图标记400表示)的制造工艺的附加的阶段。
从图4A开始，如图3A-3D所述地获得由(刚性的)互连结构(具有穿过具有上接触件421u的绝缘底部418的通孔415)制成的电路化衬底。
转到图4B，通过电介质层418(例如，在它为热塑性材料时通过热压工艺)形成具有下锪平面(spot-facing)的贯通孔(through hole)422。
如图4C所示，将半导体材料的芯片424(集成对应的电路)安装在孔422的锪平面内，从而通过孔422露出对应的端子(在图中未示出)。通过导线427将芯片424的端子接合到接触件421u的对应的焊盘；然后接触件421u的布线迹线将这些焊盘连接到对应的通孔415。电子装置400的外部端子430(以具有凸块下金属(Under BumpMetallization，UBM)的导电球的形式)连接到绝缘底部418的下表面上的导电微元件415。(例如，塑料材料的)保护层433包埋芯片424和导线427，从而仅让外部端子430露出。
提出的解决方案使得能够获得电路化衬底(具有期望的高密度、低电阻和高散热)，其表现出非常类似于硅的TCE；以这种方式，可以避免(或至少显著减少)芯片424上的任何机械应力。例如，具有孔隙度PPM％＝55％的多孔铜的导电元件具有TCE＝8.0ppm/℃，其比致密铜的TCE＝17ppm/℃更多地类似于硅的TCE＝2-5ppm/℃(同时提供非常低的电阻15.7μΩcm)。
图4A′-4C改为示出根据本发明的另一实施例的用于制作相同的封装的电子装置(在图4C′中用附图标记400′表示)的可替代的制造方法的附加阶段。
从图4A′开始，在该情况下在硅衬底406′上制作三维绝缘微元件415′(如图2A-2G所述)和导电微元件418′(如图3A′-3D′所述)；特别地，绝缘微元件415′被成形从而限定刚性的绝缘底部(贯通孔422′具有上锪平面)，它被由导电微元件418′形成的通孔穿过。
转到图4B′，去除硅衬底(在图4A′中为406′)，并且在绝缘底部415′的下表面上形成接触件421d′(连接到通孔418′)。
如图4C′所示，如上所述使用由此获得的电路化衬底(被翻转)来制作期望的电子装置400′(类似地包括芯片424′、导线427′、外部端子430′和保护层433′)。
参考图5A-5C，其示出了根据本发明实施例的用于制作不同的封装的电子装置(在图5C中用附图标记500表示)的制造工艺的附加的阶段。
从图5A开始，在硅衬底506上制作嵌入电介质层518(如图3A-3D所述)中的三维导电微元件515(如图2A-2G所述)，其分别限定穿过绝缘底部的通孔。
转到图5B，在绝缘底部518的上表面上(例如，在它是热塑性材料时再次通过热压工艺)形成浮雕(embossment)523。
如图5C所示，半导体材料的芯片524被安装在浮雕523内，并且通过导线527将其端子(在图中未示出)接合到对应的通孔515(在浮雕523中被露出)；通孔515又将导线527连接到在绝缘底部518的下表面上的电子装置500的相应的外部端子530(为具有UBM的导电柱的形状)。保护层533包埋芯片524和导线527，从而仅让外部端子530露出。
图5A′-5C′改为示出根据本发明另一个实施例的用于制作相同的封装的电子装置(在图5C′中用附图标记500′表示)的制造工艺的附加的阶段。
从图5A′开始，在该情况下在硅衬底506′上制作三维绝缘微元件515′(如图2A-2G所述)和导电微元件518′(如图3A′-3D′所述)；特别地，绝缘微元件515′被成形从而限定刚性的绝缘底部(具有浮雕523′)它被由导电微元件518′形成的通孔穿过。
转到图5B′，去除硅衬底(在图5A′中为506′)；在绝缘底部515′的下表面上形成接触件521d′(被嵌入另外的电介质材料中)，从而使通孔518′的相应对彼此连接。
如图5C′所示，如上所述使用由此获得的电路化衬底来制作期望的电子装置500′(类似地包括芯片524′、引线527′、外部端子530′和保护层533′)。
现在考虑图6，其示出了可以用根据本发明实施例的技术方案获得的另一个示例性封装电子装置600。电子装置600包括由如上所述获得(参考图3A-3D或图3A′-3D′)的(刚性的)互连结构(具有穿过具有下接触件621d的绝缘底部618的通孔615)制成的电路化衬底。用倒装芯片技术将半导体材料的芯片624安装在绝缘底部618之上；在该情况下，接合球627用来将芯片624(被翻转)的端子(在图中未示出)连接到对应的通孔615；通孔615将球627连接到接触件621d的对应的布线迹线。电子装置600的外部端子630(以具有UBM的导电柱的形式)又连接到接触件621d的布线迹线。必要时，保护层633包埋芯片624和球627，从而仅仅让端子630露出。
如图7所示，用附图标记700表示可以用根据本发明实施例的解决方案获得的示例性的堆叠式封装的电子装置。电子装置700包括多个电路化衬底(在讨论中的实例中为四个)，每一个电路化衬底由(刚性的)互连结构(具有穿过具有下接触件721da-721dd和外部端子730a-730d(以具有UBM的导电柱的形式)的绝缘底部718a-718d的通孔715a-715d)制成，如上所述地获得该衬底(图6)。也在该情况下，利用连接到对应的(中心的)通孔715a-715d、接触件721da-721dd的布线迹线和外部端子730a-730d的接合球727a-727d，用倒装芯片技术将半导体材料的芯片724a-724d安装在绝缘底部718a-718d之上。
一个在另一个上地堆叠电路化衬底。每个电路化衬底包括另外的(侧面的)通孔715a-715d，其连接到布置在它之上的电路化衬底的外部端子730b-730d；特别地，侧面的通孔715a-715d被直接连接到(上面的)相邻电路化衬底的外部端子730b-730d，并且它们通过每个***电路化衬底的侧面的通孔715a-715c被连接到其它(远处的)电路化衬底的外部端子730b-730d。在叠层中最下层的电路化衬底包括另外的外部端子730a，其连接到其侧面的通孔715a(并且随后到其它芯片724b-724d)。保护层包埋所有芯片724a-724d和相应的球727a-727d(分别地或者一起)，从而让最下层的电路化衬底的所有外部端子730a露出(用于访问各个芯片724a和其它芯片724b-724d)。
转到图8，示出了可以用根据本发明实施例的解决方案获得的示例性的功率电子装置800。如上所述通过在硅衬底806上形成导电微元件815来制作电子装置800。一个或多个功率组件836(例如IGBT)被集成在硅衬底806中(从其下表面)。在该情况下，导电微元件815实现用于耗散由功率组件836在操作中产生的热量的热沉。
提出的解决方案使得能够使热沉815直接与硅衬底806集成制作(没有要求任何附加的接合操作)；这大大简化对应的制造工艺和改善散热。
图9A-9D改为示出了根据本发明实施例的用于制作真空电子装置(在图9D中用附图标记900表示)的制造工艺的附加的阶段。
从图9A的平面图开始，如上所述在硅衬底906上形成导电微元件。特别地，在该情况下多个(操作的)导电微元件915o(例如，为柱的形状)被(保护)导电微元件915p(例如，为矩形框的形状)围绕。
工艺继续到图9B(示出了沿着图9A的平面图A-A的截面)，其中保护板939(例如，由金属制成或用金属/电介质结构制成)被接合在导电微元件915o、915p的上自由端上(例如，用焊接工艺)。
移到图9C，如上所述去除硅衬底(在图9B中为906)。
现在参考图9D，在基本上真空的情况下(例如，具有低于10-3hPa的压强，其给出大于10cm的粒子的平均自由程)将与板939相同或不同的另外的保护板942类似地接合在导电微元件915o、915p的下自由端上。结果，(保护)微元件915p、板939和板942气密地密封导电微元件915o，从而提供期望的电子装置900。以这种方式，取决于导电微元件915o和/或915p的几何形状，可以获得场致发射器件，或FED(例如三极管、五极管(penthode)等)、微波微型导管(microguide)、微波线性射束管(例如，速调管或行波管)，或微波交叉场管(例如，磁控管振荡器、前向波交叉场放大器等)，特别是用于TeraHz区域中的工作频率的器件。
最后，图10A-10F示出根据本发明实施例的用于制作微机械装置(在图10F中用附图标记1000表示)的制造工艺的附加的阶段。
从图10A开始，制作微结构1000a(如图2A-2G所述)从而获得从硅衬底1006a延伸的(三维)导电或绝缘功能微元件；特别地，功能微元件1015a限定具有相应的毂(hub)H1的嵌齿轮(cogwheel)W1、具有相应的毂H2的另一个嵌齿轮W2a和单一的毂H3。制作另一个微结构1000b(如图1A-1D′所述)从而获得从硅衬底1006b延伸的导电或绝缘功能微元件；在该情况下，功能微元件1015b限定嵌齿轮W2b(用于毂H2)和另一个嵌齿轮W3(用于毂H3)。微结构1000b与微结构1000a(被翻转)对准，使得毂H2和嵌齿轮W2b的轴以及毂H3和嵌齿轮W3的轴(在图中用点划线表示)重合。
转到图10B，在有必要的情况下移动两个微结构1000a和1000b以使彼此接近直到功能微元件1015a接触功能微元件1015b。然后接触的功能微元件1015a和1015b彼此接合，即，在毂H2和嵌齿轮W2b之间以及在毂H3和嵌齿轮W3之间接合。例如，在导电功能微元件的情况下该结果可以用热压缩技术获得，而在绝缘功能微元件的情况下该结果可以用阳极的接合技术获得。应当注意，在不要求接合的情况下，每个微结构的功能微元件被保持与功能微元件和其它微结构的衬底间隔开(例如，如在毂H1没有达到衬底1006b的情况下)。
此时，如图10C所示，去除下层的硅衬底(在图10B中为1006b)。以这种方式，获得了新的微结构(用附图标记1000ab表示)，其由从剩余的硅衬底1006a延伸的由先前功能微元件的接合引起的新的功能微元件(用附图标记1015ab表示)形成。
根据功能微元件的期望形状可以多次重复上述的相同的接合工艺。通常，接合工艺的重复的数量仅仅受到功能微元件的期望的厚度和精确度的限制。例如，标准的接合机器使得能够以3σ处0.5μm的精确度管理高达6-8mm的厚度；因此，在该情况下可以彼此接合具有400μm的厚度的高达15-20个功能微元件，在3σ处具有总的精确度7.5-10μm。
现在参考图10D(为了简化起见假设接合工艺已完成，具有微结构1000ab)，该方法继续，将下半壳1050d装配在微结构1000ab下面。特别地，半壳1050d(例如，由与功能微元件1015ab相同的材料制成)包括具有稍微低于功能微元件1015ab中的一个的程度的底部Bd。三个半轴S1d、S2d和S2d从底部Bd向上延伸；半轴S1d、S2d和S3d分别被装配在毂H1、H2和H3中，直到最近地邻接从半轴S1d、S2d和S3d横向地突出的对应的止动圈(stopping collar)(半轴S1d、S2d和S3d到达大约毂H1、H2和H3的中间)。侧壁Ld(从底部Bd的边缘)垂直地向上延伸高达衬底1006a附近；侧壁Ld被设置有被嵌齿轮W3的外面部分穿过的凹处。
转到图10E，去除剩余的硅衬底(在图10D中为1006b)。现在将上半部壳1050u装配在功能微元件1015ab之上(搁在半壳1050d上)。特别地，半壳1050u(由与半壳1050a相同的材料制成)包括类似的底部Bu。三个另外的半轴S1u、S2u和S3u从底部Bu向下延伸；半轴S1u、S2u和S3u类似地被分别装配在毂H1、H2和H3中，直到它们分别邻接半轴S1d、S2d和S3d(留下毂H1、H2和H3与从半轴S1u、S2u和S3u横向地突出的对应的止动圈之间的小间隙)。设置有被嵌齿轮W1的外面部分穿过的凹处的侧壁Lu(从底部Bu的边缘)垂直地向下延伸。侧壁Lu到达侧壁Ld，对应的凹处限定分别用于嵌齿轮W1和W3的两个缝隙。然后如上所述地将半轴S1d、S2d、S3d和S1u、S2u、S3u以及接触的侧壁Ld和Lu彼此接合。
共同地参考图10E的前面截面图和图10F的顶部截面图，以这种方式获得了(耦接的)微机械装置被封闭在由半壳1050u和1050d的接合形成的壳内。微机械装置由安装在分别由半轴S1d-S1u、S2d-S2u和S3d-S3u的接合(在对应的止动圈之间保持)形成的轴上的毂H1、H2和H3限定。特别地，嵌齿轮W3(从壳1050u、1050d的右边的缝隙突出)与嵌齿轮W2b耦接；与嵌齿轮W2b集成的嵌齿轮W2a又与嵌齿轮W1(从壳1050u、1050d的左边的缝隙突出)耦接。
提出的解决方案使得能够以非常高的精确度制作任何微机械装置；此外，可以任意控制其几种机械特性(例如重量和刚度)。例如，这使得能够制作铰链、接头、钳子、医疗器械、机械表等。
自然，为了满足局部的和特定的要求，本领域技术人员可以对上述解决方案施加许多逻辑的和/或物理的修改和变更。更具体地说，虽然已经参考其优选实施例(多个)详细到某种程度地描述了这种解决方案，但是应当理解在形状和细节上的各种省略、置换和改变以及其它实施例是可能的。特别地，相同的解决方案甚至可以在没有先前描述中陈述的具体细节(例如数值实例)的情况下被实践以便提供其更彻底的理解；相反地，可以省略或简化公知的特征以便不让不必要的细节模糊了描述。此外，作为总设计选择的问题明确地意图关于公开的解决方案的任何实施例描述的具体元件和/或方法步骤可以被并入任何其它实施例中。
特别地，提出的解决方案有助于用等同的方法(通过使用类似的步骤、去除非本质的一些步骤或增加另外的可选的步骤)实现；此外，步骤可以以不同的顺序(同时或以交错方式(至少部分地))执行。
如果起始材料是任何其它硅衬底(甚至由多晶硅制成)，类似的考虑也适用。此外，多孔硅层可以具有不同的厚度和/或孔隙度。上述刻蚀工艺仅仅是示例性的-等同的结果可以通过使用具有不同参数(例如气体、RF功率和/或压强)的等离子体刻蚀工艺来实现，或更通常地用任何干法刻蚀工艺(例如溅射、离子铣或激光烧蚀)。此外，功能元件(所有它们都导电，所有它们都绝缘，或部分导电和部分绝缘)可以具有任何其它形状和/或结构(多孔的、致密的或以其组合的方式)；在任何情况下，还可以具有复合的功能微元件(具有多孔金属或陶瓷的外面部分和多孔硅的内部芯)。
自然，等同的工艺可以用来将多孔硅转变成任何金属，或更通常为导电材料。
类似地，等同的工艺可以用来将多孔硅转变成任何(多孔的和/或致密的)陶瓷。特别地，被用来将多孔硅转变成多孔陶瓷的热过程可以具有不同的参数(例如，气氛、条件和/或长度)。
类似的考虑适用于将多孔硅转变成致密的陶瓷的热过程；在任何情况下，该操作可以影响多孔陶瓷的仅仅外层，或可以完全省略它。
没有什么能妨碍在热过程中使用其它气体或蒸气。
可替代地，可以在热过程之前将结构浸入包含任何其它类型的纳米颗粒的溶液中持续足以使纳米颗粒完全或仅仅部分地穿透到多孔硅中的时间(即使该步骤仅仅是可选的)。
类似的考虑适用于具有任何其它材料的突出的微元件的处理，从而获得两个或更多个层的多孔陶瓷，每个基于一种或多种不同元素(例如，内部为碳而外部为氧)；此外，没有什么能妨碍使用其它材料(即使不具有聚合物的类型)和处理时间。在任何情况下，该处理可以与先前的浸入到包含纳米颗粒的溶液中结合，或可以完全省略它。
可替代地，可以以不同规律(例如，抛物线的、双曲线的或阶梯状地减少，多个恒定的脉冲继之以任何减少，等等)随时间改变电流密度。更一般地说，可以用阳极过程的任何其它条件获得多孔硅层的期望的结构，甚至通过作用于其附加的和/或不同的参数(多个参数)上(例如电解液浓度)。在任何情况下，可以以另一种方式调整孔隙度(例如，朝向硅衬底或对于不同的地带减小或增大)。
例如，可以让三个或更多层的多孔硅具有不同的孔隙度；反之亦然，多孔硅可以完全是均匀的。
可以使用任何其它工艺来用任何材料覆盖导电微元件和/或绝缘微元件以及硅衬底的自由表面(或其部分)，即使该步骤仅仅是可选的。
提出的解决方案有助于用任意数目的掩模实现以便获得任何种类的三维微元件；类似地，掩模可以具有不同的形状和/或它们可以具有不同的材料。
没有什么能妨碍制作具有任何其它磁性的和/或电介质的材料的磁电介质材料；此外，磁性材料可以从电介质材料突出或者它可以被完全嵌入它中。自然，提到的磁电介质材料的应用仅仅是示例性的，并且它们必须不被以限制的方式来解释。
现在参考上述解决方案在互连结构领域内的应用，可以使用任何其它技术来施加电介质材料(以便包埋导电微元件)或导电材料(以便被嵌入在绝缘微元件之中)，从而获得分别穿过电介质材料或绝缘微元件的期望的通孔；此外，该电介质或导电材料可以具有不同类型，并且它可以具有任何其它范围。如上所述，可以用任何其它技术去除硅衬底。更一般地说，可以在其相对的两个表面上、仅仅在一个表面上、乃至在没有它们的情况下(例如，针对使用互连结构作为弹性***器)，制作具有任何类型的接触件(甚至具有多层结构)的互连结构。
上述封装的电子装置不是穷举的，提出的电路化衬底可以用于安装以任何方式连接到单芯片模块(SCM)或多芯片模块(MCM)类型的电子装置的任何种类的外部端子的一个或多个芯片。
类似地，封装到封装的电子装置可以包括任何数量和/或类型的组件(甚至彼此不同)，其以任何其它方式通过提出的衬底(例如，经由导电球)连接。
如果任何其它组件(例如功率MOS或CMOS)被集成在具有提出的热沉的硅衬底中，类似的考虑也适用。
此外，没有排除形成具有不同的保护板的真空电子装置、或任何等同的元件(例如，由金属/电介质制成)或用任何其它保护元件(例如，由多孔硅制成)包围(操作的)导电微元件的可能性；此外，真空电子装置可以具有任何其它形状和/或类型(甚至在不同的真空状态下获得)。
类似的考虑适用于其它类型的微机械装置(用任何数量的接合工艺、或甚至直接从独立的微结构的功能微元件获得)；此外，接合工艺可以具有不同类型(例如，熔化、胶粘、焊接等)。在任何情况下，相同的技术可以被应用于制作微型马达、微反应器等等。
在任何情况下，要强调的是提出的解决方案的上述应用实例不是穷举的；更一般地说，相同的技术可以用来制作任何电子的和/或机械的微结构，例如，无源元件(例如，电感器、电容器、变压器和平衡-不平衡变压器)、用于磁性硬盘的读取和/或写入头、生物技术元件(例如生物滤器)、用于压力传感器的陶瓷膜、医学的释放装置等等。
还应该容易明白的是可以用编程语言创建微结构的设计；此外，如果设计者不制造微结构，可以通过物理装置将设计发送给别人。在任何情况下，结果得到的微结构可以被其制造者以未加工的晶圆形式、作为裸露的管芯或以封装方式分配。此外，提出的微结构可以与其它组件集成，或者它们可以被安装在中间产品(例如母板)中。在任何情况下，微结构适合于被用于复杂的***(例如计算机)中。

Claims (18)

1.一种用于制作微结构(100)的方法，该方法包括以下步骤：
提供硅衬底(102)，该硅衬底具有主表面，
形成从主表面延伸到硅衬底中的多孔硅层(103)，
选择性地刻蚀多孔硅层以获得一组多孔硅的突出的微元件(112)，每个突出的微元件从硅衬底的剩余部分(106)突出，由此露出相应的外表面，以及
处理突出的微元件以便获得一组相应的导电微元件(115)或绝缘微元件(115′)，通过将多孔硅的至少普遍的部分分别转变成多孔金属或陶瓷来获得每个导电微元件或绝缘微元件，所述普遍的部分是从外表面延伸到相应的突出的元件中的部分。
2.根据权利要求1所述的方法，其中处理突出的微元件以便获得一组相应的导电微元件(115)的步骤包括：
将突出的微元件(112)浸入包括至少一种金属元素的溶液中。
3.根据权利要求1所述的方法，其中处理突出的微元件以便获得一组相应的绝缘微元件(115′)的步骤包括：
使突出的微元件(112)经受在第一温度下的第一热过程以便将多孔硅的至少普遍的部分转变成多孔陶瓷。
4.根据权利要求3所述的方法，其中处理突出的微元件以便获得一组相应的绝缘微元件(115′)的步骤还包括：
使突出的微元件(112)经受在比第一温度高的第二温度下的第二热过程，以便将多孔陶瓷的至少部分转变成致密的陶瓷。
5.根据权利要求3或4所述的方法，其中每个热过程被在包括氧、碳和/或氮的气氛中执行。
6.根据权利要求3或4所述的方法，其中处理突出的微元件以便获得一组相应的绝缘微元件(115′)的步骤还包括，在使突出的微元件(112)经受第一热过程之前：
将突出的微元件浸入包括纳米颗粒的溶液中，以便使溶液至少部分地穿透到多孔硅中，以及
使穿透的溶液蒸发以便让穿透的溶液的纳米颗粒的至少部分留在多孔硅内。
7.根据权利要求3或4所述的方法，其中处理突出的微元件以便获得一组相应的绝缘微元件(115′)的步骤还包括，在使微元件(112)在包括至少一种第一元素的气氛中经受第一热过程之前：
用基于至少一种第二元素的材料表面地处理多孔硅以便让材料穿透到多孔硅的至少普遍的部分的外层中而不穿透到其剩余的内层中，第一热过程将外层转变成基于至少一种第一元素和至少一种第二元素的多孔陶瓷，并且将内层转变成基于至少一种第一元素的多孔陶瓷。
8.根据权利要求1到4中的任一权利要求所述的方法，其中形成多孔硅层(103)的步骤包括：
使硅衬底(102)经受具有适于调整多孔硅层(103)的孔隙度的条件的至少一个阳极过程。
9.根据权利要求8所述的方法，其中使硅衬底(102)经受至少一个阳极过程的步骤包括：
使硅衬底经受具有第一条件的第一阳极过程以便获得具有第一孔隙度的多孔硅层的外面部分(103e)，以及
使硅衬底经受具有第二条件的第二阳极过程以便获得具有比第一孔隙度高的第二孔隙度的多孔硅层的内在部分(103i)。
10.根据权利要求1到4中的任一权利要求所述的方法，还包括以下步骤：
用致密的金属层(115p)覆盖每个导电微元件(115)，和/或用导电层(115p′)覆盖每个绝缘微元件(115′)和硅衬底的剩余部分(106)的自由表面，该绝缘微元件从硅衬底的剩余部分(106)突出。
11.根据权利要求1到4中的任一权利要求所述的方法，其中选择性地刻蚀多孔硅层的步骤包括：
提供在主表面上堆叠的多个刻蚀掩模(209a-209e)，以及
重复以下步骤直到去除所有掩模：
通过掩模刻蚀多孔硅层(203)的一部分直到刻蚀掉对应的
部分厚度，该对应的部分厚度低于多孔硅层的初始厚度，以及
去除叠层中的最外层的掩模。
12.一种用于制作磁电介质结构(300；300′)的方法，该方法包括以下步骤：
通过执行根据权利要求1到11中的任一权利要求所述的方法的步骤来制作微结构(100；100′)，
将电介质材料(318)施加到硅衬底的剩余部分(306)上以便包埋由多孔的磁性金属制成的导电微元件(115)的至少部分，或者将磁性材料(318′)施加到硅衬底的剩余部分上以便让磁性材料的每个部分的至少部分被嵌入在绝缘微元件(115′)之中，以及
去除硅衬底的剩余部分(306)。
13.一种用于制作互连结构(300；300′)的方法，该方法包括以下步骤：
通过执行根据权利要求1到11中的任一权利要求所述的方法的步骤来制作微结构(100；100′)，
将电介质材料(318)施加到硅衬底的剩余部分(306)上以便包埋导电微元件(115)，或者将导电材料(318′)施加到硅衬底的剩余部分上以便让导电材料的每个部分嵌入在绝缘微元件(115′)之中，由此获得分别穿过电介质材料或绝缘微元件的相应的通孔，每个通孔露出前接触件和后接触件，以及
去除硅衬底的剩余部分(306)。
14.一种用于制作封装的电子装置(400；400′；500；500′；600)的方法，该方法包括以下步骤：
通过执行根据权利要求13所述的方法的步骤来制作互连结构(300；300′)，
在互连结构上安装至少一个包括集成电路的芯片(424；424′；524；524′；624)，该芯片具有一组内部端子，每一个内部端子被连接到通孔(415；418′；515；518′；615)中的对应的第一通孔的前接触件，以及
形成一组外部端子(430；430′；530；530′；630)，用于访问互连结构上的封装的电子装置，每个外部端子被连接到对应的第一通孔的后接触件。
15.一种用于制作封装到封装的电子装置(700)的方法，该方法包括以下步骤：
通过执行根据权利要求14所述的方法的步骤来制作多个封装的电子装置(400；400′；500；500′；600)，
将封装的电子装置安装成叠层，其中不同于叠层中的最后一个封装的电子装置的每个封装的电子装置具有一组第二通孔(715a、715b、715c)，每一个第二通孔具有被连接到对应的外部端子(730b、730c、730d)的或被连接到在叠层中先前的电子封装装置的对应的第二通孔的后接触件的前接触件，并且第一电子封装装置包括用于访问其它封装的电子装置的芯片的另外的外部端子(730a)，每一个另外的外部端子被连接到对应的第二通孔的后接触件。
16.一种用于制作功率电子装置(800)的方法，该方法包括以下步骤：
通过执行根据权利要求1到11中的任一权利要求所述的方法的步骤来制作具有导电微元件的微结构(100)，
将至少一个功率组件(836)集成到硅衬底的剩余部分(806)中，导电微元件(815)限定用于至少一个功率组件的热沉。
17.一种用于制作真空电子装置(900)的方法，该方法包括以下步骤：
通过执行根据权利要求1到11中的任一权利要求所述的方法的步骤来制作具有导电微元件的微结构(100)，
在硅衬底的剩余部分(906)上形成侧面保护元件(915p)，该侧面保护元件包围导电微元件(915o)，
将第一保护元件(939)接合在侧面保护元件和与硅衬底的剩余部分相对的每个导电微元件的第一自由端上，
去除硅衬底的剩余部分，以及
在真空状态下将第二保护元件(942)接合在侧面保护元件和与其第一自由端相对的每个导电微元件的另外的自由端上，该侧面保护元件、第一保护元件和第二保护元件密封导电微元件。
18.一种用于制作微机械装置(1000)的方法，该方法包括以下步骤：
通过执行根据权利要求1到11中的任一权利要求所述的方法的步骤来制作起始微结构(1000a)，
重复包括以下的接合工艺至少一次：
通过执行根据权利要求1到11中的任一权利要求所述的方法
的步骤来制作另外的微结构(1000b)，
将另外的微结构的导电或绝缘微元件(1015b)的至少部分与先前的微结构的导电或绝缘微元件(1015a)的至少部分接合，该先前的微结构包括在接合工艺的第一重复处的起始微结构(1000a)或者包括由接合工艺的先前的重复引起的复合的微结构(1000ab)，以及
去除另外的微结构或先前的微结构的硅衬底的剩余部分(1006b)，以及
在接合工艺的最后的重复之后去除先前的微结构的硅衬底的剩余部分(1006a)。
CN200980117012XA 2008-03-21 2009-03-18 通过将多孔硅转变成多孔金属或陶瓷来制作微结构的方法 Expired - Fee Related CN102037560B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP08425186A EP2104140A1 (en) 2008-03-21 2008-03-21 Conductive microstructure obtained by converting porous silicon into porous metal
EP08425186.7 2008-03-21
ITMI2008A001941 2008-11-04
ITMI2008A001941A IT1391596B1 (it) 2008-11-04 2008-11-04 Microstrutture ottenute convertendo silicio poroso
PCT/EP2009/053197 WO2009115551A1 (en) 2008-03-21 2009-03-18 Method for making microstructures by converting porous silicon into porous metal or ceramics

Publications (2)

Publication Number Publication Date
CN102037560A CN102037560A (zh) 2011-04-27
CN102037560B true CN102037560B (zh) 2012-09-26

Family

ID=40942528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980117012XA Expired - Fee Related CN102037560B (zh) 2008-03-21 2009-03-18 通过将多孔硅转变成多孔金属或陶瓷来制作微结构的方法

Country Status (5)

Country Link
US (1) US8268640B2 (zh)
EP (1) EP2272091B1 (zh)
JP (1) JP2011517850A (zh)
CN (1) CN102037560B (zh)
WO (1) WO2009115551A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387084B (zh) * 2009-01-23 2013-02-21 Advanced Semiconductor Eng 具有穿導孔之基板及具有穿導孔之基板之封裝結構
KR101078743B1 (ko) * 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
CN102766893B (zh) * 2012-07-24 2014-12-10 上海交通大学 一种可图形化纳米多孔铜的制备方法
US8940616B2 (en) * 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
EP3105777A4 (en) * 2014-02-10 2017-09-13 Rensselaer Polytechnic Institute Selective, electrochemical etching of a semiconductor
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
US20170178990A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Through-mold structures
CN108039415B (zh) * 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN110690295B (zh) * 2019-08-29 2023-05-05 泰州隆基乐叶光伏科技有限公司 背接触太阳能电池组件生产方法及背接触太阳能电池组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499488B9 (en) * 1991-02-15 2004-01-28 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031066B2 (ja) * 1992-07-14 2000-04-10 日立電線株式会社 酸化膜の製造方法及び光導波路の製造方法
JP3241257B2 (ja) * 1996-01-17 2001-12-25 三菱電機株式会社 電子放出素子の製造方法
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
EP1086214B1 (en) * 1998-06-10 2009-11-25 Georgia Tech Research Corporation Microneedle devices and methods of their manufacture
JP3430165B2 (ja) * 2001-08-31 2003-07-28 三菱電機株式会社 電子放出素子の製造方法
JP3598373B2 (ja) * 2001-09-03 2004-12-08 独立行政法人物質・材料研究機構 基体上に接合して規則化配列したナノ構造体およびその製造方法
US7361313B2 (en) * 2003-02-18 2008-04-22 Intel Corporation Methods for uniform metal impregnation into a nanoporous material
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
US20060234079A1 (en) 2005-03-30 2006-10-19 University Of California, Los Angeles Smart-cut of a thin foil of poruous Ni from a Si wafer
JP4963912B2 (ja) * 2006-09-20 2012-06-27 モレックス インコーポレイテド 集積電気配列コネクタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499488B9 (en) * 1991-02-15 2004-01-28 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution

Also Published As

Publication number Publication date
US8268640B2 (en) 2012-09-18
EP2272091A1 (en) 2011-01-12
EP2272091B1 (en) 2012-11-28
WO2009115551A1 (en) 2009-09-24
US20110104828A1 (en) 2011-05-05
JP2011517850A (ja) 2011-06-16
CN102037560A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN102037560B (zh) 通过将多孔硅转变成多孔金属或陶瓷来制作微结构的方法
JP5621155B2 (ja) ３ｄ電子モジュールをビアにより垂直に相互接続する方法
US8520396B2 (en) Method for producing an electronic module
TW201214626A (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TW201101428A (en) Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
CN104025285A (zh) 多管芯封装结构
JP2019083287A (ja) 熱電素子、発電装置、及び熱電素子の製造方法
KR20140053946A (ko) 도전성 입자를 이용한 저응력 tsv 설계
KR101300587B1 (ko) 반도체 소자의 제조 방법
US11348890B2 (en) Assembly platform
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
Sharma Design of 3D integrated circuits and systems
CN109075245A (zh) 热电转换模块封装
JP2008053430A (ja) 半導体装置およびその製造方法
CN113066778A (zh) 转接板堆叠结构和工艺
JP2013093499A (ja) 接続基板、半導体装置、接続基板の製造方法
KR20140040646A (ko) 전기 회로 및 전기 회로의 제조 방법
US20150243644A1 (en) Z-connection using electroless plating
Wurz et al. Concept for using MID Technology for Advanced Packaging
US10665758B2 (en) Component having a metal carrier and method for producing components
US20110147938A1 (en) Conductive via hole and method for forming conductive via hole
CN102779809B (zh) 晶片封装体及其形成方法
KR20190031180A (ko) 열전 모듈 및 그 제조 방법
CN112310193A (zh) 竖直化合物半导体结构及其制造方法
Mimatsu et al. Simultaneous fabrication of a through‐glass interconnect via and a bump using dry film resist and submicron gold particles

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20150318

EXPY Termination of patent right or utility model