JP3241257B2 - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JP3241257B2 JP3241257B2 JP552096A JP552096A JP3241257B2 JP 3241257 B2 JP3241257 B2 JP 3241257B2 JP 552096 A JP552096 A JP 552096A JP 552096 A JP552096 A JP 552096A JP 3241257 B2 JP3241257 B2 JP 3241257B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- porous silicon
- electron
- emitting device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、ディスプレイ、
真空管、半導体製造装置等に使用する冷陰極電子源等の
電子放出素子の製造方法に関するものである。
真空管、半導体製造装置等に使用する冷陰極電子源等の
電子放出素子の製造方法に関するものである。
【0002】
【従来の技術】図16は例えば特開平4−94033号
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、11はエミッタ、14はシリコン基
板、12は絶縁膜、13はエミッタ11の周囲に空間を
隔てて設けた引き出し電極で、例えば内径が2μmにな
るように設けたものである。131はエミッタを形成す
る工程で設けた熱酸化膜、132はエミッタ11に対向
して設けたアノード板である。エミッタ11はシリコン
基板14をエッチングして、その先端の曲率半径を例え
ば1000Å以下に尖らせて円錐状に形成されている。
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、11はエミッタ、14はシリコン基
板、12は絶縁膜、13はエミッタ11の周囲に空間を
隔てて設けた引き出し電極で、例えば内径が2μmにな
るように設けたものである。131はエミッタを形成す
る工程で設けた熱酸化膜、132はエミッタ11に対向
して設けたアノード板である。エミッタ11はシリコン
基板14をエッチングして、その先端の曲率半径を例え
ば1000Å以下に尖らせて円錐状に形成されている。
【0003】次に動作について説明する。シリコン基板
14と引き出し電極13の間に引き出し電極13側が正
となるように電圧をかけると、電圧はエミッタ11の先
端と引き出し電極13の間の空間にかかる。さらに、エ
ミッタ11の先端が尖っているために、エミッタ11の
先端と引き出し電極13の電界はエミッタ11の先端近
傍の空間に集中する。引き出し電極13の電圧をさらに
上げると、エミッタ11の先端からトンネル効果による
電子の放出が始まる。この時アノード板132に正の電
圧をかけておくと放出された電子はアノード板132に
流れ,アノード電流が観測される。アノード電流が観測
され始める電圧をはさんで引き出し電圧を変調すること
により,この電子放出素子を電子源として作用させるこ
とができる。
14と引き出し電極13の間に引き出し電極13側が正
となるように電圧をかけると、電圧はエミッタ11の先
端と引き出し電極13の間の空間にかかる。さらに、エ
ミッタ11の先端が尖っているために、エミッタ11の
先端と引き出し電極13の電界はエミッタ11の先端近
傍の空間に集中する。引き出し電極13の電圧をさらに
上げると、エミッタ11の先端からトンネル効果による
電子の放出が始まる。この時アノード板132に正の電
圧をかけておくと放出された電子はアノード板132に
流れ,アノード電流が観測される。アノード電流が観測
され始める電圧をはさんで引き出し電圧を変調すること
により,この電子放出素子を電子源として作用させるこ
とができる。
【0004】図17はこの電子放出素子の製造方法を工
程順に示す断面図である。図17(a)で低抵抗シリコ
ン基板14上に熱酸化処理,リソグラフィ及びドライエ
ッチング工程によって,SiO2 膜からなる円形パタ
ーン61を形成する。図17(b)ではSiO2 膜の
円形パターン61をマスクにして,シリコン基板をリア
クティブイオンエッチング(以下RIEと記す)し,マ
スク61の下にエミッタのもととなるコーン51を形成
する。次に熱酸化処理により図17(c)に示すように
コーン51の表面に熱酸化膜131を形成する。この状
態で図17(d)に示すように絶縁膜12及び引き出し
電極13を蒸着し、この後、ウェットエッチングにより
マスク61とマスク61に成膜された絶縁膜材料及び引
き出し電極材料をリフトオフすると共に熱酸化膜131
を除去し、図17(e)で示す電子放出素子を得る。
程順に示す断面図である。図17(a)で低抵抗シリコ
ン基板14上に熱酸化処理,リソグラフィ及びドライエ
ッチング工程によって,SiO2 膜からなる円形パタ
ーン61を形成する。図17(b)ではSiO2 膜の
円形パターン61をマスクにして,シリコン基板をリア
クティブイオンエッチング(以下RIEと記す)し,マ
スク61の下にエミッタのもととなるコーン51を形成
する。次に熱酸化処理により図17(c)に示すように
コーン51の表面に熱酸化膜131を形成する。この状
態で図17(d)に示すように絶縁膜12及び引き出し
電極13を蒸着し、この後、ウェットエッチングにより
マスク61とマスク61に成膜された絶縁膜材料及び引
き出し電極材料をリフトオフすると共に熱酸化膜131
を除去し、図17(e)で示す電子放出素子を得る。
【0005】また,J.Vac.Sci.Techno
l.B12(2),Mar/Apr1994 p.66
2〜665及びJ.Vac.Sci.Technol.
B13(2),Mar/Apr 1995 p.441
〜444に示されるように,シリコン基板上に設けたエ
ミッタの先端を陽極化成法を用いて直径数10Åの微小
繊維状の集まりからなる多孔質状に形成して,エミッタ
先端の曲率半径を微小繊維の曲率半径とすることによ
り,電界を集中させ,放出電流が観測され始める引き出
し電圧の大きさを下げる方法が提案されている。
l.B12(2),Mar/Apr1994 p.66
2〜665及びJ.Vac.Sci.Technol.
B13(2),Mar/Apr 1995 p.441
〜444に示されるように,シリコン基板上に設けたエ
ミッタの先端を陽極化成法を用いて直径数10Åの微小
繊維状の集まりからなる多孔質状に形成して,エミッタ
先端の曲率半径を微小繊維の曲率半径とすることによ
り,電界を集中させ,放出電流が観測され始める引き出
し電圧の大きさを下げる方法が提案されている。
【0006】
【発明が解決しようとする課題】上記のような従来の電
子放出素子では、エミッタの先端近傍の空間における電
界強度の大きさがエミッタの先端の曲率半径に依存する
ことより、アノード電流が観測され始める引き出し電圧
の大きさは、図17(b)に示すRIE,図17(c)
に示す熱酸化処理と図17(e)のウエットエッチング
での加工精度で決まることになる。従ってエミッタの先
端の曲率半径を小さくすれば、アノード電流を観測し始
める電圧の大きさは小さくなる。しかし、RIEのエッ
チング深さを大きくしたり或いは熱酸化処理での熱酸化
膜を理想値よりわずかでも厚くすると、先端が尖ってい
る分エミッタの高さは急激に低くなり電界の集中が悪く
なるため、加工精度限界までエミッタの曲率半径を小さ
くすることは望ましくない。従ってアノード電流が観測
され始める電圧の大きさはあまり小さくすることができ
ない。このため引き出し電圧を駆動するドライブ回路と
して高価な高電圧タイプのものが必要であり、結果とし
て電子放出素子を利用したディスプレイや真空管等の装
置の値段が高くなるという問題点があった。
子放出素子では、エミッタの先端近傍の空間における電
界強度の大きさがエミッタの先端の曲率半径に依存する
ことより、アノード電流が観測され始める引き出し電圧
の大きさは、図17(b)に示すRIE,図17(c)
に示す熱酸化処理と図17(e)のウエットエッチング
での加工精度で決まることになる。従ってエミッタの先
端の曲率半径を小さくすれば、アノード電流を観測し始
める電圧の大きさは小さくなる。しかし、RIEのエッ
チング深さを大きくしたり或いは熱酸化処理での熱酸化
膜を理想値よりわずかでも厚くすると、先端が尖ってい
る分エミッタの高さは急激に低くなり電界の集中が悪く
なるため、加工精度限界までエミッタの曲率半径を小さ
くすることは望ましくない。従ってアノード電流が観測
され始める電圧の大きさはあまり小さくすることができ
ない。このため引き出し電圧を駆動するドライブ回路と
して高価な高電圧タイプのものが必要であり、結果とし
て電子放出素子を利用したディスプレイや真空管等の装
置の値段が高くなるという問題点があった。
【0007】さらに電界放出ではトンネル効果によって
電子は仕事関数の作るポテンシャル障壁を通過して放出
されるため、放出電流特性を決定する要因として上述の
電界の他にエミッタ材料の仕事関数がある。金属のフェ
ルミレベルは状態密度の高い伝導帯のバンド内にあるた
め、不純物や表面準位等によってフェルミレベルが変動
しにくい。この特徴は金属のみならずフェルミレベルで
の状態密度の高い良導体材料であれば成り立つ。これに
対してエミッタ材料のシリコンは半導体であるため、フ
ェルミエネルギーはバンドギャップ内にあり、不純物準
位や表面準位によってそのレベルが変動する。このため
真空のエネルギー準位とフェルミエネルギーの差である
仕事関数も変動することになる。この仕事関数の変動は
放出電流特性のばらつきの原因となる。従ってシリコン
をエミッタ材料とする電子放出素子は金属や良導体部材
に比べて一定な特性が得にくく、時間的に変動しやすい
という欠点がある。
電子は仕事関数の作るポテンシャル障壁を通過して放出
されるため、放出電流特性を決定する要因として上述の
電界の他にエミッタ材料の仕事関数がある。金属のフェ
ルミレベルは状態密度の高い伝導帯のバンド内にあるた
め、不純物や表面準位等によってフェルミレベルが変動
しにくい。この特徴は金属のみならずフェルミレベルで
の状態密度の高い良導体材料であれば成り立つ。これに
対してエミッタ材料のシリコンは半導体であるため、フ
ェルミエネルギーはバンドギャップ内にあり、不純物準
位や表面準位によってそのレベルが変動する。このため
真空のエネルギー準位とフェルミエネルギーの差である
仕事関数も変動することになる。この仕事関数の変動は
放出電流特性のばらつきの原因となる。従ってシリコン
をエミッタ材料とする電子放出素子は金属や良導体部材
に比べて一定な特性が得にくく、時間的に変動しやすい
という欠点がある。
【0008】また、多孔質シリコンは表面積が大きいた
め、水や酸素と極めて反応し易く、大気中放置や大気中
加熱でも容易に酸化してしまう。この酸化した多孔質シ
リコン層の酸化物はトンネル障壁を厚くして電界放出を
妨げる働きをする。さらに、多孔質シリコンは水や酸素
が無くとも温度を上げると400°C以下で表面で結合
している水素が離脱して変質し、真空中でも温度を40
0°Cまで上げると変質するという性質がある。従って
引き出し電圧を小さくするためにエミッタ表面に多孔質
シリコンを形成するという方法は、アセンブリにより特
性が劣化したり、ディスプレイや真空管に搭載する際の
ガラス封着やベーキング排気等のプロセスで電子放出素
子の温度が上がると電子放出特性が変化するという問題
がある。さらに多孔質シリコン自身は半絶縁体であるた
め、エミッタ表面に形成した多孔質シリコンの膜厚が大
きいと放出電流が得られなくなる。このため陽極化成処
理の際には厳しく膜厚を制御しないと特性が大きくばら
つくという問題点もあった。
め、水や酸素と極めて反応し易く、大気中放置や大気中
加熱でも容易に酸化してしまう。この酸化した多孔質シ
リコン層の酸化物はトンネル障壁を厚くして電界放出を
妨げる働きをする。さらに、多孔質シリコンは水や酸素
が無くとも温度を上げると400°C以下で表面で結合
している水素が離脱して変質し、真空中でも温度を40
0°Cまで上げると変質するという性質がある。従って
引き出し電圧を小さくするためにエミッタ表面に多孔質
シリコンを形成するという方法は、アセンブリにより特
性が劣化したり、ディスプレイや真空管に搭載する際の
ガラス封着やベーキング排気等のプロセスで電子放出素
子の温度が上がると電子放出特性が変化するという問題
がある。さらに多孔質シリコン自身は半絶縁体であるた
め、エミッタ表面に形成した多孔質シリコンの膜厚が大
きいと放出電流が得られなくなる。このため陽極化成処
理の際には厳しく膜厚を制御しないと特性が大きくばら
つくという問題点もあった。
【0009】この発明はかかる問題点を解決するために
なされたもので、駆動するための引き出し電圧を下げる
とともに、保管やアセンブリプロセスによる放出電流の
劣化をなくすことができ、電子放出素子の放出電流特性
のばらつきや変動を低減し、さらには放出電流特性が多
孔質シリコンの膜厚に強く依存しない様にすることを目
的としている。
なされたもので、駆動するための引き出し電圧を下げる
とともに、保管やアセンブリプロセスによる放出電流の
劣化をなくすことができ、電子放出素子の放出電流特性
のばらつきや変動を低減し、さらには放出電流特性が多
孔質シリコンの膜厚に強く依存しない様にすることを目
的としている。
【0010】
【課題を解決するための手段】この発明に係る電子放出
素子の製造方法は、シリコン基板上に酸化シリコンから
なるマスクを形成する工程と、この酸化シリコンをマス
クとしてエッチングを行ないマスクの下にコーン部を形
成する工程と、このコーン部の表面に熱酸化膜を形成す
る工程と、コーン部を形成したシリコン基板上に絶縁膜
を蒸着する工程と、この絶縁膜上に引き出し電極を形成
する工程と、マスクとマスク上に成膜された絶縁膜と引
き出し電極及びコーン部に成膜された熱酸化膜をエッチ
ングにより除去してエミッタを形成する工程と、このエ
ミッタの表面に多孔質シリコン層を形成する工程と、こ
の多孔質シリコン層の表面及び内部のいずれか一方また
は両方に金属または良導体部材を形成する工程とを含む
ものである。
素子の製造方法は、シリコン基板上に酸化シリコンから
なるマスクを形成する工程と、この酸化シリコンをマス
クとしてエッチングを行ないマスクの下にコーン部を形
成する工程と、このコーン部の表面に熱酸化膜を形成す
る工程と、コーン部を形成したシリコン基板上に絶縁膜
を蒸着する工程と、この絶縁膜上に引き出し電極を形成
する工程と、マスクとマスク上に成膜された絶縁膜と引
き出し電極及びコーン部に成膜された熱酸化膜をエッチ
ングにより除去してエミッタを形成する工程と、このエ
ミッタの表面に多孔質シリコン層を形成する工程と、こ
の多孔質シリコン層の表面及び内部のいずれか一方また
は両方に金属または良導体部材を形成する工程とを含む
ものである。
【0011】また、シリコン基板上に酸化シリコンから
なるマスクを形成する工程と、この酸化シリコンをマス
クとしてエッチングを行ないマスクの下にコーン部を形
成する工程と、このコーン部を形成したシリコン基板上
に絶縁膜を蒸着する工程と、この絶縁膜上に引き出し電
極を形成する工程と、マスクとマスク上に成膜された絶
縁膜と引き出し電極をエッチングにより除去してエミッ
タを形成する工程と、このエミッタの表面に多孔質シリ
コン層を形成する工程と、この多孔質シリコン層の表面
及び内部のいずれか一方または両方に金属または良導体
部材を形成する工程とを含むものである。
なるマスクを形成する工程と、この酸化シリコンをマス
クとしてエッチングを行ないマスクの下にコーン部を形
成する工程と、このコーン部を形成したシリコン基板上
に絶縁膜を蒸着する工程と、この絶縁膜上に引き出し電
極を形成する工程と、マスクとマスク上に成膜された絶
縁膜と引き出し電極をエッチングにより除去してエミッ
タを形成する工程と、このエミッタの表面に多孔質シリ
コン層を形成する工程と、この多孔質シリコン層の表面
及び内部のいずれか一方または両方に金属または良導体
部材を形成する工程とを含むものである。
【0012】また、多孔質シリコン層に金属または良導
体部材を形成する工程は、スパッタ法により多孔質シリ
コン層に金属または良導体部材を蒸着形成する工程であ
る。
体部材を形成する工程は、スパッタ法により多孔質シリ
コン層に金属または良導体部材を蒸着形成する工程であ
る。
【0013】
【発明の実施の形態】実施の形態1. 図1は多孔質シリコン層に金属を形成した電子放出素子
の断面図である。11はエミッタで表面を多孔質シリコ
ン層にし、その多孔質シリコン層15内にNiを形成し
ている。12はシリコン基板14と引き出し電極13の
間の絶縁膜である。131はエミッタを形成する工程で
設けた熱酸化膜である。図2は本実施の形態による電子
放出素子の電子放出部の表面の拡大模式図である。14
はシリコン基板、22はスポンジ状の多孔質シリコン
層、23はその多孔質シリコン層に形成されたNiであ
る。
の断面図である。11はエミッタで表面を多孔質シリコ
ン層にし、その多孔質シリコン層15内にNiを形成し
ている。12はシリコン基板14と引き出し電極13の
間の絶縁膜である。131はエミッタを形成する工程で
設けた熱酸化膜である。図2は本実施の形態による電子
放出素子の電子放出部の表面の拡大模式図である。14
はシリコン基板、22はスポンジ状の多孔質シリコン
層、23はその多孔質シリコン層に形成されたNiであ
る。
【0014】多孔質シリコンのみを形成した電子放出素
子では大気中放置及び大気中での200°Cの加熱によ
り多孔質シリコンが酸化し、放出電流が得られなくなる
問題があった。しかし、Niを形成した電子放出素子で
は大気中放置や大気中での加熱により放出電流が出なく
なることは無かった。しかもNiを形成した電子放出素
子では、多孔質シリコンのみを形成した電子放出素子と
比べて放出電流特性が劣化することもなかった。さら
に、多孔質シリコンのみを形成した電子放出素子ではそ
の放出電流は多孔質シリコンの膜厚が0.6μm以上に
なると全く放出電流が得られなくなる問題があった。し
かし、多孔質シリコン層にNiを形成することにより多
孔質シリコンの膜厚が0.6μm以上でも放出電流が得
られる様になった。以上の効果はNi以外のAu,P
t,Cr等の金属でも同様に得ることができた。また、
多孔質シリコン層に形成するNiは、多孔質シリコンの
内部に形成するのに限らず、多孔質シリコンの表面に形
成したものでも同様の効果が得られた。
子では大気中放置及び大気中での200°Cの加熱によ
り多孔質シリコンが酸化し、放出電流が得られなくなる
問題があった。しかし、Niを形成した電子放出素子で
は大気中放置や大気中での加熱により放出電流が出なく
なることは無かった。しかもNiを形成した電子放出素
子では、多孔質シリコンのみを形成した電子放出素子と
比べて放出電流特性が劣化することもなかった。さら
に、多孔質シリコンのみを形成した電子放出素子ではそ
の放出電流は多孔質シリコンの膜厚が0.6μm以上に
なると全く放出電流が得られなくなる問題があった。し
かし、多孔質シリコン層にNiを形成することにより多
孔質シリコンの膜厚が0.6μm以上でも放出電流が得
られる様になった。以上の効果はNi以外のAu,P
t,Cr等の金属でも同様に得ることができた。また、
多孔質シリコン層に形成するNiは、多孔質シリコンの
内部に形成するのに限らず、多孔質シリコンの表面に形
成したものでも同様の効果が得られた。
【0015】以上の様に本実施の形態では、エミッタ表
面の多孔質シリコン層に金属を形成することにより、多
孔質シリコン層の厚みにかかわらずに放出電流が観測さ
れ始める引き出し電圧を低くできるとともに、大気中放
置、大気中加熱、真空中ベーク等により特性が劣化しに
くい電子放出素子が得られる効果がある。
面の多孔質シリコン層に金属を形成することにより、多
孔質シリコン層の厚みにかかわらずに放出電流が観測さ
れ始める引き出し電圧を低くできるとともに、大気中放
置、大気中加熱、真空中ベーク等により特性が劣化しに
くい電子放出素子が得られる効果がある。
【0016】実施の形態2. 以下で図1に示した電子放出素子の製造方法を説明す
る。まず、図17に示したように従来例の方法を用い
て、引き出し電極13、絶縁膜12、シリコンからなる
エミッタ11を備えた電界放出型電子放出素子の形状を
作成した。エミッタ11を陽極としてこれにJ.Va
c.Sci.Technol.B13(2),Mar/
Apr 1995 p.441〜444に述べられてい
る方法で陽極化成処理を施し、エミッタ11の表面に多
孔質シリコンを形成した。すなわち、図3に示す陽極化
成セルに電解液の隔壁38に電子放出素子を形成したチ
ップ31を設置し、電解液36につけて、白金の陽極3
5、白金の陰極32の間に電流を流した。電解液36は
HF、H2 O、C2 H5 OHを含む水溶液を用い
た。陽極化成処理はエミッタがn型シリコンでもp型シ
リコンでも可能で、エミッタがn型シリコンの場合には
エミッタにタングステンランプ37を用いて光を照射し
ながら陽極化成処理を行った。これにより、エミッタの
表面に多孔質シリコン膜を形成した。エミッタがp型シ
リコンの場合には、1018〜1019cm−3のBを
含む基板を用いて光を照射せずに陽極化成処理を行っ
た。
る。まず、図17に示したように従来例の方法を用い
て、引き出し電極13、絶縁膜12、シリコンからなる
エミッタ11を備えた電界放出型電子放出素子の形状を
作成した。エミッタ11を陽極としてこれにJ.Va
c.Sci.Technol.B13(2),Mar/
Apr 1995 p.441〜444に述べられてい
る方法で陽極化成処理を施し、エミッタ11の表面に多
孔質シリコンを形成した。すなわち、図3に示す陽極化
成セルに電解液の隔壁38に電子放出素子を形成したチ
ップ31を設置し、電解液36につけて、白金の陽極3
5、白金の陰極32の間に電流を流した。電解液36は
HF、H2 O、C2 H5 OHを含む水溶液を用い
た。陽極化成処理はエミッタがn型シリコンでもp型シ
リコンでも可能で、エミッタがn型シリコンの場合には
エミッタにタングステンランプ37を用いて光を照射し
ながら陽極化成処理を行った。これにより、エミッタの
表面に多孔質シリコン膜を形成した。エミッタがp型シ
リコンの場合には、1018〜1019cm−3のBを
含む基板を用いて光を照射せずに陽極化成処理を行っ
た。
【0017】次にこの試料を暗所にて水洗後乾燥しない
内に、今度は図4に示す電気めっき槽を用いて、エミッ
タ11を陽極の電解槽に露出させて金属を電気めっきで
エミッタ表面に形成した。陽極45としてNi電極を用
い、陰極42としてPt電極を用い、NiSO4 ,N
iCl2 ,H3 BO3 を含む電解液46中でNi
めっきを行った。n型シリコンではタングステンランプ
37によりチップ31裏面のシリコンの露出部に光を照
射しながらめっきを行った。エミッタ及び基板がp型シ
リコンの場合には光を照射せずに同様な処理を行いめっ
きを行った。
内に、今度は図4に示す電気めっき槽を用いて、エミッ
タ11を陽極の電解槽に露出させて金属を電気めっきで
エミッタ表面に形成した。陽極45としてNi電極を用
い、陰極42としてPt電極を用い、NiSO4 ,N
iCl2 ,H3 BO3 を含む電解液46中でNi
めっきを行った。n型シリコンではタングステンランプ
37によりチップ31裏面のシリコンの露出部に光を照
射しながらめっきを行った。エミッタ及び基板がp型シ
リコンの場合には光を照射せずに同様な処理を行いめっ
きを行った。
【0018】本実施の形態の方法でシリコンウエハ上の
多孔質シリコン膜にNiめっきを行ったものについてオ
ージェ分析により深さ方向のNiの分布を調べたとこ
ろ、多孔質シリコンの膜厚と同じ深さまでNiが分布し
ていることが分かり、多孔質シリコン内に金属が存在す
ることが確認された。ここではめっきする金属としてN
iを用いたが、電気めっきの可能な金属であればよく例
えば、Au,Pt,Cr等も可能である。また、本実施
の形態では、多孔質シリコンを表面に形成したシリコン
を陰極とした電気めっきにより多孔質シリコン表面に金
属が形成されるためシリコンと多孔質シリコン層との界
面からエミッタの表面まで多孔質シリコン層内でつなが
った金属層が形成される。このことにより多孔質シリコ
ンが酸化されても電流を表面まで導く効果がある。
多孔質シリコン膜にNiめっきを行ったものについてオ
ージェ分析により深さ方向のNiの分布を調べたとこ
ろ、多孔質シリコンの膜厚と同じ深さまでNiが分布し
ていることが分かり、多孔質シリコン内に金属が存在す
ることが確認された。ここではめっきする金属としてN
iを用いたが、電気めっきの可能な金属であればよく例
えば、Au,Pt,Cr等も可能である。また、本実施
の形態では、多孔質シリコンを表面に形成したシリコン
を陰極とした電気めっきにより多孔質シリコン表面に金
属が形成されるためシリコンと多孔質シリコン層との界
面からエミッタの表面まで多孔質シリコン層内でつなが
った金属層が形成される。このことにより多孔質シリコ
ンが酸化されても電流を表面まで導く効果がある。
【0019】実施の形態3. 実施の形態2では電気めっきによりNiを多孔質シリコ
ン層に形成したが、無電解めっきでも多孔質シリコン層
にNiを形成することが可能である。実施の形態2と同
様に図1の電子放出素子のエミッタ11の表面に多孔質
シリコン層を形成したものを作成した。その後電子放出
素子をSnCl2 水溶液に浸積し多孔質シリコン層内
にSnの核を形成した。これを水洗した後PdCl2
水溶液に浸積しSnの核をPdの核に変化させた。そし
て95°Cに加熱したNiSO4水溶液に浸積してNi
を多孔質シリコン膜表面に析出させた。この方法で作成
した電子放出素子においても実施の形態2と同様の効果
が確認された。
ン層に形成したが、無電解めっきでも多孔質シリコン層
にNiを形成することが可能である。実施の形態2と同
様に図1の電子放出素子のエミッタ11の表面に多孔質
シリコン層を形成したものを作成した。その後電子放出
素子をSnCl2 水溶液に浸積し多孔質シリコン層内
にSnの核を形成した。これを水洗した後PdCl2
水溶液に浸積しSnの核をPdの核に変化させた。そし
て95°Cに加熱したNiSO4水溶液に浸積してNi
を多孔質シリコン膜表面に析出させた。この方法で作成
した電子放出素子においても実施の形態2と同様の効果
が確認された。
【0020】実施の形態4. 図5は円錐台形状のエミッタからなる電子放出素子の断
面図である。図において11はn型シリコン基板14を
エッチングして得られた円錐台状のエミッタで実施の形
態2と同じ方法で陽極化成処理により表面に多孔質シリ
コン層15を0.1μm形成し、さらにめっきにより多
孔質シリコン層15にNiを形成したものである。エミ
ッタの上面は0.2〜0.5μm程度の円形とした。ま
た引き出し電極の開口径は2μmに形成した。
面図である。図において11はn型シリコン基板14を
エッチングして得られた円錐台状のエミッタで実施の形
態2と同じ方法で陽極化成処理により表面に多孔質シリ
コン層15を0.1μm形成し、さらにめっきにより多
孔質シリコン層15にNiを形成したものである。エミ
ッタの上面は0.2〜0.5μm程度の円形とした。ま
た引き出し電極の開口径は2μmに形成した。
【0021】多孔質シリコン層にNiを形成する前の円
錐台形状のエミッタ11、絶縁膜12、引き出し電極膜
13からなる構造は図6に示す方法で作成した。即ち
(a)n型シリコン基板14にSiO2 からなる円形
のマスク61を形成し,(b)リアクティブイオンエッ
チングを行うことによりマスクの下にコーン51を形成
し,(c)絶縁膜12及び引き出し電極13を蒸着し,
(d)ウェットエッチングによりマスク61とマスク6
1上に成膜された絶縁膜12及び引き出し電極13を除
去して,n型シリコンからなる円錐台状のエミッタ11
を形成する。(e)しかる後に,エミッタの表面を陽極
化成処理して,多孔質シリコン層15を形成した。この
後、実施の形態2あるいは実施の形態3に示すめっき法
でNiを多孔質シリコン層15に形成した。
錐台形状のエミッタ11、絶縁膜12、引き出し電極膜
13からなる構造は図6に示す方法で作成した。即ち
(a)n型シリコン基板14にSiO2 からなる円形
のマスク61を形成し,(b)リアクティブイオンエッ
チングを行うことによりマスクの下にコーン51を形成
し,(c)絶縁膜12及び引き出し電極13を蒸着し,
(d)ウェットエッチングによりマスク61とマスク6
1上に成膜された絶縁膜12及び引き出し電極13を除
去して,n型シリコンからなる円錐台状のエミッタ11
を形成する。(e)しかる後に,エミッタの表面を陽極
化成処理して,多孔質シリコン層15を形成した。この
後、実施の形態2あるいは実施の形態3に示すめっき法
でNiを多孔質シリコン層15に形成した。
【0022】本実施の形態による電子放出素子において
も、大気中放置、大気中加熱、真空中のベーキングによ
る放出電流の変化が多孔質シリコンを形成したのみの電
子放出素子よりも少ないことを確認した。さらに本実施
の形態による電子放出素子は実施の形態1の例と比較し
て製造工程が少ないため安価に製造できる上,コーン形
状のエミッタを製造するよりも形状の制御がし易く、形
状のばらつきに起因する放出電流特性のばらつきを小さ
くできる効果がある。上記工程ではエミッタの形状を円
錐台形状にしたが、円柱あるいはSiO2マスク61の
形状を多角形とし,表面の形状を多角形としたエミッタ
でも同様な効果が得られた。
も、大気中放置、大気中加熱、真空中のベーキングによ
る放出電流の変化が多孔質シリコンを形成したのみの電
子放出素子よりも少ないことを確認した。さらに本実施
の形態による電子放出素子は実施の形態1の例と比較し
て製造工程が少ないため安価に製造できる上,コーン形
状のエミッタを製造するよりも形状の制御がし易く、形
状のばらつきに起因する放出電流特性のばらつきを小さ
くできる効果がある。上記工程ではエミッタの形状を円
錐台形状にしたが、円柱あるいはSiO2マスク61の
形状を多角形とし,表面の形状を多角形としたエミッタ
でも同様な効果が得られた。
【0023】関連技術例1. 図7に関連技術例1の電子放出素子の断面図を示す。図
において12は絶縁膜、13は引き出し電極、14はシ
リコン基板、15はシリコン基板14上に実施の形態2
の方法で陽極化成処理を施した多孔質シリコン層に金属
を形成したエミッタである。図7に示した電界放出素子
の製造方法を図8に示す。(a)n型シリコン基板14
上にCVD法を用いて絶縁膜12を形成し,さらにスパ
ッタ法を用いて引き出し電極13を成膜し,(b)写真
製版とリアクティブイオンエッチングによりエミッタ1
1を形成する部分の引き出し電極13と絶縁膜12をエ
ッチングする。(c)露出したシリコン基板表面を陽極
化成処理して,多孔質シリコン層15からなるエミッタ
を形成した。さらに実施の形態2あるいは実施の形態3
に示すめっき法でNiを多孔質シリコン層15に形成し
た。
において12は絶縁膜、13は引き出し電極、14はシ
リコン基板、15はシリコン基板14上に実施の形態2
の方法で陽極化成処理を施した多孔質シリコン層に金属
を形成したエミッタである。図7に示した電界放出素子
の製造方法を図8に示す。(a)n型シリコン基板14
上にCVD法を用いて絶縁膜12を形成し,さらにスパ
ッタ法を用いて引き出し電極13を成膜し,(b)写真
製版とリアクティブイオンエッチングによりエミッタ1
1を形成する部分の引き出し電極13と絶縁膜12をエ
ッチングする。(c)露出したシリコン基板表面を陽極
化成処理して,多孔質シリコン層15からなるエミッタ
を形成した。さらに実施の形態2あるいは実施の形態3
に示すめっき法でNiを多孔質シリコン層15に形成し
た。
【0024】この電子放出素子は上述の様に非常に簡略
な工程で製造できるという効果がある。また、工程ばら
つきが生じやすいエッチング工程がなく品質が安定する
効果がある。関連技術例1による電子放出素子において
も、大気中放置、大気中加熱、真空中のベーキングによ
る放出電流の変化が多孔質シリコンを形成したのみの電
子放出素子よりも少ないことを確認した。
な工程で製造できるという効果がある。また、工程ばら
つきが生じやすいエッチング工程がなく品質が安定する
効果がある。関連技術例1による電子放出素子において
も、大気中放置、大気中加熱、真空中のベーキングによ
る放出電流の変化が多孔質シリコンを形成したのみの電
子放出素子よりも少ないことを確認した。
【0025】関連技術例2. 図9は関連技術例2の電子放出素子の断面図である。1
1はエミッタで表面に突起91を形成している。12は
シリコン基板14と引き出し電極13の間の絶縁膜であ
る。以下では図9に示す関連技術例2の電子放出素子の
製造方法を説明する。実施の形態2と同様に図14に示
す従来例に述べた方法で引き出し電極13、絶縁膜1
2、シリコンからなるエミッタ11を備えた電界放出型
電子放出素子の形状を作成後、エミッタ11を陽極とし
てこれに実施の形態2と同様に陽極化成処理を施し、エ
ミッタ11の表面に多孔質シリコン層を形成した。その
後エッチング液HF:HNO3 :CH3 COOH:
H2 O=1:7:17:250によりエッチング速度
の速い多孔質シリコンのみを除去することにより、多孔
質シリコンとシリコン基板14の界面を露出させた。図
10はこの様にして形成した図9に示す電子放出素子の
エミッタ11表面の拡大模式図である。図10において
11はシリコンからなるエミッタであり、91は多孔質
シリコンのスポンジ状の部分を除去した後に現れたシリ
コンからなる突起である。92は多孔質シリコンが除か
れたことによりできた凹みである。
1はエミッタで表面に突起91を形成している。12は
シリコン基板14と引き出し電極13の間の絶縁膜であ
る。以下では図9に示す関連技術例2の電子放出素子の
製造方法を説明する。実施の形態2と同様に図14に示
す従来例に述べた方法で引き出し電極13、絶縁膜1
2、シリコンからなるエミッタ11を備えた電界放出型
電子放出素子の形状を作成後、エミッタ11を陽極とし
てこれに実施の形態2と同様に陽極化成処理を施し、エ
ミッタ11の表面に多孔質シリコン層を形成した。その
後エッチング液HF:HNO3 :CH3 COOH:
H2 O=1:7:17:250によりエッチング速度
の速い多孔質シリコンのみを除去することにより、多孔
質シリコンとシリコン基板14の界面を露出させた。図
10はこの様にして形成した図9に示す電子放出素子の
エミッタ11表面の拡大模式図である。図10において
11はシリコンからなるエミッタであり、91は多孔質
シリコンのスポンジ状の部分を除去した後に現れたシリ
コンからなる突起である。92は多孔質シリコンが除か
れたことによりできた凹みである。
【0026】関連技術例2の電子放出素子ではエミッタ
はシリコンで形成されているため、多孔質シリコンを形
成した電子放出素子でみられた大気中放置、チップのダ
イボンディング時の加熱、真空中でのベーキングによる
特性劣化が起こりにくくなった。また、多孔質シリコン
を形成した後その多孔質シリコンを除去すると、図10
に示すような荒れがエミッタ表面に残り、エミッタ先端
は先鋭化される効果があるため放出電流は多孔質シリコ
ンを形成する前の電子放出素子よりも大きいものが得ら
れた。
はシリコンで形成されているため、多孔質シリコンを形
成した電子放出素子でみられた大気中放置、チップのダ
イボンディング時の加熱、真空中でのベーキングによる
特性劣化が起こりにくくなった。また、多孔質シリコン
を形成した後その多孔質シリコンを除去すると、図10
に示すような荒れがエミッタ表面に残り、エミッタ先端
は先鋭化される効果があるため放出電流は多孔質シリコ
ンを形成する前の電子放出素子よりも大きいものが得ら
れた。
【0027】従って、関連技術例2では多孔質シリコン
を形成する前の電子放出素子よりも放出電流が観測され
始める引き出し電圧を低くできるとともに、多孔質シリ
コンを形成した電子放出素子でみられた大気中放置、チ
ップのダイボンディング時の加熱、真空中でのベーキン
グによる特性劣化が起こりにくくなる効果がある。
を形成する前の電子放出素子よりも放出電流が観測され
始める引き出し電圧を低くできるとともに、多孔質シリ
コンを形成した電子放出素子でみられた大気中放置、チ
ップのダイボンディング時の加熱、真空中でのベーキン
グによる特性劣化が起こりにくくなる効果がある。
【0028】関連技術例3. 図11は関連技術例3の電子放出素子である。図におい
て11がエミッタ、14がシリコン基板、12は絶縁
膜、そして13は引き出し電極である。91は多孔質シ
リコンとシリコン基板14の界面が露出してできた突起
である。また、92は多孔質シリコンが除かれて生じた
凹みである。さらに、ほぼ同一の製造方法で陽極化成処
理の条件を変えるだけで図12に示すような構造の電子
放出素子も製造できる。
て11がエミッタ、14がシリコン基板、12は絶縁
膜、そして13は引き出し電極である。91は多孔質シ
リコンとシリコン基板14の界面が露出してできた突起
である。また、92は多孔質シリコンが除かれて生じた
凹みである。さらに、ほぼ同一の製造方法で陽極化成処
理の条件を変えるだけで図12に示すような構造の電子
放出素子も製造できる。
【0029】図13に関連技術例3の電子放出素子の製
造方法を示す。(a)は実施の形態4と同様な方法で円
錐台状のシリコンからなるエミッタ11、絶縁膜12、
引き出し電極13からなる構造を作成したものである。
次に(b)に示す様に実施の形態2と同様に多孔質シリ
コン層15をエミッタ11上に形成する。このとき多孔
質シリコンとシリコン基板14の界面は図に示すように
突起状の形状91が形成されている。(c)は形成され
た多孔質シリコン層15を関連技術例2に示すようにエ
ッチングを行い除去したものである。多孔質シリコンは
除かれるが代わりにランダムな突起91を有する界面の
構造が現れる。
造方法を示す。(a)は実施の形態4と同様な方法で円
錐台状のシリコンからなるエミッタ11、絶縁膜12、
引き出し電極13からなる構造を作成したものである。
次に(b)に示す様に実施の形態2と同様に多孔質シリ
コン層15をエミッタ11上に形成する。このとき多孔
質シリコンとシリコン基板14の界面は図に示すように
突起状の形状91が形成されている。(c)は形成され
た多孔質シリコン層15を関連技術例2に示すようにエ
ッチングを行い除去したものである。多孔質シリコンは
除かれるが代わりにランダムな突起91を有する界面の
構造が現れる。
【0030】関連技術例3の電子放出素子においてもエ
ミッタがシリコンであるため、多孔質シリコンを形成し
た電子放出素子でみられた大気中放置、チップのダイボ
ンディング時の加熱、真空中でのベーキングによる特性
劣化が起こりにくくなった。他方シリコンからなるエミ
ッタ表面には界面の突起構造が現れ、これが電子放出点
となるため放出電流を得ることができた。さらに、陽極
化成処理の膜厚を厚くし、適切な陽極化成処理の条件の
設定により突起を大きくした図12の様な構造も作るこ
とができた。本構造では同一の引き出し電圧でも高い電
界が突起先端に得られ、低電圧で電子放出させることが
できた。
ミッタがシリコンであるため、多孔質シリコンを形成し
た電子放出素子でみられた大気中放置、チップのダイボ
ンディング時の加熱、真空中でのベーキングによる特性
劣化が起こりにくくなった。他方シリコンからなるエミ
ッタ表面には界面の突起構造が現れ、これが電子放出点
となるため放出電流を得ることができた。さらに、陽極
化成処理の膜厚を厚くし、適切な陽極化成処理の条件の
設定により突起を大きくした図12の様な構造も作るこ
とができた。本構造では同一の引き出し電圧でも高い電
界が突起先端に得られ、低電圧で電子放出させることが
できた。
【0031】関連技術例4. 図14は関連技術例4の電子放出素子である。図におい
て11がエミッタ、14がシリコン基板、12は絶縁
膜、そして13は引き出し電極である。91は多孔質シ
リコンとシリコン基板14の界面が露出してできた突起
である。さらに、ほぼ同一の製造方法で陽極化成処理の
条件を変えるだけで図15に示すような構造も製造でき
る。関連技術例4の電子放出素子は関連技術例1と同様
の方法で表面が多孔質シリコンからなる平面状のエミッ
タ11を形成する。この時界面には突起状の形状が形成
されている。この後、関連技術例3と同様にエッチング
により形成された多孔質シリコン層を除き、多孔質シリ
コンとシリコン基板14の界面を露出させる。
て11がエミッタ、14がシリコン基板、12は絶縁
膜、そして13は引き出し電極である。91は多孔質シ
リコンとシリコン基板14の界面が露出してできた突起
である。さらに、ほぼ同一の製造方法で陽極化成処理の
条件を変えるだけで図15に示すような構造も製造でき
る。関連技術例4の電子放出素子は関連技術例1と同様
の方法で表面が多孔質シリコンからなる平面状のエミッ
タ11を形成する。この時界面には突起状の形状が形成
されている。この後、関連技術例3と同様にエッチング
により形成された多孔質シリコン層を除き、多孔質シリ
コンとシリコン基板14の界面を露出させる。
【0032】関連技術例4の電子放出素子においてもエ
ミッタがシリコンであるため、多孔質シリコンを形成し
た電子放出素子でみられた大気中放置、チップのダイボ
ンディング時の加熱、真空中でのベーキングによる特性
劣化が起こりにくくなった。他方シリコンからなるエミ
ッタ表面には界面の多数の突起構造が現れ、これが電子
放出点となるため放出電流を得ることができた。また、
関連技術例4の構造は工程が少なく安価に製造すること
ができる。
ミッタがシリコンであるため、多孔質シリコンを形成し
た電子放出素子でみられた大気中放置、チップのダイボ
ンディング時の加熱、真空中でのベーキングによる特性
劣化が起こりにくくなった。他方シリコンからなるエミ
ッタ表面には界面の多数の突起構造が現れ、これが電子
放出点となるため放出電流を得ることができた。また、
関連技術例4の構造は工程が少なく安価に製造すること
ができる。
【0033】関連技術例5. 関連技術例2、3、4 において得られた電子放出素子の
表面に実施の形態2と同様に電気めっき法により300
ÅのNi膜を形成した。この様にして作成した電子放出
素子は放出電流のばらつきが小さくなり、真空中のベー
キングによる特性の変化が少なくなった。また、関連技
術例5ではNiを用いたがAu,Pt,Cr等の金属で
も同様の効果が得られた。さらに、関連技術例5では、
実施の形態2で説明した電気めっき法によりめっきを行
ったが、電気めっき法だけに限らず実施の形態3で説明
した無電解めっき法を用いても良い。さらに、次の実施
の形態5で述べるイオンビームスパッタ法によりW,T
iN,Pt等の良導体部材を成膜しても同様の効果が得
られる。
表面に実施の形態2と同様に電気めっき法により300
ÅのNi膜を形成した。この様にして作成した電子放出
素子は放出電流のばらつきが小さくなり、真空中のベー
キングによる特性の変化が少なくなった。また、関連技
術例5ではNiを用いたがAu,Pt,Cr等の金属で
も同様の効果が得られた。さらに、関連技術例5では、
実施の形態2で説明した電気めっき法によりめっきを行
ったが、電気めっき法だけに限らず実施の形態3で説明
した無電解めっき法を用いても良い。さらに、次の実施
の形態5で述べるイオンビームスパッタ法によりW,T
iN,Pt等の良導体部材を成膜しても同様の効果が得
られる。
【0034】実施の形態5. 実施の形態2あるいは実施の形態3で述べためっき法と
は別の方法で多孔質シリコン層に金属または良導体部材
を形成する方法を説明する。まず、引き出し電極13、
絶縁膜12、シリコンからなるエミッタ11を備えた図
1に示す電界放出型電子放出素子の形状を作成した。そ
して実施の形態2と同様に陽極化成処理によってエミッ
タ11の表面に多孔質シリコン層を形成した。その後こ
の電子放出素子の表面にイオンビームスパッタ法により
100Å程度のWの良導体部材膜を形成した。但しイオ
ンビームスパッタ直前にはエミッタの表面は数Å程度ス
パッタエッチングを行っている。
は別の方法で多孔質シリコン層に金属または良導体部材
を形成する方法を説明する。まず、引き出し電極13、
絶縁膜12、シリコンからなるエミッタ11を備えた図
1に示す電界放出型電子放出素子の形状を作成した。そ
して実施の形態2と同様に陽極化成処理によってエミッ
タ11の表面に多孔質シリコン層を形成した。その後こ
の電子放出素子の表面にイオンビームスパッタ法により
100Å程度のWの良導体部材膜を形成した。但しイオ
ンビームスパッタ直前にはエミッタの表面は数Å程度ス
パッタエッチングを行っている。
【0035】この後、エミッタ11と引き出し電極13
との間の絶縁特性を調べたところ、成膜前とほとんど変
化は無かった。さらにこの後、電子放出素子を真空中で
450°C、30分のアニール処理を行った。この様に
して作成した電子放出素子は1週間程度の大気中放置や
ダイボンデイング後特性を測定しても放出電流が得られ
なくなることはなかった。また真空中のベークでも特性
は劣化することは無かった。さらに、真空中での放出電
流の経時変化もシリコンのみをエミッタとする電子放出
素子よりも少なく安定であった。また、被覆する金属ま
たは良導体部材としてはW以外に、TiNやPtでも同
様の効果が得られる。さらに、本実施の形態の方法は、
実施の形態2あるいは実施の形態3を用いて多孔質シリ
コン層に金属を形成させたものにも用いることが可能で
ある。
との間の絶縁特性を調べたところ、成膜前とほとんど変
化は無かった。さらにこの後、電子放出素子を真空中で
450°C、30分のアニール処理を行った。この様に
して作成した電子放出素子は1週間程度の大気中放置や
ダイボンデイング後特性を測定しても放出電流が得られ
なくなることはなかった。また真空中のベークでも特性
は劣化することは無かった。さらに、真空中での放出電
流の経時変化もシリコンのみをエミッタとする電子放出
素子よりも少なく安定であった。また、被覆する金属ま
たは良導体部材としてはW以外に、TiNやPtでも同
様の効果が得られる。さらに、本実施の形態の方法は、
実施の形態2あるいは実施の形態3を用いて多孔質シリ
コン層に金属を形成させたものにも用いることが可能で
ある。
【0036】本実施の形態では、多孔質シリコンを有す
るエミッタを作成後、エミッタ表面にイオンビームスパ
ッタ法により金属または良導体部材を形成することによ
り、引き出し電極とエミッタとの間の絶縁特性を損なう
事無く、エミッタ表面に薄い金属または良導体部材膜を
形成することができるため、得られた電子放出素子も大
気中放置、大気中加熱、真空中ベーク等により特性が劣
化しにくいという効果が得られた。さらに、本実施の形
態では、多孔質シリコンを有するエミッタを作成後、エ
ミッタ表面にイオンビームスパッタ法により金属または
良導体部材を形成するため、めっき法では形成しにくか
ったW、TiN等の良導体部材を形成できるので、エミ
ッタの大気中放置、大気中加熱、真空中ベークによる特
性の劣化が起こりにくくなり、放出電流の経時変化もシ
リコンよりも小さくなる効果が得られる。
るエミッタを作成後、エミッタ表面にイオンビームスパ
ッタ法により金属または良導体部材を形成することによ
り、引き出し電極とエミッタとの間の絶縁特性を損なう
事無く、エミッタ表面に薄い金属または良導体部材膜を
形成することができるため、得られた電子放出素子も大
気中放置、大気中加熱、真空中ベーク等により特性が劣
化しにくいという効果が得られた。さらに、本実施の形
態では、多孔質シリコンを有するエミッタを作成後、エ
ミッタ表面にイオンビームスパッタ法により金属または
良導体部材を形成するため、めっき法では形成しにくか
ったW、TiN等の良導体部材を形成できるので、エミ
ッタの大気中放置、大気中加熱、真空中ベークによる特
性の劣化が起こりにくくなり、放出電流の経時変化もシ
リコンよりも小さくなる効果が得られる。
【図1】 本発明の実施の形態1の一例を示す断面図で
ある。
ある。
【図2】 図1のエミッタ表面の拡大模式図である。
【図3】 本発明の実施の形態2の電解槽を示す断面図
である。
である。
【図4】 本発明の実施の形態2の電解槽を示す断面図
である。
である。
【図5】 本発明の実施の形態4の一例を示す断面図で
ある。
ある。
【図6】 本発明の実施の形態4の製造工程を示す図で
ある。
ある。
【図7】 関連技術例1の一例を示す断面図である。
【図8】 関連技術例1の製造工程を示す図である。
【図9】 関連技術例2の一例を示す断面図である。
【図10】 図9のエミッタ表面の拡大模式図である。
【図11】 関連技術例3の一例を示す断面図である。
【図12】 関連技術例3の一例を示す断面図である。
【図13】 関連技術例3の製造方法を示す図である。
【図14】 関連技術例4の一例を示す断面図である。
【図15】 関連技術例4の一例を示す断面図である。
【図16】 従来の電子放出素子を示す断面図である。
【図17】 従来の電子放出素子の製造方法を示す断面
図である。
図である。
11 エミッタ 12 絶縁膜 13 引き出し電極 14 シリコン基板 15 多孔質シリコン層 31 電子放出素子を形成
したシリコンチップ 32 陰極 33 定電流源 35 陽極 36 電解液 37 光源 38 隔壁 42 陰極 45 陽極 46 電解液 51 円錐台状のシリコン
(コーン) 61 酸化膜マスク 91 多孔質シリコン層とシリコン基板の界面に形成さ
れた突起 92 多孔質シリコンを除去したあとの凹み 131 熱酸化膜 132アノード板
したシリコンチップ 32 陰極 33 定電流源 35 陽極 36 電解液 37 光源 38 隔壁 42 陰極 45 陽極 46 電解液 51 円錐台状のシリコン
(コーン) 61 酸化膜マスク 91 多孔質シリコン層とシリコン基板の界面に形成さ
れた突起 92 多孔質シリコンを除去したあとの凹み 131 熱酸化膜 132アノード板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 昿嗣 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (72)発明者 衣川 勝 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (72)発明者 庄野 友陵 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (56)参考文献 特開 平7−335116(JP,A) 特開 平6−44893(JP,A) 特表 平7−509803(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02
Claims (3)
- 【請求項1】 シリコン基板上に酸化シリコンからなる
マスクを形成する工程と、前記酸化シリコンをマスクと
してエッチングを行ないマスクの下にコーン部を形成す
る工程と、前記コーン部の表面に熱酸化膜を形成する工
程と、前記コーン部を形成した前記シリコン基板上に絶
縁膜を蒸着する工程と、前記絶縁膜上に引き出し電極を
形成する工程と、前記マスクと前記マスク上に成膜され
た前記絶縁膜と前記引き出し電極及び前記コーン部に成
膜された前記熱酸化膜をエッチングにより除去してエミ
ッタを形成する工程と、前記エミッタの表面に多孔質シ
リコン層を形成する工程と、前記多孔質シリコン層の表
面及び内部のいずれか一方または両方に金属または良導
体部材を形成する工程とを含むことを特徴とする電子放
出素子の製造方法。 - 【請求項2】 シリコン基板上に酸化シリコンからなる
マスクを形成する工程と、前記酸化シリコンをマスクと
してエッチングを行ないマスクの下にコーン部を形成す
る工程と、前記コーン部を形成した前記シリコン基板上
に絶縁膜を蒸着する工程と、前記絶縁膜上に引き出し電
極を形成する工程と、前記マスクと前記マスク上に成膜
された前記絶縁膜と前記引き出し電極をエッチングによ
り除去してエミッタを形成する工程と、前記エミッタの
表面に多孔質シリコン層を形成する工程と、前記多孔質
シリコン層の表面及び内部のいずれか一方または両方に
金属または良導体部材を形成する工程とを含むことを特
徴とする電子放出素子の製造方法。 - 【請求項3】 多孔質シリコン層に金属または良導体部
材を形成する工程は、スパッタ法により多孔質シリコン
層に金属または良導体部材を蒸着形成する工程であるこ
とを特徴とする請求項1または請求項2記載の電子放出
素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP552096A JP3241257B2 (ja) | 1996-01-17 | 1996-01-17 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP552096A JP3241257B2 (ja) | 1996-01-17 | 1996-01-17 | 電子放出素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001263745A Division JP3430165B2 (ja) | 2001-08-31 | 2001-08-31 | 電子放出素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09199000A JPH09199000A (ja) | 1997-07-31 |
JP3241257B2 true JP3241257B2 (ja) | 2001-12-25 |
Family
ID=11613472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP552096A Expired - Fee Related JP3241257B2 (ja) | 1996-01-17 | 1996-01-17 | 電子放出素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3241257B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100527309C (zh) | 2003-03-06 | 2009-08-12 | 松下电器产业株式会社 | 电子发射元件、荧光体发光元件及图像描绘装置 |
EP2272091B1 (en) * | 2008-03-21 | 2012-11-28 | Rise Technology S.r.l. | Method for making microstructures by converting porous silicon into porous metal or ceramics |
CN102874746B (zh) * | 2012-10-11 | 2015-05-20 | 湖南文理学院 | 能提高多孔硅薄膜物理微结构及光学特性均匀性的方法 |
-
1996
- 1996-01-17 JP JP552096A patent/JP3241257B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09199000A (ja) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6908355B2 (en) | Photocathode | |
JP3747291B2 (ja) | 材料、特に電子放出デバイスにおける過剰なエミッタ材料の電気化学的除去方法 | |
US5214346A (en) | Microelectronic vacuum field emission device | |
US6356014B2 (en) | Electron emitters coated with carbon containing layer | |
EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
JPH04312739A (ja) | 微小冷陰極の製造方法 | |
US3184636A (en) | Cold cathode | |
KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
JP3241257B2 (ja) | 電子放出素子の製造方法 | |
JP3243471B2 (ja) | 電子放出素子の製造方法 | |
JP3430165B2 (ja) | 電子放出素子の製造方法 | |
JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
Jessing et al. | Porous silicon field emission cathode development | |
JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
JPH0869749A (ja) | マイクロチップ電子源の製造方法 | |
JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
JP3335161B2 (ja) | 電界放射型電子源 | |
JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 | |
JPH0541152A (ja) | 電界放出陰極の製造方法 | |
JPH097500A (ja) | 電界放出素子およびその製造方法 | |
JP2800706B2 (ja) | 電界放射型冷陰極の製造方法 | |
JP2001118489A (ja) | 電界放射型電子源およびその製造方法 | |
JP3143679B2 (ja) | 電子放出素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |