CN101840972B - 倒装芯片式半导体光电元件的结构及其制造方法 - Google Patents

倒装芯片式半导体光电元件的结构及其制造方法 Download PDF

Info

Publication number
CN101840972B
CN101840972B CN200910119833A CN200910119833A CN101840972B CN 101840972 B CN101840972 B CN 101840972B CN 200910119833 A CN200910119833 A CN 200910119833A CN 200910119833 A CN200910119833 A CN 200910119833A CN 101840972 B CN101840972 B CN 101840972B
Authority
CN
China
Prior art keywords
epitaxial substrate
projection
layer
sacrifice layer
type electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910119833A
Other languages
English (en)
Other versions
CN101840972A (zh
Inventor
郭子毅
陈隆欣
曾文良
黄世晟
涂博闵
叶颖超
林文禹
吴芃逸
詹世雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhanjing Technology Shenzhen Co Ltd
Advanced Optoelectronic Technology Inc
Original Assignee
Zhanjing Technology Shenzhen Co Ltd
Advanced Optoelectronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhanjing Technology Shenzhen Co Ltd, Advanced Optoelectronic Technology Inc filed Critical Zhanjing Technology Shenzhen Co Ltd
Priority to CN200910119833A priority Critical patent/CN101840972B/zh
Publication of CN101840972A publication Critical patent/CN101840972A/zh
Application granted granted Critical
Publication of CN101840972B publication Critical patent/CN101840972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明为一种倒装芯片式半导体光电元件的结构及其制造方法，该制造方法包括：首先形成一牺牲层于一外延基板上；形成一半导体发光结构于所述牺牲层上；蚀刻所述半导体发光结构；以倒装芯片方式将半导体光电裸片固定于封装基板后，再以剥离技术(Lift Off)将外延基板分离。该倒装芯片式半导体光电元件的制造方法工艺简单，利用该制造方法制造的半导体光电元件发光率高、散热性好。

Description

倒装芯片式半导体光电元件的结构及其制造方法
技术领域
本发明关于一种倒装芯片式半导体光电元件的结构及其制造方法，特别是有关于以倒装芯片方式将裸片固定于封装基板后，再以剥离技术(Lift Off)将暂时外延分离的半导体光电元件的结构及其制造方法。
背景技术
发光二极管(Light Emitting Diode；简称LED)，为一种可将电能转化为光能的电子元件，并同时具备二极管的特性。发光二极管最特别之处在于只有从正极通电才会发光，一般给予直流电时，发光二极管会稳定地发光。但如果接上交流电，发光二极管会呈现闪烁的型态。闪烁的频率依据输入交流电的频率而定。发光二极管的发光原理是外加电压，使得电子与空穴在半导体内结合后，将能量以光的形式释放。
对于发光二极管而言，寿命长、低发热量及低耗电量、节约能源及减少污染是其最大的优点。发光二极管的应用面很广，但发光效率为其中一个有待提高的问题，也始终困扰着发光二极管照明技术的推广普及。发光效率要提高，就要有效增加光输出效率。
发光二极管的封装元件可分为水平元件及垂直元件两种。请参考图1a及图1b，其为传统打线接合技术与倒装芯片技术的封装结构比较图。所谓水平元件为外延所使用的基板为不导电的蓝宝石基板，且其n型电极105及p型电极107位于元件的同一面向。元件封装主要以打线接合技术(WireBonding)及倒装芯片技术(Flip Chip)两种方式。以图1a所示，图1a中向上的箭头为主要发光方向，向下的箭头为主要散热方向，打线接合技术是将发光二极管裸片123直接粘贴于封装基板115上，再利用金属线311电性连接发光二极管裸片123与封装基板115。如图1b所示，图1b中向上的箭头为主要发光方向，向下的箭头为主要散热方向，倒装芯片技术是将发光二极管裸片123反置于凸块113上，再由凸块113与封装基板115固定以及电性连接。打线接合技术为目前应用最广的技术，其可迅速获得大量的量产。但是，倒装芯片技术因无电极及金属线在发光表面上干扰，所以倒装芯片技术相对的可以比打线接合技术的亮度高。另外，倒装芯片技术是以凸块垫高裸片，其散热性相对的也比直接粘合于封装基板上的打线接合技术好。
请参考图2，其为现有技术的垂直元件结构图，该图中向上的箭头为主要发光方向，向下的箭头为主要散热方向。所谓垂直元件为近年来发展出的发光二极管结构，其特色为改用导电性较佳的基板如碳化硅(SiC)取代蓝宝石基板，或是以剥离技术(Lift off)将蓝宝石基板与发光结构分离。另外，垂直元件的第一电极215可以为n型电极或是p型电极及第二电极217位于元件的相对面向，其中第一电极215为n型电极则第二电极217为p型电极，第一电极215为p型电极则第二电极217为n型电极。封装时，一端的第一电极215可直接与封装基板115黏合，另一端的第二电极217则需以金属线311打线接合方式才能达到电性连接。垂直元件比水平元件的散热性及发光率佳，尤其是以剥离技术去除基板，更使得元件的导电性增加。由于垂直元件的一端第二电极217形成于发光区域上，在元件发光时，第二电极217会因遮蔽发光面积而影响元件的发光强度。尤其是在元件发光面积越小时，其电极的相对遮蔽面积越大，发光强度越受影响。理论上为避开电极的遮蔽，改以倒装芯片技术加以封装可以达到散热性佳及亮度高等优点，但是工艺上有其困难度。请参考图3a、图3b及图3c，其为蚀刻、剥离外延基板及倒装芯片封装的简单示意图。由图3a所示，当外延基板101形成一发光结构309后，于所述发光结构309上再形成一第一电极215。接着蚀刻至发光结构309并暴露出n型导电层。再由图3b所示，以溅镀的方式形成第二电极217于n型导电层上方，再个别将凸块113置于第二电极217与第一电极215上方以达到电性连接。接下来移除所述外延基板101。图3c则为裸片切割，形成为个别的裸片，该图中虚线箭头为切割方向。实际上，所述工艺中有几个部分是需要克服的。第一部分为蚀刻过程。由于发光结构309与第一电极215之间的实际厚度比例可以达到1∶20以上的差距，在蚀刻的过程中要先将第一电极215完全去除后才能到达发光结构309。所以，蚀刻必须要考量第一电极的厚度，但往往难以拿捏发光结构蚀刻的深度。第二部分为形成第二电极的过程。一般以溅镀的方式形成电极。由图3a可见，形成第二电极217的位置为一深U型空间313。对于溅镀技术而言已经增加其形成第二电极217的困难度。当形成第二电极217的要求还包含电极的高度与第一电极215需同高、第二电极217必须保留与第一电极215及发光结构309的距离才不会造成电性短路以及保留后段裸片切割的空间等，要在深U型空间313中形成电极就更难了。第三部分为第一电极215与发光结构309之间的热应力。电极的材料主要为金属材料，而发光结构则为III-V族化合物。一般金属材料的热膨胀系数(Thermal expansion coefficient；TEC)比GaN的热膨胀系数高。请参考图3b，当进行雷射剥离技术(Laser Lift Off；LLO)移除外延基板101时，其温度将到达400度左右，容易使得第一电极215与发光结构309之间产生热应力，因而造成第一电极215的变形及发光结构309的碎裂。
因此，本发明提供一种倒装芯片式半导体光电元件的封装结构，用以改善上述不足。
发明内容
鉴于所述的背景技术中的不足，为了符合市场的需求，本发明要解决的技术问题是提供一种倒装芯片式半导体光电元件的封装结构及其制造方法，其工艺简单、发光率高、散热性好。
为解决上述技术问题，本发明提供一种倒装芯片式半导体光电元件结构，包含：一封装基板，具有一第一表面以及相对于第一表面的第二表面，其中该第一表面具有一第一焊垫及一第二焊垫，一第一凸块位于该第一焊垫上，一第二凸块位于该第二焊垫上；一半导体发光结构，具有一第一表面以及相对于第一表面的第二表面，其中该第一表面包含一n型电极与一p型电极，该n型电极与该第一凸块电性连接，该p型电极与该第二凸块电性连接；一绝缘层，位于该n型电极与该p型电极之间，电性隔离该n型电极与该p型电极；以及一透明胶材，位于该封装基板的第一表面与该半导体发光结构的第一表面之间，包覆该第一焊垫、该第二焊垫、该第一凸块以及该第二凸块。
为解决上述另一技术问题，本发明提供一种倒装芯片式半导体光电元件的制造方法，该方法为：提供一外延基板；形成一牺牲层于一外延基板上；形成一半导体发光结构于所述牺牲层上，该半导体发光结构具有一第一表面以及相对于第一表面的第二表面，该牺牲层位于该半导体发光结构的第二表面；形成一n型电极与一p型电极于该半导体发光结构的第一表面上；反置该半导体发光结构于一封装基板上，该封装基板具有一第一表面以及相对于第一表面的第二表面，其中该第一表面具有一第一焊垫及一第二焊垫，该封装基板上还包含一第一凸块与一第二凸块，该第一凸块位于该第一焊垫上，该第二凸块位于该第二焊垫上，该n型电极与该第一凸块电性连接，该p型电极与该第二凸块电性连接；填充一透明胶材于该封装基板的第一表面与半导体发光结构的第一表面之间，包覆该第一焊垫、该第二焊垫、该第一凸块以及该第二凸块；蚀刻所述牺牲层以剥离所述外延基板。
本发明的有益技术效果在于：比较一般传统半导体光电水平元件的发光率，本发明的半导体光电元件以倒装芯片技术封装后再剥离外延基板，其元件射出的光线受到基板及电极干扰少，因此其发光率高于一般传统半导体光电水平元件的发光率。另外，半导体光电元件在散热性方面也比一般半导体光电元件的散热性佳。另外，本发明的半导体光电元件的工艺方法较简单。
附图说明
图1a及图1b，为传统打线接合技术与倒装芯片技术的封装结构比较图；
图2为现有技术的垂直元件结构图；
图3a至图3c为蚀刻、剥离外延基板及倒装芯片封装的简单示意图；
图4为本发明的主要方法流程图；
图5a至图5q为本发明的倒装芯片式半导体光电元件的各步骤形成示意图(图5a至图5e为本发明的第一种形成牺牲层方法的各步骤形成示意图)；
图6a至图6e为本发明的第二种形成牺牲层方法的各步骤形成示意图；以及
图7a至图7e为本发明的第三种形成牺牲层方法的各步骤形成示意图。
其中，附图标记说明如下：
101外延基板        121柱体
103遮罩            123裸片
105n型电极         125半导体光电元件
107p型电极         127凹槽
109发光区域        201第一III族氮化物
111切割平台        203第III族氮化物
113凸块            205第三III族氮化物
115封装基板        207欧姆接触层
117焊垫            209绝缘层
119孔洞            305电子阻挡层
211透明胶材        307p型导电层
213保护层          309发光结构
215第一电极        311金属线
217第二电极        313U型空间
301n型导电层       303发光层
具体实施方式
本发明在此所探讨的方向为一种倒装芯片式半导体光电元件的封装结构及其制造方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的实施并未限定于半导体光电工艺的技术人员所熟知的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地被实施在其他的实施例中，且本发明的范围不受限定，其以权利要求书界定的范围为准。
本发明提供一种倒装芯片式半导体光电元件的封装结构，包含一封装基板，具有一第一表面以及相对于第一表面的第二表面。其中所述第一表面具有一第一焊垫及一第二焊垫。一第一凸块位于所述第一焊垫上，一第二凸块位于所述第二焊垫上。一半导体发光结构，具有一第一表面以及相对于第一表面的第二表面。其中所述第一表面包含一n型电极与一p型电极。所述n型电极与所述第一凸块电性连接。所述p型电极与所述第二凸块电性连接。一绝缘层，位于所述n型电极与所述p型电极之间，电性隔离所述n型电极与所述p型电极。以及，一透明胶材，位于所述封装基板的第一表面与所述半导体发光结构的第一表面之间。所述透明胶材同时包覆所述第一焊垫、所述第二焊垫、所述第一凸块以及所述第二凸块。
上述封装基板可为印刷电路板(Printed Circuit Board；PCB)、BT树脂印刷电路板(Bismaleimide Triazine resin Printed Circuit Board；BT PCB)、高热系数铝基板(Metal Core Printed Circuit Board；MCPCB)、软性印刷电路板(Flexible Printed Circuit Board；Flexible PCB)、陶瓷基板(Ceramic)、硅基板。
上述的凸块可为钯锡合金(Pd/Tin)。
上述的n型电极可为钛/铝/钛/金合金(Ti/Al/Ti/Au)、铬金合金(Cr/Au)或是铅金合金(Pd/Au)。
上述的p型电极可为镍金合金(Ni/Au)、铂金合金(Pt/Au)、铬金合金(Cr/Au)、钨(W)或钯(Pd)。
上述的绝缘层可为二氧化硅(SiO2)、环氧树脂(Epoxy)、氮化硅(Si3N4)、二氧化钛(TiO2)或是氮化铝(AlN)。
上述的透明胶材可为二氧化硅(SiO2)、环氧树脂(Epoxy)、或是氮化硅(Si3N4)。
上述的保护层可为二氧化硅(SiO2)。
另外，本发明也提供一种倒装芯片式半导体光电元件结构的制造方法，包含提供一外延基板。形成一牺牲层于所述外延基板上。形成一半导体发光结构于所述牺牲层上。所述半导体发光结构具有一第一表面以及相对于第一表面的第二表面。所述牺牲层位于所述半导体发光结构的第二表面。形成一n型电极与一p型电极于所述半导体发光结构的第一表面上。倒装所述半导体发光结构于一封装基板上。所述封装基板具有一第一表面以及相对于第一表面的第二表面。其中所述第一表面具有一第一焊垫及一第二焊垫。一第一凸块位于所述第一焊垫上，一第二凸块位于所述第二焊垫上。所述基板上包含一第一凸块与一第二凸块。所述n型电极与所述第一凸块电性连接，所述p型电极与所述第二凸块电性连接。填充一透明胶材于所述封装基板的第一表面与半导体发光结构的第一表面之间。所述透明胶材同时包覆所述第一焊垫、所述第二焊垫、所述第一凸块以及所述第二凸块。蚀刻所述牺牲层以剥离所述外延基板。
上述形成所述牺牲层于所述外延基板上的步骤，包含形成一第一III族氮化物于所述外延基板上。接下来形成一图案化的遮罩于所述第一III族氮化物上。再蚀刻所述第一III族氮化物，以及移除所述图案化的遮罩。
另外，形成所述牺牲层于所述外延基板上的步骤，包含形成一第一III族氮化物于所述外延基板上。形成一图案化的遮罩于所述第一III族氮化物。形成一第二III族氮化物于所述图案化的遮罩上，以及移除所述图案化的遮罩形成多个孔洞。
另外，形成所述牺牲层于该外延基板上的步骤，包含形成一遮罩于所述外延基板上。退火形成一图案化的遮罩。蚀刻所述外延基板，以及移除所述图案化的遮罩。
上述的蚀刻可为湿蚀刻、干蚀刻或是电感式等离子体蚀刻***(Inductively coupled plasma etcher；ICP)。
上述的方法还包含形成一绝缘层位于所述n型电极与所述p型电极之间，可增加半导体发光结构的结构硬度以及电性隔离所述n型电极与所述p型电极。
上述的方法还包含先形成一保护层于所述半导体发光结构***，再蚀刻所述牺牲层以剥离所述外延基板。
上述的外延基板可为蓝宝石(Al2O3)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO2)、镓酸锂基板(LiGaO2)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板。
请参考图4，其为主要形成本发明的方法流程图。第一步骤，本发明先形成一牺牲层，且所述牺牲层可利用三种方法形成。第一种方法包含形成一第一III族氮化物于所述外延基板上。接下来形成一图案化的遮罩于所述第一III族氮化物上。再蚀刻所述第一III族氮化物，以及移除所述图案化的遮罩。第二种方法包含先形成一第一III族氮化物于所述外延基板上。接下来形成一图案化的遮罩于所述第一III族氮化物。再形成一第二III族氮化物于所述图案化的遮罩上，以及移除所述图案化的遮罩形成多个孔洞。第三种方法包含先形成一遮罩于所述外延基板上。再以退火方式形成一图案化的遮罩。接下来蚀刻所述外延基板，以及最后移除所述图案化的遮罩。形成牺牲层是一种较简易的方式在的后的工艺以去除所述外延基板，而不需要利用雷射。
第二步骤，形成一半导体发光结构于上述牺牲层上。可利用有机金属气相沉积法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束外延(Molecular Beam Epitaxy；MBE)等技术，将半导体发光结构沉积于所述牺牲层上。所述半导体发光结构可包含n型导电层、发光层、电子阻挡层以及p型导电层。另外，可在所述p型导电层上再形成一层欧姆接触层，使得电流-电压特性曲线呈现线性，增加元件的稳定性。
第三步骤，蚀刻上述半导体发光结构，形成一发光区域、切割平台及暴露出n型导电层。个别形成n型电极于n型导电层上，p型电极于欧姆接触层上，以达到电性连接。此外，提供一绝缘层形成于n型电极与p型电极之间，不但可支撑半导体发光结构以及增加结构的硬度，也可以让n型电极与p型电极减少互相的干扰。
第四步骤，反置上述半导体发光结构于一封装基板上。先于上述半导体发光结构的n型电极与p型电极上各形成一凸块。利用倒装芯片技术，将所述凸块与一封装基板的焊垫电性连接，可避免电极遮蔽发光区域而影响发光率。
第五步骤，蚀刻上述牺牲层以剥离上述外延基板。在进行蚀刻之前，需保护元件不受蚀刻液的伤害而导致受损。故，提供一透明胶材填充于所述半导体发光结构与所述封装基板之间，包覆所述凸块与焊垫以保持电性连接。此外，用一保护层包覆于半导体发光结构及封装基板不受蚀刻液影响。然后将适当选择比的蚀刻液经由牺牲层的孔洞破坏牺牲层，达到剥离所述外延基板。最后，去除所述的保护层。
上述的本发明方法流程图其实施内容，将搭配图示与各步骤的结构示意图，详细介绍本发明的结构与各步骤的形成方式。
首先形成一牺牲层于一外延基板上。本发明提出三种形成所述牺牲层的方法。第一种形成牺牲层的方法，请参考图5a至图5e。依图5a所示，形成一第一III族氮化物201于所述外延基板101上。如图5b所示，再形成一图案化的遮罩103于所述第一III族氮化物201上。如图5c所示，接下来蚀刻所述第一III族氮化物201。如图5d所示，从所述第一III族氮化物201上移除所述图案化的遮罩103形成一牺牲层，所述牺牲层包含多个凹槽127及多个柱体121。最后，由图5e所示，形成一第二III族氮化物203当作缓冲层，位于所述牺牲层上。关于本第一种形成牺牲层的步骤其详细的内容与形成方式，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利申请号097107609，专利名称为三族氮化合物半导体光电元件的制造方法及其结构。
另外，另一种形成牺牲层的方法，请参考图6a至图6e。如图6a所示，首先形成一第一III族氮化物201于所述外延基板101上。如图6b所示，接下来形成一图案化的遮罩103于所述第一III族氮化物201上。如图6c所示，再形成一第二III族氮化物203于所述图案化的遮罩103上。如图6d所示，移除所述图案化的遮罩103形成多个孔洞119，使得所述第二III族氮化物203变成一牺牲层。最后，由图6e所示，形成一第三III族氮化物205当作缓冲层，位于所述牺牲层上。关于本第二种形成牺牲层的步骤其详细的内容与形成方式，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利申请号097115512，专利名称为三族氮化合物半导体光电元件的制造方法及其结构。
另外，又一种形成牺牲层的方法，请参考图7a至图7e。如图7a所示，最先形成一第一电极215于所述外延基板101上。如图7b所示，将所述第一电极215退火形成一图案化的遮罩103。如图7c所示，再蚀刻所述外延基板101，形成一牺牲层。所述牺牲层包含多个凹槽127及多个柱体121。如图7d所示，移除所述图案化的遮罩103。最后，由图7e所示，形成一III族氮化物201当作缓冲层，位于所述牺牲层上。关于本第三种形成牺牲层的步骤其详细的内容与形成方式，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利申请号097117099，专利名称为分离半导体及其基板的方法。
后续的步骤说明，将以第一种形成牺牲层的方法为例进行详细叙述。
接下来，如图5f所示，掺杂四族的原子以形成n型导电层301在第二III族氮化物203上。在本实施例中的掺杂子为硅原子(Si)，而硅的先驱物在有机金属化学气相沉积机台中可以使用硅甲烷(SiH4)或是硅乙烷(Si2H6)。n型导电层301的形成方式依序由高浓度参杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至低浓度参杂硅原子(Si)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度参杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)可以提供n型电极之间较佳的导电效果。
接着是形成一发光层303在n型导电层301上。其中发光层303可以是单异质结构、双异质结构、单量子阱层或是多重量子阱层结构。目前多采用多重量子阱层结构，也就是多重量子阱层/阻障层的结构。量子阱层可以使用氮化铟镓(InGaN)，而阻障层可以使用氮化铝镓(AlGaN)等的三元结构。另外，也可以采用四元结构，也就是使用氮化铝镓铟(AlxInyGa1-x-yN)同时作为量子阱层以及阻障层。其中调整铝与铟的比例使得氮化铝镓铟晶格的能阶可以分别成为高能阶的阻障层与低能阶的量子阱层。发光层303可以掺杂n型或是p型的掺杂子(dopant)，可以是同时掺杂n型与p型的掺杂子，也可以完全不掺杂。并且，可以是量子阱层掺杂而阻障层不掺杂、量子阱层不掺杂而阻障层掺杂、量子阱层与阻障层都掺杂或是量子阱层与阻障层都不掺杂。此外，也可以在量子阱层的部份区域进行高浓度的掺杂(delta doping)。
之后，在发光层303上形成一p型导电的电子阻挡层305。p型导电的电子阻挡层305包括第一种III-V族半导体层以及第二种III-V族半导体层。这两种III-V族半导体层的能隙不同，且具有周期性地重复沉积在上述发光层303上，前周期性地重复沉积动作可形成能障较高的电子阻挡层(能障高于主动发光层的能障)，用以阻挡过多电子(e-)溢流发光层303。所述第一种III-V族半导体层可为氮化铝铟镓(AlxInyGa1-x-yN)层，所述第二种III-V族半导体层可为氮化铝铟镓(AluInvGa1-u-vN)层。其中，0＜x≤1，0≤y＜1，x+y≤1，0≤u＜1，0≤v≤1以及u+v≤1。当x＝u时，y≠v。另外，所述III-V族半导体层也可为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)或氮化铝铟(AlInN)。
最后，掺杂二族的原子以形成p型导电层307于电子阻挡层305上。在本实施例中是镁原子。而镁的先驱物在有机金属化学气相沉积机台中可以使用CP2Mg。p型导电层307的形成方式依序由低浓度参杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至高浓度参杂镁原子(Mg)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度参杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层可以提供p型电极之间较佳的导电效果。
如图5g所示，接着形成一欧姆接触层207位于发光结构309上方。一般以蒸镀，溅镀等物理气相沉积法形成欧姆接触层207于发光结构309上。其材料可为镍/金(Ni/Au)、氧化铟锡(Indium Tin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(Indium Tungsten Oxide；IWO)、氧化铟镓(Indium Gallium Oxide；IGO)、铂/金(Pt/Au)、铬/金(Cr/Au)、镍/铬(Ni/Cr)或是镍/镁/镍/铬(Ni/Mg/Ni/Cr)。
如图5h所示，在覆盖欧姆接触层207后，通过光致抗蚀剂自旋涂布机以离心力将光致抗蚀剂全面涂布于欧姆接触层207的表面上方以形成光致抗蚀剂膜。再以光微影法(Photolithography)将光致抗蚀剂膜图案化而形成遮罩，使得预计蚀刻部份显露。再以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻***(Inductively coupled plasma etcher；ICP)进行mesa(台式)工艺。所述mesa工艺为蚀刻发光结构309，以形成一发光区域109及切割平台111，同时暴露出n型导电层301。最后再以雷射切割将圆片切割成裸片123，该图中的虚线箭头方向为切割方向。
如图5i所示，形成一n型电极105于n型导电层301上，一p型电极107于欧姆接触层207上。上述n型电极105及p型电极107可利用溅镀、蒸镀等物理气相沉积的方法将金属沉积于上述n型导电层301以及欧姆接触层207上。上述n型电极105可为钛/铝/钛/金(Ti/Al/Ti/Au)、铬金合金(Cr/Au)或是铅金合金(Pd/Au)。p型电极107可为镍金合金(Ni/Au)、铂金合金(Pt/Au)、钨(W)、铬金合金(Cr/Au)或钯(Pd)。
如图5j所示，形成一绝缘层209位于n型电极105与p型电极107之间。所述绝缘层209可减少所述n型电极105与p型电极107之间的互相干扰，也可强化所述发光结构309，使之不易破碎。所述绝缘层可为二氧化硅(SiO2)、环氧树脂(Epoxy)、氮化硅(Si3N4)、二氧化钛(TiO2)或是氮化铝(AlN)。
如图5k及图5l所示，以倒装芯片接合技术将一个或多个裸片123电性连接于一封装基板上115上。先个别形成凸块113于n型电极105与p型电极107上，再将凸块113分别对应于封装基板上的焊垫117，以达到电性连接。倒装芯片接合的凸块113成分一般使用铅锡合金，其比例的选择取决于基板的种类及组装程序。最常被使用的比例为95％铅-5％锡。所述封装基板115可为印刷电路板(Printed Circuit Board；PCB)、BT树脂印刷电路板(Bismaleimide Triazine resin Printed Circuit Board；BT PCB)、高热系数铝基板(Metal Core Printed Circuit Board；MCPCB)、软性印刷电路板(FlexiblePrinted Circuit Board；Flexible PCB)、陶瓷基板(Ceramic)、或硅基板。关于所述硅基板封装的详细的内容及步骤，可参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利号码I292962，专利名称为固态发光元件的封装结构及其制造方法。
如图5m及图5n所示，在进行剥离外延基板101之前，必须先保护凸块113与封装基板115的电性连接以及整个发光元件不受化学溶液侵蚀导致损害。先以一透明材料覆盖凸块113与封装基板115，再以一保护层包覆整个发光元件，但不包含外延基板101以及第一III族氮化物层201。所述的透明胶材可为二氧化硅(SiO2)、环氧树脂(Epoxy)、或是氮化硅(Si3N4)。所述保护层213可为二氧化硅(SiO2)。
如图5o所示，元件保护完成后，将以湿式蚀刻剥离所述外延基板101。通过化学溶液的选取与调配，将所述化学溶液注入第一III族氮化物层201。所述将使得第一III族氮化物层201与化学溶液产生化学反应，而导致第一III族氮化物层201的结构瓦解。因此，在第一III族氮化物层201上的外延基板101立即被剥离。
最后，由图5p及图5q所示，除去元件上的保护层213后，切割封装基板115(图5p中的虚线箭头方向为切割方向)，即形成多个半导体光电元件125。可利用湿式及干式两种方法去除所述的保护层213。湿式法是利用有机溶液将保护材料溶解而达到去保护层的目的，所使用的有机溶剂如丙酮(Acetone)、甲基吡咯烷酮(N-Methyl-Pyrolidinone；NMP)、二甲基亚堸(Dimethyl Sulfoxide；DMSO)、2-(2-氨乙氧基)乙醇2-(2-Aminoethoxyethanol)、乙醇胺(MonoEthanolAmine；MEA)、以及乙二醇单丁醚(ButoxyDiGlycol；BDG)等。另一湿式方法则可以使用无机溶液如硫酸和双氧水的混和溶液(SPM)，此方法工艺成本较低。干式去遮罩法则是使用氧气或其等离子体将光致抗蚀剂加以去除。去除保护层213后，以一般刀工切割封装基板115，形成多个半导体光电元件125。
上述的方法步骤可依在不同条件下更换顺序，使得工艺更能达到实际需求。
综合上述的说明，比较一般传统半导体光电水平元件的发光率，本发明的半导体光电元件以倒装芯片技术封装后再剥离外延基板，其元件射出的光线减少受到基板及电极干扰，因此其发光率高于一般传统半导体光电水平元件的发光率。另外，半导体光电元件在散热性方面也比一般半导体光电元件的散热性佳。另外，本发明的半导体光电元件的工艺方法较简单。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在权利要求书的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求书界定的范围内。

Claims (8)

1.一种倒装芯片式半导体光电元件结构的制造方法，包含：
提供一外延基板；
形成一牺牲层于该外延基板上，所述牺牲层包含多个凹槽及多个柱体；
形成一半导体发光结构于该牺牲层上，该半导体发光结构具有一第一表面以及相对于第一表面的第二表面，该牺牲层位于该半导体发光结构的第二表面，所述半导体发光结构没有填充所述多个凹槽；
形成一n型电极与一p型电极于该半导体发光结构的第一表面上；
反置该半导体发光结构于一封装基板上，该封装基板具有一第一表面以及相对于第一表面的第二表面，其中该第一表面具有一第一焊垫及一第二焊垫，该封装基板上还包含一第一凸块与一第二凸块，该第一凸块位于该第一焊垫上，该第二凸块位于该第二焊垫上，该n型电极与该第一凸块电性连接，该p型电极与该第二凸块电性连接；
填充一透明胶材于该封装基板的第一表面与半导体发光结构的第一表面之间，包覆该第一焊垫、该第二焊垫、该第一凸块以及该第二凸块；
蚀刻该牺牲层以剥离该外延基板。
2.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述形成该牺牲层于该外延基板上的步骤，包含：
形成一第一三族氮化物于该外延基板上；
形成一图案化的遮罩于该第一三族氮化物上；
蚀刻该第一三族氮化物；以及
移除该图案化的遮罩。
3.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述形成该牺牲层于该外延基板上的步骤，包含：
形成一第一三族氮化物于该外延基板上；
形成一图案化的遮罩于该第一三族氮化物；
形成一第二三族氮化物于该图案化的遮罩上；以及
移除所述图案化的遮罩形成多个孔洞。
4.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述形成该牺牲层于该外延基板上的步骤，包含：
形成一遮罩于该外延基板上；
退火形成一图案化的遮罩；
蚀刻该外延基板；以及
移除该图案化的遮罩。
5.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述的蚀刻为湿蚀刻、干蚀刻或是电感式等离子体蚀刻***。
6.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述的方法还包含形成一绝缘层位于该n型电极及该p型电极之间以增加半导体发光结构的结构硬度以及电性隔离该n型电极及该p型电极。
7.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述的方法还包含先形成一保护层于该半导体发光结构***，再蚀刻该牺牲层以剥离该外延基板。
8.如权利要求1所述的倒装芯片式半导体光电元件结构的制造方法，其中所述的蚀刻牺牲层剥离该外延基板为湿式蚀刻法。
CN200910119833A 2009-03-19 2009-03-19 倒装芯片式半导体光电元件的结构及其制造方法 Active CN101840972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910119833A CN101840972B (zh) 2009-03-19 2009-03-19 倒装芯片式半导体光电元件的结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910119833A CN101840972B (zh) 2009-03-19 2009-03-19 倒装芯片式半导体光电元件的结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101840972A CN101840972A (zh) 2010-09-22
CN101840972B true CN101840972B (zh) 2012-08-29

Family

ID=42744227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910119833A Active CN101840972B (zh) 2009-03-19 2009-03-19 倒装芯片式半导体光电元件的结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101840972B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144351B1 (ko) * 2010-09-30 2012-05-11 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
CN102446948B (zh) * 2010-10-12 2014-07-30 晶元光电股份有限公司 发光元件
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
CN104221170B (zh) 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
CN103296153B (zh) * 2012-05-28 2016-06-22 傅华贵 Led芯片封装方法
CN102931313B (zh) * 2012-08-30 2014-11-19 安徽三安光电有限公司 倒装发光二极管及其制作方法
CN103996779A (zh) * 2014-05-21 2014-08-20 广东威创视讯科技股份有限公司 一种覆晶led器件及其集成cob显示模组
CN104235775A (zh) * 2014-09-01 2014-12-24 重庆四联光电科技有限公司 一种集鱼灯光源结构
CN104810444B (zh) * 2015-03-04 2018-01-09 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法、发光二极管芯片制备及衬底回收方法
CN105047769B (zh) * 2015-06-19 2017-12-29 安徽三安光电有限公司 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法
CN104979412B (zh) * 2015-07-08 2017-09-29 苏州强明光电有限公司 太阳能电池外延片和其制作方法
CN105355729B (zh) * 2015-12-02 2018-06-22 佛山市国星半导体技术有限公司 Led芯片及其制作方法
CN106098877A (zh) * 2016-08-26 2016-11-09 广东德力光电有限公司 一种ZnO基倒装LED芯片及其制作方法
CN109192670A (zh) * 2018-08-17 2019-01-11 中国科学院上海微***与信息技术研究所 柔性半导体复合薄膜及其制备方法
CN110957407B (zh) * 2019-12-13 2021-04-09 深圳第三代半导体研究院 衬底、led及其制造方法
CN111063773B (zh) * 2019-12-13 2021-08-27 深圳第三代半导体研究院 衬底、led及其制造方法
CN110931608B (zh) * 2019-12-13 2021-07-30 深圳第三代半导体研究院 衬底、led及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP2004221186A (ja) * 2003-01-10 2004-08-05 Nanotemu:Kk 半導体発光装置
CN1619842A (zh) * 2003-11-18 2005-05-25 璨圆光电股份有限公司 一种氮化物发光元件
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP2004221186A (ja) * 2003-01-10 2004-08-05 Nanotemu:Kk 半導体発光装置
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
CN1619842A (zh) * 2003-11-18 2005-05-25 璨圆光电股份有限公司 一种氮化物发光元件

Also Published As

Publication number Publication date
CN101840972A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
CN101840972B (zh) 倒装芯片式半导体光电元件的结构及其制造方法
TWI422075B (zh) 覆晶式半導體光電元件之結構及其製造方法
CN101740600B (zh) 发光器件以及具有该发光器件的发光器件封装
US6998642B2 (en) Series connection of two light emitting diodes through semiconductor manufacture process
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
US9214606B2 (en) Method of manufacturing light-emitting diode package
KR101182920B1 (ko) 발광 소자 및 그 제조방법
JP2016096349A (ja) 発光素子、発光素子パッケージ
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
CN101794849B (zh) 一种SiC衬底GaN基LED的湿法腐蚀剥离方法
KR20100035846A (ko) 발광 소자 및 그 제조방법
KR100999800B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
CN100409461C (zh) 一种发光二极管的结构及其制造方法
KR100986544B1 (ko) 반도체 발광소자 및 그 제조방법
KR102413447B1 (ko) 발광소자
KR101659738B1 (ko) 발광 소자 제조방법
KR20100093977A (ko) 반도체 발광소자 및 그 제조방법
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
KR101689164B1 (ko) 발광소자
KR100748708B1 (ko) 발광 다이오드 및 이의 제조 방법
KR102237148B1 (ko) 발광소자 제조방법
KR101686750B1 (ko) 어레이 구조를 갖는 발광 소자 및 이의 제조 방법
CN101901855A (zh) 发光元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Correction of invention patent gazette

Correction item: Applicant order

Correct: First applicant Zhanjing Technology (Shenzhen) Co., Ltd.

False: First applicant Advanced Optoelectronic Technology Inc.

Number: 35

Volume: 28

CI03 Correction of invention patent

Correction item: Order of the patent holder

Correct: First applicant Exhibition technology (Shenzhen) Co., Ltd.| Advanced Optoelectronic Technology Inc.

False: 1st applicant Wing Chong Energy Technology Co., Ltd The second applicant to show crystal Technology (Shenzhen) Co., Ltd.

Number: 35

Page: The title page

Volume: 28

ERR Gazette correction

Free format text: CORRECT: THE SEQUENCE OF APPLICANTS; FROM: THE FIRST APPLICATOR ADVANCED OPTOELECTRONIC TECHNOLOGY INC. TO: THE FIRST APPLICATOR ZHANJING TECHNOLOGY (SHENZHEN) CO., LTD.

RECT Rectification