CN104347612B - 集成的无源封装、半导体模块和制造方法 - Google Patents

集成的无源封装、半导体模块和制造方法 Download PDF

Info

Publication number
CN104347612B
CN104347612B CN201410357904.XA CN201410357904A CN104347612B CN 104347612 B CN104347612 B CN 104347612B CN 201410357904 A CN201410357904 A CN 201410357904A CN 104347612 B CN104347612 B CN 104347612B
Authority
CN
China
Prior art keywords
pad
encapsulation
passive
integrated passive
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410357904.XA
Other languages
English (en)
Other versions
CN104347612A (zh
Inventor
C.Y.吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104347612A publication Critical patent/CN104347612A/zh
Application granted granted Critical
Publication of CN104347612B publication Critical patent/CN104347612B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及集成的无源封装、半导体模块和制造方法。集成的无源封装包含密封化合物和多个嵌入在密封化合物中的导电焊盘。焊盘中的每一个具有相对的第一侧和第二侧。焊盘的第一侧没有被密封化合物覆盖，并且在封装的第一侧形成外部电连接阵列。集成的无源封装进一步包含多个嵌入在密封化合物中的无源组件。无源组件中的每一个在焊盘的第二侧具有附连到焊盘中的一个的第一端子和附连到不同的一个焊盘的第二端子。相应的半导体模块和制造方法也被提供。

Description

集成的无源封装、半导体模块和制造方法
技术领域
本申请涉及半导体模块，特别是包含无源器件的半导体模块。
背景技术
包含无源组件诸如电感器、电容器和/或电阻器的传统半导体模块典型地使用用密封化合物覆盖的引线框架或者层压基板来制造。在传统的层压基板的情形中，分立的无源组件和有源半导体管芯（芯片）被放置在层压基板上，经由键合引线互连以形成集成电路，或者简单的SMT拾放工艺用来放置必要的组件，并且随后管芯用密封化合物覆盖。在传统的引线框架的情形中，无源组件被提供作为被放置在带有有源半导体管芯的引线框架上的一个或者多个管芯。每个无源管芯包含集成到芯片中的无源组件，典型地被称为集成的无源管芯（IPD）。无源和有源管芯经由键合引线互连，并且随后用密封化合物覆盖。层压基板比引线框架更加昂贵，从而增加使用层压基板而不是引线框架的半导体模块的成本。使用在引线框架上的无源管芯的半导体模块比使用层压基板的模块在更改客户规格方面具有更小的灵活度，特别是在研发阶段，导致长响应时间和更高的成本。与层压基板解决方案相比，IPD典型地具有更高的成本和周期时间（即晶圆制造），并且也具有缓慢的对客户设计更改的响应。
发明内容
依据集成的无源封装的实施例，所述集成的无源封装包括嵌入在密封化合物中的多个导电焊盘和多个无源组件。所述焊盘中的每一个具有相对的第一侧和第二侧。所述焊盘的所述第一侧没有被所述密封化合物覆盖，并且在所述封装的第一侧形成外部电连接阵列。在所述焊盘的所述第二侧，所述无源组件中的每一个具有附连到所述焊盘中的一个的第一端子和附连到所述焊盘中的不同的一个的第二端子。
依据制造集成的无源封装的方法的实施例，所述方法包括：提供多个导电焊盘和多个无源组件，每个焊盘具有相对的第一侧和第二侧，并且每个无源组件具有第一和第二端子；在所述焊盘的所述第二侧，附连每个无源组件的所述第一端子到所述焊盘中的一个并且附连所述第二端子到所述焊盘中的不同的一个；将所述焊盘和所述无源组件嵌入在密封化合物中，从而所述焊盘的所述第一侧没有被所述密封化合物覆盖；并且将嵌入的焊盘和无源组件的群组分隔成分立的集成的无源封装，每个集成的无源封装在所述封装的一侧具有通过包含在所述封装中的所述焊盘的所述第一侧形成的外部电连接阵列。
依据半导体模块的实施例，所述半导体模块包括集成的无源封装和半导体管芯。所述集成的无源封装包括嵌入在密封化合物中的多个导电焊盘和多个无源组件。所述焊盘中的每一个具有相对的第一侧和第二侧。所述焊盘的所述第一侧没有被所述密封化合物覆盖，并且在所述集成的无源封装的所述第一侧形成外部电连接阵列。在所述焊盘的所述第二侧，所述无源组件中的每一个具有附连到所述焊盘中的一个的第一端子和附连到所述焊盘中的不同的一个的第二端子。所述半导体管芯被电连接到在所述集成的无源封装的第一侧的外部电连接中的至少一些。
依据制造半导体模块的方法的实施例，所述方法包括提供集成的无源封装，所述集成的无源封装包括：嵌入在密封化合物中的多个导电焊盘，所述焊盘中的每一个具有相对的第一侧和第二侧，所述焊盘的所述第一侧没有被所述密封化合物覆盖，并且在所述集成的无源封装的第一侧形成外部电连接阵列；和嵌入在所述密封化合物中的多个无源组件，在所述焊盘的所述第二侧，所述无源组件中的每一个具有附连到所述焊盘中的一个的第一端子和附连到所述焊盘中的不同的一个的第二端子。所述方法进一步包括电连接半导体管芯到在所述集成的无源封装的第一侧的外部电连接中的至少一些。
本领域技术人员通过阅读下列详细的描述并且通过查看附图，将会意识到额外的特征和优势。
附图说明
绘图的元素没有必要相对彼此成比例。类似的参考数字指代相应的相似部分。各个图解的实施例的特征可以被结合，除非它们彼此排斥。实施例描述在绘图中，并且在随后的描述中详细说明。
图1A到1D图解了集成的无源封装的实施例的不同视图。
图2图解了集成的无源封装的另一种实施例的顶部平面视图。
图3A到3C图解了集成的无源封装的又一种实施例的不同视图。
图4A到4C图解了依据实施例的制造集成的无源封装的方法的不同阶段。
图5A到5F图解了依据另一种实施例的制造集成的无源封装的方法的不同阶段。
图6A和6B图解了包含集成的无源封装的半导体模块的实施例的不同视图。
图7A到7C图解了包含集成的无源封装的半导体模块的另一种实施例的不同视图。
图8A和8B图解了包含集成的无源封装的半导体模块的又一种实施例的不同视图。
图9A到9F图解了依据实施例的制造包含集成的无源封装的半导体封装的方法的不同阶段。
具体实施方式
本文描述的实施例提供集成的无源封装，包含集成的无源封装的半导体模块和制造这样的集成的无源封装和半导体模块的方法。该集成的无源封装包含只有无源组件，并且用密封化合物覆盖以保护无源组件。封装内的无源组件可以相互互连或者相互断开连接。在任何一种情形中，集成的无源封装具有外部电连接用于提供到在封装内的无源组件的电连接点。（一个或多个）有源半导体管芯可以电连接到集成的无源封装以形成集成电路。
图1A到1D图解了集成的无源封装100的实施例的不同视图。图1A示出了集成的无源封装100沿着在图1B、1C和1D中标注为A-A’的线的截面视图。图1B示出了集成的无源封装100的顶（第二）侧103的平面视图。图1C示出了集成的无源封装100的底（第一）侧101的平面视图。图1D示出了集成的无源封装100，其中部分密封化合物102从封装100的第二侧103去除，从而封装100的封闭式内部分是可见的。
集成的无源封装100包含嵌入在密封化合物102中的多个导电焊盘104和多个无源组件106。可以使用任何标准的密封化合物。密封化合物典型地包括由比如环氧树脂、酚醛固化剂、硅酸盐、催化剂、颜料和脱模剂组成的复合材料。存在很多类型的使用在半导体工业中的密封化合物。具有相对高抗弯强度但是施加相对更大应力的通用的密封化合物可以用于大且厚的封装。低到极低应力的密封化合物对薄封装的密封是优选的。高热导率密封化合物被典型地使用以密封高功率器件。用于表面安装器件的密封化合物可能具有低吸潮率，或者在基板安装温度的高抗弯强度，或者两者的组合以便防止开裂。
依据在图1A到1D中所示的实施例，焊盘104中的每一个具有相对的第一（底）侧105和第二（顶）侧107。焊盘104的第一侧105没有被密封化合物102覆盖，并且在集成的无源封装100的第一侧101形成外部电连接阵列，如图1A和1C中所示。在焊盘104的第二侧107，无源组件106中的每一个具有附连到焊盘104中的一个的第一端或者端子109和附连到的不同的一个焊盘104的第二端或者端子111，如图1D中所示。依据该实施例，无源组件106在所有侧上都被覆盖。包含在集成的无源封装100中的无源组件106可以是电感器、电容器、电阻器等等。
进一步依据在图1A到1D中所示的实施例，集成的无源封装进一步包括导电区域108，所述导电区域108从焊盘104中的至少一些的第二侧107延伸并且远离焊盘104的第一侧105，如图1A中所示。每个导电区域108在集成的无源封装100的第二侧103突出穿过密封化合物102，并且在封装100的第二侧103形成外部电连接阵列的部分，如图1B中所示。
图1A示出了具有导电延伸区域108的焊盘104中的一个的放大的三维视图。依据该实施例，焊盘104包括底座区域110和延伸区域112。底座区域110具有第一侧105，所述第一侧105没有被密封化合物覆盖并且在集成的无源封装100的第一侧101形成外部电连接点阵列的部分。一个或者多个无源组件106可以被附连到底座区域110的相对的第二侧107。延伸区域112从底座区域110的第二侧107延伸，并且具有在集成的无源封装100的第二侧103突出穿过密封化合物102的远端114，并且在封装100的第二侧103形成外部电连接阵列的部分。
关于图1A到1D中所示的实施例，无源组件106中的至少一些可以例如经由键合引线、带、金属夹或者其它电导体116在集成的无源封装100内部被电连接在一起，如图1D中所示。替换地或者额外地，无源组件106中的至少一些可以通过被附连到相同的焊盘104在封装100内部被电连接在一起，也如图1D中所示。
图2图解了与图1D中一样但是为集成的无源封装100的不同实施例的视图。依据图2中所示的实施例，无源组件106中的至少一些关于焊盘104以角度θ而不是90度或者180度连接到封装100的焊盘104。
图3A到3C图解了集成的无源封装100的又一种实施例的不同视图。图3A示出了集成的无源封装100沿着在图3B和3C中标注为B-B’的线的截面视图。图3B示出了集成的无源封装100的第二（顶）侧103的平面视图，并且图3C示出了封装100的第一（底）侧101的平面视图。在图3A到3C中所示的实施例与在图1A到1D中所示的实施例类似，然而，焊盘104没有延伸区域108/112。照此，集成的无源封装100在封装100的第一侧101具有通过焊盘104的没被覆盖的侧105形成的外部电连接阵列，并且在封装100的第二侧103没有外部电连接阵列。那就是说封装100的第二侧103保持被密封化合物102完全地覆盖。
接下来描述的是制造集成的无源封装100的实施例。
图4A到4C图解了依据实施例的制造集成的无源封装100的方法的不同阶段。该方法包括：提供支撑衬底200；并且在支撑衬底上放置多个焊盘202，其中焊盘202的第一侧（看不见）面对支撑衬底200而焊盘202的相对（第二）侧203背对支撑衬底200，如图4A中所示，这是支撑衬底200的部分顶部平面视图。可以使用任何标准的支撑衬底，诸如铜板、TSLP（薄小型无引脚封装）框架、黏性胶带、预成型的框架等等。焊盘202可以均匀地或者非均匀地间隔。焊盘202可以均匀地或者非均匀地设置尺寸。在如支撑衬底200的预成型框架的情形中，焊盘202可以被嵌入在预成型框架中，从而使得焊盘202的两侧都被暴露。
焊料随后被施加到焊盘202的第二侧203，例如，通过在焊盘202被放置在支撑衬底200上之后印制焊料浆糊或者其它合适的导电浆糊。多个无源组件204被提供用于附连到焊盘202。每个无源组件204的第一端子205被放置在施加到焊盘202中的一个的浆糊上，并且第二端子207被放置在施加到不同的一个焊盘202的浆糊上。浆糊随后被固化以附连无源组件204的端子205、207到相应的管芯焊盘202。焊盘202和无源组件204的群组随后被分隔成分立的片段206，如图4B中所示。每个片段206随后被成型从而使得片段206的焊盘202和无源组件204被嵌入在密封化合物208中，如图4C中所示。成型工艺可以在分隔片段206之前或者之后执行。无源组件204中的至少一些可以在焊盘202和无源组件204被嵌入在密封化合物208中之前相互电连接。
在每种情形中，支撑衬底200在成型工艺期间覆盖焊盘202的第一侧（看不见），从而使得焊盘202的第一侧没有被密封化合物208覆盖。附连到每个片段206的密封化合物208的支撑衬底200的剩余部分210可以在分隔片段206之后被去除。片段306可以在分隔之前或者分隔之后被成型以形成个别的集成的无源封装。每个集成的无源封装在封装的第一侧具有外部电连接阵列，外部电连接阵列通过包含在封装中的焊盘202的第一侧形成，例如，如图1C和图3C中所示。在焊盘202中的至少一些具有导电延伸区域（如本文之前关于图1A到1D所描述的）的情形中，密封化合物208的部分可以在封装的第二侧被去除，而没有暴露无源组件204。去除之后，延伸区域在封装的第二侧突出穿过密封化合物208，并且在封装的第二侧形成外部电连接阵列，例如，如图1B中所示。在焊盘202的没有一个具有导电延伸区域的情形中，封装的第二侧保持被密封化合物208完全地覆盖。
图5A到5F图解了依据另一种实施例的制造集成的无源封装100的方法的不同阶段。该方法包括提供支撑衬底300和在支撑衬底300上放置多个焊盘302，其中焊盘302的第一侧303面对支撑衬底300而焊盘302的相对（第二）侧305背对支撑衬底300，如图5A中所示。可以使用任何标准的支撑衬底，诸如铜板、TSLP框架、黏性胶带等等。焊盘302可以均匀地或者非均匀地间隔。焊盘302可以均匀地或者非均匀地设置尺寸。
导电浆糊随后被施加到焊盘302的第二侧305，例如，通过在焊盘302被放置在支撑衬底300上之后印制，如图5B中所示。多个无源组件306被提供用于附连到焊盘302。每个无源组件306的第一端子307被放置在施加到焊盘302中的一个的导电浆糊304上，并且第二端子309被放置在施加到不同的一个焊盘302的导电浆糊304上。导电浆糊随后被固化以附连无源组件306的端子307、309到相应的焊盘302，如图5C中所示。例如通过引线键合、带或者其它电导体308，在无源组件306之间形成电连接，如图5D中所示。焊盘302、无源组件306和互连308随后被嵌入在密封化合物310中，如图5E中所示。支撑衬底300在成型工艺期间覆盖焊盘302的第一侧303，从而使得焊盘302的第一侧303没有被密封化合物310覆盖。焊盘302和无源组件306的群组随后被分隔成分立的集成的无源封装100，如图5F中所示。
每个集成的无源封装100在封装100的第一侧101具有外部电连接阵列，外部电连接阵列通过包含在封装100中的焊盘302第一侧303形成，例如，如图1C和图3C中所示。在焊盘302中的至少一些具有导电延伸区域（如本文之前关于图1A到1D所描述的）的情形中，密封化合物310的部分可以在封装100的第二侧103被去除，而没有暴露在封装100内含有的无源组件306。去除之后，延伸区域在封装100的第二侧103突出穿过密封化合物310，并且在封装100的第二侧103形成外部电连接阵列，例如，如图1B中所示。在焊盘302中没有一个具有导电延伸区域的情形中，封装100的第二侧103保持被密封化合物310完全地覆盖。
接下来描述的是包含如本文之前所描述的集成的无源封装100的半导体模块的实施例。半导体管芯电连接到在集成的无源封装100的第一侧101的外部电连接中的至少一些。
图6A示出了半导体模块400在成型之前的平面视图，并且图6示出了半导体模块400在成型之后的截面视图。依据该实施例，第一半导体管芯402和第二半导体管芯404被安置在集成的无源封装100的第一侧101上。外部电连接阵列在封装100的第一侧101被提供，外部电连接阵列通过包含在集成的无源封装100中的焊盘104的没有被覆盖的侧105形成。每个半导体管芯402、404具有多个管芯焊盘406，所述管芯焊盘406附连到在集成的无源封装100的第一侧101的外部电连接中的至少一些，例如，经由倒装芯片配置中的焊料凸块408，如图6A中所示。额外的电连接可以经由键合引线、带、夹或者其它类型的电导体410在集成的无源封装100的第一侧101的外部电连接的不同的一些之间实现。
半导体管芯402、404和电导体410被嵌入在安置在集成的无源封装100的第一侧101上的额外的密封化合物412中，如图6B所示。在一些实施例中，集成的无源封装100的焊盘104中的至少一些包括：导电区域108/112，从焊盘104的第二侧107且远离焊盘104的第一侧105延伸。每个导电区域108/112在集成的无源封装100的第二侧103突出穿过密封化合物102，并且在封装100的第二侧103形成外部电连接的部分，如图6B中所示。在延伸区域108/112被省略中，集成的无源封装的密封化合物102完全地覆盖封装100的第二侧103，例如，如图3A和3B中所示。
图7A到7C图解了依据另一种实施例的包含如在本文之前描述的集成的无源封装100的半导体模块500的不同视图。图7A示出了半导体模块500的截面视图，图7B示出了模块500的底侧的平面视图，并且图7C示出了模块500的顶侧的平面视图。依据该实施例，第一半导体管芯502和第二半导体管芯504被附连到引线框架508的管芯座506，例如，通过焊接在管芯502、504的底侧的管芯焊盘510到管芯座506。每个半导体管芯502、504与集成的无源封装100横向地相隔开，从而使得集成的无源封装100没有被半导体管芯502、504覆盖。引线框架508在制造半导体模块500期间可以被黏性胶带512支撑。集成的无源封装100可以被安置在黏性胶带512上例如在胶带512中的腔内或者在另一个管芯座上（没被示出）。在每种情形中，键合引线、带、夹或者其它电导体514提供管芯502、504，集成的无源封装100和引线框架508的引脚516之间的电连接，如图7A和7C所示。集成的无源封装100的第二侧103可以被密封化合物102完全地覆盖，如图7B中所示。替换地，导电区域108/112从焊盘102中的至少一些延伸且在集成的无源封装100的第二侧103穿过密封化合物102，以在集成的无源封装100的第二侧103形成外部电连接阵列，例如，如图1A和1B所示。
图8A和8B图解了依据另一种实施例的半导体模块500的不同视图。图8A示出了模块500的底侧的平面视图，而图8B示出了模块500的顶侧的平面视图。在图8A和8B中所示的实施例与在图7A到7C中所示的实施例相似，然而，两个集成的无源封装100被包含在模块500中。总体上，半导体模块500可能包含任何实际数量的半导体管芯和集成的无源封装。本文所指的半导体管芯包含至少诸如晶体管、二极管等等的有源器件，并且当连接到一个或者多个集成的无源封装和任选的其它半导体管芯时形成集成电路。
图9A到9F图解了半导体模块600在制造的不同阶段期间的截面视图。图9A示出了图5F的在去除支撑衬底300之后的集成的无源封装100。图9B示出了具有半导体管芯602的集成的无源封装100，其中半导体管芯602例如经由导电浆糊604附连到在封装100的第一侧101的外部电连接的至少一个。图9C示出了在引线键合或者其它电导体606被从半导体管芯606的自由侧连接到在集成的无源封装100的第一侧101的外部电连接中的一个或者多个不同外部电连接之后的模块600。图9D示出了在半导体管芯602被嵌入在形成在集成的无源封装100的第一侧101上的额外的密封化合物608中并且开口610形成在额外的密封化合物608中之后的模块600。开口610从额外的密封化合物608的面对集成的无源封装100的第一侧611延伸到额外的密封化合物608的背对集成的无源封装100的第二侧613。图9E示出了在例如通过导电浆糊印制而在开口610中形成多个导电区域612之后的模块600。导电区域612接触（例如，在固化之后）集成的无源封装100的没有被半导体管芯602覆盖的焊盘102中的至少一些，并且在额外的密封化合物608的第二侧613形成外部电连接阵列。图9F示出了在焊料凸块614在额外的密封化合物608的第二侧613的外部电连接阵列上形成之后的模块600。模块600可以随后例如在集成的无源封装100的第二侧103被标记。在多种模块和集成的无源封装在共同的支撑衬底上形成的情形中，模块可以被分隔成个别的模块。
空间相对的术语诸如“在…之下”、“在…下面”、“下”、“在…之上”、“上”等等，被用于简化描述以解释一个元件相对于第二元件的定位。这些术语意在涵盖器件的不同定向，除了与在图中描述的那些不同的定向之外。进一步，术语“第一”、“第二”等等也被用来描述各种元件、区域、部分等等，并且也不意在进行限制。贯穿描述，类似的术语指代类似的元件。
如本文所用的术语“具有”、“含有”、“包含”、“包括”等等是开放型的术语，其指示陈述过的元件或特征的出现但是没有排除额外的元件或特征。冠词“一（a）”、“一个（an）”和“该（the）”意在包含复数以及单数，除非上下文另外清楚地指示。
考虑到上述变化和应用的范围，应该理解的是，本发明不受先前的描述所限制，也不受附图所限制。作为替代地，本发明只受所附的权利要求书及其法律等价物限制。

Claims (19)

1.一种集成的无源封装，包括：
密封化合物；
多个导电焊盘，嵌入在所述密封化合物中，所述焊盘中的每一个具有相对的第一侧和第二侧，所述焊盘的所述第一侧没有被所述密封化合物覆盖并且在所述封装的第一侧形成外部电连接阵列；
多个无源组件，嵌入在所述密封化合物中，所述无源组件中的每一个在所述焊盘的所述第二侧具有附连到所述焊盘中的一个的第一端子和附连到所述焊盘中的不同的一个的第二端子；和
从所述焊盘中的至少一些的所述第二侧且远离所述焊盘的所述第一侧延伸的导电区域，每个导电区域在与所述封装的所述第一侧相对的所述封装的第二侧突出穿过所述密封化合物并且在所述封装的所述第二侧形成外部电连接阵列的部分。
2.权利要求1的所述集成的无源封装，其中所述无源组件中的至少一些在所述密封化合物内部被电连接在一起。
3.一种制造集成的无源封装的方法，所述方法包括：
提供多个导电焊盘和多个无源组件，每个焊盘具有相对的第一侧和第二侧，并且每个无源组件具有第一端子和第二端子，所述焊盘中的至少一些包括从所述焊盘的所述第二侧且远离所述焊盘的所述第一侧延伸的导电区域；
在所述焊盘的所述第二侧附连每个无源组件的所述第一端子到所述焊盘中的一个并且附连所述第二端子到所述焊盘中的不同的一个；
将所述焊盘和所述无源组件嵌入在密封化合物中，从而使得所述焊盘的所述第一侧没有被所述密封化合物覆盖；
将焊盘和无源组件的群组分隔成分立的集成的无源封装，每个集成的无源封装在所述封装的一侧具有通过包含在所述封装中的所述焊盘的所述第一侧形成的外部电连接阵列；并且
去除所述密封化合物的部分以暴露所述导电区域而没有暴露所述无源组件，从而使得所述导电区域在与所述焊盘的所述第一侧相对的所述密封化合物的一侧突出穿过所述密封化合物并且形成外部电连接阵列。
4.权利要求3的所述方法，其中提供所述焊盘包括放置所述焊盘在支撑衬底上，其中所述焊盘的所述第一侧面对所述支撑衬底并且所述焊盘的所述第二侧背对所述支撑衬底。
5.权利要求4的所述方法，其中在所述焊盘的所述第二侧附连每个无源组件的所述第一端子到所述焊盘中的一个并且附连所述第二端子到所述焊盘中的不同的一个包括：
在所述焊盘被放置在所述支撑衬底上之后施加导电浆糊到所述焊盘的所述第二侧；
放置每个无源组件的所述第一端子在施加到所述焊盘中的一个的所述导电浆糊上，并且放置第二端子在施加到所述焊盘中的不同的一个的所述导电浆糊上；并且
固化所述导电浆糊。
6.权利要求4的所述方法，进一步包括在分隔之后去除附连到每个分立的集成的无源封装的所述密封化合物的所述支撑衬底的剩余部分。
7.权利要求3的所述方法，进一步包括在所述焊盘和所述无源组件被嵌入在所述密封化合物中之前电连接所述无源组件中的至少一些。
8.权利要求3的所述方法，其中提供所述焊盘包括将所述焊盘嵌入在预成型框架中从而使得所述焊盘的两侧都暴露。
9.一种半导体模块，包括：
集成的无源封装，包括：
多个导电焊盘，嵌入在密封化合物中，所述焊盘中的每一个具有相对的第一侧和第二侧，所述焊盘的所述第一侧没有被所述密封化合物覆盖并且在所述集成的无源封装的第一侧形成外部电连接阵列；和
多个无源组件，嵌入在所述密封化合物中，所述无源组件中的每一个在所述焊盘的所述第二侧具有附连到所述焊盘中的一个的第一端子和附连到所述焊盘中的不同的一个的第二端子；和
半导体管芯，电连接到在所述集成的无源封装的所述第一侧的外部电连接中的至少一些。
10.权利要求9的所述半导体模块，其中所述半导体管芯被安置在所述集成的无源封装的所述第一侧上并且附连到在所述集成的无源封装的所述第一侧的外部电连接中的至少一些。
11.权利要求10的所述半导体模块，其中所述半导体管芯被嵌入在安置在所述集成的无源封装的所述第一侧上的额外的密封化合物中，所述半导体模块进一步包括：
多个导电区域，附连到没有被所述半导体管芯覆盖的所述集成的无源封装的所述焊盘中的至少一些并且从面对所述集成的无源封装的所述额外的密封化合物的第一侧延伸到背对所述集成的无源封装的所述额外的密封化合物的第二侧，所述导电区域在所述额外的密封化合物的所述第二侧形成外部电连接阵列。
12.权利要求9的所述半导体模块，其中所述焊盘中的至少一些包括从所述焊盘的所述第二侧且远离所述焊盘的所述第一侧延伸的导电区域，每个导电区域在与所述集成的无源封装的所述第一侧相对的所述集成的无源封装的第二侧突出穿过所述密封化合物并且在所述集成的无源封装的所述第二侧形成外部电连接阵列的部分。
13.权利要求9的所述半导体模块，进一步包括连接在所述集成的无源封装的所述第一侧的外部电连接中的不同外部电连接的一个或者多个电导体。
14.权利要求9的所述半导体模块，其中所述半导体管芯被附连到引线框架的管芯座并且横向地与所述集成的无源封装间隔开从而使得所述集成的无源封装没有被所述半导体管芯覆盖。
15.一种制造半导体模块的方法，所述方法包括：
提供集成的无源封装，所述集成的无源封装包括：
多个导电焊盘，嵌入在密封化合物中，所述焊盘中的每一个具有相对的第一侧和第二侧，所述焊盘的所述第一侧没有被所述密封化合物覆盖并且在所述集成的无源封装的第一侧形成外部电连接阵列；和
多个无源组件，嵌入在所述密封化合物中，所述无源组件中的每一个在所述焊盘的所述第二侧具有附连到所述焊盘中的一个的第一端子和附连到所述焊盘中的不同的一个的第二端子；和
电连接半导体管芯到在所述集成的无源封装的所述第一侧的外部电连接中的至少一些。
16.权利要求15的所述方法，其中电连接所述半导体管芯到在所述集成的无源封装的所述第一侧的外部电连接中的至少一些包括：
放置所述半导体管芯在所述集成的无源封装的所述第一侧上；并且
附连所述半导体管芯到在所述集成的无源封装的所述第一侧的外部电连接中的至少一些。
17.权利要求16的所述方法，进一步包括：
将所述半导体管芯嵌入在额外的密封化合物中，所述额外的密封化合物在所述集成的无源封装的所述第一侧上形成；
在所述额外的密封化合物中形成开口，所述开口从面对所述集成的无源封装的所述额外的密封化合物的第一侧延伸到背对所述集成的无源封装的所述额外的密封化合物的第二侧；并且
在所述开口中形成多个导电区域，所述导电区域接触没有被所述半导体管芯覆盖的所述集成的无源封装的所述焊盘中的至少一些并且在所述额外的密封化合物的所述第二侧形成外部电连接阵列。
18.权利要求15的所述方法，进一步包括连接一个或者多个电导体到在所述集成的无源封装的所述第一侧的外部电连接中的不同外部电连接。
19.权利要求15的所述方法，进一步包括附连所述半导体管芯到引线框架的管芯座，从而使得所述半导体管芯被横向地与所述集成的无源封装间隔开并且所述集成的无源封装没有被所述半导体管芯覆盖。
CN201410357904.XA 2013-07-26 2014-07-25 集成的无源封装、半导体模块和制造方法 Expired - Fee Related CN104347612B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/951,549 US9117807B2 (en) 2013-07-26 2013-07-26 Integrated passives package, semiconductor module and method of manufacturing
US13/951549 2013-07-26

Publications (2)

Publication Number Publication Date
CN104347612A CN104347612A (zh) 2015-02-11
CN104347612B true CN104347612B (zh) 2017-06-30

Family

ID=52274196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410357904.XA Expired - Fee Related CN104347612B (zh) 2013-07-26 2014-07-25 集成的无源封装、半导体模块和制造方法

Country Status (3)

Country Link
US (1) US9117807B2 (zh)
CN (1) CN104347612B (zh)
DE (1) DE102014110552A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US10615105B2 (en) * 2017-10-20 2020-04-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR101982061B1 (ko) 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092240A (zh) * 1992-05-06 1994-09-14 松下电器产业株式会社 制造印刷电路有机基板的方法和用该方法制造的有机基板
CN101315918A (zh) * 2007-06-01 2008-12-03 松下电器产业株式会社 半导体装置及其制造方法
CN102779762A (zh) * 2011-05-13 2012-11-14 夏普株式会社 制造半导体模块的方法以及半导体模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503538B (en) * 2000-12-30 2002-09-21 Siliconware Precision Industries Co Ltd BGA semiconductor package piece with vertically integrated passive elements
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
WO2008066028A1 (fr) * 2006-11-30 2008-06-05 Panasonic Corporation Interposeur avec partie passive incorporée
US8067814B2 (en) * 2007-06-01 2011-11-29 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092240A (zh) * 1992-05-06 1994-09-14 松下电器产业株式会社 制造印刷电路有机基板的方法和用该方法制造的有机基板
CN101315918A (zh) * 2007-06-01 2008-12-03 松下电器产业株式会社 半导体装置及其制造方法
CN102779762A (zh) * 2011-05-13 2012-11-14 夏普株式会社 制造半导体模块的方法以及半导体模块

Also Published As

Publication number Publication date
US9117807B2 (en) 2015-08-25
DE102014110552A1 (de) 2015-01-29
US20150028463A1 (en) 2015-01-29
CN104347612A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN103681543B (zh) 倒装芯片封装的矩阵盖散热器
CN102891123B (zh) 堆叠式管芯半导体封装体
US20110244633A1 (en) Package assembly for semiconductor devices
CN102420217A (zh) 多芯片半导体封装体及其组装
TWI655729B (zh) 一種封裝結構及其製造方法
CN103915405B (zh) 半导体器件和制造半导体器件的方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
TWI485819B (zh) 封裝結構及其製造方法
CN1937194A (zh) 制作叠层小片封装的方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
US7397120B2 (en) Semiconductor package structure for vertical mount and method
CN201655787U (zh) 半导体封装结构
US9064838B2 (en) Heat spreader for integrated circuit device
US9209152B2 (en) Molding material and method for packaging semiconductor chips
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN209232767U (zh) 一种新型半导体封装结构
CN102891090A (zh) 半导体器件及其封装方法
US7635642B2 (en) Integrated circuit package and method for producing it
JP3686267B2 (ja) 半導体装置の製造方法
CN103824820A (zh) 引线框区域阵列封装技术
CN205752156U (zh) 一种ic黑陶瓷低熔玻璃外壳覆铝引线框架
CN104882386B (zh) 半导体器件格栅阵列封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630