CN202259248U - 封装结构、小外型封装结构及其电子芯片 - Google Patents

封装结构、小外型封装结构及其电子芯片 Download PDF

Info

Publication number
CN202259248U
CN202259248U CN2011203364567U CN201120336456U CN202259248U CN 202259248 U CN202259248 U CN 202259248U CN 2011203364567 U CN2011203364567 U CN 2011203364567U CN 201120336456 U CN201120336456 U CN 201120336456U CN 202259248 U CN202259248 U CN 202259248U
Authority
CN
China
Prior art keywords
pins
lead frame
fin
chip
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011203364567U
Other languages
English (en)
Inventor
叶政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENQI TECHNOLOGY Co Ltd
Original Assignee
SHENQI TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENQI TECHNOLOGY Co Ltd filed Critical SHENQI TECHNOLOGY Co Ltd
Priority to CN2011203364567U priority Critical patent/CN202259248U/zh
Application granted granted Critical
Publication of CN202259248U publication Critical patent/CN202259248U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供一种封装结构、小外型封装结构及其电子芯片，此封装结构包括第一导线架、第二导线架、多个第一引脚、多个第二引脚以及封装体。第一导线架具有第一散热片。第二导线架具有第二散热片。多个第一引脚对应于第一导线架，而多个第二引脚对应于第二导线架。封装体部分覆盖第一导线架、第二导线架、多个第一引脚以及多个第二引脚，以使多个第一引脚以及多个第二引脚部分裸露于封装体之外，并使第一散热片以及第二散热片裸露于封装体之外。据此，上述封装结构能有效降低所封装的芯片操作时的温度。

Description

封装结构、小外型封装结构及其电子芯片
技术领域
本实用新型涉及一种封装结构，特别涉及一种具有多个散热片的封装结构及其电子芯片。
背景技术
由于半导体工艺技术的进步，半导体芯片的效能也逐步地提升，同时功能也愈来愈多样化。因此，半导体芯片的封装技术也需要因应半导体芯片而有更优良的设计。
一般而言，封装结构必须具备有保护芯片的物理结构、稳定芯片的工作以及使芯片更易于被组装等功能。此外，封装结构也必须具备有散热的能力，以维持半导体芯片操作时的稳定性以及工作效率，特别是对于操作功率高或者是用于长时间操作在满载的芯片，例如：功率晶体管或中央处理单元等。
传统半导体芯片封装技术主要是将芯片通过导热银胶黏着于导线架后再利用金线连接芯片的电极与导线架上的引脚，之后再使用移转模封(transfermold)方式将固态封装材料模封于芯片周围而达到保护与封装的功能。移转模封成型工艺是目前使用最普遍的工艺，而固态模封材料主要组成包括环氧树脂(Epoxy)、硬化剂、二氧化硅、触媒等。通常使用的硬化剂为酚醛树脂，而二氧化硅具有降低热膨胀系数的功用，此外为了模封后的离型常常必需加入少量腊作为离型添加剂。
然而，因为应用产品的不同而可能在同一封装结构内包括多个芯片，同一个封装结构上的散热片需要对不同芯片同时提供散热能力，可能会有散热性不足或者芯片彼此间的热量交换而影响各自的正常运作等问题。
实用新型内容
本实用新型的目的在于提供一种封装结构，能针对个别芯片提高散热能力，降低多个芯片操作时的温度。并可降低芯片操作时的热交换，以减少多个芯片操作时的互相影响。
为了实现上述目的，本实用新型提供一种封装结构，包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
多个第一引脚对应于该第一导线架；
多个第二引脚对应于该第二导线架；以及
一封装体，部分覆盖该第一导线架、该第二导线架、该多个第一引脚以及该多个第二引脚，以使该多个第一引脚以及该多个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外。
上述的封装结构，其中该封装结构还包括：
一第三导线架，具有一第三散热片；以及
多个第三引脚，对应于该第三导线架；
其中该封装体还部分覆盖该第三导线架，以使该多个第三引脚部分裸露于该封装体之外，并使该第三散热片裸露于该封装体之外。
上述的封装结构，其中该第一导线架连接至该多个第一引脚的至少一引脚，且该第二导线架连接至该多个第二引脚的至少一引脚。
上述的封装结构，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
上述的封装结构，其中该封装结构为小外型封装、双排扁平无引脚、双直排封装、无引线芯片载体或插针网格阵列。
上述的封装结构，其中该多个第一引脚以及该多个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
上述的封装结构，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
为了实现上述目的，本实用新型还提供一种小外型封装结构，包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
四个第一引脚，对应于该第一导线架；
四个第二引脚，对应于该第二导线架；以及
一封装体，部分覆盖该第一导线架、该第二导线架、该四个第一引脚以及该四个第二引脚，以使该四个第一引脚以及该四个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外。
上述的小外型封装结构，其中该第一导线架连接至该四个第一引脚的至少一引脚，且该第二导线架连接至该四个第二引脚的至少一引脚。
上述的小外型封装结构，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
上述的小外型封装结构，其中该四个第一引脚以及该四个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
上述的小外型封装结构，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
为了实现上述目的，本实用新型还提供一种电子芯片，包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
多个第一引脚，对应于该第一导线架；
多个第二引脚，对应于该第二导线架；
一第一芯片，黏着于该第一导线架，该第一芯片具有多个接触垫，其中该多个接触垫电性连接至该多个第一引脚；
一第二芯片，黏着于该第二导线架，该第二芯片具有多个接触垫，其中该多个接触垫电性连接至该多个第二引脚；以及
一封装体，覆盖该第一芯片以及该第二芯片，且部分覆盖该第一导线架、该第二导线架以及该多个引脚，以使该多个第一引脚以及该多个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外。
上述的电子芯片，其中该电子芯片还包括：
一第三导线架，具有一第三散热片；
多个第三引脚，对应于该第三导线架；以及
一第三芯片，黏着于该第三导线架，该第三芯片具有多个接触垫，其中该多个接触垫电性连接至该多个第三引脚；
其中该封装体更部分覆盖该第三导线架，以使该多个第三引脚部分裸露于该封装体之外，并使该第三散热片裸露于该封装体之外。
上述的电子芯片，其中该第一导线架连接至该多个第一引脚的至少一引脚，且该第二导线架连接至该多个第二引脚的至少一引脚。
上述的电子芯片，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
上述的电子芯片，其中该封装结构为小外型封装、双排扁平无引脚、双直排封装、无引线芯片载体或插针网格阵列。
上述的电子芯片，其中该多个第一引脚以及该多个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
上述的电子芯片，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
为了实现上述目的，本实用新型还提供一种电子芯片，包括：
一第一芯片；
一第二芯片：以及
一小外型封装结构，该小外型封装结构包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
四个第一引脚，对应于该第一导线架；
四个第二引脚，对应于该第二导线架；以及
一封装体，覆盖该第一芯片以及该第二芯片，且部分覆盖该第一导线架、该第二导线架该四个第一引脚以及该四个第二引脚，以使该四个第一引脚以及该四个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外；
其中该第一芯片黏着于该第一导线架，且具有多个接触垫，该多个接触垫电性连接至该四数个第一引脚；该第二芯片黏着于该第二导线架，且具有多个接触垫，该多个接触垫电性连接至该四个第二引脚。
上述的电子芯片，其中该第一导线架连接至该四个第一引脚的至少一引脚，且该第二导线架连接至该四个第二引脚的至少一引脚。
上述的电子芯片，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
上述的电子芯片，其中该四个第一引脚以及该四个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
上述的电子芯片，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
综上所述，本实用新型实施例所提供的封装结构具有多散热片，故能针对个别芯片提高散热能力，并据此降低多个芯片操作时的温度。此外，也可降低芯片操作时的热交换，以减少多个芯片操作时的互相影响。
以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
附图说明
图1A为本实用新型实施例的封装结构的透视图；
图1B为本实用新型实施例的封装结构的剖视图；
图2A为本实用新型实施例的封装结构的后视图；
图2B为本实用新型实施例的封装结构的前视图；
图3为本实用新型实施例的封装结构的透视图；
图4A至图4C为本实用新型实施例的封装结构的尺寸图；
图5为本实用新型实施例的封装结构的透视图。
其中，附图标记
1、5：封装结构
10、50：封装体
15、16：芯片
150、160：接触垫
13、14、53～56：导线架
PIN1～16：引脚
11、12：散热片
151、161：连接导线
152、162：延伸区
具体实施方式
下面结合附图对本实用新型的结构原理和工作原理作具体的描述：
〔封装结构的实施例〕
请参照图1A以及图1B，图1A为本实用新型实施例的封装结构1的透视图。图1B为本实用新型实施例的封装结构1的剖视图。本实施例以八个引脚的小外型封装(SOP)为例，但本实用新型并不因此限定。如图所示，封装结构1包括封装体10、导线架13、导线架14以及引脚PIN1～8。导线架13、14位于封装体10的内部。且导线架13、14分别具有散热片11以及散热片12。引脚PIN1、PIN2、PIN7、PIN8对应于导线架13。引脚PIN3～6对应于导线架14。引脚PIN1、PIN2、PIN7、PIN8可以直接与导线架13连接或不连接。引脚PIN3～6可以直接与导线架14连接或不连接。一般来说，导线架13会与引脚PIN1、PIN2、PIN7与PIN8的至少其中之一连接，而导线架14会与引脚PIN3、PIN4、PIN5与PIN6的至少其中之一连接。此外，导线架13、14之上可以用来放置被封装的芯片。
请再参照图1A，封装体10仅以壳状体表示，以方便了解本实用新型实施例的封装结构1的内部构造。然而，实际上封装体10内部为充满固态封模材料。封装体10可以用环氧树酯(Epoxy)作为固态封模材料以包覆导线架13、14以及被封装的芯片。
复参照图1A，导线架13、14为彼此独立的导线架，用以分别将导线架上的芯片(未图标)的热量传导至封装体外。虽然封装体可以具有导热能力，但是热量的传递主要还是以导线架为主，且彼此独立的导线架，可以将不同芯片的热量分开传导，避免芯片操作时的互相影响。此外，如图1A所示，导线架13可以连接引脚PIN7、PIN8。导线架14可以连接引脚PIN5、PIN6。在本实施例中引脚PIN1～4为彼此独立的引脚，可用于耦接至被封装的芯片的信号(输出或输入)端。引脚PIN5、PIN6以及引脚PIN7、PIN8分别与导线架13、14连接，可用于耦接封装体所封装的芯片(未图标)的较接近热点的接触垫，使散热的路径较短，以进一步提高封装结构的散热效果。换句话说，依据实际的需要，导线架与引脚可以直接连接并藉此提升散热的效果。然而，本实用新型并不限定于此。
请同时参照图1B以及图2A，图2A为本实用新型实施例的封装结构的后视图。一般而言，散热片11、12可以是金属或者具有良好导热性的材料，且散热片11、12可通过一个导热性黏着层，例如导热银胶，连接于导线架13、14。此外，因为导线架13、14通常为金属，所以当散热片11、12为金属时，散热片11、12也可以直接与导线架13、14连结。换句话说，散热片11与导线架13可以是一体成型的金属，而且散热片12与导线架14也可以是一体成型的金属。在本实施例中，散热片11、12与导线架13、14的结合方式仅是用以说明，并非限定本实用新型。
请同时参照图2A以及图2B，图2B为本实用新型实施例的封装结构1的前视图。当散热片11、12在封装体10的下表面时，本实用新型实施例的封装结构1的前视图即如图2B所示。封装体10的上表面因为没有散热片11、12，故有空间可以绘制(或刻印)芯片型号或流水号等产品数据。
请参照图3，图3为本实用新型实施例的封装结构的透视图。当利用本实用新型实施例的封装结构1来封装芯片时，芯片15以及芯片16分别黏着于导线架13、14之上。通常芯片与导线架的黏着是利用导热银胶，但本实用新型不限定于此。芯片15、16可通过与导线架13以及导线架14而分别将芯片15、16工作时产生的热量传出。举例来说，芯片15、16的接触垫150、160所代表的信号端(在此为输出信号)可通过连接导线(bonding wire)151、161分别与引脚PIN2、PIN4耦接。此外，芯片15以及芯片16的电源端(VDD)，也可分别通过连接导线151、161连接至引脚PIN1以及引脚PIN3。同样地，芯片15的另一个电源端(VSS)或接地端(GND)也可通过连接导线(未图标)连接至引脚PIN7～8。芯片16的另一个电源端(VSS)或接地端(GND)也可通过连接导线(未图标)连接至引脚PIN5～6。此外，若芯片15、16的下表面具有代表另一个电源端(或接地端)的接触垫(未图标)，则导线架13以及导线架14则分别与芯片15以及芯片16的电源端(或接地端)耦接。据此，引脚PIN5～8则不需要连接导线而直接与芯片13或芯片14的另一个电源端(或接地端)耦接。值得注意的是，电源端(VDD)通常需要通过较高的电流，故引脚PIN1以及引脚PIN3可以分别具有延伸区152以及延伸区162，如图所示，以允许更多的打线(bonding)数量。
请参照图4A至图4C，图4A至图4C为本实用新型实施例的封装结构的尺寸图。本实用新型实施例以参考现有的小外型封装-8，SOP-8(Small OutlinePackage，SOP)，的外部尺寸为例。封装体10的长L为4.8～5.0毫米，宽W1为3.8～4.0毫米，高H1为1.4～1.5毫米。封装结构1的总宽度W和总高度H，故总宽度W为5.8～6.2毫米，总高度H为1.4～1.6毫米。因为封装结构1除了封装体10之外还包括引脚，而引脚PIN1～8的尺寸分别为引脚凸出长度B1(约为1.04毫米)、引脚厚度H2(为0.1毫米以下)、引脚底部宽度B(为0.4～1.27毫米)、引脚宽度A(为0.33～0.51毫米)以及引脚间距L2(为1.15～1.39毫米)。此外，引脚的底部的角度∠为0。～8。。再者，本实施例的散热片11、12的长L1及宽W2分别为1.5～1.7毫米以及2.1～2.3毫米。由以上尺寸可知，为了提升散热能力，将散热片11以及散热散热片12的面积在SOP-8封装的表面尽可能地扩展，且散热片11以及散热片12互相独立而不彼此接触。因为散热片11以及散热片12各自独立的散热设计，可减少个别芯片散热时的互相影响，进而稳定芯片的操作。
经由以上所述的SOP-8封装的例子，本实用新型可实施于具有两个芯片的封装结构。然而本实用新型不限定于此，本实用新型也可实施于多于两个芯片的封装结构。若以同时封装四个芯片的情形为例，请参照图5，图5为本实用新型实施例的封装结构5的透视图。如图5所示，封装结构5包括封装体50、导线架53～56、引脚PIN1～PIN16以及分别连接于导线架53～56的散热片(未图示)。基本上，封装结构5与图1的封装结构1的设计原理大致相同。其差异仅在于封装结构5是运用在封装四个芯片的情形，而分别连接于导线架53～56的散热片也以类似图2A的形式裸露于封装体的下表面。此外，依据图5的散热片以及引脚排列方式，可看出封装结构5的详细尺寸也可参考现有的SOP-16封装结构。
在经由上述实施例的说明后，对于不同态样的封装结构，例如：双直排封装(Dual In-line Package，DIP)、无引线芯片载体(Leadless Chip Carrier，LCC)以及插针网格阵列(Pin Grid Array，PGA)等，本技术领域具有通常知识者应可推知本实用新型的封装结构的实施方式，在此不加累述。
〔实施例的可能功效〕
根据本实用新型实施例，上述的封装结构具有多个散热片，故能将所封装的多芯片操作时的所产生的热量传送至外部。每一芯片对应各自独立的散热片，致使芯片操作时的热交换减少，同时减少多芯片操作时的互相影响。散热片也可以依照使用上的需要，将散热片具有的表面裸露于封装结构的外部，并善用封装结构的表面积来提升散热能力。此外，散热片也可依据实际上的需要而与芯片的接触垫耦接，据此与***的散热片整合。
当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (24)

1.一种封装结构，其特征在于，包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
多个第一引脚对应于该第一导线架；
多个第二引脚对应于该第二导线架；以及
一封装体，部分覆盖该第一导线架、该第二导线架、该多个第一引脚以及该多个第二引脚，以使该多个第一引脚以及该多个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外。
2.根据权利要求1所述的封装结构，其特征在于，该封装结构还包括：
一第三导线架，具有一第三散热片；以及
多个第三引脚，对应于该第三导线架；
其中该封装体还部分覆盖该第三导线架，以使该多个第三引脚部分裸露于该封装体之外，并使该第三散热片裸露于该封装体之外。
3.根据权利要求1所述的封装结构，其特征在于，其中该第一导线架连接至该多个第一引脚的至少一引脚，且该第二导线架连接至该多个第二引脚的至少一引脚。
4.根据权利要求1所述的封装结构，其特征在于，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
5.根据权利要求1所述的封装结构，其特征在于，其中该封装结构为小外型封装、双排扁平无引脚、双直排封装、无引线芯片载体或插针网格阵列。
6.根据权利要求1所述的封装结构，其特征在于，其中该多个第一引脚以及该多个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
7.根据权利要求1所述的封装结构，其特征在于，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
8.一种小外型封装结构，其特征在于，包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
四个第一引脚，对应于该第一导线架；
四个第二引脚，对应于该第二导线架；以及
一封装体，部分覆盖该第一导线架、该第二导线架、该四个第一引脚以及该四个第二引脚，以使该四个第一引脚以及该四个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外。
9.根据权利要求8所述的小外型封装结构，其特征在于，其中该第一导线架连接至该四个第一引脚的至少一引脚，且该第二导线架连接至该四个第二引脚的至少一引脚。
10.根据权利要求8所述的小外型封装结构，其特征在于，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
11.根据权利要求8所述的小外型封装结构，其特征在于，其中该四个第一引脚以及该四个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
12.根据权利要求8所述的小外型封装结构，其特征在于，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
13.一种电子芯片，其特征在于，包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
多个第一引脚，对应于该第一导线架；
多个第二引脚，对应于该第二导线架；
一第一芯片，黏着于该第一导线架，该第一芯片具有多个接触垫，其中该多个接触垫电性连接至该多个第一引脚；
一第二芯片，黏着于该第二导线架，该第二芯片具有多个接触垫，其中该多个接触垫电性连接至该多个第二引脚；以及
一封装体，覆盖该第一芯片以及该第二芯片，且部分覆盖该第一导线架、该第二导线架以及该多个引脚，以使该多个第一引脚以及该多个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外。
14.根据权利要求13所述的电子芯片，其特征在于，该电子芯片还包括：
一第三导线架，具有一第三散热片；
多个第三引脚，对应于该第三导线架；以及
一第三芯片，黏着于该第三导线架，该第三芯片具有多个接触垫，其中该多个接触垫电性连接至该多个第三引脚；
其中该封装体更部分覆盖该第三导线架，以使该多个第三引脚部分裸露于该封装体之外，并使该第三散热片裸露于该封装体之外。
15.根据权利要求13所述的电子芯片，其特征在于，其中该第一导线架连接至该多个第一引脚的至少一引脚，且该第二导线架连接至该多个第二引脚的至少一引脚。
16.根据权利要求13所述的电子芯片，其特征在于，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
17.根据权利要求13所述的电子芯片，其特征在于，其中该封装结构为小外型封装、双排扁平无引脚、双直排封装、无引线芯片载体或插针网格阵列。
18.根据权利要求13所述的电子芯片，其特征在于，其中该多个第一引脚以及该多个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
19.根据权利要求13所述的电子芯片，其特征在于，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
20.一种电子芯片，其特征在于，包括：
一第一芯片；
一第二芯片：以及
一小外型封装结构，该小外型封装结构包括：
一第一导线架，具有一第一散热片；
一第二导线架，具有一第二散热片；
四个第一引脚，对应于该第一导线架；
四个第二引脚，对应于该第二导线架；以及
一封装体，覆盖该第一芯片以及该第二芯片，且部分覆盖该第一导线架、该第二导线架该四个第一引脚以及该四个第二引脚，以使该四个第一引脚以及该四个第二引脚部分裸露于该封装体之外，并使该第一散热片以及该第二散热片裸露于该封装体之外；
其中该第一芯片黏着于该第一导线架，且具有多个接触垫，该多个接触垫电性连接至该四数个第一引脚；该第二芯片黏着于该第二导线架，且具有多个接触垫，该多个接触垫电性连接至该四个第二引脚。
21.根据权利要求20所述的电子芯片，其特征在于，其中该第一导线架连接至该四个第一引脚的至少一引脚，且该第二导线架连接至该四个第二引脚的至少一引脚。
22.根据权利要求20所述的电子芯片，其特征在于，其中该第一散热片以及该第二散热片通过导热性黏着层与该第一导线架以及该第二导线架连接。
23.根据权利要求20所述的电子芯片，其特征在于，其中该四个第一引脚以及该四个第二引脚的至少一个引脚设有用以增加打线面积的延伸区。
24.根据权利要求20所述的电子芯片，其特征在于，其中该第一散热片以及该第二散热片为导热材料件或金属材料件。
CN2011203364567U 2011-08-30 2011-08-30 封装结构、小外型封装结构及其电子芯片 Expired - Fee Related CN202259248U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011203364567U CN202259248U (zh) 2011-08-30 2011-08-30 封装结构、小外型封装结构及其电子芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011203364567U CN202259248U (zh) 2011-08-30 2011-08-30 封装结构、小外型封装结构及其电子芯片

Publications (1)

Publication Number Publication Date
CN202259248U true CN202259248U (zh) 2012-05-30

Family

ID=46120447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011203364567U Expired - Fee Related CN202259248U (zh) 2011-08-30 2011-08-30 封装结构、小外型封装结构及其电子芯片

Country Status (1)

Country Link
CN (1) CN202259248U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611753A (zh) * 2015-10-26 2017-05-03 无锡华润矽科微电子有限公司 芯片封装框架及芯片封装结构
CN113257769A (zh) * 2020-02-10 2021-08-13 台达电子工业股份有限公司 封装结构
CN114190009A (zh) * 2021-11-19 2022-03-15 气派科技股份有限公司 表面贴装器件封装结构及其上板焊接方法
CN116646325A (zh) * 2023-04-24 2023-08-25 江苏宿芯半导体有限公司 一种封装芯片及其封装工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611753A (zh) * 2015-10-26 2017-05-03 无锡华润矽科微电子有限公司 芯片封装框架及芯片封装结构
CN113257769A (zh) * 2020-02-10 2021-08-13 台达电子工业股份有限公司 封装结构
CN114190009A (zh) * 2021-11-19 2022-03-15 气派科技股份有限公司 表面贴装器件封装结构及其上板焊接方法
CN116646325A (zh) * 2023-04-24 2023-08-25 江苏宿芯半导体有限公司 一种封装芯片及其封装工艺

Similar Documents

Publication Publication Date Title
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US6414384B1 (en) Package structure stacking chips on front surface and back surface of substrate
US7608915B2 (en) Heat dissipation semiconductor package
US20080093733A1 (en) Chip package and manufacturing method thereof
US20020180023A1 (en) Structure of a multi chip module having stacked chips
US20080164605A1 (en) Multi-chip package
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US20080211089A1 (en) Interposer for die stacking in semiconductor packages and the method of making the same
US20070205495A1 (en) Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means
JP6770648B2 (ja) 下にあるインターポーザを通じて拡張するヒートスプレッダを有する半導体ダイアセンブリ及び関連技術
US7180166B2 (en) Stacked multi-chip package
TW571374B (en) System in package structures
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
CN202259248U (zh) 封装结构、小外型封装结构及其电子芯片
KR20110124065A (ko) 적층형 반도체 패키지
CN105340078A (zh) 封装上封装结构
US6495908B2 (en) Multi-chip semiconductor package
CN206834172U (zh) 一种sot26高密度框架
CN201392828Y (zh) 控制芯片封装结构
CN103050454A (zh) 堆迭封装构造
KR100393099B1 (ko) 반도체패키지
KR101965127B1 (ko) 반도체 패키지 및 그 제조 방법
CN102332410A (zh) 一种芯片的封装方法及其封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20180830