CN101751997A - 快闪存储器件及其编程/擦除方法 - Google Patents

快闪存储器件及其编程/擦除方法 Download PDF

Info

Publication number
CN101751997A
CN101751997A CN200910226570A CN200910226570A CN101751997A CN 101751997 A CN101751997 A CN 101751997A CN 200910226570 A CN200910226570 A CN 200910226570A CN 200910226570 A CN200910226570 A CN 200910226570A CN 101751997 A CN101751997 A CN 101751997A
Authority
CN
China
Prior art keywords
voltage
transistor
flash memory
dummy
body regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910226570A
Other languages
English (en)
Other versions
CN101751997B (zh
Inventor
崔东郁
崔正达
李忠浩
许星会
刘民胎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101751997A publication Critical patent/CN101751997A/zh
Application granted granted Critical
Publication of CN101751997B publication Critical patent/CN101751997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种快闪存储器件，包括：本体区域；第一到第n存储单元晶体管，在所述本体区域上被排列成行；第一到第n字线，分别与所述第一到第n存储单元晶体管的栅极连接；第一虚拟单元晶体管，与所述第一存储单元晶体管连接；第一虚拟字线，与所述第一虚拟单元晶体管的栅极连接；第一选择晶体管，与所述第一虚拟晶体管连接，第一选择线，与所述第一选择晶体管的栅极连接；电压控制单元，与所述第一选择线连接，所述电压控制单元被适配成在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线输出一低于施加到所述本体区域的电压的电压。

Description

快闪存储器件及其编程/擦除方法
技术领域
示例实施例涉及一种快闪存储器件以及用于编程/擦除所述快闪存储器件的方法。
背景技术
非易失性存储器件(例如快闪存储器件)可以是电可擦除可编程存储器件。所述非易失性存储器件甚至在未被供电时也可以保持数据。例如，快闪存储器件可以是NAND类型非易失性存储器件，其具有排列在NAND串上的存储器晶体管。
发明内容
实施例关注一种快闪存储器件以及用于编程/擦除该快闪存储器件的方法，其基本上克服了由于相关技术的限制和缺陷导致的一个或多个问题。
根据本发明构思的一个方面，提供一种快闪存储器件，包括：本体区域(bulk region)；第一到第n存储单元晶体管，在所述本体区域上被排列成行，n是等于或大于2的自然数；第一到第n字线，分别与所述第一到第n存储单元晶体管的栅极连接；第一虚拟单元晶体管，与所述第一存储单元晶体管连接；第一虚拟字线，与所述第一虚拟单元晶体管的栅极连接；第一选择晶体管，与所述第一虚拟单元晶体管连接；第一选择线，与所述第一选择晶体管的栅极连接；以及，电压控制单元，与所述第一选择线连接，所述电压控制单元被适配成在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线输出一低于施加到所述本体区域的电压的电压。所述电压控制单元可以在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线施加第一电压和所述本体区域的电压中的较低的一个电压。
如果向所述本体区域施加第二电压，则所述本体区域的电压可以从所述本体区域的初始电压增加到施加到所述本体区域的第二电压。
所述第一电压和第二电压之间的差可以小于可导致所述第一选择晶体管中的隧道效应的电压。
根据本发明构思的另一方面，提供一种快闪存储器件，所述快闪存储器件包括：本体区域；第一到第n存储单元晶体管(n是等于或大于2的自然数)，在所述本体区域上被排列成行；第一到第n正常字线，分别与所述第一到第n存储单元晶体管的栅极连接；第一和第二虚拟单元晶体管，分别与所述第一和第n存储单元晶体管连接；第一和第二虚拟字线，分别与所述第一和第二虚拟单元晶体管的栅极连接；第一和第二选择晶体管，分别与所述第一和第二虚拟单元晶体管连接；第一和第二选择线，分别与所述第一和第二选择晶体管的栅极连接；以及，电压控制单元，在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一和第二选择线施加第一电压以及向所述本体区域施加第二电压。
所述第一和第二电压之间的差可以小于可导致所述第一选择晶体管或第二选择晶体管中的隧道效应的电压。
根据本发明的另一方面，提供一种擦除快闪存储器件的方法，所述快闪存储器件包括多个串，每个串包括在本体区域上被排列成行的多个存储单元；第一虚拟单元晶体管；第一虚拟字线；第一选择晶体管；和第一选择线，所述擦除方法包括：在用于擦除存储单元晶体管的擦除模式中比较第一电压和所述本体区域的电压；并且根据比较结果，向第一选择字线施加所述第一电压和所述本体区域的电压中较低的一个电压。
根据本发明构思的另一方面，提供一种编程快闪存储器件的方法，所述快闪存储器件包括多个串，每个串包括在本体区域上被排列成行的多个存储单元；第一虚拟单元晶体管；第一虚拟字线；第一选择晶体管；和第一选择线，所述编程方法包括：向与编程目标存储单元晶体管的栅极连接的目标编程正常字线施加编程电压，以及向其他正常字线施加通过电压；向所述第一选择线施加第一电压；并且向所述第一虚拟字线施加第二电压。
如果所述编程目标存储单元晶体管与所述第一虚拟单元晶体管相邻，则所述第二电压可以具有在所述第一电压和所述编程电压之间的电压电平。
附图说明
通过参照附图详细描述示范性实施例，对于本领域普通技术人员来说，上述和其他特征和优点将变得更加清楚，在附图中：
图1图解了根据示例实施例的快闪存储器件的电路图；
图2是根据示例实施例的在擦除模式中施加于快闪存储器件的电压的表格；
图3图解了根据示例实施例的第一选择线的电压和本体区域的电压关于时间的曲线图；
图4图解了根据对比示例的快闪存储器件的电路图；
图5图解了在擦除模式中施加于图4中示出的对比快闪存储器件的电压的表格；
图6图解了根据本发明构思的另一实施例的快闪存储器件的电路图；
图7是根据示例实施例的在擦除模式中施加于快闪存储器件的电压的表格；
图8是根据示例实施例的在编程模式中施加于快闪存储器件的电压的表格；
图9图解了根据示例实施例的存储卡的方框图；和
图10图解了根据示例实施例的数据处理***的方框图。
具体实施方式
在此以引用方式整体包含在2008年11月27日向韩国知识产权局提交的、申请号为10-2008-0118808、名称为“快闪存储器件及其编程/擦除方法”的韩国专利申请。
在快闪存储器件中的多个存储单元的每一个可以包括具有控制栅极、浮置栅极、源极和漏极的单元晶体管。可以通过Fowler-Nordheim(FN)隧道机制来编程或擦除快闪存储器件的单元晶体管。
例如，可以通过向控制栅极施加地电压和向半导体衬底(或本体)施加高电压(例如高于电源电压的电压)来执行存储单元中的单元晶体管的擦除操作。根据这样的擦除偏置条件，由于在浮置栅极和本体之间的大电压差而导致在它们之间形成强电场。结果，由于FN隧道效应，浮置栅极中的电子被发射到本体。在这种情况下，可能降低被擦除单元晶体管的阈值电压。
在另一例子中，可以通过向控制栅极施加高电压以及通过向漏极和本体施加地电压来执行单元晶体管的编程操作。在这种偏置条件下，由于FN隧道效应，电子被注入到单元晶体管的浮置栅极中。在这种情况下，可能提高被编程单元晶体管的阈值电压。
其中电子被注入到单元晶体管的浮置栅极中的状态称为编程状态，而其中电子被从浮置栅极移除的状态称为擦除状态。编程状态下的阈值电压大于大约0V，而擦除状态下的阈值电压小于大约0V。
下文中将参照附图更详细描述示例实施例；然而，它们可以以不同形式来体现，并且不应当被曲解为限于在此提出的实施例。而是，提供这些实施例以便本公开是透彻的和完整的，并且将本发明的范围全面地传达给本领域技术人员。
在附图中，为了图示清楚，可能放大元件和区域的尺寸。还应当理解：当一个元件被称为“在两个元件之间”或“连接”另一元件时，其可以是在两个元件之间的或连接另一元件的唯一元件，或者还可以出现一个或多个居间元件。自始至终，相似的参考数字/符号指代相似的元件。
图1图解了根据一个实施例的快闪存储器件的电路图。
参照图1，根据一个实施例的快闪存储器件可以包括第一选择晶体管TSS、第一虚拟单元晶体管TD1、第一存储单元晶体管TM1到第n存储单元晶体管TMn、第二虚拟单元晶体管TD2和第二选择晶体管TGS。这里，n是等于或大于2的自然数。
第一选择晶体管TSS和第二选择晶体管TGS、第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2、以及第一存储单元晶体管TM1到第n存储单元晶体管TMn可被形成在本体区域120上。
如图1所示，第一存储单元晶体管TM1到第n存储单元晶体管TMn可被排列成行。第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2可分别连接到第一存储单元晶体管TM1到第n存储单元晶体管TMn的两端。也就是说，第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2可以分别连接到第一存储单元晶体管TM1和第n存储单元晶体管TMn。第一选择晶体管TSS和第二选择晶体管TGS可以分别连接到第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2，例如，第一虚拟单元晶体管TD1可以连接在第一存储单元晶体管TM1和第一选择晶体管TSS之间。
可以通过相应线路向第一选择晶体管TSS和第二选择晶体管TGS、第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2、以及第一存储单元晶体管TM1到第n存储单元晶体管TMn的栅极施加电压。如图1所示，第一字线WL1到第n字线WLn可以分别连接到第一存储单元晶体管TM1到第n存储单元晶体管TMn的栅极。如图1进一步所示出的，第一虚拟字线DWL1和第二虚拟字线DWL2可以分别连接到第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2的栅极，第一选择线SSL和第二选择线GSL可以分别连接到第一选择晶体管TSS和第二选择晶体管TGS的栅极。例如，第一选择晶体管TSS可以是串选择晶体管，第二选择晶体管TGS可以是地选择晶体管。然而，应当注意：任意合适的选择晶体管的配置都在本发明构思中，例如，第一选择晶体管TSS可以是地选择晶体管，而第二选择晶体管TGS可以是串选择晶体管。
可以通过分别经由第一字线WL1到第n字线WLn向第一存储单元晶体管TM1到第n存储单元晶体管TMn的栅极施加各种电压(例如编程电压、读电压和/或擦除电压)来操作(例如编程、读和/或擦除)第一存储单元晶体管TM1到第n存储单元晶体管TMn。
根据示例实施例的快闪存储器件可以进一步包括电压控制单元150。如图1所示，电压控制单元150可以包括电压比较器151和电压产生器152，并且可以经由相应的第一选择线SSL和第二选择线GSL向第一选择晶体管TSS和第二选择晶体管TGS中的至少一个施加电压。例如，在擦除模式期间，电压控制单元150可以例如根据在本体区域120中测量得到的电压值来向第一选择晶体管TSS和第二选择晶体管TGS中的至少一个输出两个电压值之一。下面将参照图2和3来更详细描述电压控制单元150的操作。
图2是在擦除模式中施加于图1的快闪存储器件的示范性电压值的表格。
在擦除模式中，可以一次(例如同时)擦除图1所示的第一存储单元晶体管TM1到第n存储单元晶体管TMn中的所有存储单元晶体管。虽然可以一次仅仅擦除第一存储单元晶体管TM1到第n存储单元晶体管TMn中的一些存储单元晶体管，但是在当前实施例中假定一次擦除第一存储单元晶体管TM1到第n存储单元晶体管TMn中的所有存储单元晶体管。
参照图1和2，在用于擦除第一存储单元晶体管TM1到第n存储单元晶体管TMn的擦除模式中，可以向第一虚拟字线DWL1和第二虚拟字线DWL2施加第三电压V3(例如，大约为5V)，可以向第一正常字线WL1到第n正常字线WLn施加第四电压V4(例如，大约为0V)。可以向本体区域120施加第二电压V2(例如，大约为20V)。
电压控制单元150可以向所述第一选择晶体管TSS和第二选择晶体管TGS中的至少一个(例如向第一选择线SSL和第二选择线GSL)输出第一电压V1和电压VB中的一个。第一电压V1可以是例如大约12V，而电压VB可以是所述本体区域120的测量电压。应当注意：电压VB不是指施加于本体区域120的电压，而是指在本体区域120中测量到的电压。例如，当向本体区域120施加第二电压V2时，电压VB(即在本体区域120中测量到的电压)可以初始地低于第二电压V2并且可以逐渐增加，因此，仅仅在预定时间之后，电压VB可以等于第二电压V2，如以下参照图3所详细描述的那样。
电压控制单元150可以向第一选择晶体管TSS和第二选择晶体管TGS中的至少一个输出第一电压V1和电压VB中的较低电压。换句话说，电压控制单元150在给定时间可以确定第一电压V1(例如大约为12V的恒定值)和电压VB(即本体区域120的测量电压，其可以随时间变化)中的哪一个具有较低的电压值，从而，较低的电压值可被输出到第一选择晶体管TSS和第二选择晶体管TGS中的至少一个。如此，由于电压VB可以不超过施加到本体区域120的第二电压V2并且电压控制单元150向第一选择晶体管TSS和第二选择晶体管TGS中的至少一个施加第一电压V1和电压VB中的较低电压，所以由电压控制单元150施加到选择线的电压可以不超过第二电压V2(即施加到本体区域120的电压)。也就是说，施加到选择线(例如第一选择线SSL)的电压可以不大于施加到本体区域120的电压，例如，在本体区域120的电压增加之前施加到选择线(例如第一选择线SSL)的电压可以不增加。因此，可以防止快闪存储器件的恶化。应当注意：为了方便，下文中，将仅仅描述对于第一选择线SSL的电压施加；然而，可以以与第一选择线SSL基本相同的方式以及与第一选择线SSL同时地操作第二选择线TGS。
图3图解了施加于第一选择线SSL的电压关于时间的变化的曲线图。将结合图1和2来描述图3。
参照图3，在时间T1，向本体区域120施加第二电压V2(例如大约为20V)。如图3所示，在时间T1，电压VB(即在图中由曲线表示的电压)基本上可以低于第二电压V2(即低于大约20V)。随着时间，如图3中所示，电压VB可以逐渐增加，例如在时间T2，电压VB可等于大约12V。一旦电压VB达到第二电压V2的电压值(例如大约20V)，则电压VB可保持在大约20V。由于在时间T1和T2之间，电压VB低于第一电压V1(例如低于大约12V)，电压控制单元150可以向第一选择线SSL输出电压VB作为VSSL。在时间T2之后，即一旦电压VB等于或大于第一电压V1，电压控制单元150可以向第一选择线SSL输出第一电压V1作为VSSL。
在擦除模式中，在第二电压V2(例如大约20V)和第一电压V1(例如大约12V)之间的差可以小于能够导致第一选择晶体管TSS中的隧道效应的电压。在擦除模式中施加于第一虚拟字线DWL1的第三电压V3(例如大约5V)可以高于在擦除模式中施加于第一正常字线WL1到第n正常字线WLn的第四电压V4(例如大约0V)，并且可以低于第一电压V1。例如，第三电压V3可以是第四电压V4和第一电压V1的平均值，例如第三电压V3可以是大约6V，而不是大约5V。
如图1所示，电压控制单元150可以包括电压比较器151和电压产生器152。电压比较器151可以接收第一电压V1的第一输入和测量电压VB的第二输入，并且可比较第一电压V1和电压VB。根据电压比较器151的比较结果，电压产生器152可以将第一电压V1和电压VB之一(即两个值中的较低者)施加于第一选择线SSL。
返回图1，根据示例实施例的快闪存储器件可以进一步包括电荷供应线CSL和位线BL。电荷供应线CSL可以向包括第一选择晶体管TSS和第二选择晶体管TGS的串提供电荷。电荷供应线CSL可以是公共电源线。
根据示例实施例，快闪存储器件可以包括：电压控制单元，被适配成向选择线输出低于施加到本体区域的电压的电压。相反，如图4和5中所示，在没有电压控制单元的对比快闪存储器件中，在擦除模式中，第一选择线SSL和第二选择线GSL可以被浮置。因此，对比快闪存储器件的第一选择线SSL和第二选择线GSL的电压可以增加至本体区域320的电压值，例如，在本体区域320的电压增加之前施加到第一选择线SSL的电压VSSL可以增加。如此，在第一选择线SSL和第一虚拟字线DWL1之间以及在第二选择线GSL和第二虚拟字线DWL2之间可能出现漏电流，从而导致快闪存储器件的恶化。
图6图解了根据另一实施例的快闪存储器件的电路图。参照图6，该快闪存储器件可以包括第一选择晶体管TSS、第一虚拟单元晶体管TD1、第一存储单元晶体管TM1到第n存储单元晶体管TMn、第二虚拟单元晶体管TD2和第二选择晶体管TGS。可以以前面参照图1描述的基本上相同的方式在本体区域620上排列第一选择晶体管TSS和第二选择晶体管TGS、第一虚拟单元晶体管TD1和第二虚拟单元晶体管TD2、以及第一存储单元晶体管TM1到第n存储单元晶体管TMn。
下文中，将描述在图6中示出的快闪存储器件和在图1中示出的快闪存储器件之间的差别。图6中示出的快闪存储器件可以包括电压控制单元650。在擦除模式中，电压控制单元650可以向选择线和本体区域620施加不同的电压，以便施加到第一选择线SSL和第二选择线GSL的电压值可以低于施加于本体区域620的电压。
图7图解了在擦除模式中施加于图6中所示的快闪存储器件的电压的表格。例如，参照图6和7，在擦除模式中，电压控制单元650可以向第一选择线SSL和第二选择线GSL施加第一电压V1(例如大约为12V)，并且可以向本体区域620施加第二电压V2(例如大约为20V)。
这样，在图6中示出的快闪存储器件中，由于第一选择线SSL和第二选择线GSL没有被浮置，所以第一选择线SSL和第二选择线GSL的电压不能增加到本体区域620的电压。因此，可以防止在第一选择线SSL和第二选择线GSL以及第一虚拟字线DWL1和第二虚拟字线DWL2之间的露电流。
根据实施例的快闪存储器件的擦除方法可以包括比较电压以确定较低电压并且将该较低电压施加于至少一条选择线。电压的比较可以包括比较第一电压和本体区域的电压。电压的施加可以包括向选择线施加低于施加到本体区域的电压的电压。
图8图解了根据实施例的在快闪存储器件的编程方法中施加的电压的表格。根据一个实施例的编程方法可被应用于图1或图6中示出的快闪存储器件。下文中，将代表性地描述图1中示出的快闪存储器件，并且因而，将结合图1来描述图8。
参照图1和8，在编程模式中，第一选择晶体管TSS可被导通。为此，可以经由第一选择线SSL向第一选择晶体管TSS的栅极施加电源电压VCC。而且，第二选择晶体管TGS可以被截止。为此，可以经由第二选择线GSL向第二选择晶体管TGS的栅极施加地电压(即大约为0V)。
在第一存储单元晶体管TM1是编程目标存储单元晶体管时，即编程目标存储单元晶体管与第一虚拟单元晶体管TD1相邻时，如下所述执行编程方法。
可以通过第一字线WL1向第一存储单元晶体管TM1的栅极施加编程电压Vpgm。可以通过第一虚拟字线DWL1向第一虚拟单元晶体管TD1的栅极施加第五电压(例如大约为(VCC+Vpgm)/2的电压值)。可以向第二字线WL2到第n字线WLn以及第二虚拟字线DWL2施加通过电压Vpass。
通过电压Vpass可以高于第二存储单元晶体管TM2到第n存储单元晶体管TMn以及第二虚拟单元晶体管TD2的阈值电压。因此，由于通过电压Vpass，第二存储单元晶体管TM2到第n存储单元晶体管TMn以及第二虚拟单元晶体管TD2可以被导通。编程电压Vpgm可以高于通过电压Vpass，并且第五电压(例如(VCC+Vpgm)/2)可以具有编程电压Vpgm和电源电压VCC之间的电压电平。然而应当注意：尽管图8图解了第五电压等于在编程电压Vpgm和电源电压VCC之间的平均电压值(即(VCC+Vpgm)/2)，但是，本发明构思不限于此，即第五电压可以等于在编程电压Vpgm和电源电压VCC之间的任何电压值(例如Vpgm/2)。
如图8中进一步示出的，当第二存储单元晶体管TM2是编程目标存储单元晶体管时(即当编程目标存储单元晶体管与第一虚拟单元晶体管TD1不相邻时)，如下所述执行编程方法。
可以通过第二字线WL2向第二存储单元晶体管TM2的栅极施加编程电压Vpgm。可以向第一字线WL1、第三字线WL3到第n字线WLn以及第一虚拟字线DWL1和第二虚拟字线DWL2施加通过电压Vpass。
如上所述，如果编程目标存储单元晶体管与第一虚拟单元晶体管TD1相邻，则可以向第一虚拟字线DWL1施加编程电压Vpgm和电源电压VCC之间的电压。可以将相同的原理应用于编程目标存储单元晶体管与第二虚拟字线DWL2相邻的情况。另一方面，如果编程目标存储单元晶体管与第一虚拟单元晶体管TD1不相邻，则可以向第一虚拟字线DWL1施加通过电压Vpass。如此，在编程模式中可以减小在字线和虚拟字线之间的电压差，由此减小在该字线和相邻虚拟字线之间的漏电流。
在根据一个实施例的快闪存储器件中包含的每个存储单元晶体管可以是NAND快闪存储单元晶体管。可以在用于存储高容量数据的存储卡中或在数据处理***(例如移动设备或膝上型计算机)中采用该快闪存储器件。
图9图解了根据实施例的存储卡900的方框图。参照图9，存储卡900可以包括根据一个实施例的快闪存储器件910。存储卡900可以包括用于控制在主机和该快闪存储器件910之间的各种数据交换的存储器控制器920。
如图9中所示，可以使用静态随机存取存储器(SRAM)921作为中央处理单元(CPU)922的工作存储器。主机接口923可以包括与存储卡900连接的主机的数据交换协议。纠错块924可以检测和纠正在从快闪存储器件910读取的数据中包含的错误。存储器接口925可以与快闪存储器件910接口连接。CPU 922可以执行对于与存储器控制器920的数据交换的各种控制操作。虽然在图9中未示出，但是为了与主机的接口连接，存储卡900可以进一步包括存储代码数据的只读存储器ROM(未示出)。快闪存储器件910和存储卡900可以被提供给存储***(例如固态盘(SSD)器件)。
图10图解了根据一个实施例的数据处理***1000的方框图。参照图10，该数据处理***1000可以包括根据一个实施例的快闪存储器件1011。快闪存储器件1011可以是非易失性存储***1010的一部分。数据处理***1000可以进一步包括调制解调器1020、CPU 1030、随机存取存储器(RAM)1040、和用户接口1050(它们可以分别连接到***总线1060)。非易失性存储***1010可以存储由CPU 1030处理的数据和从数据处理***1000的外部输入的数据。这里，非易失性存储***1010可以由SSD形成，在这种情况下，数据处理***1000可以稳定地在非易失性存储***1010中存储高容量数据。当可靠性提高时，非易失性存储***1010可以减少纠错所需的资源，并因而可以向数据处理***1000提供快速的数据交换功能。虽然在图10中未示出，但是数据处理***1000可以进一步包括例如应用芯片组、照相机图像处理器(CIS)、移动动态随机存取存储器(DRAM)或输入/输出(I/O)设备。
随着移动设备(例如蜂窝电话机、个人数据助理(PDA)、数字照相机、便携式游戏控制台和MP3播放器(MP3P))的使用的增加，可以将根据一个实施例的快闪存储器件公共地用作代码存储器以及数据存储器。而且，在家应用设备(例如，高清晰度电视机(HDTV)、数字视频盘(DVD)播放器、路由器和全球定位***(GPS))中可以使用所述快闪存储器件。
而且，快闪存储器件可以被封装到各种封装中，所述封装例如，层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶片中华夫封装(die in waffle pack)、晶圆中管芯形式(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、***级封装(SIP)、多芯片封装(MCP)、晶圆级制作封装(WFP)、晶圆级堆叠封装(WSP)等。
已在此公开了示范性实施例，虽然采用特定术语，但是以通用和仅仅描述方式来使用和解释它们，并且不是为了限制的目的。因此，本领域普通技术人员应当理解：在不脱离下列权利要求所阐述的本发明的精神和范围的情况下可以在形式和细节上进行各种修改。

Claims (20)

1.一种快闪存储器件，包括：
本体区域；
第一到第n存储单元晶体管，在所述本体区域上被排列成行，n是等于或大于2的自然数；
第一到第n字线，分别与所述第一到第n存储单元晶体管的栅极连接；
第一虚拟单元晶体管，与所述第一存储单元晶体管连接；
第一虚拟字线，与所述第一虚拟单元晶体管的栅极连接；
第一选择晶体管，与所述第一虚拟单元晶体管连接；
第一选择线，与所述第一选择晶体管的栅极连接；和
电压控制单元，与所述第一选择线连接，所述电压控制单元被适配成在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线输出一低于施加到所述本体区域的电压的电压。
2.如权利要求1所述的快闪存储器件，其中，所述电压控制单元被适配成在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线输出在第一电压和第二电压中的较低电压，其中，所述第一电压低于施加到所述本体区域的电压，所述第二电压是在所述本体区域中测量得到的电压。
3.如权利要求2所述的快闪存储器件，其中，所述第二电压从所述本体区域的初始电压逐渐增加到施加到所述本体区域的电压。
4.如权利要求3所述的快闪存储器件，其中，所述第一电压与施加到所述本体区域的电压之间的差小于可导致所述第一选择晶体管中的隧道效应的电压。
5.如权利要求2所述的快闪存储器件，其中，所述电压控制单元包括：
电压比较器，被适配成比较所述第一电压和所述第二电压；和
电压产生器，被适配成根据所述电压比较器的比较结果而向所述第一选择线施加所述第一和第二电压当中的较低电压。
6.如权利要求2所述的快闪存储器件，其中，在擦除模式中施加到所述第一虚拟字线的第三电压高于在所述擦除模式中施加到所述第一到第n字线的第四电压，所述第三电压低于所述第一电压。
7.如权利要求6所述的快闪存储器件，其中，所述第三电压是所述第一电压和第四电压的平均值。
8.如权利要求1所述的快闪存储器件，还包括：
第二虚拟单元晶体管，连接到第n存储单元晶体管；
第二虚拟字线，连接到所述第二虚拟单元晶体管的栅极；
第二选择晶体管，连接到所述第二虚拟单元晶体管；和
第二选择线，连接到所述第二选择晶体管的栅极，
其中，所述电压控制单元与所述第二选择线连接，所述电压控制单元被适配成在所述擦除模式中向所述第一和第二选择线输出基本上相同的电压。
9.如权利要求8所述的快闪存储器件，其中，所述第一和第二选择晶体管之一是串选择晶体管，而所述第一和第二选择晶体管中的另一个是地选择晶体管。
10.如权利要求1所述的快闪存储器件，其中，所述电压控制单元被适配成在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线输出第一电压，向所述本体区域输出第二电压，所述第一电压低于所述第二电压。
11.如权利要求10所述的快闪存储器件，还包括：
第二虚拟单元晶体管，连接到第n存储单元晶体管；
第二虚拟字线，连接到所述第二虚拟单元晶体管的栅极；
第二选择晶体管，连接到所述第二虚拟单元晶体管；和
第二选择线，连接到所述第二选择晶体管的栅极，
其中，所述电压控制单元与所述第二选择线连接，所述电压控制单元被适配成在所述擦除模式中向所述第一和第二选择线输出基本上相同的电压，以及其中，
所述第一和第二电压之间的差小于可导致所述第一选择晶体管或第二选择晶体管中的隧道效应的电压。
12.如权利要求11所述的快闪存储器件，其中，在所述擦除模式中施加到所述第一和第二虚拟字线的电压低于在所述擦除模式中施加到所述第一到第n字线的第四电压。
13.一种快闪存储卡，包括如权利要求1所述的快闪存储器件。
14.一种快闪存储***，包括如权利要求1所述的快闪存储器件。
15.一种擦除快闪存储器件的方法，所述快闪存储器件具有：第一到第n存储单元晶体管，在本体区域上被排列成行并且与相应的第一到第n字线连接；第一虚拟单元晶体管，与所述第一存储单元晶体管连接并且具有第一虚拟字线；第一选择晶体管，与所述第一虚拟单元晶体管连接并且具有与所述第一选择晶体管连接的第一选择线，所述方法包括：
经由电压控制单元确定第一和第二电压当中的较低电压，所述第一电压低于施加到所述本体区域的电压，而所述第二电压是在所述本体区域中测量得到的电压；并且
由所述电压控制单元向所述第一选择字线施加所述第一和第二电压当中的较低电压。
16.如权利要求15所述的擦除方法，其中，所述第二电压从所述本体区域的初始电压逐渐增加到施加到所述本体区域的电压，所述第一电压与施加到所述本体区域的电压之间的差小于可导致所述第一选择晶体管中的隧道效应的电压。
17.如权利要求15所述的擦除方法，其中，在所述本体区域中测量得到的电压基本上等于施加于所述本体区域的电压，以便所述电压控制单元向所述第一选择字线输出所述第一电压，向所述本体区域输出所述第二电压。
18.如权利要求15所述的擦除方法，其中，施加较低电压的步骤包括向所述第一虚拟字线施加第三电压，所述第三电压高于施加到所述第一到第n字线的第四电压，而低于所述第一电压。
19.一种编程快闪存储器件的方法，所述快闪存储器件具有：第一到第n存储单元晶体管，在本体区域上被排列成行并且与相应的第一到第n字线连接；第一虚拟单元晶体管，与所述第一存储单元晶体管连接并且具有第一虚拟字线；第一选择晶体管，与所述第一虚拟单元晶体管连接并且具有与所述第一选择晶体管连接的第一选择线，所述方法包括：
向与编程目标存储单元晶体管的栅极连接的目标编程字线施加编程电压，以及向其余字线施加通过电压；
向所述第一选择线施加第一电压；并且
向所述第一虚拟字线施加第二电压，
其中，如果所述编程目标存储单元晶体管与所述第一虚拟单元晶体管相邻，则所述第二电压具有在所述第一电压和所述编程电压之间的电压电平。
20.如权利要求19所述的编程方法，其中，如果编程目标存储单元晶体管与所述第一虚拟单元晶体管不相邻，则所述第二电压具有所述通过电压的电压电平。
CN200910226570.1A 2008-11-27 2009-11-25 快闪存储器件及其编程/擦除方法 Active CN101751997B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080118808A KR101515936B1 (ko) 2008-11-27 2008-11-27 플래시 메모리 장치와 상기 플래시 메모리 장치의 프로그래밍/소거 방법
KR118808/08 2008-11-27

Publications (2)

Publication Number Publication Date
CN101751997A true CN101751997A (zh) 2010-06-23
CN101751997B CN101751997B (zh) 2014-06-11

Family

ID=42196107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910226570.1A Active CN101751997B (zh) 2008-11-27 2009-11-25 快闪存储器件及其编程/擦除方法

Country Status (3)

Country Link
US (1) US8134873B2 (zh)
KR (1) KR101515936B1 (zh)
CN (1) CN101751997B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
CN107393589A (zh) * 2013-05-10 2017-11-24 三星电子株式会社 具有不同的伪字线的三维快闪存储器件和数据储存设备
CN109817262A (zh) * 2017-11-20 2019-05-28 旺宏电子股份有限公司 具有增进抗虚置字线干扰的可靠性的存储器和编程方法
CN111354401A (zh) * 2018-12-21 2020-06-30 爱思开海力士有限公司 半导体装置、存储器***及半导体装置的操作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392431B1 (ko) * 2007-08-14 2014-05-08 삼성전자주식회사 더미 셀을 갖는 플래시 메모리 장치 및 그것의 소거 방법
US8737129B2 (en) 2008-11-14 2014-05-27 Samsung Electronics Co., Ltd. Nonvolatile memory device and read method thereof
JP2010118580A (ja) 2008-11-14 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
KR101742790B1 (ko) 2010-11-16 2017-06-01 삼성전자주식회사 비휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
US9136005B2 (en) 2010-11-16 2015-09-15 Samsung Electronics Co., Ltd. Erasing methods of three-dimensional nonvolatile memory devices with cell strings and dummy word lines
US8611158B2 (en) * 2011-08-30 2013-12-17 Elpida Memory, Inc. Systems and methods for erasing charge-trap flash memory
WO2013075067A1 (en) * 2011-11-18 2013-05-23 Aplus Flash Technology, Inc. Low voltage page buffer for use in nonvolatile memory design
KR101903440B1 (ko) 2012-02-21 2018-10-02 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
JP2013246849A (ja) * 2012-05-25 2013-12-09 Toshiba Corp メモリシステム
KR20150051057A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템
CN105990367B (zh) * 2015-02-27 2019-03-12 硅存储技术公司 具有rom单元的非易失性存储器单元阵列
KR20160135055A (ko) * 2015-05-15 2016-11-24 에스케이하이닉스 주식회사 더미 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
US9953719B2 (en) 2016-05-18 2018-04-24 Silicon Storage Technology, Inc. Flash memory cell and associated decoders
KR102677515B1 (ko) 2016-12-14 2024-06-21 삼성전자주식회사 더미 셀을 가지는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908540B1 (ko) 2003-02-03 2009-07-20 주식회사 하이닉스반도체 낸드 플래시 메모리 장치
KR100680485B1 (ko) 2004-11-30 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 소자
KR20070018216A (ko) 2005-08-09 2007-02-14 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR100704025B1 (ko) * 2005-09-09 2007-04-04 삼성전자주식회사 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치
KR100784862B1 (ko) * 2006-01-09 2007-12-14 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치
CN100452406C (zh) * 2006-04-10 2009-01-14 清华大学 一种陷阱电荷俘获型的快闪存储器阵列的操作方法
JP2008135100A (ja) 2006-11-28 2008-06-12 Toshiba Corp 半導体記憶装置及びそのデータ消去方法
KR100876082B1 (ko) * 2006-12-07 2008-12-26 삼성전자주식회사 메모리 소자 및 그 형성 방법
CN100559594C (zh) * 2007-01-24 2009-11-11 力晶半导体股份有限公司 非易失性存储器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
CN107393589A (zh) * 2013-05-10 2017-11-24 三星电子株式会社 具有不同的伪字线的三维快闪存储器件和数据储存设备
CN110070900A (zh) * 2013-05-10 2019-07-30 三星电子株式会社 具有不同的伪字线的三维快闪存储器件和数据储存设备
CN107393589B (zh) * 2013-05-10 2020-05-12 三星电子株式会社 具有不同的伪字线的三维快闪存储器件和数据储存设备
USRE48930E1 (en) 2013-05-10 2022-02-15 Samsung Electronics Co., Ltd. 3D flash memory device having different dummy word lines utilized during erase operations
CN109817262A (zh) * 2017-11-20 2019-05-28 旺宏电子股份有限公司 具有增进抗虚置字线干扰的可靠性的存储器和编程方法
CN109817262B (zh) * 2017-11-20 2020-11-10 旺宏电子股份有限公司 具有增进抗虚置字线干扰的可靠性的存储器和编程方法
CN111354401A (zh) * 2018-12-21 2020-06-30 爱思开海力士有限公司 半导体装置、存储器***及半导体装置的操作方法
CN111354401B (zh) * 2018-12-21 2023-05-05 爱思开海力士有限公司 半导体装置、存储器***及半导体装置的操作方法

Also Published As

Publication number Publication date
US8134873B2 (en) 2012-03-13
KR20100060274A (ko) 2010-06-07
KR101515936B1 (ko) 2015-05-06
US20100128522A1 (en) 2010-05-27
CN101751997B (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN101751997B (zh) 快闪存储器件及其编程/擦除方法
US9679657B2 (en) Semiconductor memory device including dummy memory cells and method of operating the same
US10643712B2 (en) Semiconductor memory device for improving high temperature data retention
US7630255B2 (en) Method for erasing data of NAND flash memory device
US7778084B2 (en) Non-volatile memory devices and operating methods thereof
US7623372B2 (en) Nonvolatile semiconductor memory for storing multivalued data
US7804712B2 (en) Flash memory device and program recovery method thereof
US9633732B2 (en) Semiconductor memory device and operating method thereof
US9001586B1 (en) Semiconductor memory device capable of preventing degradation of memory cells and method for erasing the same
US11257554B2 (en) Semiconductor memory device and method with selection transistor programming and verification mechanism
US9490015B2 (en) Semiconductor memory device, memory system having the same, and method of operating the same
US9490018B2 (en) Extended select gate lifetime
US9165671B2 (en) Semiconductor memory device and method of operating the same
US20160019969A1 (en) Semiconductor memory device and operating method thereof
KR20170083346A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170036548A (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
JP5204069B2 (ja) 不揮発性半導体記憶装置
KR102128466B1 (ko) 메모리 시스템, 상기 메모리 시스템의 프로그램 방법 및 상기 메모리 시스템의 테스트 방법
US10803958B2 (en) Non-volatile memory device and a method of operating the same
KR20110133323A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
JP2010282492A (ja) メモリシステム
KR20120100004A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN102163457A (zh) 非易失性存储器件、其编程方法以及包括其的存储***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant