KR20150051057A - 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템 - Google Patents

반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20150051057A
KR20150051057A KR1020130132473A KR20130132473A KR20150051057A KR 20150051057 A KR20150051057 A KR 20150051057A KR 1020130132473 A KR1020130132473 A KR 1020130132473A KR 20130132473 A KR20130132473 A KR 20130132473A KR 20150051057 A KR20150051057 A KR 20150051057A
Authority
KR
South Korea
Prior art keywords
signal
bias
memory cell
semiconductor device
cell array
Prior art date
Application number
KR1020130132473A
Other languages
English (en)
Inventor
주병인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130132473A priority Critical patent/KR20150051057A/ko
Priority to US14/177,454 priority patent/US9117538B2/en
Publication of KR20150051057A publication Critical patent/KR20150051057A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 장치, 동작 방법 및 이를 포함하는 반도체 시스템에 관한 것으로, 특히 반도체 장치에서 메모리 셀의 데이터 리드 시간을 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 바이어스 인에이블신호에 따라 메모리 셀 어레이의 데이터를 리드하는 페이지 버퍼, 및 메모리 셀 어레이의 리드 동작을 제어하기 위한 바이어스 인에이블신호와 바이어스 프리차지신호를 생성하는 제어로직을 포함하고, 제어로직은 리드 동작시 메모리 셀 어레이로부터 출력된 데이터가 페이지 버퍼에 인가됨을 알리는 레디/비지 신호의 활성화 이전에 바이어스 인에이블신호와 바이어스 프리차지신호를 활성화시키는 것을 특징으로 한다.

Description

반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템{Semiconductor device, operating method thereof and semiconductor system including the same}
본 발명은 반도체 장치 및 동작 방법 및 이를 포함하는 반도체 시스템에 관한 것으로, 특히 반도체 장치에서 메모리 셀의 데이터 리드 시간을 줄일 수 있도록 하는 기술이다.
일반적으로 반도체 메모리 시스템은 호스트로부터 라이트 명령 또는 리드 명령이 입력된다. 그러면, 메모리 컨트롤러는 메모리 셀 영역의 해당 셀에 해당 데이터를 프로그램하거나 리드하도록 제어한다.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 분류될 수 있다. 최근 전자 기기가 저전력화 및 소형화됨에 따라 비휘발성 메모리 장치 중에서 플래시 메모리 장치가 널리 사용되고 있다.
플래시 메모리 장치는 복수의 메모리 영역들이 한 번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM(Electrically Erasable and Programmable ROM)이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 한다.
이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 만약 칩에 공급되는 전원이 차단되면 전원의 소모 없이 정보가 유지됨을 의미한다.
추가로, 플래시 메모리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징들 때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 사용되고 있다.
플래시 메모리 장치는 각 저장 소자에 사용되는 로직 게이트의 형태에 따라 2가지 종류 즉, 노어 플래시 메모리 장치와 낸드 플래시 메모리 장치로 이루어진다.
플래시 메모리 장치는 셀이라 불리는 트랜지스터들의 어레이에 정보를 저장하며, 각 셀은 1-비트 정보를 저장한다. 멀티-레벨 셀 장치라 불리는 보다 새로운 플래시 메모리 장치들은 셀의 플로팅 게이트 상에 놓인 전하량을 가변시킴으로써 셀 당 1 비트보다 많이 저장할 수 있다.
이러한 플래시 메모리 장치의 메모리 셀 영역은 다수 개의 스트링(string)들을 포함한다. 각각의 스트링은 직렬 연결된 메모리 셀 들의 양단에 형성된 셀렉트 트랜지스터(select transistor)들을 포함한다. 서로 다른 스트링에 형성된 메모리 셀 들은 워드라인(word line)을 통하여 전기적으로 각각 연결된다.
또한, 스트링들 각각은 비트라인(bit line)을 통하여 데이터를 센싱(sensing)하는 페이지 버퍼(page buffer)와 전기적으로 연결된다. 이러한 메모리 셀에 데이터를 기록하기 위해서 페이지 버퍼에 임시 저장된 데이터가 선택된 메모리 셀에 프로그램될 때까지 프로그램 동작 및 검증 동작을 미리 설정된 횟수 내에서 반복한다.
메모리 셀의 컨트롤 게이트(Control Gate)에 프로그래밍 전압이 인가되면 플로팅 게이트(Floating Gate)에 터널링(tunneling) 현상이 발생하여 프로그래밍 동작이 수행된다. 또한, 메모리 셀의 벌크(bulk)에 소거 전압이 인가되면 플로팅 게이트(Floating Gate)에 터널링(tunneling) 현상이 발생하여 소거(eraser) 동작이 수행된다. 참고적으로 프로그래밍 전압은 워드라인을 통해서 메모리 셀에 전달된다.
이러한 구성을 갖는 플래시 메모리 장치의 경우 리드 동작시간을 줄이는 것은 매우 중요하다. 이에 따라, 플래시 메모리 장치에서 리드 동작시간을 줄이기 위한 많은 방법들이 제안되고 있다.
본 발명은 반도체 장치의 리드 동작시간을 감소시켜 리드 퍼포먼스를 향상시킬 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 반도체 장치는, 바이어스 인에이블신호에 따라 메모리 셀 어레이의 데이터를 리드하는 페이지 버퍼; 및 메모리 셀 어레이의 리드 동작을 제어하기 위한 바이어스 인에이블신호와 바이어스 프리차지신호를 생성하는 제어로직을 포함하고, 제어로직은 리드 동작시 메모리 셀 어레이로부터 출력된 데이터가 페이지 버퍼에 인가됨을 알리는 레디/비지 신호의 활성화 이전에 바이어스 인에이블신호와 바이어스 프리차지신호를 활성화시키는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법은, 리드 동작을 수행하기 위한 바이어스 인에이블신호가 활성화되는 단계; 메모리 셀 어레이를 프리차지시키기 위한 바이어스 프리차지신호가 활성화되는 단계; 및 레디/비지 신호가 액티브 되어 메모리 셀 어레이의 데이터가 리드되어 페이지 버퍼에 저장되는 단계를 포함하는 것을 특징으로 한다.
본 발명은 스펙 상에서 tR로 표기되는 리드 동작시간을 감소시켜 리드 퍼포먼스(Read Performance)를 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 제어 로직에 관한 상세 구성도.
도 3은 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 동작 타이밍도.
도 4는 본 발명의 실시예에 따른 반도체 시스템의 개략적인 구성도.
도 5는 본 발명의 실시예에 따른 반도체 장치를 포함한 반도체 시스템을 개략적으로 보여주는 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 메모리 셀 어레이(100), 로오 디코더(200), 페이지 버퍼(300), 컬럼 디코더(400), 제어 로직(500), 전압 발생기(600), 마이크로 프로세서(800) 및 제어신호 생성부(900)를 포함한다.
여기서, 메모리 셀 어레이(100)는 프로그램 데이터를 저장하는 다수의 메모리 셀 들을 포함한다. 다수의 메모리 셀 들은 워드라인과 비트라인으로 연결된다. 메모리 셀 어레이(100)는 낸드 스트링 구조를 가질 수 있다.
로오 디코더(200)는 제어신호 생성부(900)로부터 인가되는 제어신호 CON에 따라 메모리 셀 어레이(100) 중 하나를 선택하고 선택된 메모리 셀 어레이의 행들(또는 페이지들) 중 하나를 선택한다.
즉, 로오 디코더(200)는 로오 어드레스에 응답하여 메모리 셀 어레이(100)의 워드라인을 선택한다. 선택된 행(페이지)은 전압 발생기(600)로부터 제공되는 구동전압에 따라 로오 디코더(200)에 의해 구동된다.
그리고, 로오 디코더(200)는 전압 발생기(600)의 구동 전압에 따라 선택된 워드라인으로 프로그램 및 검증 전압들을 제공한다. 즉, 로오 디코더(200)는 프로그램 동작시 선택된 워드라인에 프로그램 전압을 공급하고, 비선택된 워드라인에 패스 전압을 전달한다. 또한, 로오 디코더(200)는 리드 동작시 읽기 전압들을 선택된 워드라인에 제공한다.
그리고, 로오 디코더(200)는 제어 로직(500)으로부터 블록 액세스에 필요한 블록 바이어스 프리차지신호 BPCG를 입력받아 메모리 셀 어레이(100)의 블록 바이어스를 프리차지시킨다. 그리고, 로오 디코더(200)는 제어 로직(500)으로부터 워드라인 액세스에 필요한 워드라인 바이어스 프리차지신호 WLPCG를 입력받아 메모리 셀 어레이(100)의 워드라인 바이어스를 프리차지시킨다.
페이지 버퍼(300)는 메모리 셀 어레이(100)의 다수의 비트라인과 연결된다. 페이지 버퍼(300)는 메모리 셀 어레이(100)의 리드 동작시 다수의 비트라인 전위를 센싱하고, 센싱 전위에 대응하는 리드 데이터를 컬럼 디코더(400)에 출력한다.
이러한 동작은 제어신호 생성부(900)로부터 인가되는 제어신호 CON에 따라 제어될 수 있다. 즉, 페이지 버퍼(300)는 선택된 메모리 셀 어레이(100)에 프로그램할 데이터를 임시 저장하거나, 선택된 메모리 셀 어레이(100)에 프로그램된 데이터를 독출하여 저장한다.
페이지 버퍼(300)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작한다. 예를 들면, 페이지 버퍼(300)는 읽기 동작 모드에서 감지 증폭기로서 동작하고 프로그램 동작 모드에서 기입 드라이버로서 동작한다. 이러한 페이지 버퍼(300)는 제어 로직(500)으로부터 바이어스 인에이블신호 BEN를 입력받아 메모리 셀 어레이(100)의 리드 동작을 제어한다.
여기서, 페이지 버퍼(300)는 1 비트 데이터를 읽거나 프로그램하는데 적합하게 구성될 수 있다. 또는, 페이지 버퍼(300)는 2 비트 데이터를 읽거나 프로그램하는데 적합하게 구성될 수 있다.
하지만, 페이지 버퍼(300)가 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 페이지 버퍼(300)는 3 비트 이상의 데이터를 읽거나 프로그램하기에 적합하게 구성될 수 있다. 그리고, 메모리 셀들 각각이 멀티-비트 데이터를 저장하는 경우, 페이지 버퍼(300)는 2개 또는 그보다 많은 래치들을 갖도록 구성될 것이다.
컬럼 디코더(400)는 페이지 버퍼(300)들을 미리 결정된 단위로 선택하도록 한다. 즉, 컬럼 디코더(400)는 컬럼 어드레스에 응답하여 선택되는 열들을 일정 단위로 선택한다.
제어 로직(500)은 반도체 장치의 동작을 전반적으로 제어하도록 구성된다. 즉, 제어 로직(500)은 명령신호 CMD와 어드레스 ADD에 따라 로오 디코더(200)에 블록 바이어스 프리차지신호 BPCG와 워드라인 바이어스 프리차지신호 WLPCG를 출력하고, 페이지 버퍼(300)와 전압 발생기(600)에 바이어스 인에이블신호 BEN를 출력한다.
전압 발생기(600)는 제어 로직(500)으로부터 인가되는 바이어스 인에이블 신호 BEN와 제어신호 생성부(900)로부터 인가되는 제어신호 CON에 따라 프로그램, 소거, 읽기 동작 들에 필요한 다양한 구동전압들을 발생하도록 구성된다. 여기서, 구동전압은 프로그램 전압, 패스 전압, 소거 전압, 읽기 전압, 프로그램/소거 검증 전압, 리프레쉬 검증 전압 등을 포함할 수 있다. 전압 발생기(600)는 제어 로직(500)으로부터 인가되는 바이어스 인에이블신호 BEN에 따라 상이한 레벨을 갖는 전압을 발생할 수 있다.
마이크로 프로세서(800)는 리드 명령 플래그신호 RCMDF와 블록 어드레스 BADD를 입력받아 동작신호를 연산한 후 레디/비지(Read/Busy) 신호 RBb를 생성한다. 여기서, 레디/비지(Read/Busy) 신호 RBb는 읽기 동작시 단위 셀로부터 출력된 데이터가 페이지 버퍼(300) 내의 래치에 인가됨을 알리는 내부 신호이다. 이러한 레디/비지(Read/Busy) 신호 RBb는 메모리 셀 어레이(100)에서 출력된 데이터가 페이지 버퍼(300) 내의 래치에 인가되는 동안 논리 로우(L) 레벨로 활성화된다.
즉, 레디/비지(Read/Busy) 신호 RBb는 반도체 장치의 셀 동작 상태를 나타낸다. 레디/비지(Read/Busy) 신호 RBb를 통해 유저가 반도체 장치에 데이터의 입출력이 가능한 상태인지를 판단할 수 있다
만약, 레디/비지(Read/Busy) 신호 RBb가 레디(Ready) 상태인 경우 명령신호를 입력받을 준비가 된 상태를 나타내며, 비지(Busy) 상태인 경우 반도체 장치가 동작 중이므로 명령신호를 입력받지 못하는 상태를 나타낸다. 이러한 레디/비지(Read/Busy) 신호 RBb가 로우 레벨로 인에이블되는 경우 반도체 장치가 동작 상태가 된다.
그리고, 제어신호 생성부(900)는 레디/비지(Read/Busy) 신호 RBb를 입력받아 신호처리한다. 그리고, 제어신호 생성부(900)는 반도체 장치의 동작을 제어하기 위한 각종 제어신호 CON를 로오 디코더(2000, 페이지 버퍼(300) 및 전압 발생기(600)에 출력한다.
도 2는 도 1의 제어 로직(500)에 관한 상세 구성도이다.
제어 로직(500)은 커맨드 인터페이스부(510), 어드레스 카운터(520) 및 래치부(530)를 포함한다.
커맨드 인터페이스부(510)는 외부로부터 명령신호 CMD를 입력받아 리드 명령 플래그신호 RCMDF를 래치부(530)에 출력한다. 여기서, 리드 명령 플래그신호 RCMDF는 리드 시작 명령에 의해 생성된 플래그신호이다.
커맨드 인터페이스부(510)는 외부의 메모리 컨트롤러, 호스트 시스템 또는 컴퓨팅 시스템과 인터페이스하여 명령신호 CMD를 입력받는다. 본 발명의 실시예는 커맨드 인터페이스부(510)를 통해 인가되는 명령신호 CMD에 의해 리드 동작을 위해 필요한 액세스 신호들을 미리 로드할 수 있다.
그리고, 어드레스 카운터(520)는 외부로부터 어드레스 ADD를 입력받아 이를 카운팅 한 후 블록 어드레스 BADD를 래치부(530)에 출력한다.
또한, 래치부(530)는 리드 명령 플래그신호 RCMDF와 블록 어드레스 BADD를 래치하여 바이어스 인에이블신호 BEN를 페이지 버퍼(300)와 전압 발생기(600)에 출력한다. 이때, 래치부(530)는 리드 명령 플래그신호 RCDMF의 인에이블 시점에 동기하여 바이어스 인에이블신호 BEN를 인에이블시킨다.
그리고, 래치부(530)는 블록 바이어스 프라치지신호 BPCG와 워드라인 바이어스 프리차지신호 WLPCG를 로오 디코더(200)에 출력한다. 이때, 래치부(530)는 블록 어드레스 BADD의 인에이블 시점에 동기하여 블록 바이어스 프라치지신호 BPCG와 워드라인 바이어스 프리차지신호 WLPCG를 인에이블시킨다.
또한, 래치부(530)를 플립플롭 레지스터 또는 D-래치로 이루어질 수 있다. 여기서, 래치부(530)는 신호의 라이징 에지에 동기하여 인에이블 동작이 이루어지는 라이징 에지(Rising edge) 플립플롭을 포함할 수 있다.
바이어스 인에이블신호 BEN와, 블록 바이어스 프라치지신호 BPCG 및 워드라인 바이어스 프리차지신호 WLPCG가 활성화되면 로오 디코더(200), 페이지 버퍼(300) 및 전압 발생기(600)가 동작하게 된다. 이에 따라, 본 발명의 실시예는 레디/비지 신호 RBb가 로우 레벨로 활성화되기 이전에 리드 동작시간을 소모하는 바이어스 신호들을 미리 로드하여 활성화시킨다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 동작 방법에 관한 타이밍도이다.
레디/비지 신호 RBb가 로우 레벨로 액티브 되기 이전에 명령신호 CMD에 따라 명령 인에이블 신호 CLE가 활성화된다. 여기서, 명령 인에이블 신호 CLE는 명령어의 입출력 타이밍을 조절하기 위한 인에이블 신호이며, 커맨드 인터페이스부(510)에 의해 제어될 수 있다.
커맨드 인터페이스부(510)는 명령신호 CMD에 따라 레디/비지 신호 RBb가 로우 레벨로 액티브 되기 이전에 리드 명령 플래그신호 RCMDF를 하이 레벨로 활성화시켜 출력한다.
그러면, 래치부(530)는 리드 명령 플래그신호 RCMDF의 라이징 에지에 동기하여 메모리 셀 어레이(100)의 리드 동작을 수행하기 위한 바이어스 인에이블신호 BEN를 활성화시켜 출력한다.
본 발명의 실시예에서는 리드 명령 플래그신호 RCMDF의 라이징 에지에 동기하여 바이어스 인에이블신호 BEN가 하이 레벨로 활성화되는 것을 그 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니며 레디/비지 신호 RBb가 활성화되기 이전 구간이면 바이어스 인에이블신호 BEN가 어느 구간에서도 활성화될 수 있다.
이후에, 레디/비지 신호 RBb가 로우 레벨로 액티브 되기 이전에 어드레스 ADD가 입력되어 어드레스 인에이블신호 ALE가 활성화된다. 여기서, 어드레스 인에이블신호 ALE는 어드레스의 입출력 타이밍을 조절하기 위한 인에이블 신호이며, 어드레스 카운터(520)에 의해 제어될 수 있다. 어드레스 인에이블신호 ALE가 입력되고 일정 지연시간이 지나면, 블록 어드레스 BADD가 입력된다.
즉, 어드레스 카운터(520)는 어드레스 ADD에 따라 레디/비지 신호 RBb가 로우 레벨로 액티브 되기 이전에 어드레스를 로드하여 블록 어드레스 BADD를 하이 레벨로 활성화시켜 출력한다. 여기서, 어드레스 카운터(520)는 어드레스 ADD를 카운팅하여 리드 컨펌 커맨드(Read confirm command) 구간에서 블록 어드레스 BADD를 출력한다.
그러면, 래치부(530)는 블록 어드레스 BADD의 라이징 에지에 동기하여 블록 바이어스 프리차지신호 BPCG와 워드라인 바이어스 프리차지신호 WLPCG를 활성화시켜 출력한다.
본 발명의 실시예에서는 블록 어드레스 BADD의 라이징 에지에 동기하여 블록 바이어스 프리차지신호 BPCG와 워드라인 바이어스 프리차지신호 WLPCG가 하이 레벨로 활성화되는 것을 그 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니다. 즉, 레디/비지 신호 RBb가 활성화되기 이전 구간(Time A)이면, 블록 어드레스 BADD의 로드가 완료된 시점 이후에 블록 바이어스 프리차지신호 BPCG와 워드라인 바이어스 프리차지신호 WLPCG가 어느 구간에서도 활성화될 수 있다.
반도체 장치에서 외부에서 입력되는 명령신호와 어드레스에 대응되는 데이터를 출력하는데 걸리는 시간은 반도체 장치의 성능을 결정하는 중요한 요소가 된다. 특히, 읽기 동작에서 명령신호의 입력 후 리드 데이터가 단위 셀로부터 페이지 버퍼(300)의 래치까지 전달되는 시간을 리드 동작시간(tR) 이라 한다.
입력되는 명령신호와 어드레스에 대응되는 데이터를 입출력 패드(I/O PAD)에서 읽어내기 전에 전술한 리드 동작시간(tR) 동안 모든 내부 동작이 종료되어야 한다. 반도체 메모리 장치의 읽기 동작의 성능을 평가하는 기준으로 리드 동작시간(tR)을 활용하고 있어 리드 동작시간(tR)을 줄이는 것은 매우 중요하다.
이를 위해, 본 발명의 실시예는 레디/비지 신호 RBb가 로우 레벨로 액티브 되기 이전 구간에서 셀 동작에 필요한 바이어스 인에이블신호 BEN와, 블록 바이어스 프리차지신호 BPCG 및 워드라인 바이어스 프리차지신호 WLPCG를 미리 로드하여 활성화시킨다. 이에 따라, 메모리 셀 어레이(100)는 해당 어드레스에 대해 블록 액세스 및 워드라인 액세스를 위한 프리차지 동작을 수행하게 된다.
도 4는 본 발명의 실시예에 따른 반도체 장치를 포함한 반도체 시스템을 개략적으로 보여주는 블록도이다.
도 4를 참조하면, 반도체 시스템(예를 들면, 스마트 카드)는 반도체 장치(1000)와 제어기(2000)를 포함한다. 반도체 장치(1000)는 도 1에 도시된 것과 실질적으로 동일하다. 제어기(2000)는 반도체 장치(1000)를 제어하며, CPU(2100), ROM(2200), RAM(2300), 그리고 입출력 인터페이스(2400)를 포함한다.
CPU(2100)는 ROM(2200)에 저장되는 다양한 프로그램들에 의거하여 반도체 시스템의 동작을 전반적으로 제어하며, 입출력 인터페이스(2400)는 외부와의 인터페이스를 제공한다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 또한, 플래시 메모리 장치는, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수도 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다. 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
도 5는 본 발명의 실시예에 따른 반도체 장치를 포함한 반도체 시스템을 개략적으로 보여주는 블록도이다.
반도체 시스템은 예를 들어, MMC 카드, SD 카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
반도체 시스템은 외부 호스트(4000)와의 인터페이스를 수행하는 인터페이스부(3000), 반도체 장치(1000)의 동작을 제어하는 컨트롤러(2000) 및 하나 또는 그 보다 많은 반도체 장치(1000)를 포함할 수 있다.
인터페이스부(3000)는 서로 다른 프로토콜을 사용하는 외부의 호스트(4000)와 각종 정보를 교환한다. 컨트롤러(2000)는 인터페이스부(3000)를 통해 호스트(4000)로부터 인가되는 제어신호와 명령신호에 응답하여 반도체 장치(1000)의 라이트 동작, 리드 동작 및 모든 상태를 제어할 수 있다.
구체적으로, 컨트롤러(2000)는 데이터, 어드레스 ADD 및 명령신호 CMD를 반도체 장치(1000)에 제공한다. 도 5에 도시된 반도체 장치(1000)는 도 1에서 설명된 반도체 장치(1000)에 대응할 것이다. 그리고, 컨트롤러(2000)는 도 1 내지 도 3을 참조하여 설명된 방식에 따라 반도체 장치(1000)를 제어하도록 어드레스 ADD와 명령신호 CMD를 생성한다.

Claims (20)

  1. 바이어스 인에이블신호에 따라 메모리 셀 어레이의 데이터를 리드하는 페이지 버퍼; 및
    상기 메모리 셀 어레이의 리드 동작을 제어하기 위한 상기 바이어스 인에이블신호와 바이어스 프리차지신호를 생성하는 제어로직을 포함하고,
    상기 제어로직은 상기 리드 동작시 상기 메모리 셀 어레이로부터 출력된 데이터가 상기 페이지 버퍼에 인가됨을 알리는 레디/비지 신호의 활성화 이전에 상기 바이어스 인에이블신호와 상기 바이어스 프리차지신호를 활성화시키는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 상기 바이어스 프리차지신호는 상기 메모리 셀 어레이의 블록을 프리차지시키기 위한 블록 바이어스 프리차지신호를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서, 상기 바이어스 프리차지신호는 상기 메모리 셀 어레이의 워드라인을 프리차지시키기 위한 워드라인 바이어스 프리차지신호를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 바이어스 인에이블신호의 활성화시 상기 리드 동작을 위한 구동전압을 생성하는 전압 발생기;
    상기 바이어스 프리차지신호의 활성화시 상기 메모리 셀 어레이의 프리차지 동작을 제어하는 로오 디코더를 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서, 상기 제어로직은
    명령신호의 인가시 리드 명령 플래그신호를 생성하는 커맨드 인터페이스부;
    어드레스를 카운팅하여 블록 어드레스를 출력하는 어드레스 카운터; 및
    상기 리드 명령 플래그신호와 상기 블록 어드레스에 따라 상기 바이어스 인에이블신호와 상기 바이어스 프리차지신호를 출력하는 래치부를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서, 상기 바이어스 인에이블신호는 상기 리드 명령 플래그신호에 동기하여 활성화되는 것을 특징으로 하는 반도체 장치.
  7. 제 5항에 있어서, 상기 바이어스 인에이블신호는 상기 리드 명령 플래그 신호의 라이징 에지에 동기하여 활성화되는 것을 특징으로 하는 반도체 장치.
  8. 제 5항에 있어서, 상기 바이어스 프리차지신호는 상기 블록 어드레스에 동기하여 활성화되는 것을 특징으로 하는 반도체 장치.
  9. 제 5항에 있어서, 상기 바이어스 프리차지신호는 상기 블록 어드레스의 라이징 에지에 동기하여 활성화되는 것을 특징으로 하는 반도체 장치.
  10. 제 5항에 있어서, 상기 래치부는 플립플롭을 포함하는 것을 특징으로 하는 반도체 장치.
  11. 리드 동작을 수행하기 위한 바이어스 인에이블신호가 활성화되는 단계;
    메모리 셀 어레이를 프리차지시키기 위한 바이어스 프리차지신호가 활성화되는 단계;
    레디/비지 신호가 액티브 되어 메모리 셀 어레이의 데이터가 리드되어 페이지 버퍼에 저장되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  12. 제 11항에 있어서, 상기 바이어스 프리차지신호는 상기 메모리 셀 어레이의 블록을 프리차지시키기 위한 블록 바이어스 프리차지신호를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  13. 제 11항에 있어서, 상기 바이어스 프리차지신호는 상기 메모리 셀 어레이의 워드라인을 프리차지시키기 위한 워드라인 바이어스 프리차지신호를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  14. 제 11항에 있어서, 상기 바이어스 인에이블신호의 활성화 단계는
    명령신호의 인가시 리드 명령 플래그신호를 생성하는 단계; 및
    상기 리드 명령 플래그신호에 동기하여 상기 바이어스 인에이블 신호를 활성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  15. 제 14항에 있어서, 상기 바이어스 인에이블신호는 상기 리드 명령 플래그신호의 라이징 에지에 동기하여 활성화되는 것을 특징으로 하는 반도체 장치의 동작 방법.
  16. 제 11항에 있어서, 상기 바이어스 프리차지신호의 활성화 단계는
    어드레스를 카운팅하여 블록 어드레스를 생성하는 단계; 및
    블록 어드레스에 동기하여 상기 바이어스 프리차지신호를 활성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  17. 제 16항에 있어서, 상기 바이어스 프리차지신호는 상기 블록 어드레스의 라이징 에지에 동기하여 활성화되는 것을 특징으로 하는 반도체 장치의 동작 방법.
  18. 제 11항에 있어서, 상기 바이어스 인에이블신호와, 상기 바이어스 프리차지신호는 상기 레디/비지 신호가 활성화되기 이전에 액티브 되는 것을 특징으로 하는 비휘발성 메모리 장치의 구동 방법.
  19. 반도체 장치; 및
    호스트의 요청에 응답하여 상기 반도체 장치의 동작을 제어는 컨트롤러를 포함하고,
    상기 반도체 장치는
    바이어스 인에이블신호에 따라 메모리 셀 어레이의 데이터를 리드하는 페이지 버퍼; 및
    상기 메모리 셀 어레이의 리드 동작을 제어하기 위한 상기 바이어스 인에이블신호와 바이어스 프리차지신호를 생성하는 제어로직을 포함하고,
    상기 제어로직은 상기 리드 동작시 상기 메모리 셀 어레이로부터 출력된 데이터가 상기 페이지 버퍼에 인가됨을 알리는 레디/비지 신호의 활성화 이전에 상기 바이어스 인에이블신호와 상기 바이어스 프리차지신호를 활성화시키는 것을 특징으로 하는 반도체 시스템.
  20. 제 19항에 있어서, 상기 제어로직은
    명령신호의 인가시 리드 명령 플래그신호를 생성하는 커맨드 인터페이스부;
    어드레스를 카운팅하여 블록 어드레스를 출력하는 어드레스 카운터; 및
    상기 리드 명령 플래그신호와 상기 블록 어드레스에 따라 상기 바이어스 인에이블신호와 상기 바이어스 프리차지신호를 출력하는 래치부를 포함하는 것을 특징으로 하는 반도체 시스템.
KR1020130132473A 2013-11-01 2013-11-01 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템 KR20150051057A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130132473A KR20150051057A (ko) 2013-11-01 2013-11-01 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템
US14/177,454 US9117538B2 (en) 2013-11-01 2014-02-11 Semiconductor device, method for operating the same, and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130132473A KR20150051057A (ko) 2013-11-01 2013-11-01 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20150051057A true KR20150051057A (ko) 2015-05-11

Family

ID=53006920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130132473A KR20150051057A (ko) 2013-11-01 2013-11-01 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템

Country Status (2)

Country Link
US (1) US9117538B2 (ko)
KR (1) KR20150051057A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038504A (ko) * 2015-09-30 2017-04-07 에스케이하이닉스 주식회사 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
KR20170041510A (ko) * 2015-10-07 2017-04-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180085419A (ko) * 2017-01-18 2018-07-27 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102663814B1 (ko) * 2017-02-06 2024-05-07 삼성전자주식회사 비휘발성 메모리 장치
JP7159036B2 (ja) * 2018-12-25 2022-10-24 キオクシア株式会社 メモリデバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
KR100626371B1 (ko) 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
KR100825015B1 (ko) 2007-03-29 2008-04-24 주식회사 하이닉스반도체 반도체 플래시 메모리 장치 및 그 구동방법
US7974127B2 (en) * 2007-11-06 2011-07-05 Macronix International Co., Ltd. Operation methods for memory cell and array for reducing punch through leakage
US8195899B2 (en) 2008-09-26 2012-06-05 Micron Technology, Inc. Memory cell operation
KR101515936B1 (ko) * 2008-11-27 2015-05-06 삼성전자주식회사 플래시 메모리 장치와 상기 플래시 메모리 장치의 프로그래밍/소거 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038504A (ko) * 2015-09-30 2017-04-07 에스케이하이닉스 주식회사 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
KR20170041510A (ko) * 2015-10-07 2017-04-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US9117538B2 (en) 2015-08-25
US20150124529A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
KR102285994B1 (ko) 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US7916534B2 (en) Semiconductor memory device
US9564234B2 (en) Sequentially accessing memory cells in a memory device
KR101616097B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN107154274B (zh) 操作非易失性存储器设备的方法
KR101891164B1 (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR102274280B1 (ko) 불휘발성 메모리 장치의 동작 방법
US10847229B2 (en) Memory device detecting multiple program states and operating method thereof
US9627070B2 (en) Program method of nonvolatile memory device for having dense threshold voltage distribution by controlling voltage of bit line according to threshold voltage of memory cell
US8902666B2 (en) Programming method for nonvolatile memory device
US8488386B2 (en) Nonvolatile memory device for reducing interference between word lines and operation method thereof
KR20100112389A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR102187521B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN106571158B (zh) 半导体存储器件及其操作方法
US9496038B1 (en) Three-dimensional flash memory device including dummy word line
US8116138B2 (en) Memory device distributed controller system
US9514826B2 (en) Programming method for NAND-type flash memory
KR20150010381A (ko) 비휘발성 메모리 장치 및 그 프로그램 방법
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
KR20150051057A (ko) 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템
CN106558341B (zh) 半导体存储器件
US7660163B2 (en) Method and unit for verifying initial state of non-volatile memory device
US9105346B2 (en) Semiconductor device and method for operating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid