JP2010118580A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2010118580A
JP2010118580A JP2008291779A JP2008291779A JP2010118580A JP 2010118580 A JP2010118580 A JP 2010118580A JP 2008291779 A JP2008291779 A JP 2008291779A JP 2008291779 A JP2008291779 A JP 2008291779A JP 2010118580 A JP2010118580 A JP 2010118580A
Authority
JP
Japan
Prior art keywords
layer
memory
drain side
sel
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008291779A
Other languages
English (en)
Inventor
Takashi Maeda
高志 前田
Yoshihisa Iwata
佳久 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008291779A priority Critical patent/JP2010118580A/ja
Priority to US12/564,576 priority patent/US7933151B2/en
Priority to TW098133292A priority patent/TWI413239B/zh
Priority to TW102133035A priority patent/TWI546941B/zh
Priority to KR1020090109534A priority patent/KR101036976B1/ko
Publication of JP2010118580A publication Critical patent/JP2010118580A/ja
Priority to US14/026,844 priority patent/USRE45832E1/en
Priority to US14/961,516 priority patent/USRE46949E1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】読み出し精度を向上させた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１００は、複数のメモリストリングＭＳ、及びメモリストリングＭＳの一端に接続された複数のドレイン側選択トランジスタＳＤＴｒを有する。ドレイン側選択トランジスタＳＤＴｒは、上方に延びるドレイン側柱状半導体層４７と、ドレイン側柱状半導体層４７の側面を取り囲むように形成された電荷蓄積層４６ｂと、電荷蓄積層４６ｂを取り囲むように形成されたドレイン側導電層４２とを備える。不揮発性半導体記憶装置１００は、選択されたメモリストリングＭＳからデータを読み出す前に、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）の電荷蓄積層４６ｂに電荷を蓄積させる制御信号生成部１６を備える。
【選択図】図５

Description

本発明は、電気的にデータの書き換えが可能な不揮発性半導体記憶装置に関する。
従来、シリコン基板上の２次元平面内に素子を集積して、ＬＳＩが形成されてきた。メモリの記憶容量を増加させるには、一素子の寸法を小さくする（微細化する）しかないが、近年その微細化もコスト的、技術的に困難なものになってきた。微細化のためにはフォトリソグラフィの技術向上が必要であるが、例えば、現在のＡｒＦ液浸露光技術では４０ｎｍ付近のルールが解像限界となっており、更なる微細化のためにはＥＵＶ露光機の導入が必要である。しかし、ＥＵＶ露光機はコスト高であり、コストを考えた場合には現実的ではない。また、仮に微細化が達成されたとしても、駆動電圧などがスケーリングされない限り、素子間の耐圧など物理的な限界点を迎える事が予想される。つまり、デバイスとしての動作が困難になる可能性が高い。
そこで、近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が多数提案されている（特許文献１乃至３参照）。
メモリセルを３次元的に配置した従来の半導体記憶装置の一つに、円柱型構造のトランジスタを用いた半導体記憶装置がある（特許文献１乃至３）。円柱型構造のトランジスタを用いた半導体記憶装置においては、ゲート電極となる多層に積層された積層導電層、及びピラー状の柱状半導体が設けられる。柱状半導体は、トランジスタのチャネル（ボディ）部として機能する。柱状半導体の周りには、電荷を蓄積可能なメモリゲート絶縁層が設けられる。これら積層導電層、柱状半導体、メモリゲート絶縁層を含む構成は、メモリストリングと呼ばれる。
上記メモリストリングを有する半導体記憶装置においては、選択したメモリストリングから、より正確にデータを読み出すことが要求される。
特開２００７−２６６１４３号 米国特許第５５９９７２４号 米国特許第５７０７８８５号
本発明は、読み出し時に、非選択メモリストリングからのリーク電流を低減させ、読み出し精度を向上させた不揮発性半導体記憶装置を提供する。
本発明の一態様に係る不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリング、及び前記メモリストリングの一端に接続された複数の第１選択トランジスタを有し、前記メモリストリングは、基板に対して垂直方向に延びる柱状部を含む第１半導体層と、前記柱状部の側面を取り囲むように形成された第１電荷蓄積層と、前記柱状部の側面及び前記第１電荷蓄積層を取り囲むように形成され、前記メモリセルの制御電極として機能する第１導電層とを備え、前記第１選択トランジスタは、前記柱状部の上面から上方に延びる第２半導体層と、前記第２半導体層の側面を取り囲むように形成された第２電荷蓄積層と、前記第２半導体層の側面及び前記第２電荷蓄積層を取り囲むように形成され、前記第１選択トランジスタの制御電極として機能する第２導電層とを備え、選択された前記メモリストリングからデータを読み出す前に、非選択の前記メモリストリングに接続された前記第１選択トランジスタの前記第２電荷蓄積層に電荷を蓄積させる制御回路を備えることを特徴とする。
本発明は、読み出し時に、非選択メモリストリングからのリーク電流を低減させ、読み出し精度を向上させた不揮発性半導体記憶装置を提供することが可能となる。
以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の一実施形態について説明する。
［第１実施形態］
（第１実施形態に係る不揮発性半導体記憶装置１００の構成）
先ず、図１を参照して、第１実施形態に係る不揮発性半導体記憶装置１００の構成について説明する。図１、本発明の第１実施形態に係る不揮発性半導体記憶装置１００のブロック図である。
第１実施形態に係る不揮発性半導体記憶装置１００は、図１に示すように、メモリセルアレイ１１、ロウデコーダ１２、１３、センスアンプ１４、カラムデコーダ１５、制御信号生成部（高電圧生成部）１６を備える。
メモリセルアレイ１１は、データを電気的に記憶するメモリトランジスタＭＴｒを有する。ロウデコーダ１２、１３は、取り込まれたブロックアドレス信号及びゲートアドレス信号をデコードし、メモリセルアレイ１１を制御する。センスアンプ１４は、メモリセルアレイ１１からデータを読み出す。カラムデコーダ１５は、カラムアドレス信号をデコードし、センスアンプ１４を制御する。制御信号生成部１６は、基準電圧を昇圧させて、書き込みや消去時に必要となる高電圧を生成し、さらに、制御信号を生成し、ロウデコーダ１２、１３、センスアンプ１４、及びカラムデコーダ１５を制御する。
次に、図２〜図４を参照し、メモリセルアレイ１１の積層構造及び回路構成について説明する。図２は、メモリセルアレイ１１の概略斜視図である。図３は、図２の拡大図である。図４は、図３の断面図である。以下、積層方向に直交する方向をロウ方向とし、積層方向及びロウ方向に直交する方向をカラム方向とする。なお、図３は、配線間に設けられた層間絶縁層を省略して記載している。
メモリセルアレイ１１は、図２に示すように、複数のメモリブロックＭＢを有する。メモリブロックＭＢは、半導体基板Ｂａ（図示略）上に、カラム方向に配列されている。換言すると、メモリブロックＭＢは、半導体基板Ｂａ上に所定領域毎に形成されている。
メモリブロックＭＢは、図２に示すように、複数のメモリストリングＭＳ、ソース側選択トランジスタＳＳＴｒ、及びドレイン側選択トランジスタＳＤＴｒを備える。メモリストリングＭＳは、直列接続されたメモリトランジスタＭＴｒ１〜ＭＴｒ４にて構成されている。ドレイン側選択トランジスタＳＤＴｒは、メモリストリングＭＳの一端（メモリトランジスタＭＴｒ４）に接続されている。ソース側選択トランジスタＳＳＴｒは、メモリストリングＭＳの他端（メモリトランジスタＭＴｒ１）に接続されている。例えば、メモリストリングＭＳは、１つのメモリブロックＭＢ毎に、複数行、４列設けられている。なお、メモリストリングＭＳは、４つ以上のメモリトランジスタにて構成してもよい。また、メモリストリングＭＳは、１つのメモリブロックＭＢ毎に、４列以上設けられていてもよい。
図２に示すように、メモリブロックＭＢにおいて、マトリクス状に配列されたメモリトランジスタＭＴｒ１の制御ゲートは、ワード線ＷＬ１に共通接続されている。同様に、メモリトランジスタＭＴｒ２の制御ゲートは、ワード線ＷＬ２に共通接続されている。メモリトランジスタＭＴｒ３の制御ゲートは、ワード線ＷＬ３に共通接続されている。メモリトランジスタＭＴｒ４の制御ゲートは、ワード線ＷＬ４に共通接続されている。ワード線ＷＬ１〜ＷＬ４は、各々独立の信号で制御されている。
図２に示すように、メモリブロックＭＢにおいて、ロウ方向に配列された各ドレイン側選択トランジスタＳＤＴｒの制御ゲートは、ドレイン側選択ゲート線ＳＧＤに共通接続されている。ドレイン側選択ゲート線ＳＧＤは、複数のメモリブロックＭＢを跨いでロウ方向に延びるように形成されている。ドレイン側選択ゲート線ＳＧＤは、カラム方向に複数本設けられ、各々独立の信号で制御される。また、カラム方向に配列されたドレイン側選択トランジスタＳＤＴｒの他端は、ビット線ＢＬに共通に接続されている。ビット線ＢＬは、メモリブロックＭＢを跨いでカラム方向に延びるように形成されている。ビット線ＢＬは、ロウ方向に複数本設けられ、各々独立の信号で制御されている。
図２に示すように、メモリブロックＭＢにおいて、ロウ方向に配列された各ソース側選択トランジスタＳＳＴｒの制御ゲートは、ソース側選択ゲート線ＳＧＳに共通接続されている。ソース側選択ゲート線ＳＧＳは、複数のメモリブロックＭＢを跨いでロウ方向に延びるように形成されている。ソース側選択ゲート線ＳＧＳは、カラム方向に複数本設けられ、各々独立の信号で制御されている。また、カラム方向に配列されたソース側選択トランジスタＳＤＴｒの他端は、ソースＳＬに共通に接続されている。
上記のようなメモリブロックＭＢの回路構成は、図３及び図４に示す積層構造により実現されている。各メモリブロックＭＢは、半導体基板Ｂａ上に順次積層されたソース側選択トランジスタ層２０、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０を有する。
ソース側選択トランジスタ層２０は、ソース側選択トランジスタＳＳＴｒとして機能する層である。メモリトランジスタ層３０は、メモリストリングＭＳ（メモリトランジスタＭＴｒ１〜ＭＴｒ４）として機能する層である。ドレイン側選択トランジスタ層４０は、ドレイン側選択トランジスタＳＤＴｒとして機能する層である。
ソース側選択トランジスタ層２０は、図３及び図４に示すように、半導体基板Ｂａ上に順次形成されたソース側第１絶縁層２１、ソース側導電層２２、及びソース側第２絶縁層２３を有する。ソース側導電層２２は、ロウ方向に延びるように形成されている。なお、ソース側導電層２２の側壁には、層間絶縁層２４が形成されている。
ソース側第１絶縁層２１、及びソース側第２絶縁層２３は、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）にて構成されている。ソース側導電層２２は、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
また、ソース側選択トランジスタ層２０は、図４に示すように、ソース側第１絶縁層２１、ソース側導電層２２、及びソース側第２絶縁層２３を貫通するように形成されたソース側ホール２５を有する。ソース側ホール２５は、ロウ方向及びカラム方向にマトリクス状に形成されている。
さらに、ソース側選択トランジスタ層２０は、図４に示すように、ソース側ホール２５に面する側壁に順次形成されたソース側ゲート絶縁層２６、及びソース側柱状半導体層２７を有する。ソース側ゲート絶縁層２６は、ソース側ホール２５に面する側壁に所定の厚みをもって形成されている。ソース側柱状半導体層２７は、ソース側ホール２５を埋めるように形成されている。ソース側柱状半導体層２７は、積層方向に延びる柱状に形成されている。ソース側柱状半導体層２７の上面は、後述するメモリ柱状半導体層３５の下面に接するように形成されている。ソース側柱状半導体層２７は、半導体基板Ｂａ上の拡散層Ｂａ１上に形成されている。拡散層Ｂａ１は、ソース線ＳＬとして機能する。
ソース側ゲート絶縁層２５は、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。ソース側柱状半導体層２７は、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
上記ソース側選択トランジスタ層２０の構成において、ソース側導電層２２は、ソース側選択トランジスタＳＳＴｒの制御ゲートとして機能する。また、ソース側導電層２２は、ソース側選択ゲート線ＳＧＳとして機能する。
メモリトランジスタ層３０は、図３及び図４に示すように、ソース側選択トランジスタ層２０上に順次積層された第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、及び第１〜第４ワード線導電層３２ａ〜３２ｄを有する。第１〜第４ワード線導電層３２ａ〜３２ｄは、ロウ方向及びカラム方向に２次元的に（板状に）広がるように形成されている。第１〜第４ワード線導電層３２ａ〜３２ｄは、メモリブロックＭＢ毎に分断されている。
第１〜第５ワード線間絶縁層３１ａ〜３１ｅは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。第１〜第４ワード線導電層３２ａ〜３２ｄは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
また、メモリトランジスタ層３０は、図４に示すように、第１〜第５ワード線間絶縁層３１ａ〜３１ｅ、及び第１〜第４ワード線導電層３２ａ〜３２ｄを貫通するように形成されたメモリホール３３を有する。メモリホール３３は、ロウ方向及びカラム方向にマトリクス状に形成されている。メモリホール３３は、ソース側ホール２５と整合する位置に形成されている。
さらに、メモリトランジスタ層３０は、図４に示すように、メモリホール３３に面する側壁に順次形成されたブロック絶縁層３４ａ、電荷蓄積層３４ｂ、トンネル絶縁層３４ｃ、及びメモリ柱状半導体層３５を有する。ブロック絶縁層３４ａは、メモリホール３３に面する側壁に所定の厚みをもって形成されている。電荷蓄積層３４ｂは、ブロック絶縁層３４ａの側壁に所定の厚みをもって形成されている。トンネル絶縁層３４ｃは、電荷蓄積層３４ｂの側壁に所定の厚みをもって形成されている。メモリ柱状半導体層３５は、メモリホール３３を埋めるように形成されている。メモリ柱状半導体層３５は、積層方向に延びるように柱状に形成されている。メモリ柱状半導体層３５の下面は、ソース側柱状半導体層２７の上面に接するように形成されている。また、メモリ柱状半導体層３５の上面は、後述するドレイン側柱状半導体層４７の下面に接するように形成されている。
ブロック絶縁層３４ａ、及びトンネル絶縁層３４ｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層３４ｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。メモリ柱状半導体層３５は、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
上記メモリトランジスタ層３０の構成において、第１〜第４ワード線導電層３２ａ〜３２ｄは、メモリトランジスタＭＴｒ１〜ＭＴｒ４の制御ゲートとして機能する。また、第１〜第４ワード線導電層３２ａ〜３２ｄは、ワード線ＷＬ１〜ＷＬ４の一部として機能する。
ドレイン側選択トランジスタ層４０は、図３及び図４に示すように、メモリトランジスタ層３０の上に順次積層されたドレイン側第１絶縁層４１、ドレイン側導電層４２、及びドレイン側第２絶縁層４３を有する。ドレイン側導電層４２は、メモリ柱状半導体層３５が形成された直上に形成されている。ドレイン側導電層４２は、ロウ方向に延びるように形成されている。なお、ドレイン側導電層４２の側壁には、層間絶縁層４４が形成されている。
ドレイン側第１絶縁層４１、及びドレイン側第２絶縁層４３は、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）にて構成されている。ドレイン側導電層４２は、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
また、ドレイン側選択トランジスタ層４０は、図４に示すように、ドレイン側第１絶縁層４１、ドレイン側導電層４２、及びドレイン側第２絶縁層４３を貫通するように形成されたドレイン側ホール４５を有する。ドレイン側ホール４５は、ロウ方向及びカラム方向にマトリクス状に形成されている。ドレイン側ホール４５は、メモリホール３３に整合する位置に形成されている。
さらに、ドレイン側選択トランジスタ層４０は、図４に示すように、ドレイン側ホール４５に面する側壁に順次形成されたブロック絶縁層４６ａ、電荷蓄積層４６ｂ、トンネル絶縁層４６ｃ、及びドレイン側柱状半導体層４７を有する。ブロック絶縁層４６ａは、ドレイン側ホール４５に面する側壁に所定の厚みをもって形成されている。電荷蓄積層４６ｂは、ブロック絶縁層４６ａの側壁に所定の厚みをもって形成されている。トンネル絶縁層４６ｃは、電荷蓄積層４６ｂの側壁に所定の厚みをもって形成されている。ドレイン側柱状半導体層４７は、ドレイン側ホール４５を埋めるように形成されている。ドレイン側柱状半導体層４７は、積層方向に延びるように柱状に形成されている。ドレイン側柱状半導体層４７の下面は、メモリ柱状半導体層３５の上面に接するように形成されている。ドレイン側柱状半導体層４７の上面には、ビット線層５１が形成されている。ビット線層５１は、カラム方向に延びるようにロウ方向に所定ピッチをもって形成されている。ビット線層５１は、ビット線ＢＬとして機能する。
ブロック絶縁層４６ａ、及びトンネル絶縁層４６ｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層４６ｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。ドレイン側柱状半導体層４７は、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
上記ドレイン側選択トランジスタ層４０の構成において、ドレイン側導電層４２は、ドレイン側選択トランジスタＳＤＴｒの制御ゲートとして機能する。また、ドレイン側導電層４２は、ドレイン側選択ゲート線ＳＧＤの一部として機能する。
次に、図５を参照して、ロウデコーダ１２、１３の回路構成について説明する。図５は、不揮発性半導体記憶装置１００の回路図である。
ロウデコーダ１２は、図５に示すように、メモリブロックＭＢ毎に、ＮＡＮＤ回路１２１、ＮＯＴ回路１２２、及び電圧変換回路１２３を有する。
ＮＡＮＤ回路１２１は、制御信号生成部１６からアドレス信号Ａｄｄｒｅｓｓを受け付け、ＮＯＴ回路１２２に出力する。ＮＯＴ回路１２２は、ＮＡＮＤ回路１２１から信号を受け付け、電圧変換回路１２３に出力する。電圧変換回路１２３は、ＮＯＴ回路１２２から受け付けた信号の電圧を変換し、出力する。
また、ロウデコーダ１２は、図５に示すように、同一のドレイン側選択ゲート線ＳＧＤに接続されたメモリストリングＭＳ毎に、第１、第２転送トランジスタ１２４ａ、１２４ｂを有する。
第１転送トランジスタ１２４ａの一端は、制御信号生成部１６から信号ＳｇＳＧＤを受け付ける。信号ＳｇＳＧＤは、特定のドレイン側選択ゲート線ＳＧＤを駆動させるための信号である。第１転送トランジスタ１２４ａの他端は、ドレイン側選択ゲート線ＳＧＤに接続されている。第１転送トランジスタ１２４ａの制御ゲートは、電圧変換回路１２３のからの信号を受け付ける。
第２転送トランジスタ１２４ｂの一端は、制御信号生成部１６から信号ＳｇＳＧＤＯＦＦを受け付ける。信号ＳｇＳＧＤＯＦＦは、ドレイン側選択ゲート線ＳＧＤを非駆動とするための信号である。第２転送トランジスタ１２４ｂの他端は、ドレイン側選択ゲート線ＳＧＤに接続されている。第２転送トランジスタ１２４ｂの制御ゲートは、ＮＡＮＤ回路１２１からの信号を受け付ける。
また、ロウデコーダ１２は、図５に示すように、メモリブロックＭＢ毎に、第３、第４転送トランジスタ１２４ｃ、１２４ｄを有する。
第３、第４転送トランジスタ１２４ｃ、１２４ｄの一端は、制御信号生成部１６から信号ＳｇＷＬ３、信号ＳｇＷＬ４を受け付ける。信号ＳｇＷＬ３、信号ＳｇＷＬ４は、ワード線ＷＬ３、ＷＬ４を駆動させるための信号である。第３、第４転送トランジスタ１２４ｃ、１２４ｄの他端は、ワード線ＷＬ３、ＷＬ４に接続されている。第３、第４転送トランジスタ１２４ｃ、１２４ｄの制御ゲートは、電圧変換回路１２３からの信号を受け付ける。
ロウデコーダ１３は、図５に示すように、メモリブロックＭＢ毎に、ＮＡＮＤ回路１３１、ＮＯＴ回路１３２、及び電圧変換回路１３３を有する。
ＮＡＮＤ回路１３１は、制御信号生成部１６からアドレス信号Ａｄｄｒｅｓｓを受け付け、ＮＯＴ回路１３２に出力する。ＮＯＴ回路１３２は、ＮＡＮＤ回路１３１から信号を受け付け、電圧変換回路１３３に出力する。電圧変換回路１３３は、ＮＯＴ回路１３２から受け付けた信号の電圧を変換し、出力する。
また、ロウデコーダ１３は、図５に示すように、同一のソース側選択ゲート線ＳＧＳに接続されたメモリストリングＭＳ毎に、第１、第２転送トランジスタ１３４ａ、１３４ｂを有する。
第１転送トランジスタ１３４ａの一端は、制御信号生成部１６から信号ＳｇＳＧＳを受け付ける。信号ＳｇＳＧＳは、特定のソース側選択ゲート線ＳＧＳを駆動させるための信号である。第１転送トランジスタ１３４ａの他端は、ソース側選択ゲート線ＳＧＳに接続されている。第１転送トランジスタ１３４ａの制御ゲートは、電圧変換回路１３３のからの信号を受け付ける。
第２転送トランジスタ１３４ｂの一端は、制御信号生成部１６から信号ＳｇＳＧＳＯＦＦを受け付ける。信号ＳｇＳＧＳＯＦＦは、ソース側選択ゲート線ＳＧＳを非駆動とするための信号である。第２転送トランジスタ１３４ｂの他端は、ソース側選択ゲート線ＳＧＳに接続されている。第２転送トランジスタ１３４ｂの制御ゲートは、ＮＡＮＤ回路１３１からの信号を受け付ける。
また、ロウデコーダ１３は、図５に示すように、メモリブロックＭＢ毎に、第３、第４転送トランジスタ１３４ｃ、１３４ｄを有する。
第３、第４転送トランジスタ１３４ｃ、１３４ｄの一端は、制御信号生成部１６から信号ＳｇＷＬ１、信号ＳｇＷＬ２を受け付ける。信号ＳｇＷＬ１、信号ＳｇＷＬ２は、ワード線ＷＬ１、ＷＬ２を駆動させるための信号である。第３、第４転送トランジスタ１３４ｃ、１３４ｄの他端は、ワード線ＷＬ１、ＷＬ２に接続されている。第３、第４転送トランジスタ１３４ｃ、１３４ｄの制御ゲートは、電圧変換回路１３３からの信号を受け付ける。
（第１実施形態に係る不揮発性半導体記憶装置１００の動作）
次に、第１実施形態に係る不揮発性半導体記憶装置１００の動作について説明する。先ず、図６〜図８を参照して、第１実施形態に係る不揮発性半導体記憶装置１００の書き込み動作、読み出し動作、及び消去動作について説明する。図６〜図８に示す動作は、制御信号生成部１６によって行われる。図６は、第１実施形態に係る不揮発性半導体記憶装置１００の書き込み動作を示すタイミングチャートであり、図７は、その読み出し動作を示すタイミングチャートであり、図８は、その消去動作を示すタイミングチャートである。
ここで、以下、書き込み動作、読み出し動作、及び消去動作は、特定の１つのメモリブロックＭＢを対象とする。ワード線ＷＬ１〜ＷＬ４を「ワード線ＷＬ」と表記する。書き込み動作、読み出し動作、及び消去動作のために選択されたワード線ＷＬ１〜ＷＬ４を「選択ワード線ＷＬ（ｓｅｌ）」と表記する。一方、非選択のワード線ＷＬ１〜ＷＬ４を「非選択ワード線ＷＬ（ｎ−ｓｅｌ）」と表記する。書き込み動作、読み出し動作、及び消去動作のために選択されたドレイン側選択ゲート線ＳＧＤを、「選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）」と表記する。一方、非選択のドレイン側選択ゲート線ＳＧＤを、「非選択ドレイン側選択ゲート線ＳＧＤ（ｎ−ｓｅｌ）」と表記する。書き込み動作、読み出し動作、及び消去動作のために選択されたソース側選択ゲート線ＳＧＳを「選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）」と表記する。一方、非選択のソース側選択ゲート線ＳＧＳを「非選択ソース側選択ゲート線ＳＧＳ（ｎ−ｓｅｌ）」と表記する。
さらに、書き込み動作、読み出し動作、及び消去動作のために選択されたメモリブロックＭＢを「選択メモリブロックＭＢ（ｓｅｌ）」と表記する。一方、非選択のメモリブロックＭＢを「非選択メモリブロックＭＢ（ｎ−ｓｅｌ）」と表記する。書き込み動作、読み出し動作、及び消去動作のために選択されたメモリストリングＭＳを「選択メモリストリングＭＳ（ｓｅｌ）」と表記する。一方、非選択のメモリストリングＭＳを「非選択メモリストリングＭＳ（ｎ−ｓｅｌ）」と表記する。書き込み動作、読み出し動作、及び消去動作のために選択されたドレイン側選択トランジスタＳＤＴｒを「選択ドレイン側選択トランジスタＳＤＴｒ（ｓｅｌ）」と表記する。一方、非選択のドレイン側選択トランジスタＳＤＴｒを「非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）」と表記する。書き込み動作、読み出し動作、及び消去動作のために選択されたソース側選択トランジスタＳＳＴｒを「選択ソース側選択トランジスタＳＳＴｒ（ｓｅｌ）」と表記する。一方、非選択のソース側選択トランジスタＳＤＴｒを「非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）」と表記する。
書き込み動作において、はじめに、図６に示すように、ソース線ＳＬは電圧Ｖｄｄとされ、その他は接地電圧Ｖｓｓとされている。次に、時刻ｔ１１において、“１”書き込みを行う場合、ビット線ＢＬが、電圧Ｖｄｄに上げられる。或いは、時刻ｔ１１において、“０”書き込みを行う場合、ビット線ＢＬは、接地電圧Ｖｓｓに維持される。また、時刻ｔ１１おいて、選択ワード線ＷＬ（ｓｅｌ）、及び非選択ワード線ＷＬ（ｎ−ｓｅｌ）が、電圧Ｖｄｄまで上げられる。また、時刻ｔ１１において、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）が、電圧Ｖｓｇまで上げられる。例えば、電圧Ｖｄｄは、３Ｖ〜４Ｖ程度である。例えば、電圧Ｖｓｇは、４Ｖ程度である。なお、非選択ドレイン側選択ゲート線ＳＧＤ（ｎ−ｓｅｌ）及び非選択ソース側選択ゲート線ＳＧＳ（ｎ−ｓｅｌ）は、接地電圧Ｖｓｓとされている。また、非選択ブロックＭＢ（ｎ−ｓｅｌ）のワード線ＷＬは、フローティング状態とされている。
続いて、時刻ｔ１２において、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）が、電圧Ｖｄｄまで下げられる。次に、時刻ｔ１３において、選択ワード線ＷＬ（ｓｅｌ）、及び非選択ワード線ＷＬ（ｎ−ｓｅｌ）が、電圧Ｖｐａｓｓまで上げられる。続いて、時刻ｔ１４において、選択ワード線ＷＬ（ｓｅｌ）が、電圧Ｖｐｇｍまで上げられる。例えば、電圧Ｖｐａｓｓは、１０Ｖである。例えば、電圧Ｖｐｇｍは、１８Ｖである。
次に、時刻ｔ１５において、選択ワード線ＷＬ（ｓｅｌ）、非選択ワード線ＷＬ（ｎ−ｓｅｌ）、及び選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）が、接地電圧Ｖｓｓまで下げられる。
上記動作により、選択メモリストリングＭＳ（ｓｅｌ）における選択ワード線ＷＬ（ｓｅｌ）に接続されたメモリトランジスタＭＴｒの制御ゲートに電荷が蓄積され、データが書き込まれる。
読み出し動作において、はじめに、図７に示すように、ビット線ＢＬ、ソース線ＳＬ，選択ワード線ＷＬ（ｓｅｌ）、非選択ワード線（ｎ−ｓｅｌ）、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）、及び選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）は、接地電圧Ｖｓｓとされている。なお、非選択ドレイン側選択ゲート線ＳＧＤ（ｎ−ｓｅｌ）及び非選択ソース側選択ゲート線ＳＧＳ（ｎ−ｓｅｌ）は、接地電圧Ｖｓｓとされている。非選択メモリブロックＭＢ（ｎ−ｓｅｌ）のワード線ＷＬは、フローティング状態とされている。
次に、時刻ｔ２１において、ビット線ＢＬが、電圧Ｖｐｒｅまで上げられる。例えば、電圧Ｖｐｒｅは、１Ｖ程度である。また、時刻ｔ２１において、非選択ワード線ＷＬ（ｎ−ｓｅｌ）が、電圧Ｖｒｅａｄまで上げられる。例えば、電圧Ｖｒｅａｄは、４Ｖ程度である。また、時刻ｔ２１において、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）が、電圧Ｖｓｇまで上げられる。続いて、時刻ｔ２２において、選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）が、電圧Ｖｓｇまで上げられる。
次に、時刻ｔ２３において、非選択ワード線ＷＬ（ｎ−ｓｅｌ）、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）、及び選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）が、接地電圧Ｖｓｓまで下げられる。
上記動作により、ビット線ＢＬから選択メモリストリングＭＳ（ｓｅｌ）を介してソース線ＳＬ（メモリストリングＭＳの一方から他方）へと流れる電流を検知し、その大小を比較することで、データが読み出される。
消去動作において、はじめに、図８に示すように、ソース線ＳＬ、ワード線ＷＬ、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）、及び選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）は、接地電圧Ｖｓｓとされている。なお、ビット線ＢＬは、フローティング状態とされている。また、非選択ドレイン側選択ゲート線ＳＧＤ（ｎ−ｓｅｌ）及び非選択ソース側選択ゲート線ＳＧＳ（ｎ−ｓｅｌ）は、フローティング状態とされている。また、非選択ブロックＭＢ（ｎ−ｓｅｌ）のワード線ＷＬは、フローティング状態とされている。
次に、時刻ｔ３１において、ソース線ＳＬが、電圧Ｖｅｒａまで上げられる。続いて、時刻ｔ３２において、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）、及び選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）は、電圧Ｖｅｒａｓｇまで上げられる。電圧Ｖｅｒａは、２０Ｖ程度である。電圧Ｖｅｒａｓｇは、１５Ｖ程度である。
次に、時刻ｔ３３において、ソース線ＳＬが、接地電圧Ｖｓｓまで下げられる。続いて、時刻ｔ３４において、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）、及び選択ソース側選択ゲート線ＳＧＳ（ｓｅｌ）は、接地電圧Ｖｓｓまで下げられる。
上記動作により、ソース側選択トランジスタＳＳＴｒのゲート付近にて、ＧＩＤＬ（Gate Induced Drain Leak）電流が発生し、生成したホールがメモリ柱状半導体層３５へと流れる。その結果、メモリ柱状半導体層３５にソース線ＳＬの電位が転送される。一方、電子が、半導体基板Ｂａ方向に流れる。これにより、メモリ柱状半導体層３５と第１〜第４ワード線導電層３２ａ〜３２ｄ（例えば、０Ｖに設定）の間の電位差により、メモリトランジスタＭＴｒ１〜ＭＴｒ４を構成する電荷蓄積層３４ｂから電子が引き抜かれる。すなわち、消去動作がなされる。
次に、図９を参照して、上記読み出し動作の前後に実行される動作について説明する。図９に示す動作は、制御信号生成部１６によって行われる。図９は、第１実施形態に係る不揮発性半導体記憶装置１００の読み出し動作の前後に実行する動作を説明するフローチャートである。
図９に示すように、先ず、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）に、プレプログラム（事前書き込み）を実行する（ステップＳ１０１）。プレプログラムは、ドレイン側選択トランジスタ層４０の電荷蓄積層４６ｂに電荷を蓄積させることで実行される。プレプログラムにより、ドレイン側選択トランジスタＳＤＴｒの閾値は、上昇する。
次に、選択メモリストリングＭＳ（ｓｅｌ）のメモリトランジスタＭＴｒ１〜ＭＴｒ４からデータの読み出しを行なう（ステップＳ１０２）。
続いて、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）のプレプログラムを消去する（ステップＳ１０３）。プレプログラムの消去は、ドレイン側選択トランジスタ層４０の電荷蓄積層４６ｂから電荷を放出させることで実行される。プレプログラムの消去により、ドレイン側選択トランジスタＳＤＴｒの閾値は、低下する。
上記ステップＳ１０１におけるプレプログラムは、図１０に示す「例１」のように、非選択メモリブロックＭＢ（ｎ−ｓｅｌ）における、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）を対象として実行される。また、プレプログラムは、選択メモリブロックＭＢ（ｓｅｌ）における、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）を対象として実行される。
或いは、上記ステップＳ１０１におけるプレプログラムは、図１１に示す「例２」のように、選択メモリブロックＭＢ（ｓｅｌ）における、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）のみを対象として実行される。
また、上記ステップＳ１０１におけるプレプログラムは、図１２に示す「例３」のように、非選択メモリブロックＭＢ（ｎ−ｓｅｌ）における、非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）のみを対象として実行される。
次に、図１３を参照して、プレプログラム動作（ステップＳ１０１）について説明する。図１３に示す動作は、制御信号生成部１６によって行われる。図１３は、プレプログラム動作を示すタイミングチャートである。
ここで、以下において、プレプログラム動作の対象とするドレイン側選択ゲート線ＳＧＤを、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）と表記する。プレプログラム動作の対象としないドレイン側選択ゲート線ＳＧＤを、非対象ドレイン側選択ゲート線ＳＧＤ（ｎ−ｔａｒ）と表記する。また、プレプログラム動作の対象とするソース側選択ゲート線ＳＧＳを、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）と表記する。プレプログラム動作の対象としないソース側選択ゲート線ＳＧＳを、非対象ソース側選択ゲート線ＳＧＳ（ｎ−ｔａｒ）と表記する。
ドレイン側選択トランジスタＳＤＴｒの書き込み時、ワード線ＷＬ１〜ＷＬ４と異なり、選択ドレイン側選択ゲート線ＳＧＤ（ｓｅｌ）に接続される複数のドレイン側選択トランジスタＳＤＴｒには、選択的な書き込みが行えず、それら全てに一括で“０”データが書き込まれる。そのため、全てのビット線ＢＬは、接地電圧Ｖｓｓに設定しておく。
図１３に示すように、はじめに、ビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬ、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）、非対象ドレイン側選択ゲート線ＳＧＤ（ｎ−ｔａｒ）、及びソース側選択ゲート線ＳＧＳは、接地電圧Ｖｓｓとされている。次に、時刻ｔ４１において、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、電圧Ｖｄｄまで上げられる。続いて、時刻ｔ４２において、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、電圧Ｖｐａｓｓまで上げられる。次に、時刻ｔ４３において、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、電圧Ｖｐｇｍまで上げられる。続いて、時刻ｔ４４において、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、接地電圧Ｖｓｓまで下げられる。
上記動作により、ドレイン側柱状半導体層４６の電位とドレイン側導電層４２との間の電位差で、電荷蓄積層４６ｂに電荷が蓄積される。すなわち、プレプログラムが実行される。
次に、図１４を参照して、プレプログラム消去動作（ステップＳ１０３）について説明する。図１４に示す動作は、制御信号生成部１６によって行われる。図１４は、プレプログラム消去動作を示すタイミングチャートである。
図１４に示すように、はじめに、ソース線ＳＬ、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）、及び非対象ドレイン側選択ゲート線ＳＧＤ（ｎ−ｔａｒ）は、接地電圧Ｖｓｓとされている。ワード線ＷＬは、フローティング状態とされている。非選択ブロックＭＢ（ｎ−ｓｅｌ）におけるワード線ＷＬ、及び非対象ソース側選択ゲート線ＳＧＳ（ｎ−ｔａｒ）は、フローティング状態とされている。
先ず、時刻ｔ５１において、ソース線ＳＬが、電圧Ｖｅｒａまで上げられる。次に、時刻ｔ５２において、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）、及び非対象ドレイン側選択ゲート線ＳＧＤ（ｎ−ｔａｒ）は、電圧Ｖｅｒａｓｇまで上げられる。
続いて、時刻ｔ５３において、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、接地電圧Ｖｓｓまで下げられる。次に、時刻ｔ５４において、ソース線ＳＬ、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）、及び非対象ドレイン側選択ゲート線ＳＧＤ（ｎ−ｔａｒ）は、接地電圧Ｖｓｓまで下げられる。
上記動作により、ソース側選択トランジスタＳＳＴｒのゲート付近にて、ＧＩＤＬ（Gate Induced Drain Leak）電流が発生し、生成したホールがメモリ柱状半導体層３５を通って、ドレイン側柱状半導体層４７へと流れる。その結果、ドレイン側柱状半導体層４７にソース線ＳＬの電位が転送される。一方、電子が、半導体基板Ｂａ方向に流れる。これにより、ドレイン側柱状半導体層４７とドレイン側選択ゲート線ＳＧＤ（例えば、０Ｖに設定）との間の電位差により、ドレイン側選択トランジスタＳＤＴｒを構成する電荷蓄積層４６ｂから電子が引き抜かれる。すなわち、プレプログラムの消去動作がなされる。
（第１実施形態に係る不揮発性半導体記憶装置１００の効果）
次に、第１実施形態に係る不揮発性半導体記憶装置１００の効果について説明する。第１実施形態に係る不揮発性半導体記憶装置１００は、上記積層構造に示したように高集積化可能である。
また、不揮発性半導体記憶装置１００は、上記製造工程にて説明したように、メモリトランジスタＭＴｒとなる各層、ソース側選択トランジスタＳＳＴｒ、及びドレイン側選択トランジスタ層ＳＤＴｒとなる各層を、積層数に関係なく所定のリソグラフィ工程数で製造することができる。すなわち、安価に不揮発性半導体記憶装置１００を製造することが可能である。
また、不揮発性半導体記憶装置１００は、ドレイン側選択トランジスタＳＤＴｒの閾値を制御可能に構成されている。したがって、不揮発性半導体記憶装置１００は、データ読み出し前に、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）の閾値を高く制御することできる。これにより、不揮発性半導体記憶装置１００は、読み出し時に、ビット線ＢＬから非選択のメモリストリングＭＳ（ｎ−ｓｅｌ）を通じてソース線ＳＬに流れるリーク電流を抑制することができる。すなわち、不揮発性半導体記憶装置１００は、より正確に読み出し動作を実行することができる。
［第２実施形態］
（第２実施形態に係る不揮発性半導体記憶装置の構成）
次に、図１５を参照して、第２実施形態に係る不揮発性半導体記憶装置の構成について説明する。図１５は、第２実施形態に係るメモリブロックＭＢａの断面図である。なお、第２実施形態において、第１実施形態と同様の構成については、同一符号を付し、その説明を省略する。
第２実施形態に係る不揮発性半導体記憶装置は、第１実施形態と異なるメモリブロックＭＢａを有する。
メモリブロックＭＢａは、第１実施形態と異なるソース側選択トランジスタ層２０Ａ、及びドレイン側選択トランジスタ層４０Ａを有する。
ソース側選択トランジスタ層２０Ａは、ソース側ゲート絶縁層２６の代わりに、ブロック絶縁層２６ａ、電荷蓄積層２６ｂ、及びトンネル絶縁層２６ｃを有する。ブロック絶縁層２６ａは、ソース側ホール２５に面する側壁に、所定の厚みをもって形成されている。電荷蓄積層２６ｂは、ブロック絶縁層２６ａの側壁に、所定の厚みをもって形成されている。トンネル絶縁層２６ｃは、電荷蓄積層２６ｂの側壁に、所定の厚みをもって形成されている。ブロック絶縁層２６ａ、及びトンネル絶縁層２６ｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層２６ｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。
ドレイン側選択トランジスタ層４０Ａは、ブロック絶縁層４６ａ、電荷蓄積層４６ｂ、及びトンネル絶縁層４６ｃの代わりに、ドレイン側ゲート絶縁層４６を有する。ドレイン側ゲート絶縁層４６は、ドレイン側ホール４５に面する側壁に所定の厚みをもって形成されている。ドレイン側ゲート絶縁層４６は、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。
（第２実施形態に係る不揮発性半導体記憶装置の動作）
次に、図１６を参照して、第２実施形態に係る読み出し動作の前後に実行される動作について説明する。図１６に示す動作は、制御信号生成部１６によって行われる。図１６は、第２実施形態に係る不揮発性半導体記憶装置における読み出し動作の前後に実行する動作を説明するフローチャートである。
図１６に示すように、先ず、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）に、プレプログラム（事前書き込み）を実行する（ステップＳ２０１）。プレプログラムは、ソース側選択トランジスタ層２０の電荷蓄積層２５ｂに電荷を蓄積させることで実行される。プレプログラムにより、非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）の閾値は、上昇する。
次に、選択メモリストリング（ｓｅｌ）のメモリトランジスタＭＴｒ１〜ＭＴｒ４からデータの読み出しを行なう（ステップＳ２０２）。
続いて、非選択メモリストリング（ｎ−ｓｅｌ）に接続された非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）のプレプログラムを消去する（ステップＳ２０３）。プレプログラムの消去は、ソース側選択トランジスタ層２０の電荷蓄積層２５ｂから電荷を放出させることで実行される。プレプログラムの消去により、非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）の閾値は、低下する。
上記ステップＳ２０１におけるプレプログラムは、図１７に示す「例４」のように、非選択メモリブロックＭＢ（ｎ−ｓｅｌ）における、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）を対象として実行される。また、プレプログラムは、選択メモリブロックＭＢ（ｓｅｌ）における、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）を対象として実行される。
或いは、上記ステップＳ２０１におけるプレプログラムは、図１８に示す「例５」のように、選択メモリブロックＭＢ（ｓｅｌ）における、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）のみを対象として実行される。
また、上記ステップＳ２０１におけるプレプログラムは、図１９に示す「例６」のように、非選択メモリブロックＭＢ（ｎ−ｓｅｌ）における、非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）のみを対象として実行される。
次に、図２０を参照して、プレプログラム動作（ステップＳ２０１）について説明する。図２０に示す動作は、制御信号生成部１６によって行われる。図２０は、プレプログラム動作を示すタイミングチャートである。
図２０に示すように、はじめに、全ての線は、接地電圧Ｖｓｓとされている。先ず、時刻ｔ６１において、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）は、電圧Ｖｄｄまで上げられる。次に、時刻ｔ６２において、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）は、電圧Ｖｐａｓｓまで上げられる。続いて、時刻ｔ６３において、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）は、電圧Ｖｐｇｍまで上げられる。次に、時刻ｔ６４において、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）は、接地電圧Ｖｓｓまで下げられる。
上記動作により、ソース側柱状半導体層２７の電位とソース側導電層２２との間の電位差で、電荷蓄積層２６ｂに電荷が蓄積される。すなわち、プレプログラムが実行される。
次に、図２１を参照して、プレプログラム消去動作（ステップＳ２０３）について説明する。図２１に示す動作は、制御信号生成部１６によって行われる。図２１は、プレプログラム消去動作を示すタイミングチャートである。
図２１に示すように、はじめに、ソース線ＳＬ、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）、非対象ソース側選択ゲート線ＳＧＳ（ｎ−ｔａｒ）、及び対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、接地電圧Ｖｓｓとされている。ワード線ＷＬは、フローティング状態とされている。非対象ドレイン側選択ゲート線ＳＧＤ（ｎ−ｔａｒ）は、フローティング状態とされている。
次に、時刻ｔ７１において、ソース線ＳＬが、電圧Ｖｅｒａまで上げられる。続いて、時刻ｔ７２において、対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）、非対象ソース側選択ゲート線ＳＧＳ（ｎ−ｔａｒ）、及び対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）は、電圧Ｖｅｒａｓｇまで上げられる。
次に、時刻ｔ７３において、対象ソース側選択ゲート線ＳＧＳ（ｔａｒ）は、接地電圧Ｖｓｓまで下げられる。続いて、時刻ｔ７４において、ソース線ＳＬ、非対象ソース側選択ゲート線ＳＧＳ（ｎ−ｔａｒ）、及び対象ドレイン側選択ゲート線ＳＧＤ（ｔａｒ）は、接地電圧Ｖｓｓまで下げられる。
上記動作により、ソース側選択トランジスタＳＳＴｒのゲート付近にて、ＧＩＤＬ（Gate Induced Drain Leak）電流が発生し、生成したホールがソース側柱状半導体層２７へと流れる。その結果、ソース側柱状半導体層２７にソース線ＳＬの電位が転送される。一方、電子が、半導体基板Ｂａ方向に流れる。これにより、ソース側柱状半導体層２７とソース側選択ゲート線ＳＧＳ（例えば、０Ｖに設定）との間の電位差により、ソース側選択トランジスタＳＳＴｒを構成する電荷蓄積層２６ｂから電子が引き抜かれる。すなわち、プレプログラムの消去動作がなされる。
（第２実施形態に係る不揮発性半導体記憶装置の効果）
次に、第２実施形態に係る不揮発性半導体記憶装置の効果について説明する。上記のように第２実施形態に係る不揮発性半導体記憶装置は、ソース側選択トランジスタＳＳＴｒの閾値を制御可能に構成されている。したがって、不揮発性半導体記憶装置は、データ読み出し前に、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ソース側選択トランジスタＳＳＴｒ（ｎ−ｓｅｌ）の閾値を高く制御することできる。これにより、不揮発性半導体記憶装置は、ビット線ＢＬから非選択のメモリストリングＭＳ（ｎ−ｓｅｌ）を通じてソース線ＳＬに流れるリーク電流を抑制することができる。すなわち、第２実施形態に係る不揮発性半導体記憶装置は、第１実施形態と同様に、より正確に読み出し動作を実行することができる。
［第３実施形態］
（第３実施形態に係る不揮発性半導体記憶装置の構成）
次に、図２２を参照して、第３実施形態に係る不揮発性半導体記憶装置の構成について説明する。図２２は、第３実施形態に係るメモリブロックＭＢｂの断面図である。なお、第３実施形態において、第１及び第２実施形態と同様の構成については、同一符号を付し、その説明を省略する。
第３実施形態に係る不揮発性半導体記憶装置は、図２２に示すように、第１実施形態と異なるメモリブロックＭＢｂを有する。
メモリブロックＭＢｂは、第１実施形態及び第２実施形態にて説明したソース側選択トランジスタ層２０Ａ、メモリトランジスタ層３０、及びドレイン側選択トランジスタ層４０を有する。
（第３実施形態に係る不揮発性半導体記憶装置の動作）
次に、第３実施形態に係る不揮発性半導体記憶装置の動作について説明する。第３実施形態における制御信号生成部１６は、第１実施形態の図９に示した動作（ステップＳ１０１〜Ｓ１０３）、及び第２実施形態の図１６に示した動作（ステップＳ２０１〜Ｓ２０３）を実行する。
（第３実施形態に係る不揮発性半導体記憶装置の効果）
次に、第３実施形態に係る不揮発性半導体記憶装置の効果について説明する。第３実施形態に係る不揮発性半導体記憶装置は、第１及び第２実施形態に係る特徴を有する。したがって、第３実施形態に係る不揮発性半導体記憶装置は、第１及び第２実施形態と同様と効果を奏する。
［第４実施形態］
（第３実施形態に係る不揮発性半導体記憶装置の構成）
次に、図２３〜図２５を参照して、第３実施形態に係る不揮発性半導体記憶装置の構成について説明する。図２３は、第４実施形態に係る不揮発性半導体記憶装置のメモリブロックＭＢｃの回路図である。図２４は、メモリブロックＭＢｃの概略斜視図である。図２５は、図２４の一部拡大断面図である。なお、第４実施形態において、第１〜第３実施形態と同様の構成については、同一符号を付し、その説明を省略する。
メモリブロックＭＢｃは、図２３に示すように、複数のメモリストリングＭＳｂ、ソース側選択トランジスタＳＳＴｒｂ、及びドレイン側選択トランジスタＳＤＴｒｂを備える。メモリストリングＭＳｂは、直列接続されたメモリトランジスタＭＴｒｂ１〜ＭＴｒｂ８、及びバックゲートトランジスタＢＴｒにて構成されている。バックゲートトランジスタＢＴｒは、メモリトランジスタＭＴｒｂ４とメモリトランジスタＭＴｒｂ５との間に接続されている。ドレイン側選択トランジスタＳＤＴｒｂは、メモリストリングＭＳｂの一端（メモリトランジスタＭＴｒｂ８）に接続されている。ソース側選択トランジスタＳＳＴｒｂは、メモリストリングＭＳｂの他端（メモリトランジスタＭＴｒｂ１）に接続されている。
図２３に示すように、メモリブロックＭＢｃにおいて、ロウ方向に配列されたメモリトランジスタＭＴｒｂ１の制御ゲートは、ワード線ＷＬｂ１に共通接続されている。同様に、ロウ方向に配列されたメモリトランジスタＭＴｒｂ２〜ＭＴｒｂ８の制御ゲートは、ワード線ＷＬｂ２〜ＷＬｂ８に共通接続されている。また、ロウ方向及びカラム方向にマトリクス状に配列されたバックゲートトランジスタＢＴｒの制御ゲートは、バックゲート線ＢＧに共通接続されている。
図２３に示すように、メモリブロックＭＢｃにおいて、カラム方向に配列された各ドレイン側選択トランジスタＳＤＴｒｂの制御ゲートは、ドレイン側選択ゲート線ＳＧＤｂに共通接続されている。ドレイン側選択ゲート線ＳＧＤｂは、複数のメモリブロックＭＢｂを跨いでロウ方向に延びるように形成されている。また、ロウ方向に配列されたドレイン側選択トランジスタＳＤＴｒｂの他端は、ビット線ＢＬｂに共通に接続されている。ビット線ＢＬｂは、複数のメモリブロックＭＢｂを跨いでカラム方向に延びるように形成されている。
図２３に示すように、メモリブロックＭＢｃにおいて、カラム方向に配列された各ソース側選択トランジスタＳＳＴｒｂの制御ゲートは、ソース側選択ゲート線ＳＧＳｂに共通接続されている。ソース側選択ゲート線ＳＧＳｂは、複数のメモリブロックＭＢｃを跨いでロウ方向に延びるように形成されている。また、ロウ方向に配列されたソース側選択トランジスタＳＳＴｒｂの他端は、ソース線ＳＬｂに共通に接続されている。カラム方向に隣接するソース側選択トランジスタＳＳＴｒｂは、共通のソース線ＳＬｂに接続されている。ソース線ＳＬｂは、複数のメモリブロックＭＢｃを跨いでロウ方向に延びるように形成されている。
上記のようなメモリブロックＭＢｃの回路構成は、図２４及び図２５に示す積層構造により実現されている。各メモリブロックＭＢｃは、半導体基板Ｂａａ上に順次積層されたバックゲートトランジスタ層２０Ｂ、メモリトランジスタ層３０Ｂ、及び選択トランジスタ層４０Ｂを有する。バックゲートトランジスタ層２０Ｂは、バックゲートトランジスタＢＴｒとして機能する。メモリトランジスタ層３０Ｂは、メモリストリングＭＳｂ（メモリトランジスタＭＴｒｂ１〜ＭＴｒｂ８）として機能する。選択トランジスタ層４０Ｂは、ソース側選択トランジスタＳＳＴｒｂ、及びドレイン側選択トランジスタＳＤＴｒｂとして機能する。
バックゲートトランジスタ層２０Ｂは、図２４及び図２５に示すように、バックゲート導電層２１Ｂを有する。バックゲート導電層２１Ｂは、ロウ方向及びカラム方向に広がるように所定領域に亘って形成されている。バックゲート導電層２１Ｂは、メモリブロックＭＢｃ毎に分断されている。
バックゲート導電層２１Ｂは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
また、バックゲートトランジスタ層２０Ｂは、図２５に示すように、バックゲート導電層２１Ｂを掘り込むように形成されたバックゲートホール２２Ｂを有する。バックゲートホール２２Ｂは、カラム方向に延びるように形成されている。バックゲートホール２２Ｂは、ロウ方向及びカラム方向にマトリクス状に形成されている。
さらに、バックゲートトランジスタ層２０Ｂは、図２５に示すように、バックゲートホール２２Ｂ内に、ブロック絶縁層２３Ｂａ、電荷蓄積層２３Ｂｂ、トンネル絶縁層２３Ｂｃ、及び底部半導体層２４Ｂを有する。ブロック絶縁層２３Ｂａは、バックゲートホール２２Ｂに面する側壁に所定の厚みをもって形成されている。電荷蓄積層２３Ｂｂは、ブロック絶縁層２３Ｂａの側壁に所定の厚みをもって形成されている。トンネル絶縁層２３Ｂｃは、電荷蓄積層２３Ｂｂの側壁に所定の厚みをもって形成されている。底部半導体層２４Ｂは、バックゲートホール２２Ｂを埋めるように形成されている。底部半導体層２４Ｂは、カラム方向に延びるように形成されている。
ブロック絶縁層２３Ｂａ、及びトンネル絶縁層２３Ｂｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層２３Ｂｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。底部半導体層２４Ｂは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
上記バックゲートトランジスタ層２０Ｂの構成において、バックゲート導電層２１Ｂは、バックゲートトランジスタＢＴｒの制御ゲートとして機能する。また、バックゲート導電層２１Ｂは、バックゲート線ＢＧの一部として機能する。
メモリトランジスタ層３０Ｂは、図２４及び図２５に示すように、ワード線導電層３１Ｂａ〜３１Ｂｈを有する。ワード線導電層３１Ｂａ〜３１Ｂｈは、ロウ方向に延びるように形成されている。各ワード線導電層３１Ｂａ〜３１Ｂｈは、層間絶縁層（図示略）を介して絶縁分離されている。ワード線導電層３１Ｂａ〜３１Ｂｈは、メモリブロックＭＢｃ毎に分断されている。ワード線導電層３１Ｂａとワード線導電層３１Ｂｂは、１層目（最下層）に形成されている。ワード線導電層３１Ｂｃとワード線導電層３１Ｂｄは、２層目に形成されている。ワード線導電層３１Ｂｅとワード線導電層３１Ｂｆとは、３層目に形成されている。ワード線導電層３１Ｂｇとワード線導電層３１Ｂｈとは、４層目（最上層）に形成されている。
ワード線導電層３１Ｂａ〜３１Ｂｈは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
また、メモリトランジスタ層３０Ｂは、図２５に示すように、ワード線導電層３１Ｂａ、３１Ｂｃ、３１Ｂｅ、３１Ｂｇを貫通するように形成されたメモリホール３２Ｂａ、ワード線導電層３１Ｂｂ、３１Ｂｄ、３１Ｂｆ、３１Ｂｈを貫通するように形成されたメモリホール３２Ｂｂを有する。メモリホール３２Ｂａ、Ｂｂは、ロウ方向及びカラム方向にマトリクス状に形成されている。メモリホール３２Ｂａ、Ｂｂは、バックゲートホール２２Ｂのカラム方向の両端に整合するように形成されている。
さらに、メモリトランジスタ層３０Ｂは、図２５に示すように、メモリホール３２Ｂａ、Ｂｂ内に、ブロック絶縁層３３Ｂａ、電荷蓄積層３３Ｂｂ、トンネル絶縁層３３Ｂｃ、及びメモリ柱状半導体層３４Ｂａ、３４Ｂｂを有する。ブロック絶縁層３３Ｂａは、メモリホール３２Ｂに面する側壁に所定の厚みをもって形成されている。電荷蓄積層３３Ｂｂは、ブロック絶縁層３３Ｂａの側壁に所定の厚みをもって形成されている。トンネル絶縁層３３Ｂｃは、電荷蓄積層３３Ｂｂの側壁に所定の厚みをもって形成されている。メモリ柱状半導体層３４Ｂａ、Ｂｂは、メモリホール３２Ｂａ、３２Ｂｂを埋めるように形成されている。メモリ柱状半導体層３４Ｂａ、３４Ｂｂは、積層方向に延びるように柱状に形成されている。メモリ柱状半導体層３４Ｂａ、３４Ｂｂは、底部半導体層２４Ｂのカラム方向両端上面に接するように形成されている。すなわち、メモリストリングＭＳｂを構成する半導体層は、一対のメモリ柱状半導体層３４Ｂａ、３４Ｂｂ（柱状部）、及びそれらの下端を連結させるように形成された底部半導体層２４Ｂ（連結部）にて構成されている。メモリストリングＭＳｂを構成する半導体層は、ロウ方向からみてＵ字状に形成されている。
ブロック絶縁層３３Ｂａ、及びトンネル絶縁層３３Ｂｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層３３Ｂｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。メモリ柱状半導体層３４Ｂは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
上記メモリトランジスタ層３０Ｂの構成において、ワード線導電層３１Ｂａ〜３１Ｂｈは、メモリトランジスタＭＴｒｂ１〜ＭＴｒｂ８の制御ゲートとして機能する。また、ワード線導電層３１Ｂａ〜３１Ｂｈは、ワード線ＷＬｂ１〜ＷＬｂ８の一部として機能する。
選択トランジスタ層４０Ｂは、図２４及び図２５に示すように、ソース側導電層４１Ｂ、及びドレイン側導電層４２Ｂを有する。ソース側導電層４１Ｂ、及びドレイン側導電層４２Ｂは、ロウ方向に延びるように形成されている。ソース側導電層４１Ｂは、最上層のワード線導電層３１Ｂｇの上層に形成されている。ドレイン側導電層４２Ｂは、最上層のワード線導電層３１Ｂｈの上層に形成されている。
ソース側導電層４１Ｂ、及びドレイン側導電層４２Ｂは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
また、選択トランジスタ層４０Ｂは、図２５に示すように、ソース側導電層４１Ｂを貫通するように形成されたソース側ホール４３Ｂ、及びドレイン側導電層４２Ｂを貫通するように形成されたドレイン側ホール４４Ｂを有する。ソース側ホール４３Ｂは、メモリホール３２Ｂａと整合する位置に形成されている。ドレイン側ホール４４Ｂは、メモリホール３２Ｂｂと整合する位置に形成されている。
さらに、選択トランジスタ層４０Ｂは、図２５に示すように、ソース側ホール４３Ｂ内に、ブロック絶縁層４５Ｂａ、電荷蓄積層４５Ｂｂ、トンネル絶縁層４５Ｂｃ、及びソース側柱状半導体層４６Ｂを有する。ブロック絶縁層４５Ｂａは、ソース側ホール４３Ｂに面する側壁に所定の厚みをもって形成されている。電荷蓄積層４５Ｂｂは、ブロック絶縁層４５Ｂａの側壁に所定の厚みをもって形成されている。トンネル絶縁層４５Ｂｃは、電荷蓄積層４５Ｂｂの側壁に所定の厚みをもって形成されている。ソース側柱状半導体層４６Ｂは、ソース側ホール４３Ｂを埋めるように形成されている。ソース側柱状半導体層４６Ｂは、ロウ方向及びカラム方向にマトリクス状に形成されている。ソース側柱状半導体層４６Ｂは、積層方向に延びるように柱状に形成されている。ソース側柱状半導体層４６Ｂは、メモリ柱状半導体層３４Ｂａの上面に接するように形成されている。
ブロック絶縁層４５Ｂａ、及びトンネル絶縁層４５Ｂｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層４５Ｂｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。ソース側柱状半導体層４６Ｂは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
さらに、選択トランジスタ層４０Ｂは、図２５に示すように、ドレイン側ホール４４Ｂ内に、ブロック絶縁層４７Ｂａ、電荷蓄積層４７Ｂｂ、トンネル絶縁層４７Ｂｃ、及びドレイン側柱状半導体層４８Ｂを有する。ブロック絶縁層４７Ｂａは、ドレイン側ホール４４Ｂに面する側壁に所定の厚みをもって形成されている。電荷蓄積層４７Ｂｂは、ブロック絶縁層４７Ｂａの側壁に所定の厚みをもって形成されている。トンネル絶縁層４７Ｂｃは、電荷蓄積層４７Ｂｂの側壁に所定の厚みをもって形成されている。ドレイン側柱状半導体層４８Ｂは、ドレイン側ホール４４Ｂを埋めるように形成されている。ドレイン側柱状半導体層４８Ｂは、ロウ方向及びカラム方向にマトリクス状に形成されている。ドレイン側柱状半導体層４８Ｂは、積層方向に延びるように柱状に形成されている。ドレイン側柱状半導体層４８Ｂは、メモリ柱状半導体層３４Ｂｂの上面に接するように形成されている。
ブロック絶縁層４７Ｂａ、及びトンネル絶縁層４７Ｂｃは、例えば、酸化シリコン（ＳｉＯ２）にて構成されている。電荷蓄積層４７Ｂｂは、例えば、窒化シリコン（ＳｉＮ）にて構成されている。ドレイン側柱状半導体層４８Ｂは、例えば、ポリシリコン（ｐ−Ｓｉ）にて構成されている。
上記選択トランジスタ層４０Ｂの構成において、ソース側導電層４１Ｂは、ソース側選択トランジスタＳＳＴｒｂの制御ゲートとして機能する。また、ソース側導電層４１Ｂは、ソース側選択ゲート線ＳＧＳｂの一部として機能する。ドレイン側導電層４２Ｂは、ドレイン側選択トランジスタＳＤＴｒｂの制御ゲートとして機能する。また、ドレイン側導電層４２Ｂは、ドレイン側選択ゲート線ＳＧＤｂの一部として機能する。
また、図２４に示すように、ロウ方向に並ぶソース側柱状半導体層４６Ｂの上面には、ソース線導電層５１Ｂが形成されている。ソース線導電層５１Ｂは、ロウ方向に延びるように形成されている。ソース線導電層５１Ｂは、ソース線ＳＬｂとして機能する。また、ロウ方向に並ぶドレイン側柱状半導体層４８Ｂの上面には、ビット線導電層５２Ｂが形成されている。ビット線導電層５２Ｂは、カラム方向に延びるように形成されている。ビット線導電層５２Ｂは、ビット線ＢＬｂとして機能する。
（第４実施形態に係る不揮発性半導体装置の動作）
次に、第４実施形態に係る不揮発性半導体装置の動作について説明する。第４実施形態における制御信号生成部１６は、第３実施形態と同様に、読み出し動作の前に、非選択メモリストリングＭＳｂに接続された非選択ドレイン側選択トランジスタＳＤＴｒｂ（ｎ−ｓｅｌ）、及び非選択ソース側選択トランジスタＳＳＴｒｂ（ｎ−ｓｅｌ）の制御ゲートにプリプログラムを行い、それら制御ゲートの閾値を高くする。
また、第４実施形態における制御信号生成部１６は、第３実施形態と同様に、読み出し動作の後に、非選択ドレイン側選択トランジスタＳＤＴｒｂ（ｎ−ｓｅｌ）及び非選択ソース側選択トランジスタＳＳＴｒｂ（ｎ−ｓｅｌ）の制御ゲートのプリプログラムを消去し、それら制御ゲートの閾値を低くする。
（第４実施形態に係る不揮発性半導体装置の効果）
次に、第４実施形態に係る不揮発性半導体装置の効果について説明する。第４実施形態に係る不揮発性半導体記憶装置は、第３実施形態と同様に動作する。したがって、第４実施形態に係る不揮発性半導体記憶装置は、第３実施形態と同様の効果を奏する。
［その他実施形態］
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。
例えば、第４実施形態に係る不揮発性半導体記憶装置は、プリプログラムを選択メモリストリングＭＳｂ（ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒｂ（ｎ−ｓｅｌ）のみに行なう構成であってもよい。また、第４実施形態に係る不揮発性半導体記憶装置は、プリプログラムを選択メモリストリングＭＳ（ｓｅｌ）に接続された非選択ソース側選択トランジスタＳＳＴｒｂ（ｎ−ｓｅｌ）のみに行なう構成であってもよい。
本発明の第１実施形態に係る不揮発性半導体記憶装置１００のブロック図である。 メモリセルアレイ１１の概略斜視図である。 図２の拡大図である。 図３の断面図である。 不揮発性半導体記憶装置１００の回路図である。 第１実施形態に係る不揮発性半導体記憶装置１００の書き込み動作を示すタイミングチャートである。 第１実施形態に係る不揮発性半導体記憶装置１００の読み出し動作を示すタイミングチャートである。 第１実施形態に係る不揮発性半導体記憶装置１００の消去動作を示すタイミングチャートである。 第１実施形態に係る不揮発性半導体記憶装置１００の読み出し動作の前後に実行する動作を説明するフローチャートである。 ステップＳ１０１におけるプレプログラムの「例１」を示す図である。 ステップＳ１０１におけるプレプログラムの「例２」を示す図である。 ステップＳ１０１におけるプレプログラムの「例３」を示す図である。 プレプログラム動作（ステップＳ１０１）を示すタイミングチャートである。 プレプログラム消去動作（ステップＳ１０３）を示すタイミングチャートである。 第２実施形態に係るメモリブロックＭＢａの断面図である。 第２実施形態に係る不揮発性半導体記憶装置における読み出し動作の前後に実行する動作を説明するフローチャートである。 ステップＳ２０１におけるプレプログラムの「例４」を示す図である。 ステップＳ２０１におけるプレプログラムの「例５」を示す図である。 ステップＳ２０１におけるプレプログラムの「例６」を示す図である。 プレプログラム動作（ステップＳ２０１）を示すタイミングチャートである。 プレプログラム消去動作（ステップＳ２０３）を示すタイミングチャートである。 第３実施形態に係るメモリブロックＭＢｂの断面図である。 第４実施形態に係る不揮発性半導体記憶装置のメモリブロックＭＢｃの回路図である 第４実施形態に係る不揮発性半導体記憶装置のメモリブロックＭＢｃの概略斜視図である。 図２４の一部拡大断面図である。
符号の説明
１００…不揮発性半導体記憶装置、 ２０、２０Ａ…ソース側選択トランジスタ層、 ２０Ｂ…バックゲートトランジスタ層、 ３０、３０Ｂ…メモリトランジスタ層、 ４０、４０Ａ…ドレイン側選択トランジスタ層、 ４０Ｂ…選択トランジスタ層、 Ｂａ…半導体基板、 ＭＴｒ１〜ＭＴｒ４、ＭＴｒｂ１〜ＭＴｒｂ８…メモリトランジスタ、 ＳＳＴｒ、ＳＳＴｒｂ…ソース側選択トランジスタ、 ＳＤＴｒ、ＳＤＴｒｂ…ドレイン側選択トランジスタ。

Claims (5)

  1. 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリング、及び前記メモリストリングの一端に接続された複数の第１選択トランジスタを有し、
    前記メモリストリングは、
    基板に対して垂直方向に延びる柱状部を含む第１半導体層と、
    前記柱状部の側面を取り囲むように形成された第１電荷蓄積層と、
    前記柱状部の側面及び前記第１電荷蓄積層を取り囲むように形成され、前記メモリセルの制御電極として機能する第１導電層とを備え、
    前記第１選択トランジスタは、
    前記柱状部の上面から上方に延びる第２半導体層と、
    前記第２半導体層の側面を取り囲むように形成された第２電荷蓄積層と、
    前記第２半導体層の側面及び前記第２電荷蓄積層を取り囲むように形成され、前記第１選択トランジスタの制御電極として機能する第２導電層とを備え、
    選択された前記メモリストリングからデータを読み出す前に、非選択の前記メモリストリングに接続された前記第１選択トランジスタの前記第２電荷蓄積層に電荷を蓄積させる制御回路を備える
    ことを特徴とする不揮発性半導体記憶装置。
  2. マトリクス状に並ぶ複数の前記メモリストリング毎にメモリブロックを構成し、
    前記制御回路は、選択された前記メモリブロック内の選択された前記メモリストリングからデータを読み出す前に、選択された前記メモリブロック内の非選択の前記メモリストリングに接続された前記第１選択トランジスタの前記第２電荷蓄積層に電荷を蓄積させる
    ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記メモリストリングの他端に接続された複数の第２選択トランジスタを有し、
    前記第２選択トランジスタは、
    前記第１半導体層の下面から下方に延びる第３半導体層と、
    前記第３半導体層の側面を取り囲むように形成された第３電荷蓄積層と、
    前記第３半導体層の側面及び前記第３電荷蓄積層を取り囲むように形成され、前記第２選択トランジスタの制御電極として機能する第３導電層とを備え、
    前記制御回路は、選択された前記メモリストリングからデータを読み出す前に、非選択の前記メモリストリングに接続された前記第２選択トランジスタの前記第３電荷蓄積層に電荷を蓄積させる
    ことを特徴とする請求項１又は請求項２記載の不揮発性半導体記憶装置。
  4. マトリクス状に並ぶ複数の前記メモリストリング毎にメモリブロックを構成し、
    前記制御回路は、選択された前記メモリブロック内の選択された前記メモリストリングからデータを読み出す前に、選択された前記メモリブロック内の非選択の前記メモリストリングに接続された前記第２選択トランジスタの前記第３電荷蓄積層に電荷を蓄積させる
    ことを特徴とする請求項３記載の不揮発性半導体記憶装置。
  5. 前記第１半導体層は、
    一対の前記柱状部の下端を連結させるように形成された連結部を備えることを特徴とする請求項１乃至請求項４のいずれか１項記載の不揮発性半導体記憶装置。
JP2008291779A 2008-11-14 2008-11-14 不揮発性半導体記憶装置 Pending JP2010118580A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008291779A JP2010118580A (ja) 2008-11-14 2008-11-14 不揮発性半導体記憶装置
US12/564,576 US7933151B2 (en) 2008-11-14 2009-09-22 Non-volatile semiconductor storage device
TW098133292A TWI413239B (zh) 2008-11-14 2009-09-30 非揮發性半導體儲存裝置
TW102133035A TWI546941B (zh) 2008-11-14 2009-09-30 非揮發性半導體儲存裝置及其控制方法
KR1020090109534A KR101036976B1 (ko) 2008-11-14 2009-11-13 비휘발성 반도체 기억 장치
US14/026,844 USRE45832E1 (en) 2008-11-14 2013-09-13 Non-volatile semiconductor storage device
US14/961,516 USRE46949E1 (en) 2008-11-14 2015-12-07 Non-volatile semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008291779A JP2010118580A (ja) 2008-11-14 2008-11-14 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2010118580A true JP2010118580A (ja) 2010-05-27

Family

ID=42171971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008291779A Pending JP2010118580A (ja) 2008-11-14 2008-11-14 不揮発性半導体記憶装置

Country Status (4)

Country Link
US (3) US7933151B2 (ja)
JP (1) JP2010118580A (ja)
KR (1) KR101036976B1 (ja)
TW (2) TWI413239B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069200A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
JP2013004123A (ja) * 2011-06-14 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
JP2014529889A (ja) * 2011-08-15 2014-11-13 マイクロン テクノロジー，インク． ソースゲートを含む装置および方法
US9311993B2 (en) 2014-03-31 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR20210151335A (ko) * 2020-06-05 2021-12-14 한양대학교 산학협력단 Gidl 현상에 의한 홀 주입 기반 메모리 동작을 수행하는 3차원 플래시 메모리

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5275052B2 (ja) * 2009-01-08 2013-08-28 株式会社東芝 不揮発性半導体記憶装置
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP2011040706A (ja) * 2009-07-15 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8792282B2 (en) * 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8325528B1 (en) * 2010-04-20 2012-12-04 Micron Technology, Inc. Multi-layer flash memory
JP2012009512A (ja) 2010-06-22 2012-01-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012059830A (ja) * 2010-09-07 2012-03-22 Toshiba Corp 半導体記憶装置
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
JP5524134B2 (ja) * 2011-06-14 2014-06-18 株式会社東芝 不揮発性半導体記憶装置
JP2013004128A (ja) * 2011-06-14 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
JP5514158B2 (ja) * 2011-06-16 2014-06-04 株式会社東芝 不揮発性半導体記憶装置
KR101842507B1 (ko) 2011-10-06 2018-03-28 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법
US8976594B2 (en) 2012-05-15 2015-03-10 Micron Technology, Inc. Memory read apparatus and methods
JP2014002810A (ja) 2012-06-18 2014-01-09 Toshiba Corp 不揮発性半導体記憶装置
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
US8988937B2 (en) 2012-10-24 2015-03-24 Sandisk Technologies Inc. Pre-charge during programming for 3D memory using gate-induced drain leakage
US9064577B2 (en) 2012-12-06 2015-06-23 Micron Technology, Inc. Apparatuses and methods to control body potential in memory operations
JP2014187286A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
JP2015176624A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
JP6230512B2 (ja) 2014-09-10 2017-11-15 東芝メモリ株式会社 半導体メモリ
EP3197450A1 (en) 2014-09-22 2017-08-02 INSERM (Institut National de la Santé et de la Recherche Médicale) Methods and pharmaceutical compositions for the treatment of fibrosis
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9842651B2 (en) * 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
JP6559590B2 (ja) * 2016-02-03 2019-08-14 東芝メモリ株式会社 半導体記憶装置
US10497417B2 (en) * 2016-06-01 2019-12-03 Tdk Corporation Spin current assisted magnetoresistance effect device
KR102461726B1 (ko) * 2016-07-19 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102277560B1 (ko) * 2017-04-10 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US11180861B2 (en) 2017-06-20 2021-11-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10608011B2 (en) * 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional NOR memory array architecture and methods for fabrication thereof
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10176880B1 (en) 2017-07-01 2019-01-08 Intel Corporation Selective body reset operation for three dimensional (3D) NAND memory
US10147734B1 (en) * 2017-08-30 2018-12-04 Cypress Semiconductor Corporation Memory gate driver technology for flash memory cells
US10896916B2 (en) * 2017-11-17 2021-01-19 Sunrise Memory Corporation Reverse memory cell
US10381378B1 (en) * 2018-02-02 2019-08-13 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
US10475812B2 (en) * 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
CN112567516A (zh) 2018-07-12 2021-03-26 日升存储公司 三维nor存储器阵列的制造方法
US11069696B2 (en) 2018-07-12 2021-07-20 Sunrise Memory Corporation Device structure for a 3-dimensional NOR memory array and methods for improved erase operations applied thereto
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
CN113169041B (zh) 2018-12-07 2024-04-09 日升存储公司 形成多层垂直nor型存储器串阵列的方法
EP3918633A4 (en) 2019-01-30 2023-02-08 Sunrise Memory Corporation HIGH BANDWIDTH, HIGH CAPACITY EMBEDDED MEMORY DEVICE USING WAFER BONDS
JP2022519537A (ja) 2019-02-11 2022-03-24 サンライズ メモリー コーポレイション 垂直型薄膜トランジスタ、及び、垂直型薄膜トランジスタの、３次元メモリアレイのためのビット線コネクタとしての応用メモリ回路方法
US11917821B2 (en) 2019-07-09 2024-02-27 Sunrise Memory Corporation Process for a 3-dimensional array of horizontal nor-type memory strings
KR20220031033A (ko) 2019-07-09 2022-03-11 선라이즈 메모리 코포레이션 수평 nor형 메모리 스트링의 3차원 어레이를 위한 공정
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
TWI783369B (zh) 2020-02-07 2022-11-11 美商森恩萊斯記憶體公司 準揮發性系統級記憶體
TWI836184B (zh) 2020-02-07 2024-03-21 美商森恩萊斯記憶體公司 具有低延遲的高容量記憶體電路
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
WO2021173572A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation Channel controller for shared memory access
US11508693B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
JP2021150524A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
WO2021207050A1 (en) 2020-04-08 2021-10-14 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional nor memory string array
US11527553B2 (en) 2020-07-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878551A (ja) * 1993-12-27 1996-03-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2000269468A (ja) * 1999-03-16 2000-09-29 Sony Corp 不揮発性半導体記憶装置
JP2002026153A (ja) * 2000-07-10 2002-01-25 Toshiba Corp 半導体メモリ
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
JP2008171968A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 不揮発性半導体記憶装置
JP2009146942A (ja) * 2007-12-11 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
JP3229012B2 (ja) 1992-05-21 2001-11-12 株式会社東芝 半導体装置の製造方法
KR0165398B1 (ko) 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
JP3866460B2 (ja) * 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
KR100305030B1 (ko) * 1999-06-24 2001-11-14 윤종용 플래시 메모리 장치
TW475267B (en) 1999-07-13 2002-02-01 Toshiba Corp Semiconductor memory
JP4213532B2 (ja) * 2003-07-15 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
JP2005116119A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
KR100705220B1 (ko) * 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100895853B1 (ko) * 2006-09-14 2009-05-06 삼성전자주식회사 적층 메모리 소자 및 그 형성 방법
KR100829790B1 (ko) * 2006-10-20 2008-05-19 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 독출방법
JP4945248B2 (ja) 2007-01-05 2012-06-06 株式会社東芝 メモリシステム、半導体記憶装置及びその駆動方法
JP5016928B2 (ja) 2007-01-10 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4996277B2 (ja) * 2007-02-09 2012-08-08 株式会社東芝 半導体記憶システム
KR100851915B1 (ko) * 2007-03-31 2008-08-12 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP4691124B2 (ja) * 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101515936B1 (ko) * 2008-11-27 2015-05-06 삼성전자주식회사 플래시 메모리 장치와 상기 플래시 메모리 장치의 프로그래밍/소거 방법
KR101616097B1 (ko) * 2009-11-11 2016-04-28 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US20120129980A1 (en) 2010-11-19 2012-05-24 Ppg Industries Ohio, Inc. Structural adhesive compositions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878551A (ja) * 1993-12-27 1996-03-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2000269468A (ja) * 1999-03-16 2000-09-29 Sony Corp 不揮発性半導体記憶装置
JP2002026153A (ja) * 2000-07-10 2002-01-25 Toshiba Corp 半導体メモリ
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
JP2008171968A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 不揮発性半導体記憶装置
JP2009146942A (ja) * 2007-12-11 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069200A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
US8593872B2 (en) 2010-09-22 2013-11-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of speeding up data write
JP2013004123A (ja) * 2011-06-14 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
JP2014529889A (ja) * 2011-08-15 2014-11-13 マイクロン テクノロジー，インク． ソースゲートを含む装置および方法
US9311993B2 (en) 2014-03-31 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR20210151335A (ko) * 2020-06-05 2021-12-14 한양대학교 산학협력단 Gidl 현상에 의한 홀 주입 기반 메모리 동작을 수행하는 3차원 플래시 메모리
KR102373845B1 (ko) 2020-06-05 2022-03-14 한양대학교 산학협력단 Gidl 현상에 의한 홀 주입 기반 메모리 동작을 수행하는 3차원 플래시 메모리

Also Published As

Publication number Publication date
KR20100054742A (ko) 2010-05-25
TWI546941B (zh) 2016-08-21
USRE45832E1 (en) 2016-01-05
TW201403797A (zh) 2014-01-16
KR101036976B1 (ko) 2011-05-25
US20100124116A1 (en) 2010-05-20
USRE46949E1 (en) 2018-07-10
TW201023350A (en) 2010-06-16
TWI413239B (zh) 2013-10-21
US7933151B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
JP2010118580A (ja) 不揮発性半導体記憶装置
JP5044624B2 (ja) 不揮発性半導体記憶装置
US9490019B2 (en) Nonvolatile semiconductor memory device and data erase method thereof
JP4856203B2 (ja) 不揮発性半導体記憶装置
US8976603B2 (en) Nonvolatile semiconductor memory device
JP5524134B2 (ja) 不揮発性半導体記憶装置
JP4913188B2 (ja) 不揮発性半導体記憶装置
JP2010199235A (ja) 不揮発性半導体記憶装置
JP2012069205A (ja) 不揮発性半導体記憶装置
JP5514158B2 (ja) 不揮発性半導体記憶装置
JP2011138579A (ja) 不揮発性半導体記憶装置
JP2015195070A (ja) 不揮発性半導体記憶装置
JP2009158529A (ja) 不揮発性半導体記憶装置
JP2013089272A (ja) 不揮発性半導体記憶装置
JP2010027165A (ja) 不揮発性半導体記憶装置およびそのデータ書込み方法
JP2012160234A (ja) 不揮発性半導体記憶装置
JP5524140B2 (ja) 不揮発性半導体記憶装置
TW202324395A (zh) 記憶體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723