CN101689592A - Ⅲ族氮化物半导体发光元件及其制造方法和灯 - Google Patents

Ⅲ族氮化物半导体发光元件及其制造方法和灯 Download PDF

Info

Publication number
CN101689592A
CN101689592A CN200880022134A CN200880022134A CN101689592A CN 101689592 A CN101689592 A CN 101689592A CN 200880022134 A CN200880022134 A CN 200880022134A CN 200880022134 A CN200880022134 A CN 200880022134A CN 101689592 A CN101689592 A CN 101689592A
Authority
CN
China
Prior art keywords
intermediate layer
nitride semiconductor
iii nitride
emitting component
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880022134A
Other languages
English (en)
Other versions
CN101689592B (zh
Inventor
加治亘章
三木久幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101689592A publication Critical patent/CN101689592A/zh
Application granted granted Critical
Publication of CN101689592B publication Critical patent/CN101689592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供在基板上设置有取向特性良好的中间层、且在该中间层上具有结晶性良好的III族氮化物半导体的具有优异的发光特性和生产率的III族氮化物半导体发光元件及其制造方法以及灯。该III族氮化物半导体发光元件，是在基板(11)上至少层叠有由III族氮化物化合物形成的中间层(12)、且在该中间层12上依次层叠具有基底层(14a)的n型半导体层(14)、发光层(15)和p型半导体层(16)而成的III族氮化物半导体发光元件，在中间层(12)的结晶组织中，含有采用峰分离方法将中间层(12)的X射线摇摆曲线分离成半值宽为720弧度秒以上的宽成分、和窄成分的情况下的与宽成分对应的无取向成分，中间层(12)的结晶组织中的无取向成分的比例以中间层(12)的面积比计为30％以下。

Description

Ⅲ族氮化物半导体发光元件及其制造方法和灯
技术领域
本发明涉及可很适合地用于发光二极管(LED)、激光二极管(LD)、电子器件等中的由通式AlaGabIncN(0≤a≤1、0≤b≤1、0≤c≤1、a+b+c＝1)表示的III族氮化物半导体发光元件及其制造方法和灯。
本申请基于在2007年7月4日在日本申请的专利申请2007-176099号要求优先仅，在此援引其内容。
背景技术
III族(第三主族)氮化物半导体具有相当于从可见光到紫外光区的范围的能量直接迁移型的带隙，发光效率优异，因此已作为发光二级管(LED)、激光二极管(LD)等的半导体发光元件制品化，在各种用途中得到使用。另外，即使是用于电子器件的场合，III族氮化物半导体与现有的使用III-V族化合物半导体的情况相比，也具有能够得到优异的特性的电位。
以往，III族氮化物半导体的单晶晶片未被市售，作为III族氮化物半导体，一般的方法是使不同材料的单晶晶片上生长结晶而得到。在这样的异种基板与在其上外延生长的III族氮化物半导体结晶之间存在大的晶格失配。例如，在使氮化镓(GaN)在蓝宝石(Al2O3)基板上生长的场合，在两者之间存在16％的晶格失配，在使氮化镓在SiC基板上生长的场合，在两者之间存在6％的晶格失配。一般地，在存在如上所述的大的晶格失配的场合，难以在基板上直接外延生长晶体，并且，即使是生长了的场合，也存在不能得到结晶性良好的结晶的问题。
因此，曾提出了采用金属有机化学气相淀积(MOCVD)法使III族氮化物半导体结晶在蓝宝石单晶基板或SiC单晶基板上外延生长时，首先在基板上层叠由氮化铝(AlN)、氮化铝镓(AlGaN)形成的被称作低温缓冲层的层，再在其上在高温下外延生长III族氮化物半导体结晶的方法，该方法通常被进行(例如专利文献1、2)。
然而，专利文献1和2所述的方法，在基板与在其上生长的III族氮化物半导体结晶之间基本上没有晶格失配，因此成为在生长了的结晶的内部内包了向表面延伸的被称作贯通位错的位错的状态。因此，结晶发生畸变，如果不将结构合适化则不能得到充分的发光强度，并且，存在生产效率降低等的问题。
另外，关于采用MOCVD以外的方法在基板上成膜出AlN等的层作为中间层(缓冲层)，采用MOCVD法形成在其上成膜的层的方法，例如，曾提出了采用MOCVD法在由高频溅射法成膜了的中间层上生长出相同组成的结晶的方法(例如，专利文献3)。然而，专利文献3所述的方法，存在不能稳定地地在基板上层叠良好的结晶的问题。
因此，为了稳定地得到良好的结晶，提出了使中间层生长后，在由氨与氢组成的混合气体中进行退火的方法(例如，专利文献4)、在400℃以上的温度下采用DC溅射成膜出缓冲层的方法(例如，专利文献5)，另外，在专利文献4、5中，举出了蓝宝石、硅、碳化硅、氧化锌、磷化镓、砷化镓、氧化镁、氧化锰、III族氮化物系化合物半导体单晶等作为用于基板的材料，其中记载了蓝宝石的a面基板最适合。
另一方面，提出了在半导体层上形成电极时，作为对半导体层的预处理使用Ar气进行反溅射的方法(例如，专利文献6)。据说根据专利文献6所述的方法，通过对III族氮化物化合物半导体层的表面实施反溅射，能够改善半导体层与电极之间的电接触特性。
然而，上述的任一种方法都是在基板上原样地直接层叠中间层后使III族氮化物化合物半导体外延生长的方法，因此基板与III族氮化物半导体结晶之间成为晶格失配，存在不能稳定地得到良好的结晶的问题。
专利文献1：日本专利第3026087号公报
专利文献2：日本特开平4-297023号公报
专利文献3：日本特公平5-86646号公报
专利文献4：日本专利第3440873号公报
专利文献5：日本专利第3700492号公报
专利文献6：日本特开平8-264478号公报
发明内容
在使中间层在基板表面生长时，如果基板表面不是被洗净了的状态，则难以作为相对于基板垂直的结晶来生长。因此，在使中间层在基板上生长时必须预先除去基板表面的杂质等。因此可考虑例如通过将上述专利文献6所述的采用了反溅射的方法适用于基板的预处理，来预先从基板表面除去杂质等的方法。
然而，通过如上所述的反溅射处理除去基板上的杂质等的场合，若对基板过于施加功率则基板的表面遭受损伤，有可能不能得到由除去杂质所带来的效果。这样的场合，在基板上生长的中间层不取向，基板与半导体层之间不会晶格失配，因此发生不能够在基板上形成具有良好的结晶性的半导体层的问题。
介由中间层形成于基板上的半导体层的取向特性依赖于上述中间层的取向特性。因此，若形成于基板上的中间层不取向，则其上层叠的半导体层也不取向。因此，基板表面上的取向成分少的场合，半导体层的结晶性变低，存在III族氮化物半导体发光元件的发光特性降低的问题。
为了解决如上所述的对基板实施反溅射时的问题，必须使反溅射条件为虽然除去杂质等但是不会对基板表面造成损伤的程度的条件。然而，施加于基板的功率的实际施加状态等的各条件，相应于每个用于反溅射的制造装置(室)而大大不同，反溅射条件需要根据各装置进行其每次的管理，因此存在制造工序中的条件管理费力费时的问题。
另一方面，一直以来作为评价结晶的取向特性的方法之一，有使用X射线进行测定的摇摆曲线法，对于如上所述的III族氮化物半导体元件，一般地也作为用于最适合地控制中间层、该中间层上的III族氮化物半导体的取向的指标而使用。然而，如图9的图所示，在中间层的(0002)面X射线摇摆曲线半值宽与在中间层上形成的由III族氮化物半导体构成的基底层的(0002)面X射线摇摆曲线半值宽之间不存在相关关系。因此，即使是利用该中间层的(0002)面的X射线摇摆曲线半值宽控制中间层的取向的场合，也存在在其上形成的基底层(CaN层)的结晶性不一定良好的问题。
在此，例如，若只是中间层的结晶组织中的取向成分的部分，则能够由X射线摇摆曲线半值宽对取向特性进行评价、控制。然而，本发明者等潜心进行实验的结果，在中间层的结晶组织中，对于无取向的宽成分的部分，不能够进行利用X射线摇摆曲线半值宽的取向特性的评价，因此如上所述认为在中间层与基底层之间X射线摇摆曲线半值宽不相关。
从如上所述的问题考虑，为了通过使形成于基板上的中间层的结晶组织良好地进行取向，来提高中间层上形成的III族氮化物半导体的结晶性，迫切要求进行标准化以使得即使是基板表面的洗涤采用反溅射，并使用多个制造装置的场合，也能够相应于每个装置适当地设定反溅射的条件。
本发明是鉴于上述问题而完成的研究，其目的是提供在基板上设置有取向特性良好的中间层，在该中间层上具有结晶性良好的III族氮化物半导体的具有优异的发光特性和生产率的III族氮化物半导体发光元件及其制造方法以及使用III族氮化物半导体发光元件而构成的灯。
本发明者等为了解决上述问题而反复潜心研究，调查了关于基板与中间层之间以及中间层与III族氮化物半导体之间的取向特性以及结晶组织的关系。
其结果发现：在采用溅射法形成中间层之前，通过由适宜条件的反溅射进行基板的预处理，从基板表面除去杂质等，能够适当地控制中间层的取向特性，并且，能使在其上生长的III族氮化物半导体结晶作为稳定的良好的结晶而得到。另外还发现：对于在基板上生长的中间层的结晶组织，规定作为无取向的成分的宽成分的比例以使其为一定以下，将该宽成分的比例作为指标，由此能够相应于每个制造装置适当地控制反溅射条件。
图7是表示：构成III族氮化物半导体发光元件并形成于基板表面的中间层的结晶组织中的无取向的宽成分的比例(％)与形成于该中间层上的由III族氮化物半导体构成的基底层的(0002)面摇摆曲线半值宽的关系的曲线图。如图7的曲线图所示，中间层的结晶组织中的宽成分的比例与形成于中间层上的基底层的(0002)面摇摆曲线半值宽相关是明确的。
其结果，本发明者等发现：在形成于基板上的中间层中，通过规定作为无取向的成分的宽成分的比例以使其为一定以下，形成于中间层上的III族氮化物半导体良好地进行取向。而且本发明者等发现：通过将上述宽成分的比例作为指标，能够相应于每个制造装置适当地控制、设定反溅射条件，从而完成了本发明。
即，本发明涉及以下的发明。
[1]一种III族氮化物半导体发光元件，是在基板上至少层叠有由III族氮化物化合物形成的中间层，并在该中间层上依次层叠具有基底层的n型半导体层、发光层和p型半导体层而成的III族氮化物半导体发光元件，其特征在于，在上述中间层的结晶组织中含有采用峰分离方法将上述中间层的X射线摇摆曲线分离成半值宽为720弧度秒(arcsec)以上的宽成分、和窄成分的情况下的与上述宽成分对应的无取向成分，上述中间层的结晶组织中的上述无取向成分的比例以在上述中间层中的面积比计，为30％以下。
[2]根据[1]所述的III族氮化物半导体发光元件，其特征在于，在上述中间层上层叠的上述基底层的(0002)面的X射线摇摆曲线半值宽为50弧度秒以下。
[3]根据[1]或[2]所述的III族氮化物半导体发光元件，其特征在于，上述基板是蓝宝石基板。
[4]根据[3]所述的III族氮化物半导体发光元件，其特征在于，上述中间层形成于上述蓝宝石基板的c面上。
[5]根据[1]～[4]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层的膜厚为20～40nm的范围。
[6]根据[1]～[5]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层由含有Al的组成构成。
[7]根据[6]所述的III族氮化物半导体发光元件，其特征在于，上述中间层由AlN形成。
[8]根据[1]～[7]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述基底层由GaN系化合物半导体形成。
[9]根据[8]所述的III族氮化物半导体发光元件，其特征在于，上述基底层由AlxGa1-xN(0≤X≤1)形成。
[10]一种III族氮化物半导体发光元件的制造方法，是在基板上至少层叠由III族氮化物化合物形成的中间层，并在该中间层上依次层叠具有基底层的n型半导体层、发光层和p型半导体层的III族氮化物半导体发光元件的制造方法，其特征在于，具有：对上述基板进行等离子处理的预处理工序、和继该预处理工序之后采用溅射法在上述基板上形成上述中间层的溅射工序，
在上述溅射工序中，使采用峰分离方法将上述中间层的X射线摇摆曲线分离成半值宽为720弧度秒以上的与上述中间层的结晶组织中含有的无取向成分对应的宽成分、和窄成分的情况下的上述中间层的结晶组织中的上述无取向成分的比例以在中间层中的面积比计为30％以下来形成上述中间层。
[11]根据[10]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序通过使含氮气体在室内流通来进行。
[12]根据[11]所述的III族氮化物半导体发光元件的制造方法，其特征在于，在上述预处理工序中，在室内流通的上述含氮气体中的氮气的比例为50％以上。
[13]根据[10]～[12]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序通过使室内的压力为1Pa以上来进行。
[14]根据[10]～[13]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序通过使处理时间为30秒以下来进行。
[15]根据[10]～[14]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序通过使上述基板的温度为25～1000℃的范围来进行。
[16]根据[10]～[15]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，在同一室内进行上述预处理工序和上述溅射工序。
[17]根据[10]～[16]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序中的等离子处理是反溅射。
[18]根据[17]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序通过由使用了高频率的电源发生等离子体来进行反溅射。
[19]根据[18]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序包括通过由使用了高频率的电源发生氮等离子体来进行反溅射。
[20]根据[18]或[19]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述预处理工序通过对上述基板施加0.1kW以下的高频功率来进行反溅射。
[21]根据[10]～[20]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述溅射工序以覆盖上述基板表面的至少90％的方式形成上述中间层。
[22]根据[10]～[21]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述溅射工序使用含有V族(即第五主族)元素的原料。
[23]根据[10]～[22]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述溅射工序采用使含有V族元素的原料在反应器内流通的反应溅射法成膜出上述中间层。
[24]根据[22]或[23]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述V族元素是氮。
[25]根据[22]或[23]所述的III族氮化物半导体发光元件的制造方法，其特征在于，作为含有上述V族元素的原料使用氨。
[26]根据[10]～[25]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述溅射工序采用RF溅射法成膜出上述中间层。
[27]根据[26]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述溅射工序采用RF溅射法一边使阴极的磁铁移动一边成膜出上述中间层。
[28]根据[10]～[27]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述溅射工序通过使上述基板的温度为400～800℃的范围来形成上述中间层。
[29]根据[10]～[28]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用MOCVD法在上述中间层上成膜出上述基底层。
[30]根据[10]～[28]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用反应溅射法在上述中间层上成膜出上述基底层。
[31]根据[10]～[30]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，使上述基板的温度为300～1200℃来形成上述基底层。
[32]一种III族氮化物半导体发光元件，是采用上述[10]～[31]的任一项所述的制造方法得到的。
[33]一种灯，它是使用上述[1]～[9]或[32]的任一项所述的III族氮化物半导体发光元件而构成的。
根据本发明的III族氮化物半导体发光元件，通过在层叠于基板上的中间层的结晶组织中，含有采用峰分离方法将中间层的X射线摇摆曲线分离成半值宽为720弧度秒以上的宽成分、和窄成分的情况下的、与宽成分对应的无取向成分，且这样的无取向成分的比例以在上述中间层中的面积比计为30％以下，从而中间层成为均匀性高的结晶组织，成为具有良好的取向特性的层。由此，在基板与在中间层上生长的III族氮化物半导体之间不会产生晶格失配，因此在III族氮化物半导体的均匀性提高的同时能得到良好的取向。因此能得到具有优异的发光特性的III族氮化物半导体发光元件。
另外，根据本发明的III族氮化物半导体发光元件的制造方法，由于是具有对基板进行等离子处理的预处理工序和继该预处理工序之后采用溅射法在基板上形成中间层的溅射工序，并且，该溅射工序通过使采用峰分离方法将中间层的X射线摇摆曲线分离成半值宽为720弧度秒以上的与中间层的结晶组织中含有的无取向成分对应的宽成分、和窄成分的情况下的、中间层的结晶组织中的无取向成分的比例按面积比计为30％以下来形成中间层的方法，因此能够切实地除去基板上的杂质等，使具有均匀性高的结晶组织和良好的取向特性的中间层生长。由此在基板与在中间层上生长的III族氮化物半导体之间不会发生晶格失配，因此能形成良好地取向的III族氮化物半导体。
另外，由于是规定预处理工序中的各条件，而且将中间层的结晶组织中的宽成分的比例作为指标来控制上述中间层的取向特性和基底层的结晶性的方法，因此可以不依赖于使用的溅射装置的性能而准确地设定各制造条件。
因此，能以高的生产效率制造发光特性优异的III族氮化物半导体发光元件。
另外，本发明的灯，是使用了上述本发明的III族氮化物半导体发光元件、或由上述本发明的制造方法得到的III族氮化物半导体发光元件而构成的灯，因此能得到优异的发光特性。
附图说明
图1是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示叠层半导体的剖面结构的概略图。
图2是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示平面结构的概略图。
图3是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示剖面结构的概略图。
图4是模式地说明使用本发明的III族氮化物半导体发光元件而构成的灯的概略图。
图5是模式地说明本发明的III族氮化物半导体发光元件的制造方法的一例的图，是表示在室内具有靶的溅射装置的结构的概略图。
图6是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示中间层的结晶组织的取向状态的图。
图7是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示基底层的(0002)面X射线摇摆曲线半值宽相对于中间层中的宽成分的比例的变化的曲线图。
图8A是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示进行峰分离前的中间层的X射线摇摆曲线的波形，是宽成分少的峰。
图8B是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示进行峰分离前的中间层的X射线摇摆曲线的波形，是基本上为宽成分的峰。
图8C是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示进行峰分离前的中间层的X射线摇摆曲线的波形，是虽然宽成分乍一看少但由于峰成分细而少因此宽成分的比例变多的峰。
图8D是模式地说明本发明的III族氮化物半导体发光元件的一例的图，是表示进行峰分离前的中间层的X射线摇摆曲线的波形，是宽成分多的峰。
图9是用于说明以往的III族氮化物半导体发光元件的模式图，是表示中间层(0002)面X射线摇摆曲线半值宽与基底层的(0002)面X射线摇摆曲线的关系的曲线图。
标号说明
1...III族氮化物半导体发光元件；
10...叠层半导体；
11...基板；
11a...表面(基板)；
12...中间层；
12b...窄成分(取向成分)；
12c...宽成分(无取向成分)；
14...n型半导体层；
14a...基底层；
15...发光层；
16...p型半导体层；
16a...p型覆盖层；
16b...p型接触层；
2...灯；
40...溅射装置；
41...室；
42...磁铁；
47...靶；
48...电源。
具体实施方式
以下一边适当参照图1～8(也参照图9)一边对本发明的III族氮化物半导体及其制造方法、和使用III族氮化物半导体而构成的灯的一实施方式进行说明。
[III族氮化物半导体发光元件]
本实施方式的III族氮化物半导体发光元件(以下有时简称为发光元件)1如以下所述那样概略构成(参照图1和图2)：在基板11上至少层叠有由III族氮化物化合物形成的中间层12，并在该中间层12上依次层叠具有基底层14a的n型半导体层14、发光层15和p型半导体层16而成，并且，在中间层12的结晶组织中含有采用峰分离方法将中间层12的X射线摇摆曲线分离成半值宽为720弧度秒以上的宽成分、和窄成分的情况下的、与宽成分对应的无取向成分，中间层12的结晶组织中的宽成分(无取向成分：参照图6的标号12c)的比例以在中间层12中的面积比计为30％以下。
<发光元件的叠层结构>
图1是用于详细说明本发明的III族氮化物半导体发光元件的一例的模式图，是表示在基板上形成了III族氮化物半导体的叠层半导体的一例的概略剖面图。图1表示的叠层半导体10，在基板11上层叠有由III族氮化物化合物形成的中间层12，并在该中间层12上形成有依次层叠n型半导体层14、发光层15和p型半导体层16而成的半导体层20。
另外，图2和图3是表示使用图1所示的叠层半导体10构成发光元件1的例子的概略图，图2是平面图、图3是剖面图。本实施方式的发光元件1，在叠层半导体10的p型半导体层16上层叠有透光性正极17，并在该透光性正极上形成有正极焊盘18，并且，在形成于n型半导体层14的n型接触层14b上的露出区域14b上层叠有负极19。
另外，本实施方式的中间层12，如上所述，结晶组织中的宽成分的比例以在表面12a中的面积比计为30％以下。
以下对本实施方式的III族氮化物半导体发光元件的叠层结构进行详述。
『基板』
在本实施方式中，作为能用于基板11的材料，只要是可在表面上外延生长III族氮化物半导体结晶的基板材料就没有特别的限定，可以选择各种材料使用。例如可举出蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等。其中，从能层叠结晶性良好的III族氮化物半导体的观点考虑，优选将蓝宝石、SiC等的具有六方晶结构的材料用于基板。
另外，作为基板的大小，通常可以使用直径2英寸左右的基板，但本发明的III族氮化物半导体也可以使用直径4～6英寸的基板。
再者，基板11的表面11a，优选在使中间层12生长前预先实施洗涤处理来除去杂质等，尤其是优选：在后述详细情况的本发明的制造方法所具备的预处理工序中，通过等离子处理来进行洗涤处理。
通过预先从基板11的表面11a除去杂质等，在其上生长的中间层12成为具有均匀性高的结晶组织，并且具有良好的取向性的层。
另外，在上述基板材料之中，在使用已知通过不使用氨而成膜出中间层，并且采用使用氨的方法成膜出构成后述的n型半导体层的基底层，从而由于在高温下与氨接触而会引起化学性的改性的氧化物基板、金属基板等的场合，本实施方式的中间层作为涂层发挥作用，因此从防止基板的化学性的改性的观点考虑是有效的。另外，一般地溅射法能将基板的温度抑制为低，因此即使是使用了由具有在高温下分解的性质的材料形成的基板的场合，也能够不会对基板造成损伤而在基板上成膜出各层。
『中间层』
本实施方式的叠层半导体10，通过将金属原料和含有V族元素的气体由等离子体活化而进行反应，从而在基板11上成膜出由III族氮化物化合物形成的中间层12。采用如本实施方式那样的使用了等离子化了的金属原料的方法成膜出的膜，具有容易获得取向的作用。
形成这样的中间层的III族氮化物化合物的结晶具有六方晶系的结晶组织，通过控制成膜条件能够形成为单晶膜。
「结晶组织」
从缓冲功能的方面考虑，优选中间层12是单晶结构。III族氮化物半导体的结晶具有六方晶系的结晶，形成以六棱柱为基本的组织。III族氮化物半导体的结晶，通过控制成膜时的等离子化的条件，能成膜出也沿面内方向生长了的结晶。在基板11上成膜出具有这样的单晶结构的中间层12的场合，由于中间层12的缓冲功能有效地发挥作用，因此在其上面成膜的III族氮化物半导体成为具有良好的取向性和结晶性的结晶膜。
(宽成分)
本实施方式的中间层12，在其结晶组织中宽成分的比例以在表面12a中的面积比计为30％以下。在此，所谓在本发明中说明的宽成分，在后面叙述详细情况，是指与结晶组织中的无取向成分对应的成分。
如本实施方式的中间层12那样具有由六棱柱的集合体形成的结晶结构的膜，如图6的模式图所示，存在作为相对于基板11垂直的结晶来取向的区域的窄成分(取向成分)12b和晶体相对于基板不垂直而大致为无取向的区域的宽成分(无取向成分)12c。
如上所述，在中间层12上成膜的基底层14a、进而半导体层20的取向特性，依赖于中间层12的取向特性。因此，中间层12越良好地取向，即，中间层12中的宽成分12c的比例与取向成分12b相比越低，则基底层14a越良好地取向。由此，进而在基底层14a上成膜的n型接触层14b、n型覆盖层14c、发光层15和p型半导体层16的各层的结晶性提高，因此能够制成为发光特性优异的发光元件1。
(宽成分的解析方法)
以下对进行中间层12的结晶组织中的宽成分12c的测定和解析的方法的一例进行说明。
首先，作为CuKα射线X射线发生源，使用利用抛物线镜和双晶使发散角为0.01°的入射光，来测定中间层12的结晶组织和X射线摇摆曲线(XRC)。接着，使用一般的数据解析软件对得到的X射线摇摆曲线的数据进行峰分离解析。在本实施方式中，在使用图8A～图8D的同时，一边适宜参照「Peak Fit(注册商标)用户手册：Seasolve公司出版」一边对使用「peak Fit(注册商标)：Seasolve公司制」作为数据解析软件的例子进行说明(尤其是参照上述用户手册的图1-1～1-3、1-14～1-16、2-1～2-7、6-7～6-9、7-11)。
在此，图8A～图8D是表示进行峰分离前的中间层12的X射线摇摆曲线的波形，图8A是宽成分少的峰，图8B是基本上为宽成分的峰，图8C是乍一看宽成分少，但由于峰成分细而少因此宽成分的比例增多的峰，图8D表示宽成分多的峰。
首先，在计算机上读出采用上述的方法得到的X射线摇摆曲线的数据后，启动上述[Peak Fit(注册商标)]中的拟合程序[AutoFit Peak I]。
接着，以上述中间层的X射线摇摆曲线的数据为基础，使用上述[AutoFit Peaks I]生成解析波形。
然后，由采用上述[AutoFit Peaks I]得到的解析波形进行峰分离处理，分离成宽成分(无取向成分)的峰波形和窄成分(取向成分)的峰波形。
接着，适宜调整这些宽成分和取向成分的强度和宽度后，进行峰波形的峰拟合(Fitting)处理。此时，作为拟合函数，使用如下述通式(1)所示的[Gaussian-Lorentzian Sum(Amplitude)(参照上述用户手册：图7-11)。
y = a 0 [ a 3 ln 2 a 2 &pi; exp ( - 4 ln 2 ( x - a 1 a 2 ) 2 ) + 1 - a 3 &pi; a 2 [ 1 + 4 ( x - a 1 a 2 ) 2 ] a 3 ln 2 a 2 &pi; + 1 - a 3 &pi; a 2 ] - - - ( 1 )
上述通式(1)中，a0＝振幅(Amplitude)(与峰强度有关的参数)、a1＝中心(center)(与峰的中心位置有关的参数)、a2＝宽度(width)(＞0)(与峰宽有关的参数)、a3＝形状(shape)(≥0且≤1)(与峰形状有关的参数，另外，拟合时间指数(Fit Time Index)＝2.9。
在此，峰拟合处理进行到看不到R2的变化。通过进行这样的峰拟合处理，生成宽(无取向)成分的峰和锐利的取向成分被拟合了的波形，同时算出中间层12的表面12a上的各成分的面积。并且，通过算出在中间层的表面12a中上述宽成分所占的比例，能够算出中间层12的结晶组织中的宽成分12c的面积比。
本实施方式的发光元件1所具有的中间层12，通过规定在该中间层12的结晶组织中使可按上述步骤解析的宽成分(无取向成分)12c的面积比为30％以下，能获得良好地取向的(0002)面。由此，在中间层12上形成的基底层14a、进而在其上形成的由III族氮化物半导体构成的各层成为结晶性非常优异的层。
(X射线摇摆曲线半值宽)
本实施方式的中间层12，优选(0002)面的X射线摇摆曲线(XRC)半值宽为0.1～0.2(360～720弧度秒)左右。若XRC半值宽是上述范围，则能够判断为中间层12由宽成分12被抑制成低比例的结晶组织形成。
在此，一般地即使中间层的XRC半值宽是多少超过0.2(720弧度秒)的数值，在作为由AlN形成的中间层的XRC半值宽单独地观察的场合，也决不是过大的特性。然而，本发明者等发现：由III族氮化物半导体形成的基底层的取向特性不受中间层的XRC半值宽控制，而依赖于上述中间层的宽成分的比例，本发明的发光元件1，通过如上述那样规定中间层12的结晶组织中的宽成分的比例，后述的基底层的取向特性为良好的特性。
「膜厚」
中间层12的膜厚优选为20～40nm的范围。通过使中间层12的膜厚为该范围，能够获得具有良好的结晶性，并且在中间层12上成膜出由III族氮化物半导体形成的各层时，作为涂层有效地发挥作用的中间层12。中间层12的膜厚不到20nm时，有可能作为上述的涂层的功能不充分。另外，以超过40nm的膜厚形成中间层的场合，尽管作为涂层的功能没有变化但是成膜处理时间变长，有可能生产率降低。
另外，在作为涂层的功能上，优选中间层12以覆盖基板11的表面11a的至少90％的方式形成。
「组成」
作为构成中间层12的材料，只要是由通式AlGaInN表示的III族氮化物半导体，则任何材料都可以使用。进而也可以为含有作为V族的As、P的构成。
另外，中间层12优选为含有Al的组成，其中优选为GaAlN，此时优选Al的组成为50％以上。另外，中间层12通过为由AlN形成的构成，能够高效率地成为六棱柱集合体因此更优选。
另外，作为构成中间层12的材料，只要是具有与III族氮化物半导体相同的结晶组织的材料，则任何材料都可以使用，但优选晶格长度与构成后述的基底层的III族氮化物半导体接近的材料，特别优选周期表的IIIa族元素的氮化物。
『半导体层』
如图1所示，本实施方式的叠层半导体10，是在基板11上介由上述那样的中间层12层叠由III族氮化物体系半导体形成的、由n型半导体层14、发光层15和p型半导体层16构成的半导体层20而成。另外，图示例的叠层半导体10，在中间层12上层叠有n型半导体层14所具有的基底层14a。
作为III族氮化物半导体，已知多数的例如由通式AlXGaYInZN1-AMA(0≤X≤1、0≤Y≤1、0≤Z≤1、且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A＜1)表示的氮化镓系化合物半导体。在本发明中也包括这些周知的氮化镓系化合物半导体在内可以没有任何限制地使用由通式AlXGaYInZ N1-AMA(0≤X≤1、0≤Y≤1、0≤Z≤1、且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A＜1)表示的氮化镓系化合物半导体。
氮化镓系化合物半导体，除了Al、Ga和In以外还可以含有其他的III族元素，也可以根据需要含有Ge、Si、Mg、Ca、Zn、Be、P和As等元素。此外，不限于有意地添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质中含有的微量杂质。
「n型半导体层」
n型半导体层14，通常被层叠在上述中间层12上，由基底层14a、n型接触层14b和n型覆盖层14c构成。再者，n型接触层可兼作为基底层和/或n型覆盖层，但基底层也可兼作为n型接触层以及n型覆盖层。
{基底层}
本实施方式的基底层14a由III族氮化物半导体形成，在本实施方式中，可采用现有公知的MOCVD法在中间层12上层叠而成膜。
作为基底层14a的材料，不一定需要与在基板11上成膜出的中间层12相同，也可以使用不同的材料，但优选由AlxGa1-xN层(0≤x≤1，优选0≤x≤0.5，更优选0≤x≤0.1)构成。
(X射线摇摆曲线半值宽)
本实施方式的基底层14a，优选其(0002)面的摇摆曲线半值宽为50弧度秒以下。
如上所述，在中间层12的结晶组织中无取向的宽成分12c的比例(％)与形成于中间层12上的基底层14a的(0002)面摇摆曲线半值宽的关系，如图7的曲线图所示那样相关是明确的。因此，首先通过从基板11的表面11a切实地除去杂质等，能成膜出宽成分12c的比例低、并良好地取向了的中间层12。
本实施方式的被层叠基底层14a的中间层12，结晶组织中的宽成分的比例，按在中间层12的表面12a中的面积比计为30％以下，这样的在具有良好的取向特性的中间层12上形成的基底层14a，作为良好地取向的层而生长，因此进而在其上生长的由III族氮化物半导体的各层构成的半导体层20，成为结晶性非常优异的半导体层。
在基板上形成由III族氮化物半导体构成的各层的场合，由于如上述那样基板与III族氮化物半导体的晶格常数不同，因此难以在例如由蓝宝石制成的基板的(0001)C面上采用溅射法直接形成III族氮化物半导体的单晶。因此，在本发明中，首先在实施了预处理的基板11上形成中间层12，再在其上预先形成单晶的由III族氮化物半导体形成的基底层14a。采用溅射法能够在单晶的基底层14a上容易地形成结晶性良好的III族氮化物半导体的单晶层。
(成分组成)
本发明者等潜心进行实验的结果明确了作为用于基底层14a的材料优选含有Ga的III族氮化物化合物即GaN系化合物半导体。
在中间层12为由AlN形成的构成的场合，基底层14a需要通过迁移使位错环化以避免原样地继承中间层12的结晶性。作为容易发生位错环化的材料，可举出含有Ga的GaN系化合物半导体，可特别优选使用AlGaN或GaN。
(膜厚)
从能得到结晶性良好的基底层的观点考虑，基底层14a的膜厚优选为0.1～8μm的范围，从能缩短成膜所需要的工序时间、生产率提高的观点考虑，更优选为0.1～2μm的范围。
(掺杂物)
基底层14a可以根据需要成为在1×1017～1×1019个/cm3的范围内掺杂了n型杂质的构成，但也可以为非掺杂(＜1×1017个/cm3)的构成，从能维持良好的结晶性的观点考虑，优选为非掺杂。
在基板11为导电性的场合，通过对基底层14a掺杂物而成为导电性，能够在发光元件的上下形成电极。另一方面，基板11使用绝缘性的材料的场合，由于变成采用在发光元件的同一面上能够设置正极和负极的各电极的芯片结构，因此基底层14a为不掺杂的结晶层，结晶性良好而优选。作为n型杂质没有特别的限定，例如可举出Si、Ga和Sn等，优选举出Si和Ge。
{n型接触层}
本实施方式的n型接触层14b由III族氮化物半导体形成，可采用MOCVD法层叠地成膜在基底层14a上。
作为n型接触层14b，优选与基底层14a同样地由AlXGa1-XN层(0≤x≤1、优选0≤x≤0.5，更优选0≤x≤0.1)构成。另外，优选掺杂有n型杂质，当以1×1017～1×1019个/cm3、优选以1×1018～1×1019个/cm3的浓度含有n型杂质时，在维持与负极的良好的欧姆接触、抑制裂纹发生、维持良好的结晶方面是优选的。作为n型杂质没有特别的限定，例如可举出Si、Ge和Sn等，优选是Si以及Ge。生长温度与形成基底层时同样。另外，如上所述，n型接触层14b也可为兼作基底层的构成。
构成基底层14a和n型接触层14b的氮化镓系化合物半导体，优选是同一组成，将它们的合计的膜厚设定在0.1～20μm，优选设定在0.5～15μm，更优选设定在1～12μm的范围。当膜厚为该范围时，可良好地维持半导体的结晶性。
{n型覆盖层}
优选在上述的n型接触层14b与后述详细情况的发光层15之间设置n型覆盖层14c。通过设置n型覆盖层14c，能够改善在n型接触层14b的最表面产生的平坦性的恶化。n型覆盖层14c可采用溅射法等由AlGaN、GaN、GaInN等成膜。另外，也可为它们的结构的异质接合、多次层叠的超晶格结构。在为GaInN的场合，当然希望比发光层15的GaInN的带隙大。
n型覆盖层14c的膜厚没有特别的限定，优选是5～500nm的范围，更优选是5～100nm的范围。
另外，n型覆盖层14c的n型掺杂物浓度优选为1×1017～1×1020个/cm3的范围，更优选是1×1018～1×1019个/cm3的范围。当掺杂物浓度为该范围时，在维持良好的结晶性和降低发光元件的工作电压方面优选。
「p型半导体层」
p型半导体层16通常由p型覆盖层16a和p型接触层16b构成。采用反应溅射法成膜而成。另外，p型接触层也可以兼作p型覆盖层。
本实施方式的p型半导体层16，添加将导电性控制成p型的p型杂质而成。作为p型杂质没有特别的限定，但优选使用Mg，另外，也可以同样地使用Zn。
另外，作为p型半导体层16整体的膜厚没有特别的限定，优选是0.05～1μm的范围。
(p型覆盖层)
作为p型覆盖层16a，是比后述详情的发光层15的带隙能量大的组成，只要是载流子能够封入发光层15的组成则没有特别限定，优选举出AldGa1-dN(0＜d≤0.4，优选0.1≤d≤0.3)的组成。当p型覆盖层16a由这样的AlGaN形成时，在载流子封入发光层15方面优选。
p型覆盖层16a的膜厚没有特别的限定，优选是1～400nm，更优选是5～100nm。
通过在p型覆盖层16a中添加p型杂质获得的p型掺杂物浓度，优选为1×1018～1×1021个/cm3的范围，更优选是1×1019～1×1020个/cm3。当p型掺杂物为上述范围时，不会使结晶性降低并可得到良好的p型结晶。
{p型接触层}
作为p型接触层16b，是至少含有AleGa1-eN(0≤e＜0.5，优选0≤e≤0.2，更优选0≤e≤0.1)的氮化镓系化合物半导体层。当Al组成为上述范围时，在维持良好的结晶性和与p型欧姆电极(参照后述的透光性电极17)的良好的欧姆接触方面优选。
p型接触层16b的膜厚没有特别的限定，优选是10～500nm，更优选是50～200nm。当膜厚为该范围时，在发光输出功率方面优选。
另外，通过在p型接触层16b中添加p型杂质而得到的p型掺杂物浓度为1×1018～1×1021个/cm3的范围时，在维持良好的欧姆接触、防止裂纹发生、维持良好的结晶性方面优选，更优选是5×1019～5×1020个/cm3的范围。
「发光层」
发光层15是层叠在n型半导体层14上，并且在其上层叠p型半导体层16的层，可采用现有公知的MOCVD法等进行成膜。另外，发光层15如图1所示是由氮化镓系化合物半导体形成的势垒层15a和由含有铟的氮化镓系化合物半导体形成的阱层15b交替地重复层叠而成，在图示例中，按势垒层15a配置在n型半导体层14一侧和p型半导体层16一侧的顺序层叠地形成。
作为势垒层15a，例如可优选使用带隙能量比由含有铟的氮化镓系化合物半导体形成的阱层15b大的AlcGa1-cN(0≤c＜0.3)等的氮化镓系化合物半导体。
另外，对于阱层15b，作为含有铟的氮化镓系化合物半导体，例如可以使用Ga1-sInsN(0＜s＜0.4)等的氮化镓铟。
另外，作为发光层15整体的膜厚，没有特别的限定，但优选是可得到量子效应的程度的膜厚即临界膜厚。例如，发光层15的膜厚优选是1～50nm的范围，更优选是100nm左右的膜厚。当膜厚为上述范围时，有助于发光输出功率的提高。
『透光性正极』
透光性正极17是在p型半导体层16(p型接触层16b)上形成的透光性的电极。
作为透光性正极17的材质没有特别的限定，可以采用本技术领域中熟知的惯用的手段设置ITO(In2O3-SnO2)、AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-Ga2O3)等材料。另外，其结构也包括现有公知的结构在内可以没有任何限制地使用任何的结构的材料。
另外，透光性正极17可以以覆盖掺杂了Mg的p型半导体件层16上的大致全面的方式形成，也可以隔开间隙而形成为格子状、树形状。
『正极焊盘和负极』
正极焊盘18是形成在上述的透光性正极17上的电板。
作为正极焊盘18的材料，众所周知的是使用了Au、Al、Ni以及Cu等的各种结构，可以没有任何限制地使用这些众所周知的材料、结构的焊盘。
正极焊盘18的厚度优选是100～1000nm的范围内。另外，在焊盘的特性上，厚度大时接合性变高，因此更优选正极焊盘18的厚度为300nm以上。从制造成本的观点考虑更优选为500nm以下。
负极19，在基板11上依次层叠了n型半导体层14、发光层15和p型半导体层16的半导体层中，与n型半导体层14的n型接触层14b相接触地形成。
因此，设置负极19时，通过除去p型半导体层16、发光层15和n型半导体层14的一部分而形成n型接触层14b的露出区域14b，在该区域上形成负极19。
作为负极19的材料，众所周知各种组成以及结构的负极，可以没有任何限制地使用这些众所周知的负极，可以采用本技术领域中熟知的惯用的手段设置。
如以上所说明，根据本实施方式的III族氮化物半导体发光元件1，通过在层叠在基板11上的中间层12的结晶组织中作为无取向成分的宽成分的比例为30％以下，中间层12成为均匀性高的结晶组织，成为具有良好的取向特性的层。由此，在基板11与在中间层12上生长的由III族氮化物半导体形成的半导体层20之间不会产生晶格失配，因此在III族氮化物半导体的均匀性提高的同时，结晶性良好。因此可得到具有优异的发光特性的III族氮化物半导体发光元件。
[III族氮化物半导体发光元件的制造方法]
本实施方式的III族氮化物半导体发光元件1的制造方法，是在基板11上至少层叠由III族氮化物化合物形成的中间层12，在该中间层12上依次层叠具有基底层14a的n型半导体层14、发光层15和p型半导体层16的方法，是具有对基板11进行等离子处理的预处理工序、和继该预处理工序之后采用溅射法在基板11上成膜出中间层12的溅射工序，该溅射工序使采用峰分离方法将中间层12的X射线摇摆曲线分离成半值宽为720弧度秒以上的与中间层12的结晶组织中含有的无取向成分对应的宽成分(参照图6的标号12c)和窄成分(参照图6的标号12b)的情况下的、中间层12的结晶组织中的宽成分的比例按中间层12的面积比计为30％以下来形成中间层12的方法。
另外，本实施方式的制造方法，如图2和图3所示的模式图那样，使用在基板11上成膜出各层而成的叠层半导体10(参照图1)，通过在该叠层半导体10的p型半导体层16上层叠透光性正极17，再在该透光性正极上形成正极焊盘18，并且在n型半导体层14的n型接触层14b上形成的露出区域14d上层叠负极19，从而得到发光元件1。
本实施方式的制造方法，使III族氮化物半导体结晶在基板11上外延生长，形成如图1所示的叠层半导体10时，在溅射工序中，在预处理工序中实施了等离子处理的基板11上成膜出中间层12，再在该中间层上形成半导体层20。在本实施方式中，为采用溅射法形成中间层12，采用MOCVD法在其上形成n型半导体层14的基底层14a、n型接触层14b、n型覆盖层14c、发光层15和p型半导体层16各层的方法。
『预处理工序(基板的洗涤)』
首先，对基板11的表面11a实施预处理。
在本实施方式的预处理工序中进行的等离子处理，优选在含有氮、氧等的发生活性的等离子体种的气体的等离子体中进行。其中，特别优选氮气。通过使这样的氮气等的等离子体作用于基板11表面，能够除去附着在基板11的表面11a上的有机物和氧化物等的杂质。
通过对基板11实施如本实施方式那样的预处理，可在基板11的表面11a全面上以取向了的状态成膜出中间层12，可使在其上成膜的III族氮化物半导体良好地进行取向。
(反溅射)
另外，本实施方式的预处理工序中的等离子处理优选为反溅射。本实施方式中，通过在基板11与室41(参照图5的溅射装置40)之间施加电压进行反溅射，等离子体粒子高效率地作用于基板11。
在本实施方式的预处理工序中，优选通过使用了高频电源的RF放电来发生用于反溅射的等离子体，另外，更优选发生氮等离子体来进行。通过由RF放电发生等离子体，即使是对于由绝缘体形成的基板也可通过等离子处理实施预处理。
(等离子处理用气体)
对基板11进行等离子处理用的气体，可以采用由只一种的成分组成的气体构成，还可以使用将数种的成分的气体混合了的构成的气体。其中，优选使含氮气体在室41内流通。另外，优选含氮气体中的氮气的比例为50％以上，更优选氮气的比例为100％。
通过使用含氮气体作为等离子处理用气体，并且使含氮气体中的氮气的比例为50％以上，可以对基板11的表面11a有效地实施等离子处理。
再者，由反溅射实施等离子处理的场合，由于不在基板上进行成膜处理，因此气体中也可以不含有Ar等。Ar等的惰性气体在基板上不与杂质等进行反应，因此不仅不产生预处理的作用，而且Ar的含有量过多时，反而有可能损伤基板。
(室内的压力)
本实施方式的预处理工序，优选使室41内的压力为1Pa以上来进行。
在采用反溅射的等离子处理中，室41内的气体压力越高，则越能够有效地实施预处理。当室41内的压力不到1Pa时，不仅难以得到由反溅射带来的预处理效果，而且基板受到损伤。
(预处理时间)
通过等离子处理来进行预处理的时间优选为30秒以下。处理时间超过30秒时，基板11的表面11a有可能受到变色等的损伤。
作为产生这样的基板变色的原因，除了长时间的施加功率引起的基板表面的劣化等以外，还可举出室内所具有的不锈钢构件等被溅射，附着在基板表面上等等。另外，对这样的基板表面的损伤程度，当处理时间超过30秒时，例如，无论处理时间为1分(60秒)左右，还是5分(300秒)左右都同样。
另外，即使处理时间过短，也有时不能得到等离子处理的效果，因此进行等离子处理的预处理时间优选为1秒以上。
(预处理温度)
作为进行等离子处理时的温度即基板11温度，优选是25～1000℃的范围。预处理温度过低时，即使进行了等离子处理也不能充分地发挥效果，而预处理温度过高时，有可能对基板表面造成损伤。预处理温度的更优选的范围是300℃～800℃。
(高频功率)
在本实施方式的预处理工序中，优选对基板11施加0.1kW(100W)以下的高频功率来进行反溅射。
在采用反溅射进行的等离子处理的场合，对基板11施加的功率弱时，对基板11的预处理有效地发挥作用。对基板11施加的高频功率超过0.1kW时，由反溅射带来的预处理效果降低，形成于基板11上的中间层的宽成分的比例增大。
再者，作为对基板11能够施加的高频功率的下限没有特别的规定，但从高频功率过弱时难以控制、以及使用的溅射装置的特性等来看，认为0.01kW(10W)左右为极限。
(在预处理工序中使用的室)
作为在本实施方式的预处理工序中使用的室，在后述的溅射工序中形成中间层时被使用，可以使用后述详细情况的溅射装置40(参照图5)，并更换室41内的气氛气体而使用，或者也可以使用另外的室。若使预处理工序和溅射工序中使用的装置为共同的溅射装置，则从能够降低设备制造成本的观点考虑是优选的，能够降低工序时间的损失，工时率提高。
(预处理工序中的其他的处理)
另外，对基板11实施的预处理，也可以一起采用湿式的方法。例如，通过对由硅形成的基板进行现有公知的RCA洗涤方法等，使基板表面为氢末端，从而在后述详细情况的溅射工序中，能得到在基板上成膜中间层时的工艺稳定的效果。
在本实施方式中，在预处理工序中对基板11实施了等离子处理后，在后述的溅射工序中层叠由III族氮化物化合物形成的中间层12，在该中间层12上形成具有基底层14a的n型半导体层14。由此，能够在基板11的表面11a被洗净了的状态下成膜出中间层12，因此能够一边将结晶组织中的宽成分抑制到30％以下一边良好地取向而成膜出中间层12，在中间层12上成膜出的基底层14a也能够形成为良好的取向特性。因此，如后述的实施例所示，III族氮化物半导体的结晶性格外地提高，发光元件的发光特性提高。
『溅射工序(中间层的形成)』
本实施方式的溅射工序，是采用溅射法在基板11上成膜出中间层12的工序，例如，通过由等离子体将金属原料和含有V族元素的气体活化使其反应从而成膜出中间层12。另外，在本实施方式的溅射工序中，使采用峰分离方法将中间层12的X射线摇摆曲线分离成半值宽为720弧度秒以上的与中间层12的结晶组织中含有的无取向成分对应的宽成分12c、和窄成分12b的情况下的、中间层12的结晶组织中的宽成分12c的比例按中间层12的面积比计为30％以下来形成中间层12。
在本实施方式中，在上述预处理工序中对基板11的表面11a实施表面预处理后，在如图5所示的后述详细情况的溅射装置40的室41内导入氩气和氮气，使基板11的温度降到后述的设定温度。另外，在基板11侧施加高频偏压的同时，在由金属Al形成的Al靶侧施加功率，一边将炉内的压力保持为一定一边在基板11上成膜出由AlN构成的中间层12。
作为在基板11上成膜出中间层12的方法，除了在如本实施方式那样的特定的真空度下施加高电压进行放电的溅射法以外，例如还可举出MOCVD法、照射高能量密度的激光而发生等离子体的脉冲激光淀积(PLD)法、通过照射电子束而发生等离子体的脉冲电子束淀积(PED)法等，可以适当地进行选择使用，但溅射法最简便且适合于大量生产，因此是优选的方法。再者，采用DC溅射的场合，招致靶表面的充电，有可能成膜速度不稳定，因此优选脉冲DC溅射法或RF溅射法。
在溅射法中，一般使用通过将等离子体封入磁场内而提高等离子体密度使效率提高的技术，通过使磁铁的位置移动能实现被溅射的靶的面内的均匀化。具体的磁铁的运动方法，可根据溅射装置适当地选择，例如，可以使磁铁摇动或使其旋转运动。一边这样地采用摇动或旋转等的方法使阴极的磁铁移动一边进行成膜的RF溅射法，在后述详细情况的在基板11侧面成膜出中间层12时的成膜效率优异的方面是优选。
(室内的压力)
采用溅射法成膜出中间层12的场合，作为基板11的温度以外的重要的参数，可举出室内的压力、氮分压。
采用溅射法成膜出中间层12时的室41内的压力优选为0.3Pa以上。该炉内的压力不到0.3Pa时，氮的存在量小，氮等离子粒子具有的能量增大，对基板11造成损伤。另外，为了使氮等离子体发挥洗涤效果，认为将粒子具有的能量减弱某程度，并增多等离子粒子的数量是有效的。因此，炉内的压力的上限没有特别的限定，但必须抑制到能发生等离子体的程度的压力。
(氮的流量比)
氮(N2)与Ar合计的流量中的氮的比例优选是20％以上、80％以下。氮的流量比不到20％时，溅射金属不会成为氮化物，有可能以金属态附着在基板11上。氮的流量比超过80％时，Ar的量相对地变少，溅射速度降低。氮(N2)与Ar合计的流量中的氮的比例，特别优选是50％以上、80％以下的范围。
(温度)
形成中间层12时的基板11的温度，优选为300～800℃的范围，更优选为400～800℃的范围。基板11的温度不到上述下限时，中间层12不能够覆盖基板11全面，基板11表面有可能露出。基板11的温度超过上述上限时，附着于基板11上的溅射粒子具有的能量变大，因此不能够以取向了的状态成膜出中间层，从作为缓冲层的功能的观点考虑认为不适合。
(成膜速度)
形成中间层12时的成膜速度，优选为0.01nm/秒～10nm/秒的范围。成膜速度不到0.01nm/秒时，膜不会成为层而生长成岛状，有可能变得不能够覆盖基板11的表面，成膜速度超过10nm/秒时，膜不成为结晶体而成为非晶。
再者，采用溅射法成膜中间层12时，优选采用使V族原料在反应器内流通的反应溅射法进行成膜的方法。
一般地，在溅射法中，靶材料的纯度越高，则成膜后的薄膜的结晶性等的膜质越好。采用溅射法成膜中间层12的场合，也可以使用III族氮化物半导体作为成为原料的靶材料，并进行使用Ar气等的惰性气体的等离子体的溅射，但在反应溅射法中用于靶材料的III族金属单质及其混合物，与III族氮化物半导体比较可高纯度化。由此，反应溅射法能进一步提高被成膜的中间层12的结晶性。
另外，采用溅射法将金属原料等离子化，形成作为中间层的合金膜时，有将成为靶的金属预先制作成为金属材料的混合物(可以未必形成合金)的方法，也可以为准备由不同的材料构成的2个靶同时地进行溅射的方法。例如，在形成一定组成的膜的场合，使用混合材料的靶，在形成组成不同的几种膜的场合，将多个靶设置在室内即可。
作为在本实施方式中使用氮原料，可以没有任何限制地使用一般公知的氮化合物，但氨、氮气(N2)由于操作简单，同时比较廉价、容易得到，因此优选。
氨的分解效率良好，能够以高的生长速度进行成膜，但由于反应性、毒性高，因此需要除害设备和气体检测器，并且，必须使在反应装置中使用的构件的材料为化学稳定性高的材料。
另外，在使用氮气(N2)作为原料的场合，作为装置可使用简便的装置，但不能得到高的反应速度。然而，如是采用通过电场、热等将氮分解后导入装置的方法，则能够得到虽然比氨低但在工业生产上能够利用的程度的成膜速度，因此如果考虑与装置成本的兼顾，则是最优选的氮源。
另外，优选以覆盖基板11的侧面的方式形成中间层12。此外，最优选以覆盖基板11的侧面和背面的方式形成中间层12。
在本实施方式的制造方法中，如上所述，在上述预处理工序中，对基板11的表面11a实施反溅射从而除去基板表面11a的杂质等，在上述溅射工序中，在该已被洗净的基板11的表面11a上成膜中间层12，因此能够作为结晶组织中的宽成分12c的面积比为30％以下的良好的取向膜来形成该中间层12。由此，能够使在中间层12上成膜的由III族氮化物半导体形成的基底层14a的结晶性提高，因此进而在基底层14a上成膜的具有n型接触层14b、n型覆盖层14c、发光层15和p型半导体层16各层的半导体层20的结晶性提高。因此，具有这样的结晶性优异的半导体层20的发光元件1成为发光特性优异的发光元件。
『溅射装置』
图5表示本实施方式的溅射工序以及预处理工序中所使用的溅射装置的一例。图5所示的例子的溅射装置40，作为磁铁42配置在靶47的下方(图5的下方)、且该磁铁42利用省去图示的驱动装置在靶47的下方进行摇动的RF溅射装置而构成。向溅射装置40所具有的室41内供给氮气和氩气，在安装于加热器44上的基板11上成膜中间层12。此时，如上所述，由于磁铁42在靶47的下方移动，因此封入室41内的等离子体移动，除了基板11的表面11a以外，也能够在基板11的侧面均匀地成膜出中间层。
如本实施方式的制造方法那样采用溅射法成膜由III族氮化物化合物形成的中间层的场合，一般采用将III族金属形成为靶，在溅射装置的室内导入含氮气体(氮气：N2、氨：NH3等)，在气相中使III族金属与氮反应的反应溅射法(反应性溅射法)。作为溅射法，有RF溅射和DC溅射，在如本发明的制造方法那样采用反应溅射法的场合，当为连续地放电的DC溅射时，带电激烈，难以控制成膜速度。因此，在本发明的制造方法中，优选采用RF溅射法或在DC溅射法中能够脉冲性地赋予偏压的脉冲DC溅射，优选使用能采用这样的溅射方法进行处理的溅射装置。
另外，采用RF溅射的场合，作为避免带电的方法，优选在靶内使磁铁的位置移动的方法。具体的运动方法可根据使用的溅射装置进行选择，可以使其摇动或旋转运动。
图5例示的溅射装置40，为在靶47的下方具有磁铁42，且该磁铁42在靶47的下方能旋转运动的构成。
在采用溅射形成由III族氮化物化合物构成的中间层12的场合，优选对基板11供给更高能量的反应种，因此，优选构成为在溅射装置40内基板11位于等离子体中，并且，构成为靶47与基板11面对的位置关系。另外，优选使用基板11与靶47之间的距离为10～100mm的范围。
另外，优选在室41内尽量不残留杂质，因此优选溅射装置40的到达真空度为1.0×10-3Pa以下。
另外，在本实施方式的制造方法中，如上所述，可以为使用同一溅射装置进行预处理工序和溅射工序的方法。该场合下，可以在预处理工序与溅射工序之间设置设定时间的间隔，在该期间更换室41内的气氛气体。
『半导体层的形成』
通过在中间层12上顺序地层叠n型半导体层14、发光层15和p型半导体层16来形成半导体层20。本实施方式的制造方法，如上所述，采用MOCVD法形成n型半导体层14的基底层14a、n型接触层14b、n型覆盖层14c、发光层15和p型半导体层16各层。
在本实施方式中，形成半导体层20时的氮化镓系化合物半导体的生长方法没有特别的限定，除了上述的溅射法以外，还可以采用MOCVD(金属有机化学气相淀积法)、HVPE(氢化物气相生长法)、MBE(分子束外延生长法)等已知使氮化物半导体生长的所有的方法。在这些方法中，采用MOCVD法时，作为载气可使用氢(H2)或氮(N2)，作为III族原料的Ga源可使用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源可使用三甲基铝(TMA)或三乙基铝(TEA)，作为In源可使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料的N源可使用氨(NH3)、肼(N2H4)等。另外，作为掺杂物，在n型中，作为Si原料可使用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料可使用锗烷气(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)等有机锗化合物。在采用MBE法时，元素态的锗也能作为掺杂源利用。在p型中，作为Mg原料，例如使用双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁(EtCp2Mg)。
如上所述的氮化镓系化合物半导体，除了Al、Ga和In以外还可含有其他的III族元素，可根据需要含有Ge、Si、Mg、Ca、Zn、Be、P和As等的掺杂元素。此外，不限于有意地添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质中含有的微量杂质。
「n型半导体层的形成」
形成本实施方式的半导体层20时，首先，采用现有公知的MOCVD法在中间层12上层叠地形成n型半导体层14的基底层14a。接着，采用溅射法在基底层14a上形成n型接触层14b及n型覆盖层14c。此时，基底层14a、n型接触层14b和n型覆盖层14c各层可使用同一MOCVD炉进行成膜。
作为在基板11上形成单晶的由III族氮化物半导体构成的基底层14a的方法，例如有采用MOCVD法在基板11上形成由上述的AlyGa1-yN(0≤y≤1)形成的低温缓冲层，再采用MOCVD法在比形成低温缓冲层的温度高的温度下在该缓冲层上形成单晶的GaN层的方法。另外，也可以采用溅射法形成由AlyGa1-yN(0≤y≤1)构成的缓冲层来代替采用MOCVD法形成的低温缓冲层，并采用MOCVD法在该缓冲层上形成单晶的GaN层。另外，也可以采用溅射法使单晶的GaN层生长。
{采用溅射法进行半导体层成膜的条件}
采用溅射法形成由III族氮化物半导体构成的半导体层的场合，作为层叠工序中的重要参数，可举出含有氮原子的气体的分压、成膜速度、基板温度、偏压以及功率等。
(气体气氛)
作为溅射装置的室内的气体气氛，为由含氮气体(氮：N2气、NH3气等)以及惰性气体组成的气氛，根据需要为使含氢气体(H2)流通的气氛，作为含氮气体优选使用氨(NH3)气。这样的含氮气体，通过溅射被等离子化而分解成氮原子，成为结晶生长的原料。
另外，在室内的气体气氛使用含氢气体的场合，容易产生在半导体层叠过程中的III族氮化物半导体的表面的反应种的迁移，可形成结晶性优异的由AlGaN构成的膜。
另外，为了高效率地溅射靶，更优选为进而使氩(Ar)等的重量大且反应性低的惰性气体混入了的气氛。这样的场合，室内的气体气氛中的含氮气体的比例，氮气流量在氮气(N2)与氩气(Ar)的总流量中所占的比例例如可以为20％～98％的范围。氮气的流量比不到20％时，有可能溅射原料以金属态附着，氮气的流量比超过98％时，氩气的量太少，溅射速度降低。为了确保一定以上的溅射速度，必须使惰性气体的比例为2％以上。
另外，为了层叠结晶性特别良好的III族氮化物半导体，优选使室内的气氛中的含氮气体的比例为20～80％的范围，且其余部分为含有惰性气体的气体。由此，可使结晶性更良好的III族氮化物半导体生长。
如上所述，优选在室内的气体气氛中，除了含有氮原子的气体和氢气以外的其余部分为惰性气体。由于这样的惰性气体以高效率地溅射靶为目的而使用，因此优选使用重量大且反应性低的Ar等。另外，也可以在不损害含有氮原子的气体、氢气和惰性气体的作用的范围向气体气氛中加入其他的气体成分。
(基板温度)
采用溅射法形成半导体层20时的基板11的温度，优选为300～1200℃的范围。本发明者等进行潜心实验的结果明确了：一般地为了采用溅射法形成由结晶性良好的III族氮化物半导体构成的半导体层，基板温度优选为300～1200℃的范围。基板温度低于300℃时，会抑制基板面上的反应种的迁移，难以形成结晶性良好的III族氮化物半导体。另外，基板温度超过1200℃时，已形成的III族氮化物半导体有可能发生再分解。
(成膜速度)
采用溅射法形成半导体层20时的成膜速度优选为0.01～10nm/秒。成膜速度超过10nm/秒时，已层叠的III族氮化物半导体不会成为结晶而有可能成为非晶，另外，不到0.01nm/秒时，工艺无谓地变为长时间，难以在工业生产上利用。
(功率和偏压)
采用溅射法成膜半导体层20时，为了使结晶生长中的基板11表面上的反应种的迁移活跃，优选对基板侧施加的偏压(偏电压)和对靶侧施加的功率大。例如，优选在成膜时对基板施加的偏压为1.5W/cm2以上，另外，优选在成膜时对靶施加的功率为1.5W/cm2～15W/cm2的范围。
(靶)
采用本实施方式的制造方法成膜的由III族氮化物半导体构成的半导体层的组成，可通过将用于靶的III族金属的组成调整到所希望的值来进行控制。例如，形成由GaN构成的层的场合，靶可以使用Ga金属，形成AlGaN层的场合，靶使用AlGa合金即可。
另外，在形成InGaN的场合，使用InGa合金即可。III族氮化物半导体的组成相应于靶的III族金属的组成而变化，因此通过实验性地求得靶47的组成，可以形成由所希望的组成的III族氮化物半导体构成的半导体层。
或者，例如在层叠AlGaN层的场合，也可以同时设置Ga金属和Al金属两者来作为靶。该场合下，可通过使Ga金属靶和Al金属靶的表面积的比变化来控制所层叠的AlGaN层的组成。同样地，在层叠InGaN层的场合，也可以同时设置Ga金属靶和In金属靶两者。
另外，针对III族氮化物半导体的杂质掺杂，可以使用III族金属与杂质混合而成的混合靶进行。例如，在采用溅射法形成掺杂了Si的GaN(该场合为p型半导体层)的场合，可以使用含有Ga金属和Si的混合靶。这样的场合，为在固体的Ga金属中固溶了Si的状态，通过将固溶有Si的Ga金属用作为靶，可以形成掺杂了Si的GaN。另外，也可以分别开地同时设置Ga金属和Si的小片来用作为靶。此时，通过实验性求得作为靶的Ga与Si的比例，可形成所希望的杂质浓度的GaN。
另外，除此之外，可以采用在室内设置由掺杂元素构成的靶来进行溅射的方法、将掺杂元素以离子、气体(蒸气)的形式朝向室内或晶片送入的方法等。作为这些方法的优点，可举出可随着每个靶或成膜条件的变更来调节掺杂物的量，因此可谋求长期的稳定性。
「发光层的形成」
采用现有公知的MOCVD法在n型覆盖层14c上形成发光层15。
在本实施方式中形成的如图1例示的发光层15，具有始于GaN势垒层、终于GaN势垒层的叠层结构，将由GaN形成的6层的势垒层15a、和由非掺杂的In0.2Ga0.8N形成的5层的阱层15b交替地层叠而形成。
另外，本实施方式的制造方法，通过使用与在n型覆盖层14c的成膜中使用的MOCVD炉相同的炉，可采用现有公知的MOCVD法成膜出发光层。
「p型半导体层的形成」
采用现有公知的MOCVD法在发光层15上即在成为发光层15的最上层的势垒层15a上形成包含p型覆盖层16a和p型接触层16b的p型半导体层16。
在本实施方式中，首先，在发光层15(最上层的势垒层15a)上形成由掺杂了Mg的Al0.1Ga0.9N构成的p型覆盖层16a，进而在其上形成由掺杂了Mg的Al0.02Ga0.98N构成的p型接触层16b。此时，p型覆盖层16a和p型接触型16b的层叠可以使用相同的MOCVD装置。
『透光性正极的形成』
采用如上所述的方法在基板11上层叠有中间层12和半导体层的叠层半导体10的p型接触层上形成由ITO构成的透光性正极17。
作为透光性正极17的形成方法，没有特别的限定，可以采用本技术领域中熟知的惯用的手段来设置。另外，其结构也包括现有公知的结构在内可以没有任何限制地使用任何结构的透光性正极。
另外，如上所述，透光性正极17的材料不限于ITO，可以使用AZO、IZO、GZO等材料形成。
另外，形成透光性正极17后，也有时实施以合金化、透明化为目的的热退火，但也可以不实施。
『正极焊盘和负极的形成』
在形成于叠层半导体10上的透光性正极17上，进一步形成正极焊盘18。
该正极焊盘18，例如可通过采用现有公知的方法从透光性正极17的表面一侧依次层叠Ti、Al、Au各材料而形成。
另外，形成负极19时，首先，通过采用干蚀刻等的方法除去形成于基板11上的p型半导体层16、发光层15和n型半导体层14的一部分，形成n型接触层14b的露出区域14d(参照图2和图3)。然后，通过采用现有公知的方法，在该露出区域14d上，例如从露出区域14d表面一侧依次层叠Ni、Al、Ti和Au各材料，从而能够形成4层结构的负极19。
然后，对于如上所述在叠层半导体10上设置了透光性正极17、正极焊盘18和负极19的晶片，将基板11的背面进行磨削和研磨形成为镜面状的面后，切割成例如350μm见方的正方形，由此可制成为发光元件芯片(发光元件1)。
根据如以上说明的本实施方式的III族氮化物半导体发光元件1的制造方法，由于是具有对基板11进行等离子处理的预处理工序、和继该预处理工序之后采用溅射法在基板11上成膜出中间层12的溅射工序，且该溅射工序使采用峰分离方法将中间层12的摇摆曲线分离成半值宽为720弧度秒以上的与中间层12的结晶组织中含有的无取向成分对应的宽成分12c、和窄成分12b的情况下的中间层12的结晶组织中的宽成分12c的比例以面积比计为30％以下来形成中间层12的方法，因此能够切实地除去基板11上的杂质等，使具有均匀性高的结晶组织和良好的取向特性的中间层12生长。由此，在基板11与生长于中间层12上的由III族氮化物半导体形成的半导体层20之间不会产生晶格失配，因此能够形成结晶性良好的半导体层20。另外，由于是规定预处理工序中的各条件，而且以中间层12的结晶组织中的宽成分的比例为指标控制中间层12的取向特性以及基底层14a的结晶性的方法，因此能够不依赖于使用的溅射装置的性能而准确地管理各制造条件。因此，能够以高的生产效率制造发光特性优异的III族氮化物半导体发光元件。
再者，如图1所示的叠层半导体10那样的采用本发明的制造方法得到的III族氮化物半导体，除了发光二极管(LED)以外，还能用于激光盘(LD)等的发光元件、晶体管之类的电子器件等的各种半导体元件。
(灯)
通过将如以上说明的本发明的III族氮化物半导体发光元件与荧光体组合，采用本领域技术人员周知的手段能够构成灯。以往就已知通过发光元件与荧光体组合来改变发光色的技术，可以没有任何限制地使用这样的技术。
例如，通过适当选定荧光体，能够得到比发光元件波长长的发光，另外，通过使发光元件本身的发光波长与由荧光体转换的波长混合，能够制成呈白色发光的灯。
另外，作为灯，可以用于一般用途的炮弹型、便携式的背光用途的侧面发光(side-view)型、显示器中使用的顶面发光(top-view)型等的任何的用途中。
例如，如图4所示的例子，在将同一面电极型的III族氮化物半导体发光元件组装成炮弹型的场合，将发光元件1与2个框之中的一个(在图4中为框21)接合，另外，由线24将发光元件1的负极(参照图3中表示的标号19)与框22接合，由线23将发光元件1的正极焊盘(参照图3中表示的标号18)与框21接合。然后，通过由透明的树脂形成的塑模25封装发光元件1的周边，能够制成如图4所示的炮弹型灯2。
本实施方式的灯，是使用上述本发明的III族氮化物半导体发光元件或采用上述本发明的制造方法得到的III族氮化物半导体发光元件而构成的灯，可获得优异的发光特性。
另外，采用本发明的制造方法得到的如图1的叠层半导体层10所示的半导体结构，除了如上述那样的发光元件以外，还可以用于激光元件、受光元件等的光电转换元件、或HBT(Heterojunction Bipolar Transistor)、HEMT(High Electron Mobility Transistor)等的电子器件等。这些半导体元件，已知很多各种结构的半导体元件，本发明的III族氮化物半导体的叠层结构体的元件结构，包括这些众所周知的元件结构而没有任何限制。
实施例
接着通过实施例更详细地说明本发明的III族氮化物半导体发光元件及其制造方法，但本发明并不只限于这些实施例。
实验例1
在本实施例中，通过在实施了反溅射的基板上成膜出中间层，在该中间层上层叠由III族氮化物半导体形成的各层，制作了如图2和图3所示的发光二极管(LED)的样品(也参照图1所示的叠层半导体10)。
在本例中，首先，采用RF溅射法在由蓝宝石制成的基板11上层叠由AlN形成的中间层，采用MOCVD法在该中间层上层叠由单晶的GaN构成的基底层14a。然后，采用MOCVD法在该基底层14a上形成n型接触层14b、n型覆盖层14c、发光层15和p型半导体层16各层。
『对基板的反溅射(预处理工序)』
首先，使用氢氟酸和有机溶剂将表面已进行了镜面研磨的直径2英寸的(0001)c面蓝宝石基板洗涤后，导入到溅射装置的室中。此时，作为溅射装置，使用具有具备高频式的电源部，并且具有通过在靶内使磁铁旋转而能够使施加磁场的位置移动的机构的溅射装置。
然后，在测射装置的室内将基板11加热到550℃，以40sccm的流量导入氮气使室内的气体气氛为氮气100％后，将室内的压力保持在2Pa，通过一边对基板11施加0.1kW的高频偏压一边暴露在氮等离子体中，来对基板11的表面实施利用反溅射的等离子处理从而进行了洗涤。此时的处理时间为15秒。
『中间层的形成(溅射工序)』
接着，向室内导入氩气和氮气后，一边在550℃下保持基板11的温度，一边对金属Al靶侧施加1kW的高频偏压，将炉内的压力保持在1Pa，在以10sccm的流量使Ar气流通，以30sccm的流量使氮气流通的条件(氮气相对于气体全部的比为75％)下，在由蓝宝石形成的基板11上成膜出由AlN形成的中间层12。此时的生长速度为0.12nm/秒。
再者，在对基板11反溅射以及进行中间层12的成膜的任何时候都使靶内的磁铁旋转。如上所述地成膜出40nm的由AlN形成的中间层12后，停止产生等离子体，使基板11的温度降低。通过以上的步骤在基板11上形成40nm厚的单晶的由AlN构成的中间层12。
然后，对如上所述地形成的中间层12的结晶组织，以CuKα射线X射线发生源为光源，使用由抛物线镜和双晶使发散角成为0.01°的X射线测定装置(パナリテイカル公司制，型号：X‘part)测定X射线摇摆曲线后，使用数据解析软件「Peak Fit(注册商标)」(シスタット公司制)进行解析。此时作为采用上述「Peak Fit(注册商标)」的拟合方法，使用「AutoFit Peaks I」，作为拟合函数使用「Gaussian-LorentzianSum(Amplitude)」，对中间层12的结晶组织中的宽成分的比例进行解析。
另外，使用X射线测定装置(パナリテイカル公司制，型号：X ‘part)测定中间层12的X射线摇摆曲线(XRC)。该测定使用CuKα射线X射线发生源作为光源来进行。
其结果，在中间层12的结晶组织中，无取向的宽成分显示19％这一低的值，并且显示XRC半值宽为0.106(381弧度秒)这样的优异的特性，可确认中间层12已良好地取向。
『基底层的形成』
接着，从溅射装置中取出在表面成膜有中间层12的基板11，导入到MOCVD炉中。然后，采用MOCVD法按以下的步骤制作了成膜出GaN层(III族氮化物半导体)的试样。
首先，将基板11导入到反应炉中。在被氮气置换过的球形箱中将基板11安置在加热用的碳制的台上。然后，使氮气在炉内流通后，由加热器使基板11的温度升温到1150℃。确认基板11在1150℃的温度稳定后，打开氨配管的阀，开始氨向炉内的流通。接着，向炉内供给含有三甲基镓(TMG)蒸气的氢气，进行使成膜于基板11上的中间层12上附着构成基底层14a的GaN系半导体的处理。氨的量进行调节以使得V/III比为6000。进行大约经过1小时的上述GaN系半导体的生长后，切换TMG的配管的阀，停止原料向反应炉内的供给，使生长停止。然后，使GaN系半导体的生长结束后，停止对加热器通电，将基板11的温度降到室温。
通过以上的工序，在由蓝宝石制成的基板11上形成具有单晶组织的、由AlN构成的中间层12，在其上形成由非掺杂且膜厚2μm的GaN系半导体构成的基底层14a，取出的基板呈无色透明的镜状。
使用X射线测定装置(パナリテイカル公司制，型号：X‘part)测定由如以上所述形成的由非掺杂GaN构成的基底层14a的X射线摇摆曲线(XRC)。该测定使用CuKα射线X射线发生源作为光源，利用作为对称面的(0002)面进行。一般地在为III族氮化物半导体的场合，(0002)面的XRC光谱半值宽成为结晶平坦性(mosaicity)的指标。其测定的结果，采用本发明的制造方法制作的基底层14a，在(0002)面的测定中显示半值宽0.0101(36.5弧度秒)。
『n型接触层的形成』
接着，将形成有基底层14a的基板11输送到MOCVD装置内，采用MOCVD法形成由GaN构成的n型接触层。此时，在n型接触层中掺杂了Si。
在此，作为GaN的成膜所使用的MOCVD装置，使用现有公知的装置。
通过以上说明的工序，在由对表面实施了反溅射的蓝宝石制成的基板11上，形成具有单晶组织的AlN中间层12，在其上形成了非掺杂且2μm的膜厚的GaN层(n型基底层14a)、和具有5×1018cm-3的载流子浓度的2μm的掺杂Si的GaN层(n型接触层14b)。成膜后从装置内取出的基板为无色透明，GaN层(在此为n型接触层14b)的表面为镜面。
『n型覆盖层和发光层的形成』
采用MOCVD法在按上述步骤制作的样品的n型接触层上层叠了n型覆盖层14c和发光层15。
「n型覆盖层的形成」
首先，将生长了由掺杂Si的GaN构成的n型接触层的基板输送到MOCVD装置的室内。然后，以由氮气置换了室内的状态使基板的温度上升到1000℃，使附着在n型接触层的最表面上的污物升华从而除去。另外，此时，从基板的温度达到830℃以上的时刻起使氨在炉内流通。
接着，使基板的温度降到740℃后，一边使氨原样地在室内流通，一边使SiH4气体和通过鼓泡(bubbling)而发生的TMI和TEG的蒸气向炉内流通，形成具有
Figure G2008800221346D00401
的膜厚、且由掺杂Si的In0.01Ga0.99N构成的n型覆盖层14c。然后，切换TMI、TEG和SiH4的阀，停止这些原料的供给。
「发光层的形成」
接着，形成由势垒层15a和阱层15b构成、并具有多量子阱结构的发光层15，所述势垒层15a由GaN形成，所述阱层15b由In0.2Ga0.8N形成。在形成该发光层15时，首先，在由掺杂Si的In0.01Ga0.99N形成的n型覆盖层14c上形成势垒层15a，然后在该势垒层15a上形成由In0.2Ga0.8N构成的阱层15b。重复5次这样的层叠步骤后，在第5次层叠的阱层15b上形成第6个的势垒层15a，成为在具有多量子阱结构的发光层15的两侧配置有势垒层15a的结构。
即，在由掺杂Si的In0.001Ga0.99N形成的n型覆盖层14c的生长结束后，基板温度、炉内的压力、载流子的流量和种类为原样，转换TEG的阀向炉内供给TEG，由此使由GaN形成的势垒层15a生长。由此形成了具有
Figure G2008800221346D00411
的膜厚的势垒层15a。
接着，使势垒层15a的生长结束后，基板11的温度、炉内的压力、载流子的流量和种类仍为原样，转换TEG和TMI的阀向炉内供给TEG和TMI，使由In0.2Ga0.8N形成的阱层15b生长。由此形成了具有膜厚的阱层15b。
使阱层15b的生长结束后，再生长势垒层15a。并且，通过重复5次这样的步骤，形成了5层的势垒层15a和5层的阱层15b。进而，在最后层叠的阱层15b上形成势垒层15a，制成为发光层15。
『p型半导体层的形成』
在通过上述的各工序处理而得到的晶片上，使用MOCVD装置成膜出p型半导体层16。
在此，作为p型半导体层16的成膜所使用的MOCVD装置，使用现有公知的装置。另外，此时，在p型半导体层16中掺杂了Mg。
然后，最终地成膜出由p型覆盖层16a和p型接触层16b构成的p型半导体层16，所述p型覆盖层16a为膜厚10nm的掺杂Mg的Al0.1Ga0.9N构成的层，所述p型接触层16b为膜厚200nm的掺杂Mg的Al0.02Ga0.98N构成的层。
如以上所述地制作的LED用的外延晶片，如图1所示的叠层半导体10那样，具有在具有c面的蓝宝石制成的基板11上形成具有单晶结构的AlN层(中间层12)后，从基板11侧起顺序地层叠了以下各层的结构：2μm的非掺杂GaN层(基底层14a)；具有5×1018cm-3的电子浓度的2μm的掺杂Si的GaN层(n型接触层14b)；具有1×1018cm-3的电子浓度的
Figure G2008800221346D00414
的In0.01Ga0.99N覆盖层(n型覆盖层14c)；始于GaN势垒层而终于GaN势垒层的、包含层厚为
Figure G2008800221346D00415
的6层的GaN势垒层(势垒层15a)和层厚为
Figure G2008800221346D00416
的5层的无掺杂的In0.2Ga0.8N阱层(阱层15b)的多量子阱结构(发光层15)；由膜厚10nm的掺杂Mg的Al0.1Ga0.9N形成的p型覆盖层16a和膜厚200nm的掺杂Mg的Al0.02Ga0.98N形成的p型接触层16b构成的掺杂Mg的AlGaN层(p型半导体层16)。
『LED的制作』
接着，使用上述外延晶片(叠层半导体10)制作LED。
即，采用公知的光刻技术，在上述外延晶片的掺杂Mg的AlGaN层(p型半导体层16b)的表面上，形成由ITO构成的透光性电极17，在其上形成具有顺序地层叠了钛、铝和金的结构的正极焊盘18(p电极焊盘)，制成为p侧电极。进而，对晶片实施干蚀刻，使n型接触层14b的形成n侧电极(负极)的区域露出，在该露出区域14d上形成顺序地层叠Ni、Al、Ti和Au这4层而成的负极19(n侧电极)。通过这样的步骤，在外延晶片(参照图1的叠层半导体10)上形成了具有如图2所示的形状的各电极。
然后，对于按上述的步骤形成了p侧以及n侧的各电极的晶片，将由蓝宝石制成的基板11的背面进行磨削和研磨，形成为镜状的面。然后将该晶片切割成350μm见方的正方形的芯片，使各电极朝上地配置在引线框上，由金线连接引线框而制成发光元件(参照图4的灯3)。
在如上所述地制作的发光二极管的p侧和n侧的电极间通正向电流，结果在电流20mA下的正向电压为3.25V。另外，通过p侧的透光性电极17观察发光状态的结果，发光波长为462nm，发光输出功率显示12.5mW。对于由制作的晶片的大致全面制作的发光二极管，可没有偏差地获得这样的发光二极管特性。
实验例2～15
除了使预处理工序和溅射工序为下述表1所示的条件以外，其他的成膜条件为与上述实验例1同样的条件，制作了实验例2～15的发光元件。
在此，实验例3是将预处理工序中的室内的气体压力设定得低一些，为0.08Pa的例子，实验例7是预处理工序中的气体气氛中不含有氮的例子。
另外，在本实验例中，关于预处理工序的处理时间，实验例4和实验例6～10设定为短时间，为30秒以下，而其他的实验例设定为长时间，为60～300秒。
将上述实验例1～15的各制造条件示于下述表1，并且将评价结果的一览示于下述表2。
Figure G2008800221346D00441
[评价结果]
如表1所示表明，通过在本发明的制造方法所具有的预处理工序中对基板实施反溅射、并且由本发明规定的各条件制造的发光元件(参照实验例1、8～10)，在中间层的结晶组织中的宽成分的比例以在中间层表面中的面积比计全部为30％以下，取向特性优异，并且，形成于中间层上的基底层的X射线摇摆曲线半值宽为50弧度秒以下，取向特性优异。另外，在这样的基底层上层叠III族氮化物半导体的各层而成的本发明的发光元件，在电流20mA下的正向电压全部为3.25V以下，并且，发光波长为460～464nm，发光输出功率为12.5mW以上，显示出非常优异的发光特性。
另外，实验例2的样品，虽然预处理工序的处理时间长，为300秒，但是功率值和室内的气体压力在本发明规定的范围内，因此中间层的结晶组织中的宽成分的比例为26.2％，显示出比较良好的取向特性。
此外，实验例3的样品，预处理工序的气体压力低为0.08Pa，并且，处理时间长，为300秒，因此中间层的结晶组织中的宽成分的比例为76％，变成取向特性低的结果。
另外，在实验例4中，预处理工序的处理时间为30秒，并且功率值和室内的气体压力为本发明规定的范围内，因此中间层的结晶组织中的宽成分的比例为19.9％，显示良好的取向特性。
此外，实验例5的样品，由于未设置针对基板的预处理工序，因此中间层的结晶组织中的宽成分的比例为50.4％，取向性低。
另外，实验例6的样品，与实验例4同样，预处理工序的处理时间为30秒，并且功率值和室内的气体压力为本发明规定的范围内，因此中间层的结晶组织中的宽成分的比例为22.6％，显示良好的取向特性。
此外，实验例7的样品，在预处理工序中不使氮在室内流通，因此中间层的结晶组织中的宽成分为100％，完全未取向。
另外，实验例11的样品，预处理工序的处理时间长，为60秒，因此中间层的结晶组织中的宽成分为60.7％，取向性低。
此外，实验例12的样品，虽然预处理工序的气体压力低，为0.08Pa，并且处理时间长，为300秒，但是由于高频功率低，为0.05kW，因此中间层的结晶组织中的宽成分的比例为20％，显示比较良好的取向特性。
另外，实验例13也与上述实验例12同样，虽然预处理工序的气体压力低为0.08Pa，并且处理时间长，为300秒，但是高频功率低为0.02kW，因此中间层的结晶组织中的宽成分的比例为19.1％，显示比较良好的取向特性。
此外，实验例14也与上述实验例12和13同样，预处理工序的气体压力低为0.08Pa，并且处理时间长，为300秒，但高频功率为1kW，比上述实验例12和13高，因此中间层的结晶组织中的宽成分为83.99％，取向性低。
另外，实验例15的样品，高频功率高为0.2kW，并且预处理工序的气体压力低为0.08Pa，而且处理时间长，为300秒，因此中间层的结晶组织中的宽成分为95.9％，取向性非常低。
再者，如上述表2所示的中间层的结晶特性的解析结果那样表明，在中间层的结晶组织中的宽成分的比例即取向特性与中间层的XRC半值宽之间不相关。例如，实验例5和11的样品，虽然XRC半值宽比较良好，分别为0.1157(实验例5)、0.1233(实验例11)，但是宽成分的比例分别为50.4％(实验例5)、60.7％(实验例11)，GaN层(基底层)的XRC分别为90.7弧度秒(实验例5)、108.4弧度秒(实验例11)，取向特性低。
由这样的结果表明，以中间层的XRC半值宽为指标控制形成于中间层上的GaN层(基底层)的XRC半值宽，使该GaN层的结晶性提高是不可能的。
与此相对，本发明者等发现，如上述结果那样，中间层的结晶组织中的宽(无取向)成分的比例、与形成于中间层上的GaN层(基底层的)XRC半值宽相关。并且，通过以中间层的宽成分的比例为指标进行控制，从而完成了可良好地控制其上的基底层的结晶性，而且可良好地控制形成于基底层上的各层的结晶性的本发明的发光元件及其制造方法。
产业上的利用可能性
本发明的III族氮化物半导体发光元件的制造方法，能够形成结晶性良好的III族氮化物半导体，因此除了发光二极管(LED)、激光二极管(LD)之类的发光元件以外，还能够适用于FET之类的电子器件等各种各样的半导体元件的制造。
本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (33)

1、一种III族氮化物半导体发光元件，是在基板上至少层叠有由III族氮化物化合物形成的中间层，并在该中间层上依次层叠具有基底层的n型半导体层、发光层和p型半导体层而成的III族氮化物半导体发光元件，其特征在于，
在所述中间层的结晶组织中含有采用峰分离方法将所述中间层的X射线摇摆曲线分离成半值宽为720弧度秒以上的宽成分、和窄成分的情况下的与所述宽成分对应的无取向成分，
所述中间层的结晶组织中的所述无取向成分的比例以在所述中间层中的面积比计为30％以下。
2、根据权利要求1所述的III族氮化物半导体发光元件，其特征在于，在所述中间层上层叠的所述基底层的(0002)面的X射线摇摆曲线半值宽为50弧度秒以下。
3、根据权利要求1或2所述的III族氮化物半导体发光元件，其特征在于，所述基板是蓝宝石基板。
4、根据权利要求3所述的III族氮化物半导体发光元件，其特征在于，所述中间层形成于所述蓝宝石基板的c面上。
5、根据权利要求1或2所述的III族氮化物半导体发光元件，其特征在于，所述中间层的膜厚为20～40nm的范围。
6、根据权利要求1或2所述的III族氮化物半导体发光元件，其特征在于，所述中间层由含有Al的组成构成。
7、根据权利要求6所述的III族氮化物半导体发光元件，其特征在于，所述中间层由AlN形成。
8、根据权利要求1或2所述的III族氮化物半导体发光元件，其特征在于，所述基底层由GaN系化合物半导体形成。
9、根据权利要求8所述的III族氮化物半导体发光元件，其特征在于，所述基底层由AlxGa1-xN(0≤X≤1)形成。
10、一种III族氮化物半导体发光元件的制造方法，是在基板上至少层叠由III族氮化物化合物形成的中间层，并在该中间层上依次层叠具有基底层的n型半导体层、发光层和p型半导体层的III族氮化物半导体发光元件的制造方法，其特征在于，
具有对所述基板进行等离子处理的预处理工序、和继该预处理工序之后采用溅射法在所述基板上形成所述中间层的溅射工序，
在所述溅射工序中，使采用峰分离方法将所述中间层的X射线摇摆曲线分离成半值宽为720弧度秒以上的与所述中间层的结晶组织中含有的无取向成分对应的宽成分、和窄成分的情况下的所述中间层的结晶组织中的所述无取向成分的比例以在中间层中的面积比计为30％以下，来形成所述中间层。
11、根据权利要求10所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序通过使含氮气体在室内流通来进行。
12、根据权利要求11所述的III族氮化物半导体发光元件的制造方法，其特征在于，在所述预处理工序中，在室内流通的所述含氮气体中的氮气的比例为50％以上。
13、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序通过使室内的压力为1Pa以上来进行。
14、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序通过使处理时间为30秒以下来进行。
15、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序通过使所述基板的温度为25～1000℃的范围来进行。
16、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，在同一室内进行所述预处理工序和所述溅射工序。
17、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序中的等离子处理是反溅射。
18、根据权利要求17所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序通过由使用了高频率的电源发生等离子体来进行反溅射。
19、根据权利要求18所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序包括通过由使用了高频率的电源发生氮等离子体来进行反溅射。
20、根据权利要求18或19所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述预处理工序通过对所述基板施加0.1kW以下的高频功率来进行反溅射。
21、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述溅射工序以覆盖所述基板表面的至少90％的方式形成所述中间层。
22、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述溅射工序使用含有V族元素的原料。
23、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述溅射工序采用使含有V族元素的原料在反应器内流通的反应溅射法成膜出所述中间层。
24、根据权利要求22所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述V族元素是氮。
25、根据权利要求22所述的III族氮化物半导体发光元件的制造方法，其特征在于，作为含有所述V族元素的原料使用氨。
26、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述溅射工序采用RF溅射法成膜出所述中间层。
27、根据权利要求26所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述溅射工序采用RF溅射法一边使阴极的磁铁移动一边成膜出所述中间层。
28、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述溅射工序通过使所述基板的温度为400～800℃的范围来形成所述中间层。
29、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用MOCVD法在所述中间层上成膜出所述基底层。
30、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用反应溅射法在所述中间层上成膜出所述基底层。
31、根据权利要求10～12的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，使所述基板的温度为300～1200℃来形成所述基底层。
32、一种III族氮化物半导体发光元件，是采用权利要求10～12的任一项所述的制造方法得到的。
33、一种灯，是使用权利要求1、2、10、11和12中的任一项所述的III族氮化物半导体发光元件而构成的。
CN2008800221346A 2007-07-04 2008-07-03 Ⅲ族氮化物半导体发光元件及其制造方法和灯 Active CN101689592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP176099/2007 2007-07-04
JP2007176099A JP4714712B2 (ja) 2007-07-04 2007-07-04 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
PCT/JP2008/062072 WO2009005126A1 (ja) 2007-07-04 2008-07-03 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Publications (2)

Publication Number Publication Date
CN101689592A true CN101689592A (zh) 2010-03-31
CN101689592B CN101689592B (zh) 2011-12-28

Family

ID=40226167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800221346A Active CN101689592B (zh) 2007-07-04 2008-07-03 Ⅲ族氮化物半导体发光元件及其制造方法和灯

Country Status (6)

Country Link
US (1) US8674398B2 (zh)
JP (1) JP4714712B2 (zh)
KR (1) KR101042417B1 (zh)
CN (1) CN101689592B (zh)
TW (1) TWI491064B (zh)
WO (1) WO2009005126A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959140A (zh) * 2010-04-30 2013-03-06 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN104428441A (zh) * 2012-07-02 2015-03-18 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN104836118A (zh) * 2013-10-18 2015-08-12 天空激光二极管有限公司 具有限制区域的含镓和氮的激光装置
WO2017094028A1 (en) * 2015-12-02 2017-06-08 Indian Institute Of Technology Bombay Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique
US10367334B2 (en) 2014-02-10 2019-07-30 Soraa Laser Diode, Inc. Manufacturable laser diode
US10439364B2 (en) 2013-10-18 2019-10-08 Soraa Laser Diode, Inc. Manufacturable laser diode formed on c-plane gallium and nitrogen material
US10658810B2 (en) 2014-02-10 2020-05-19 Soraa Laser Diode, Inc. Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US10749315B2 (en) 2014-02-10 2020-08-18 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US11658456B2 (en) 2014-02-10 2023-05-23 Kyocera Sld Laser, Inc. Manufacturable multi-emitter laser diode

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102034912B (zh) * 2009-12-29 2015-03-25 比亚迪股份有限公司 发光二极管外延片、其制作方法及芯片的制作方法
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
TWI553901B (zh) * 2015-09-07 2016-10-11 環球晶圓股份有限公司 紫外光發光二極體及其製造方法
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7112190B2 (ja) * 2017-09-29 2022-08-03 日機装株式会社 発光装置
FI129628B (en) * 2019-09-25 2022-05-31 Beneq Oy Method and apparatus for processing a substrate surface

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD142966A1 (de) * 1979-05-07 1980-07-23 Reinhard Voigt Verfahren zur in situ-vorbehandlung und zur beschichtungvon substraten mit duennen schichten
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JPH06120163A (ja) 1992-09-30 1994-04-28 Victor Co Of Japan Ltd 半導体装置の電極形成方法
JP3773282B2 (ja) 1995-03-27 2006-05-10 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH11102907A (ja) * 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法および絶縁膜形成装置
JP2000216249A (ja) * 1998-11-16 2000-08-04 Sony Corp 電子装置の製造方法及びその装置
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2001168386A (ja) 1999-09-29 2001-06-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
US6406931B1 (en) * 1999-10-12 2002-06-18 Sandia Corporation Structural tuning of residual conductivity in highly mismatched III-V layers
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4963763B2 (ja) 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
JP2003119564A (ja) 2001-10-12 2003-04-23 Tokyo Electron Ltd 成膜方法及びプラズマｃｖｄ装置
JP2003183823A (ja) * 2001-12-17 2003-07-03 Sharp Corp スパッタ装置
JP2003332234A (ja) * 2002-05-15 2003-11-21 Kyocera Corp 窒化層を有するサファイア基板およびその製造方法
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
JP2005209925A (ja) 2004-01-23 2005-08-04 Nichia Chem Ind Ltd 積層半導体基板
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP5004432B2 (ja) * 2005-04-11 2012-08-22 東京エレクトロン株式会社 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP4939014B2 (ja) * 2005-08-30 2012-05-23 国立大学法人徳島大学 Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
JP4912843B2 (ja) * 2006-11-22 2012-04-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959140A (zh) * 2010-04-30 2013-03-06 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN102959140B (zh) * 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
US10109481B2 (en) 2012-07-02 2018-10-23 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
CN104428441A (zh) * 2012-07-02 2015-03-18 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN104428441B (zh) * 2012-07-02 2017-04-12 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
US10439364B2 (en) 2013-10-18 2019-10-08 Soraa Laser Diode, Inc. Manufacturable laser diode formed on c-plane gallium and nitrogen material
CN104836118A (zh) * 2013-10-18 2015-08-12 天空激光二极管有限公司 具有限制区域的含镓和氮的激光装置
US10367334B2 (en) 2014-02-10 2019-07-30 Soraa Laser Diode, Inc. Manufacturable laser diode
US10658810B2 (en) 2014-02-10 2020-05-19 Soraa Laser Diode, Inc. Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US10749315B2 (en) 2014-02-10 2020-08-18 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US11088505B2 (en) 2014-02-10 2021-08-10 Kyocera Sld Laser, Inc. Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US11139637B2 (en) 2014-02-10 2021-10-05 Kyocera Sld Laser, Inc. Manufacturable RGB laser diode source and system
US11658456B2 (en) 2014-02-10 2023-05-23 Kyocera Sld Laser, Inc. Manufacturable multi-emitter laser diode
US11705689B2 (en) 2014-02-10 2023-07-18 Kyocera Sld Laser, Inc. Gallium and nitrogen bearing dies with improved usage of substrate material
US11710944B2 (en) 2014-02-10 2023-07-25 Kyocera Sld Laser, Inc. Manufacturable RGB laser diode source and system
WO2017094028A1 (en) * 2015-12-02 2017-06-08 Indian Institute Of Technology Bombay Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique

Also Published As

Publication number Publication date
JP2009016531A (ja) 2009-01-22
TW200917529A (en) 2009-04-16
US20100327311A1 (en) 2010-12-30
CN101689592B (zh) 2011-12-28
JP4714712B2 (ja) 2011-06-29
KR101042417B1 (ko) 2011-06-16
TWI491064B (zh) 2015-07-01
KR20100017917A (ko) 2010-02-16
WO2009005126A1 (ja) 2009-01-08
US8674398B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
CN101689592B (zh) Ⅲ族氮化物半导体发光元件及其制造方法和灯
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
CN101925979B (zh) Iii族氮化物半导体的制造方法、iii族氮化物半导体发光元件的制造方法
JP5471440B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
US8012784B2 (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
CN101874306A (zh) Ⅲ族氮化物半导体发光元件及其制造方法以及灯
CN101506946B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
CN102113140A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR20090057453A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN101578715A (zh) Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
CN101517759B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5156305B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130129

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.