JP2006114886A - ｎ型ＩＩＩ族窒化物半導体積層構造体 - Google Patents

ｎ型ＩＩＩ族窒化物半導体積層構造体 Download PDF

Info

Publication number
JP2006114886A
JP2006114886A JP2005264379A JP2005264379A JP2006114886A JP 2006114886 A JP2006114886 A JP 2006114886A JP 2005264379 A JP2005264379 A JP 2005264379A JP 2005264379 A JP2005264379 A JP 2005264379A JP 2006114886 A JP2006114886 A JP 2006114886A
Authority
JP
Japan
Prior art keywords
layer
type
concentration
group iii
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005264379A
Other languages
English (en)
Inventor
Hitoshi Takeda
仁志 武田
Hisayuki Miki
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2005264379A priority Critical patent/JP2006114886A/ja
Publication of JP2006114886A publication Critical patent/JP2006114886A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 亀裂やピットの発生が少ない表面平坦性に優れた低抵抗のｎ型ＩＩＩ族窒化物半導体積層構造体を提供し、それを用いて順方向電圧が低くて優れた発光効率を有すると共に、逆方向電圧が高く、静電耐圧性にも優れるＩＩＩ族窒化物半導体発光素子を提供すること。
【解決手段】 ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層からなる第１ｎ型層とｎ型不純物原子の平均濃度が該第１ｎ型層よりも小さい第２ｎ型層とからなり、第２ｎ型層が第１ｎ型層のｎ型不純物原子低濃度層に隣接していることを特徴とするｎ型ＩＩＩ族窒化物半導体積層構造体、および基板とＩＩＩ族窒化物半導体からなる発光層との間に前記ｎ型ＩＩＩ族窒化物半導体積層構造体を有することを特徴とするＩＩＩ族窒化物半導体発光素子。
【選択図】 なし

Description

本発明は、ｎ型ＩＩＩ族窒化物半導体積層構造体およびそれを利用したＩＩＩ族窒化物半導体発光素子に関する。
従来から、基板上に形成されたＩＩＩ族窒化物半導体は、短波長の可視光を放射する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等のｐｎ接合型構造のＩＩＩ族窒化物半導体発光素子を構成するための機能材料として利用されている（例えば、特許文献１参照）。例えば、近紫外帯、青色帯、或いは緑色帯の発光を呈するＬＥＤを構成するに際し、ｎ型またはｐ型の窒化アルミニウム・ガリウム（組成式ＡｌXＧａYＮ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）は、クラッド層を構成するために利用されている（例えば、特許文献２参照）。また、窒化ガリウム・インジウム（組成式ＧａYＩｎZＮ：０≦Ｙ，Ｚ≦１、Ｙ＋Ｚ＝１）は、発光層を構成するために利用されている（例えば、特許文献３参照）。
従来のＩＩＩ族窒化物半導体発光素子において、発光層には、ｎ型またはｐ型のＩＩＩ族窒化物半導体層がクラッド層として接合されるのが一般的である。高い強度の発光を得るために、ヘテロ接合構造の発光部を構成するためである。例えば、ダブルヘテロ接合構造の発光部を構成するために、発光層は、ＧａYＩｎZＮ（０≦Ｙ，Ｚ≦１、Ｙ＋Ｚ＝１）等からなり、クラッド層としてｎ型またはｐ型のＩＩＩ族窒化物半導体層が接合されている（例えば非特許文献１参照）。
例えば、基板と発光層との中間に配置されているｎ型ＩＩＩ族窒化物半導体層は、従来から、もっぱら、珪素（Ｓｉ）をドーピングしたＩＩＩ族窒化物半導体から構成されている。珪素のドーピング量を調整することによって、制御された抵抗率を有する例えば、Ｓｉドープｎ型ＡｌXＧａYＮ（０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）層が利用されている（例えば、特許文献４参照）。
Ｓｉは比較的高濃度まで安定した結晶性と電気特性が得られるために、ｎ型不純物としてよく用いられるが、多量にドーピングすると、亀裂が発生する問題があった。一方、珪素以外のｎ型不純物としては、ゲルマニウム（Ｇｅ）、硫黄（Ｓ）、錫（Ｓｎ）、セレン（Ｓｅ）およびテルル（Ｔｅ）が公知である（例えば特許文献５，６参照）。しかし、Ｓｉの場合と比較すると、ドーピング効率は低く、低抵抗のｎ型ＩＩＩ族窒化物半導体層を得るには不利とされている。例えば、低抵抗のｎ型ＩＩＩ族窒化物半導体層を得るためにＧｅを高濃度にドーピングすると、ｎ型ＩＩＩ族窒化物半導体層の表面には、平坦性を損なう小孔（ピット）が発生する欠点があった。
このピットの発生は、たとえ微小なピットであっても、ｎ型不純物をドープした層の上に活性層を形成し、ｐｎジャンクションを形成して素子とした場合に、電流のリークの問題を引き起こしたり、静電耐圧性を悪くしたりする。
静電耐圧性を良好とするための技術としては、「ｎ側窒化物半導体層が、ｎ型不純物が互いに異なる濃度でドープされている同一組成を有する少なくとも２種類の窒化物半導体層が積層されてなるｎ側多層膜層を含む」ことを骨子とする技術が知られている（特許文献７参照）。この特許文献では、ｎ側多層膜層を異なる濃度でドープされている複数の層とすることの効果を「基板から発生している結晶欠陥を止めることができ、多層膜層の上に成長させる層の結晶性を良くすることができる。」と説明されている。つまり、この技術で低減しようとしているのは、基板から発生している転位であって、ｎ型半導体層自体の不純物高濃度層で発生する転位やピットの類ではない。そして、この技術ではｎ側多層膜層はアンドープ層から始まり、転位やピットの発生し易い不純物高濃度層で終わっている。
特開２０００−３３２３６４号公報 特開２００３−２２９６４５号公報 特公昭５５−３８３４号公報 特許第３３８３２４２号公報 特開平４−１７０３９７号公報 特許第３５０４９７６号公報 特許第３０６３７５６号公報 赤崎勇著、「ＩＩＩ−Ｖ族化合物半導体」、（株）培風館、１９９５年５月２０日発行、第１３章参照
本発明の目的は、最表面に亀裂やピットの発生が少ない平坦性に優れた低抵抗のｎ型ＩＩＩ族窒化物半導体積層構造体を提供し、それを用いて順方向電圧が低くて優れた発光効率を有すると共に、逆方向電圧が高く、静電耐圧性にも優れるＩＩＩ族窒化物半導体発光素子を提供することである。
本発明は、下記の発明を提供する。
（１）ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層からなる第１ｎ型層とｎ型不純物原子の平均濃度が該第１ｎ型層よりも小さい第２ｎ型層とからなり、第２ｎ型層が第１ｎ型層のｎ型不純物原子低濃度層に隣接していることを特徴とするｎ型ＩＩＩ族窒化物半導体積層構造体。
（２）第１ｎ型層においてｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層が交互に周期的に存在する上記１項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（３）第２ｎ型層がアンドープである上記１または２項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（４）第２ｎ型層が、ｎ型不純物原子を均一にドープした層をなしている上記１または２項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（５）第２ｎ型層がｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層からなる上記１または２項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（６）第２ｎ型層においてｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層が交互に周期的に存在する上記５項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（７）第２ｎ型層のｎ型不純物原子高濃度層が第１ｎ型層のそれよりも低濃度である上記５または６項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（８）第２ｎ型層のｎ型不純物原子低濃度層が第１ｎ型層のそれよりも低濃度である上記５〜７項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（９）第２ｎ型層におけるｎ型不純物原子高濃度層の膜厚（ｔｈｄ）とｎ型不純物原子低濃度層の膜厚（ｔｌｄ）の比率（ｔｈｄ／ｔｌｄ）が、第１ｎ型層におけるそれよりも小さい上記５〜８項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１０）第２ｎ型層におけるｎ型不純物原子高濃度層の膜厚が、第１ｎ型層におけるそれよりも小さい上記５〜９項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１１）第２ｎ型層におけるｎ型不純物原子低濃度層の膜厚が、第１ｎ型層におけるそれよりも大きい上記５〜１０項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１２）第２ｎ型層において、ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層の厚さがそれぞれ０．５〜５００ｎｍである上記５〜１１項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１３）第２ｎ型層において、ｎ型不純物原子低濃度層の厚さがｎ型不純物原子高濃度層の厚さと等しいか、またはｎ型不純物原子高濃度層の厚さよりも厚い上記５〜１２項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１４）第２ｎ型層において、ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層の繰り返し周期数が２〜２０である上記６〜１３項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１５）第２ｎ型層において、ｎ型不純物原子低濃度層がｎ型不純物原子を故意にドーピングされていない上記５〜１４項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１６）第２ｎ型層の厚さが０．０１〜０．５μｍである上記１〜１５項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１７）第２ｎ型層の平均ｎ型不純物原子濃度が、第１ｎ型層の平均ｎ型不純物原子濃度の１／２以下である上記１〜１６項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１８）第１ｎ型層および／または第２ｎ型層に含有されるｎ型不純物原子が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、硫黄（Ｓ）、セレン（Ｓｅ）、錫（Ｓｎ）およびテルル（Ｔｅ）からなる群から選ばれた１種または２種以上の組み合わせである上記１〜１７項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（１９）ｎ型不純物原子が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および錫（Ｓｎ）からなる群から選ばれた１種または２種以上の組み合わせである上記１８項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
（２０）基板上にＩＩＩ族窒化物半導体からなる発光層を有するＩＩＩ族窒化物半導体発光素子において、基板と発光層との間に、上記１〜１９項のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体を有するＩＩＩ族窒化物半導体発光素子。
（２１）上記２０項に記載のＩＩＩ族窒化物半導体発光素子を用いてなるランプ。
（２２）上記２０項に記載のＩＩＩ族窒化物半導体発光素子および蛍光体を用いてなるランプ。
（２３）上記２１または２２項に記載のランプが組み込まれている電子機器。
（２４）上記２３項に記載の電子機器が組み込まれている機械装置。
（２５）上記２３項に記載の電子機器が組み込まれている玩具。
本発明のｎ型ＩＩＩ族窒化物半導体層積層構造体は、低抵抗のｎ型不純物原子高濃度層とｎ型不純物原子低濃度層を交互に積層した第１ｎ型層において、その最表面に現れる微小なピットや転位端や歪を、第２ｎ型層が埋めるため、低抵抗であると共に、平坦性に優れるｎ型半導体層を得ることができる。従って、このようなｎ型ＩＩＩ族窒化物半導体積層構造体を用いてなる発光素子は順方向電圧が低くて優れた発光効率を有すると共に、リーク電流によってもたらされる逆方向電圧の低下が見られず、静電耐圧性にも優れる。
本発明においてｎ型ＩＩＩ族窒化物半導体層が積層される基板としては、融点が比較的高く、耐熱性のあるサファイア（α−Ａｌ2Ｏ3単結晶）や酸化亜鉛（ＺｎＯ）或いは酸化ガリウム・リチウム（組成式ＬｉＧａＯ2）等の酸化物単結晶材料、珪素単結晶（シリコン）や立方晶或いは六方晶結晶型の炭化珪素（ＳｉＣ）等のＩＶ族半導体単結晶からなる基板等が挙げられる。基板材料として、リン化ガリウム（ＧａＰ）等のＩＩＩ−Ｖ族化合物半導体単結晶材料も利用できる。発光層からの発光を透過できる、光学的に透明な単結晶材料は基板として有効に利用できる。好ましくはサファイアである。
本発明のｎ型ＩＩＩ族窒化物半導体積層構造体は、組成式ＡｌXＧａYＩｎZＮ1-aＭa（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素とは別の第Ｖ族元素を表し、０≦ａ＜１である。）のＩＩＩ族窒化物半導体から構成する。基板と、その上に形成するＩＩＩ族窒化物半導体層との間に格子ミスマッチがある場合は、そのミスマッチを緩和して、結晶性に優れるＩＩＩ族窒化物半導体層をもたらす低温緩衝層或いは高温緩衝層を介在させて積層するのが得策である。緩衝層は、例えば、窒化アルミニウム・ガリウム（組成式ＡｌXＧａYＮ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）等から構成できる。
上記組成のＩＩＩ族窒化物半導体層は、有機金属化学的気相堆積法（ＭＯＣＶＤ、ＭＯＶＰＥまたはＯＭＶＰＥなどと略称される）、分子線エピタキシャル法（ＭＢＥ）、ハロゲン気相成長法、ハイドライド（水素化物）気相成長法等の気相成長手段に依り形成できる。これらの中でもＭＯＣＶＤ法が好ましい。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ2）または窒素（Ｎ2）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、窒素源としてアンモニア（ＮＨ3）またはヒドラジン（Ｎ2Ｈ4）などが用いられる。
ｎ型不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、硫黄（Ｓ）、Ｓｅ（セレン）およびＴｅ（テルル）等を利用できる。原料としては、それぞれの元素の水素化物、例えば、モノシラン（ＳｉＨ4）、ジシラン（ＳｉＨ6）、ゲルマン（ＧｅＨ4）、硫化水素（Ｈ2Ｓ）、セレン化水素（Ｈ2Ｓｅ）、テルル化水素（Ｈ2Ｔｅ）等およびそれぞれの元素の有機化合物、例えば、テトラメチルシリコン（（ＣＨ3）4Ｓｉ）、テトラエチルシリコン（（Ｃ2Ｈ5）4Ｓｉ）、テトラメチルゲルマニウム（（ＣＨ3）4Ｇｅ）、テトラエチルゲルマニウム（（Ｃ2Ｈ5）4Ｇｅ）、ジエチルセレン（（Ｃ2Ｈ5）2Ｓｅ）、ジイソプロピルセレン（（Ｃ3Ｈ7）2Ｓｅ）、ジエチルサルファイド（（Ｃ2Ｈ5）2Ｓ）、ジイソプロピルサルファイド（（Ｃ3Ｈ7）2Ｓ）、テトラメチルティン（（ＣＨ3）4Ｓｎ）、テトラエチルティン（（Ｃ2Ｈ5）4Ｓｎ）、ジメチルテルル（（ＣＨ3）2Ｔｅ）、ジエチルテルル（（Ｃ2Ｈ5）2Ｔｅ）等を利用できる。また、ＭＢＥ法では、元素状（金属）もドーピング源として利用できる。
ＭＯＣＶＤ法では、上記原料を用いて基板上に、目的に応じたＩＩＩ族窒化物半導体層を９００℃〜１２５０℃の温度範囲で成長させることが好ましい。
本発明の第１ｎ型層は、ｎ型不純物原子高濃度層上にｎ型不純物原子低濃度層が積層された構造を有する。従って、低抵抗のｎ型不純物原子高濃度層の表面に発生する亀裂やピットをｎ型不純物原子低濃度層が埋めるため、第１ｎ型層の最表面の平坦性は改良される。
第１ｎ型層におけるｎ型不純物原子高濃度層および低濃度層は、ＩＩＩ族窒化物半導体層の気相成長時にｎ型不純物のドーピング源の気相成長反応系への供給量を変化させて形成する。例えば、気相成長反応系へ多量のｎ型不純物ドーピング源を瞬時に供給して、ｎ型不純物原子を高い濃度で含む層を形成した後、ｎ型不純物のドーピング源を気相成長反応系へ供給せずに、アンドープの層すなわちｎ型不純物原子濃度がゼロの層を形成する。また、ｎ型不純物原子を高濃度に含む層を成長させた後、一旦成長を中断し、Ｖ／ＩＩＩ族原料比率等の成長条件をｎ型不純物原子が低濃度の層に適した条件に調整して、ｎ型不純物原子濃度を低濃度とする層を成長させてもよい。
このｎ型不純物ドーピング源の気相成長反応系への供給量を経時的に増減させれば、ｎ型不純物原子濃度の異なる薄層を交互に周期的に形成できる。本発明におけるｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層からなる第１ｎ型層は、このようにｎ型不純物原子濃度の高い薄層とｎ型不純物原子濃度の低い薄層が交互に周期的に多数積層されていることが好ましい。
この場合、ｎ型不純物原子を高濃度に含む薄層の膜厚は、０．５ｎｍ以上５００ｎｍ以下が適する。好ましくは、２ｎｍ以上２００ｎｍ以下、さらに好ましくは、３ｎｍ以上５０ｎｍ以下である。膜厚が０．５ｎｍ以下になると、ｎ型半導体層全体でのｎ型不純物ドープ量が十分でなく高抵抗化してしまう。逆に、５００ｎｍ以上では低濃度層で亀裂やピットが埋まりきらず、平坦性が悪くなる。また、亀裂やピットを埋めるために低濃度層を十分厚くすると、やはりｎ型半導体層全体として高抵抗化してしまう。
また、ｎ型不純物原子を低濃度に含む薄層の膜厚は、ｎ型不純物原子を高濃度に含む薄層と同様に、０．５ｎｍ以上５００ｎｍ以下が好ましく、２ｎｍ以上２００ｎｍ以下がさらに好ましく、３ｎｍ以上５０ｎｍ以下が特に好ましい。膜厚が０．５ｎｍ以下になると高濃度層で形成される亀裂やピットを十分埋められず平坦性が損なわれる。また、５００ｎｍ以上では、ｎ型半導体層全体として高抵抗化してしまい、順方向電圧（Ｖｆ）或いは閾値電圧（Ｖｔｈ）の低いＩＩＩ族窒化物半導体発光素子を得るに不利である。
第１ｎ型層において、互に接触している高濃度層と低濃度層の一組を一周期という。各周期の高濃度層の膜厚と低濃度層の膜厚の合計、すなわち、１周期の膜厚は、１ｎｍ以上１０００ｎｍ以下が適する。好ましくは、４ｎｍ以上４００ｎｍ以下、さらに好ましくは、６ｎｍ以上１００ｎｍ以下である。１０００ｎｍ以上では、亀裂やピットの形成を抑制できないか、もしくは、ｎ型半導体層全体として高抵抗化してしまう。また、膜厚の合計を１ｎｍ以下にするためにはｎ型不純物原料の供給量を頻繁に変更せねばならず、作業効率が低下する。
１周期中において高濃度層が低濃度層より厚い場合、亀裂やピット形成の抑制が十分でなく、平坦性が十分に得られない。一方、１周期中において低濃度層が高濃度層と同等かそれ以上厚い場合は、平坦性は良好になる。従って、低濃度層の厚さは高濃度層の厚さ以上とすることが好ましい。
第１ｎ型層全体の層厚は、０．１μｍ以上１０μｍ以下が好ましく、０．３μｍ以上７μｍ以下がさらに好ましく、０．５μｍ以上５μｍ以下が特に好ましい。層厚が０．１μｍ以下になると発光素子の順方向電圧が高くなる。また、１０μｍ以上にしても得られる効果に大差なく、コストが上昇するのみである。
上記の１周期の厚さおよび第１ｎ型層全体の厚さから、積層させる周期数は１以上で１００００以下が好ましく、１０以上で１０００以下がさらに好ましく、２０以上で２００以下が特に好ましい。例えば、厚さ１０ｎｍの高濃度層および厚さ１０ｎｍの低濃度層の繰り返しを一周期として、１００周期に亘り積層させて、合計で厚さを２μｍとする第１ｎ型層を形成する。
高濃度層のｎ型不純物原子の濃度は、５×１０17ｃｍ-3以上５×１０19ｃｍ-3以下とするのが好ましく、１×１０18ｃｍ-3以上３×１０19ｃｍ-3以下がさらに好ましく、３×１０18ｃｍ-3以上２×１０19ｃｍ-3以下が特に好ましい。５×１０17ｃｍ-3以下の濃度では、ｎ型半導体層全体の抵抗が高くなり、順方向電圧の低いＬＥＤが得られ難い。一方、ｎ型不純物原子の濃度が５×１０19ｃｍ-3以上では、キャリア濃度が概ね（３〜４）×１０19ｃｍ-3となる。この原子濃度を超えてｎ型不純物をドーピングすると、表面の亀裂やピットの密度が急激に増加するため好ましくはない。高濃度層のｎ型不純物原子濃度は、第１ｎ型層全体に亙って必ずしも一定でなくても良く、各周期毎に濃度が連続的もしくは不連続的に変化していても良い。また、一つ一つの薄層内部でｎ型不純物原子濃度が変化していてもよい。さらには、ｎ型不純物元素は１種でなくてもよく、２種類以上の元素を組み合わせてもよい。
低濃度層のｎ型不純物原子の濃度は、高濃度層のｎ型不純物原子の濃度より低濃度であり、かつ、２×１０19ｃｍ-3以下とするのが好ましい。ｎ型不純物原子の濃度を２×１０19ｃｍ-3以上とすると、表面の亀裂やピットの密度が急激に増加するため好ましくない。さらに好ましくは１×１０19ｃｍ-3以下、特に好ましくは５×１０18ｃｍ-3以下である。下限に関しては低ければ低い程よく、むしろ故意にドーピングしない方が好ましい。ｎ型不純物原子濃度をより小とするため、低濃度層をアンドープのＩＩＩ族窒化物半導体薄層から構成すると、高濃度層の表面に発生する亀裂やピットを埋め尽くす効果がさらに高まり、表面の平坦なｎ型半導体層を得るのに好ましい。なお、低濃度層のｎ型不純物原子濃度が低く、キャリア濃度が低ければ低い程、低濃度層の厚さを薄くすることが望ましい。
また、低濃度層においても高濃度層と同様、低濃度層のｎ型不純物原子濃度は、第１ｎ型層全体に亙って必ずしも一定でなくてもよく、各周期毎に濃度が連続的もしくは不連続的に変化していてもよい。また、一つ一つの薄層内部でｎ型不純物原子濃度が変化していてもよい。さらには、ｎ型不純物元素は１種でなくても良く、２種類以上の元素を組み合わせても良い。
本発明では、第１ｎ型層の最表面のｎ型不純物原子低濃度層に隣接して、ｎ型不純物原子濃度が第１ｎ型層全体の平均濃度よりも小さい第２ｎ型層を設ける。そうすることによって、第１ｎ型層の最表面に現れる微小なピットや転位端や歪を第２ｎ型層が埋めるため、ｎ型ＩＩＩ族窒化物半導体層の表面の平坦性はさらに改良される。特に、第１ｎ型層としてｎ型不純物原子濃度の高い層と低い層を周期的に交互に積層した構造からなる場合に効果を発揮する。
このように表面のピット密度がさらに低減された場合の効果は、その上に活性層やｐｎジャンクションなどの素子機能を有する構造体を作製した場合に、逆方向電圧および静電耐圧性の面で著しく発揮される。
第２ｎ型層は、第１ｎ型層の低濃度層に隣接させて設ける必要がある。第１ｎ型層を高濃度層と低濃度層との積層構造にするのは、高濃度層で生じたピットを低濃度層で埋めることが目的であり、ピット密度の低い良好な最表面を得るためには、第１ｎ型層の最終層は低濃度層とすることが必要であるからである。
なお、第１ｎ型層が、高濃度層と低濃度層とが交互に周期的に積層されている場合は、最終周期を高濃度層のみで終わらせ、その上に第２ｎ型層を設けることもできる。この場合は、第１ｎ型層の最終の高濃度層は第２ｎ型層の一部とみなせるからである。
第２ｎ型層の膜厚は、０．００１μｍから０．５μｍであることが望ましい。この膜厚範囲以下では、第１ｎ型層の最表面に現れる微小なピットや転位端や歪を埋める効果が小さくなる。また、この膜厚範囲以上になると駆動電圧の上昇を引き起こす。更には０．００５μｍから０．２μｍが望ましく、０．０１μｍから０．１５μｍであることで効果は更に著しくなる。
第２ｎ型層のｎ型不純物原子濃度は、第１ｎ型層全体の平均濃度の１／２以下であることが望ましい。更に望ましくは１／１０以下であり、中でも１／５０以下とすれば効果が著しい。もちろん、アンドープの層としても構わない。アンドープの層とした場合、最表面の平坦化の効果は最も期待できることは言うまでもないが、膜厚との関係で駆動電圧の上昇に気を付けねばならない。
第２ｎ型層は、ｎ型不純物原子を均一にドーピングした層としてもよいが、第１ｎ型層と同様に、高濃度層と低濃度層を周期的に交互に積層した構造とした方が表面の平坦化および低抵抗の観点から好ましい。この場合には、第２ｎ型層のｎ型不純物原子濃度という場合には、第１ｎ型層と同様に平均したｎ型不純物原子濃度のことを指す。
ｎ型不純物原子高濃度層とｎ型不純物原子低濃度層とを交互に周期的に積層した構造の第２ｎ型層を作製するには、第１ｎ型層に比較して、高濃度層の不純物原子濃度を減少させても良いし、低濃度層の不純物原子濃度を減少させても良い。もちろん、その両方を同時に行なうこともできる。しかしながら、高濃度層の不純物原子濃度を低下させた構造とする方が平均ドープ量の制御性の点で優れ、平坦化の効果も大きいので、最も良好な平坦化の効果を発揮できる。
また、第２ｎ型層におけるｎ型不純物原子高濃度層の膜厚（ｔｈｄ）とｎ型不純物原子低濃度層の膜厚（ｔｌｄ）の比率（ｔｈｄ／ｔｌｄ）を、第１ｎ型層におけるそれよりも小さくしてもよい。第１ｎ型層に比較して、第２ｎ型層の高濃度層の膜厚を小さくしても良いし、低濃度層の膜厚を大きくしても良い。もちろん、その両方を同時に行なうこともできる。しかしながら、低濃度層の膜厚を大きくした構造とする方がピットの埋め込みの効果が大きいため、最も良好な平坦化の効果を発揮できる。
第２ｎ型層をなす高濃度層と低濃度層の厚さは、それぞれ０．５ｎｍ以上で５００ｎｍ以下であることが望ましい。各層の膜厚がこの範囲よりも大きくなると、抵抗率の縦方向での濃淡が大きくなりすぎて、電流を流すための層としては利用できなくなる。この範囲よりも小さいと埋め込みの効果が減少する。更に望ましくは、１ｎｍ以上１００ｎｍ以下であり、中でも５ｎｍ以上５０ｎｍの範囲で良好な特性を示す。
高濃度層と低濃度層の各々の膜厚については、どちらが大きくてもよいが、両方の膜厚が等しいか、または低濃度層の膜厚を大きくした方が埋め込みの効果の点で好ましい。
高濃度層と低濃度層の繰り返し周期数は、上記の第２ｎ型層全体の厚さおよび各高濃度層ならびに低濃度層の厚さから２〜２０回であることが望ましい。更には、１５回以下であり、１０回以下であることが最も望ましい。周期数を増やすと、半導体成長時のバルブの切り替え回数がむやみに増え、作製装置に負荷をかけるのみである。
第２ｎ型層の高濃度層のｎ型不純物原子濃度は、１×１０16ｃｍ-3以上２．５×１０19ｃｍ-3以下とするのが好ましく、１×１０17ｃｍ-3以上５×１０18ｃｍ-3以下がさらに好ましく、２×１０17ｃｍ-3以上２．５×１０18ｃｍ-3以下が特に好ましい。１×１０16ｃｍ-3以下の濃度では、第２ｎ型層を積層構造にしたことによる低抵抗の効果が小さく、一方、２．５×１０19ｃｍ-3以上の濃度では、表面平坦性の効果が小さくなる。第１ｎ型層と同様、高濃度層のｎ型不純物原子濃度は、第２ｎ型層全体に亙って必ずしも一定でなくても良く、各周期毎に濃度が連続的もしくは不連続的に変化していても良い。また、一つ一つの薄層内部でｎ型不純物原子濃度が変化していてもよい。さらには、ｎ型不純物元素は１種でなくてもよく、２種類以上の元素を組み合わせてもよい。
第２ｎ型層の低濃度層のｎ型不純物原子濃度は、高濃度層のｎ型不純物原子の濃度より低濃度であり、かつ、１×１０19ｃｍ-3以下とするのが好ましい。ｎ型不純物原子の濃度を１×１０19ｃｍ-3以上とすると、表面平坦性の効果が小さくなる。さらに好ましくは２×１０18ｃｍ-3以下、特に好ましくは１×１０18ｃｍ-3以下である。下限に関しては低ければ低い程よく、むしろ故意にドーピングしない方が好ましい。ｎ型不純物原子濃度をより小とするため、低濃度層をアンドープのＩＩＩ族窒化物半導体薄層から構成すると、高濃度層の表面に発生する亀裂やピットを埋め尽くす効果がさらに高まり、表面の平坦なｎ型半導体層を得るのに好ましい。なお、低濃度層のｎ型不純物原子濃度が低く、キャリア濃度が低ければ低い程、低濃度層の厚さを薄くすることが望ましい。
また、低濃度層においても高濃度層と同様、低濃度層のｎ型不純物原子濃度は、第２ｎ型層全体に亙って必ずしも一定でなくてもよく、各周期毎に濃度が連続的もしくは不連続的に変化していてもよい。また、一つ一つの薄層内部でｎ型不純物原子濃度が変化していてもよい。さらには、ｎ型不純物元素は１種でなくても良く、２種類以上の元素を組み合わせても良い。
第１ｎ型層および／または第２ｎ型層にドープするｎ型不純物原子は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、硫黄（Ｓ）、セレン（Ｓｅ）、錫（Ｓｎ）およびテルル（Ｔｅ）からなる群から１種類または２種類以上を選ぶことができる。なかでも、Ｓｉ、Ｇｅ、Ｓ、Ｓｎは良好なｎ型ドーパントとして利用できるために望ましい。
第１ｎ型層および第２ｎ型層にドープするｎ型不純物原子は、同じであっても構わないし、異なるものとしても構わない。例えば、第１ｎ型層にはＧｅ、第２ｎ型層にはＳｉをドープする構造などとすることができる。
ｎ型不純物原子の濃度および元素種は、例えば、２次イオン質量分析法（ＳＩＭＳ）で測定できる。これは、試料の表面に１次イオンを照射することにより、イオン化して飛び出した元素を質量分析する手法であり、特定の元素の深さ方向の濃度分布を観察かつ定量できる。ＩＩＩ族窒化物半導体層中に存在するｎ型不純物元素についてもこの手法が有効である。その際に各層の厚さも算出できる。
本発明のｎ型ＩＩＩ族窒化物半導体積層構造体を利用して、ＩＩＩ族窒化物半導体発光素子を作製する場合、当該積層構造体は基板と発光層の間の何処にでも配置できる。例えば、基板の表面に直接、接合させて設けられるし、基板の表面に設けた緩衝層上に接合させて設けることもできる。また、アンドープのＧａＮ等からなる下地層の上に接合させて設けることもできる。その際、第１ｎ型層が基板側になるように配置し、第１ｎ型層を積層し、次いで第２ｎ型層を積層するようにすることにより、第１ｎ型層の表面に発生した微小なピットを効率的に埋めることが可能になる。
基板或いは緩衝層等に近接する本発明のｎ型半導体積層構造体の上方にＩＩＩ族窒化物半導体層を設ければ、結晶性に優れるＩＩＩ族窒化物半導体層が得られる。本発明のｎ型半導体積層構造体を設けることに依り、基板との格子ミスマッチに基づくミスフィット転位等の層の上方への伝搬が抑止されるからである。
本発明のｎ型半導体積層構造体を設けると、下方から貫通して来る転位の上層への伝搬を抑制できるので、その上方に形成された発光層は結晶性に優れ、従って高い発光強度のＩＩＩ族窒化物半導体発光素子を得ることができる。
本発明の高度に平坦化かつ低抵抗化されたｎ型ＩＩＩ族窒化物半導体積層構造体は、発光素子のｎ電極を形成するためのｎコンタクト層として利用できる。得られた発光素子はリーク電流の抑制、静電耐圧性の向上、などの効果を有する。
特に、発光素子構造のｎコンタクト層として利用するとき、その発光層が量子井戸構造をなす場合に効果が著しい。量子井戸構造は薄膜を積み重ねた構造をしており、下地層の平坦性が悪いとリークを生じやすい。このため、本発明のｎ型ＩＩＩ族窒化物半導体積層構造体を利用することで特性の向上を得ることができる。
ＩＩＩ族窒化物半導体からなる発光層としては、ＡｌXＧａYＩｎZＮ1-aＭa（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素とは別の第Ｖ族元素を表し、０≦ａ＜１である。）で表わされる各種組成の単一量子井戸構造および多重量子井戸構造等の発光層が知られており、それら公知の発光層を含めて如何なる組成および構造の発光層も用いることができる。また、ダブルヘテロ構造の発光部を構成するためのｐ型ＩＩＩ族窒化物半導体もＭｇやＺｎ等のｐ型不純物をドープした前記組成式で表わされる各種組成のものが知られており、それら公知のものを含めて如何なる組成のものも用いることができる。
目的とする半導体層を積層したのち、所定の位置に正極および負極を形成する。化合物半導体発光素子用の正極および負極として、各種の構成および構造が知られており、これら公知の正極および負極を含めて如何なる構成および構造のものも本発明においても何ら制限なく用いることができる。また、それらの製造方法も、真空蒸着法およびスパッタリング法等公知の方法を何ら制限なく用いることができる。
本発明のｎ型ＩＩＩ族窒化物半導体積層構造体を、発光ダイオードやレーザダイオード、或いは電子デバイス等の作製に用いることができる。さらに本発明のｎ型ＩＩＩ族窒化物半導体積層構造体からＩＩＩ族窒化物半導体発光素子を作製し、例えば当業界周知の手段により透明カバーを設けてランプを作製できる。また、ＩＩＩ族窒化物半導体発光素子と蛍光体を有するカバーや樹脂モールドを組み合わせて白色のランプやチップを作製することもできる。
本発明の積層構造体を用いると、静電耐圧性に優れ、経時劣化の少ない特性の良いＩＩＩ族窒化物半導体発光素子を得ることができる。つまり、本発明によって静電耐圧性に優れた経時劣化の少ないＬＥＤランプを作製することができるため、本発明を用いたＬＥＤランプが組み込まれている携帯電話、ディスプレイ、パネル類などの電子機器や、その電子機器を組み込んだ自動車、コンピュータなどの機械装置類、またはゲーム機等の玩具などは、静電気や経時など、各種の特性劣化要因に対して信頼性が高く、特性が良い状態を保つ。
以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
本発明のｎ型ＩＩＩ族窒化物半導体積層構造体を用いて発光素子を作製した。図１は、本実施例で作製した発光素子の半導体積層構造を模式的に示した図である。１０１はサファイアからなる基板、１０２はＡｌＮからなる高温緩衝層、１０３はアンドープＧａＮからなる下地層である。１０４はＧｅドープＧａＮからなる第１ｎ型層であり、発光素子においてｎコンタクト層として機能する。１０５はＧｅドープＧａＮからなる第２ｎ型層であり、１０４および１０５が本発明のｎ型ＩＩＩ族窒化物半導体積層構造体を構成している。１０６はＳｉドープＩｎＧａＮからなるｎクラッド層、１０７は多重量子井戸構造の発光層、１０８はＭｇドープＡｌＧａＮからなるｐクラッド層、１０９はＭｇドープＡｌＧａＮからなるｐコンタクト層である。
サファイア基板上にＩＩＩ族窒化物半導体を積層した上述の構造体は、一般的な減圧ＭＯＣＶＤ手段を利用して以下の手順で形成した。先ず、（０００１）−サファイア基板１０１を、高周波（ＲＦ）誘導加熱式ヒータで成膜温度に加熱される半導体用高純度グラファイト製のサセプタ上に載置した。載置後、ステンレス鋼製の気相成長反応炉内に窒素ガスを流通し、炉内をパージした。
気相成長反応炉内に、窒素ガスを８分間に亘って流通させた後、誘導加熱式ヒータを作動させ、基板１０１の温度を、１０分間で室温から６００℃に昇温した。基板１０１の温度を６００℃に保ったまま、水素ガスと窒素ガスを流通させて、気相成長反応炉内の圧力を１．５×１０4パスカル（Ｐａ）とした。この温度及び圧力下で２分間、放置して、基板１０１の表面をサーマルクリーニングした。サーマルクリーニングの終了後、気相成長反応炉内への窒素ガスの供給を停止した。水素ガスの供給は継続させた。
その後、水素雰囲気中で、基板１０１の温度を１１２０℃に昇温させた。１１２０℃で温度が安定したのを確認した後、トリメチルアルミニウム（ＴＭＡ）の蒸気を随伴する水素ガスを一定時間、気相成長反応炉内へ供給した。これにより、気相成長反応炉の内壁に以前より付着していた窒素を含む堆積沈着物の分解により生じる窒素原子と反応させて、サファイア基板１０１上に、厚さ数ｎｍの窒化アルミニウム（ＡｌＮ）薄膜からなる高温緩衝層１０２を付着させた。ＴＭＡの蒸気を随伴する水素ガスの気相成長反応炉内への供給を停止しＡｌＮの成長を終了させた後、しばらく待機し、気相成長炉内に残ったＴＭＡを完全に排出した。
続いて、アンモニア（ＮＨ3）ガスを気相成長反応炉内に供給し、一定時間が経過した後、アンモニアガスの流通を続けながら、サセプタの温度を１０４０℃に降温した。サセプタの温度が１０４０℃になったのを確認した後、暫時、温度が安定するのを待ち、トリメチルガリウム（ＴＭＧ）の気相成長反応炉内への供給を開始し、アンドープのＧａＮからなる下地層１０３を予め規定した時間の間、成長させた。下地層１０３の層厚は８μｍとした。
次に、基板温度を１１２０℃に上昇し、温度を安定させたところで、テトラメチルゲルマニウム（（ＣＨ3）4Ｇｅ）を一定時間流通させ、その後同じ時間、流通を停止した。このサイクルを１００回繰り返し、厚さ２．０μｍのＧｅ濃度が周期的に変化するＧｅ原子高濃度層とＧｅ原子低濃度層からなるＧｅドープＧａＮからなる第１ｎ型層１０４を形成した。
次に、基板温度をそのままに保持したままで、トリメチルガリウムとテトラメチルゲルマニウムの流通を停止して一旦成長を中断し、その間にテトラメチルゲルマニウムの流量を１／５０となるように調節した。流量が安定したところで、トリメチルガリウムとテトラメチルゲルマニウムの流通を再開し、一定時間流通させ、その後テトラメチルゲルマニウムの流通を同じ時間停止した。このサイクルを１０回繰り返し、厚さ０．２μｍのＧｅドープＧａＮからなる第２ｎ型層１０５を形成した。
Ｇｅドープの第２ｎ型層１０５の成長を終了した後、７２０℃で、Ｓｉドープｎ型Ｉｎ0.03Ｇａ0.97Ｎからなるｎクラッド層１０６を積層した。このｎクラッド層１０６は、トリエチルガリウム（ＴＥＧ）をガリウム源とし、トリメチルインジウム（ＴＭＩ）をインジウム源として成長させ、層厚は１８ｎｍとした。Ｓｉドープは約１×１０18ｃｍ-3とした。
次に、基板１０１の温度を７２０℃としたまま、ＧａＮからなる障壁層とＩｎ0.25Ｇａ0.75Ｎからなる井戸層とを含む５周期構造の多重量子井戸構造の発光層１０７をｎクラッド層１０６上に設けた。多重量子井戸構造の発光層１０７にあっては、先ず、ＧａＮ障壁層をｎクラッド層１０６に接合させて設け、その上にＩｎ0.25Ｇａ0.75Ｎ井戸層を設ける。これを５回繰り返した後、５層目の井戸層上に６層目のＧａＮ障壁層を作製し、５周期構造の多重量子井戸構造発光層１０７とした。
ＧａＮ障壁層は、トリエチルガリウム（ＴＥＧ）をガリウム源として成長させた。層厚は１６ｎｍとし、Ｓｉドープとした。Ｓｉドープは約１×１０17ｃｍ-3とした。Ｉｎ0.25Ｇａ0.75Ｎ井戸層は、トリエチルガリウム（ＴＥＧ）をガリウム源とし、トリメチルインジウム（ＴＭＩ）をインジウム源として成長させた。層厚は、２．５ｎｍとし、アンドープとした。
多重量子井戸構造からなる発光層１０７上には、マグネシウム（Ｍｇ）をドーピングしたＡｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１０８を形成した。Ｍｇのドーピング源には、ビスーシクロペンタジエニルＭｇを用いた。Ｍｇドープ濃度は約１×１０20ｃｍ-3とした。層厚は１０ｎｍとした。ｐクラッド層１０８上には、更に、ＭｇをドーピングしたＡｌ0.02Ｇａ0.98Ｎからなるｐコンタクト層１０９を形成した。Ｍｇは、ｐコンタクト層１０９の正孔濃度が８×１０17ｃｍ-3となる様に添加した。ｐコンタクト層１０９の層厚は１７５ｎｍとした。
ｐコンタクト層１０９の成長を終了した後、誘導加熱式ヒータへの通電を停止して、基板１０１の温度を、室温迄、自然冷却した。降温中は、気相成長反応炉内の雰囲気を窒素のみから構成した。基板１の温度が室温まで降温したのを確認して、積層構造体を気相成長反応炉より外部へ取り出した。この時点で、上記のｐ型Ａｌ0.02Ｇａ0.98Ｎコンタクト層１０９は、ｐ型キャリア（Ｍｇ）を電気的に活性化するためのアニール処理を行わなくても、既に、ｐ型の伝導性を示した。
次いで、公知のフォトリソグラフィー技術及びドライエッチング技術を利用して、ｎ型オーミック電極２０１を形成する予定の領域に限り、第１ｎ型層１０４のＧｅ原子高濃度層を露出させた。露出させたＧｅ原子高濃度層の表面に、チタンおよび金を積層した（半導体側がチタン）ｎ型オーミック電極２０１を形成した。残置した積層構造体の表面をなすｐコンタクト層１０９の表面の全域には、一般的な真空蒸着手段、及び公知のフォトリソグラフィー手段等を利用して、半導体側から順に、白金および金を積層させたｐ型オーミック電極２０２を形成した。その後、ｐ型オーミック電極２０２上の一部に、Ａｕ／Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなるｐ型ボンディングパッド２０３を作製した。なお、図２に各電極の平面形状を示した。
然る後、３５０μｍ角の正方形のＬＥＤチップに切断し、リードフレーム上に載置し、金導線をリードフレームに結線して、リードフレームよりＬＥＤチップへ素子駆動電流を流せる様にした。
リードフレームを介してｎ型およびｐ型オーミック電極２０１、２０２間に順方向に素子駆動電流を流した。順方向電流を２０ｍＡとした際の順方向電圧は３．２Ｖであった。また、２０ｍＡの順方向電流を流した際の出射される青色帯発光の中心波長は４６０ｎｍであった。また、一般的な積分球を使用して測定される発光の強度は、５ｍＷに達し、高い強度の発光をもたらすＩＩＩ族窒化物半導体発光素子が得られた。
逆方向に１０μＡの電流を流そうとした際の電圧を測定したところ、２０Ｖ以上であった。また、静電耐圧試験を行なったところ、１０点中８点は、マシーンモデルで５００Ｖの静電ショックを与えても破壊されなかった。
なお、得られた積層構造体の第１ｎ型層１０４および第２ｎ型層１０５のＳＩＭＳ分析の結果、第１ｎ型層１０４では、高濃度層はＧｅ原子濃度が１．２×１０19ｃｍ-3であり、厚さが１０ｎｍであった。また、低濃度層はＧｅ原子濃度が１×１０18ｃｍ-3であり、厚さが１０ｎｍであった。第２ｎ型層１０５では、高濃度層はＧｅ原子濃度が２．４×１０17ｃｍ-3であり、厚さが１０ｎｍであった。また、低濃度層はＧｅ原子濃度が検出下限以下であり定量できず、厚さは１０ｎｍであった。従って、第１ｎ型層１０４のＧｅ原子の平均濃度は６．５×１０18ｃｍ-3であり、第２ｎ型層１０５のＧｅ原子の平均濃度は１．２×１０17ｃｍ-3であった。
また、第２ｎ型層１０５の表面は、ピット密度が２０個／ｃｍ2以下の非常に平坦な面であった。
なお、ＳＩＭＳの測定条件は、一次イオン種としてＣｓ+を用いて、加速電圧を１４．５ｋｅＶ、イオン電流を４０ｎＡとした。また、ラスタ領域は１００μｍ2であり、分析領域を３０μｍ2とした。
（比較例１）
第１ｎ型層１０４の形成を常にテトラメチルゲルマニウムを流通させて行ない、Ｇｅを均一にドープした層としたこと、および第２ｎ型層１０５を形成しなかったこと以外は、実施例１と同様にしてＩＩＩ族窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価したところ、順方向電圧は３．５Ｖと高く、発光強度は３．５ｍＷと低かった。また、１０μＡの逆方向電流を流すための電圧は５Ｖとリーク性を示すチップが半数ほどであった。また、逆方向電圧の良好なチップにおいて静電耐圧試験を行なったところ、１０点中全てのチップが５０Ｖの静電ショックで破壊された。
また、第１ｎ型層１０４形成後、その表面を観察したところ、表面はピット密度が１０6個／ｃｍ2以上と極めて高く、平坦な表面ではなかった。
（実施例２）
本実施例では、第２ｎ型層１０５において、高濃度層および低濃度層の不純物原子濃度を第１ｎ型層１０４の不純物原子濃度と同一にして、高濃度層の膜厚を３ｎｍと薄くし、低濃度層の膜厚を３０ｎｍと厚くしたこと、および高濃度層と低濃度層の繰り返し周期数を５回としたこと以外は実施例１と同様にしてＩＩＩ族窒化物半導体発光素子を作製した。従って、第１ｎ型層１０４のＧｅ原子の平均濃度は実施例１と同様６．５×１０18ｃｍ-3であり、第２ｎ型層１０５のＧｅ原子の平均濃度は２×１０18ｃｍ-3であった。
得られた発光素子を実施例１と同様に評価した。順方向電流を２０ｍＡとした際の順方向電圧は３．３Ｖであった。また、２０ｍＡの順方向電流を流した際の出射される青色帯発光の中心波長は４５５ｎｍであった。また、一般的な積分球を使用して測定される発光の強度は、４．８ｍＷに達し、高い強度の発光をもたらすＩＩＩ族窒化物半導体発光素子が得られた。
逆方向に１０μＡの電流を流そうとした際の電圧を測定したところ、２０Ｖ以上であった。また、静電耐圧試験を行なったところ、１０点中７点は、マシーンモデルで２００Ｖの静電ショックを与えても破壊されなかった。
なお、第２ｎ型層１０５形成後、その表面を観察したところ、表面はピット密度が２０個／ｃｍ2以下と極めて低く、平坦な表面であった。
（実施例３）
本実施例では、Ｇｅを低濃度で均一にドープした層によって第２ｎ型層１０５を形成すること以外は、実施例１と同様にしてＩＩＩ族窒化物半導体発光素子を作製した。第２ｎ型層１０５では、Ｇｅのドープ量を第１ｎ型層１０４の高濃度層の１／２５とし、膜厚を０．０４μｍとした。即ち、第２ｎ型層１０５のＧｅ原子の濃度は４．８×１０17ｃｍ-3である。
得られた発光素子を実施例１と同様に評価した。順方向電流を２０ｍＡとした際の順方向電圧は３．２Ｖであった。また、２０ｍＡの順方向電流を流した際の出射される青色帯発光の中心波長は４６５ｎｍであった。また、一般的な積分球を使用して測定される発光の強度は、５．２ｍＷに達し、高い強度の発光をもたらすＩＩＩ族窒化物半導体発光素子が得られた。
逆方向に１０μＡの電流を流そうとした際の電圧を測定したところ、２０Ｖ以上であった。また、静電耐圧試験を行なったところ、１０点中９点は、マシーンモデルで５００Ｖの静電ショックを与えても破壊されなかった。
なお、第２ｎ型層１０５形成後、その表面を観察したところ、表面はピット密度が２０個／ｃｍ2以下と極めて低く、平坦な表面であった。
（実施例４）
本実施例では、第１および第２ｎ型層１０４および１０５の形成を、テトラメチルゲルマニウム（（ＣＨ3）4Ｇｅ）の代わりにジエチルサルファイド（（Ｃ2Ｈ5）2Ｓ）を用いて行なったこと以外は、実施例１と同様にしてＩＩＩ族窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価した。順方向電流を２０ｍＡとした際の順方向電圧は３．１Ｖであった。また、２０ｍＡの順方向電流を流した際の出射される青色帯発光の中心波長は４７０ｎｍであった。また、一般的な積分球を使用して測定される発光の強度は、４．６ｍＷに達し、高い強度の発光をもたらすＩＩＩ族窒化物半導体発光素子が得られた。
逆方向に１０μＡの電流を流そうとした際の電圧を測定したところ、２０Ｖ以上であった。また、静電耐圧試験を行なったところ、１０点中７点は、マシーンモデルで５００Ｖの静電ショックを与えても破壊されなかった。
なお、第２ｎ型層１０５形成後、その表面を観察したところ、表面はピット密度が２０個／ｃｍ2以下と極めて低く、平坦な表面であった。
（実施例５）
本実施例では、第１および第２ｎ型層１０４および１０５の形成を、テトラメチルゲルマニウム（（ＣＨ3）4Ｇｅ）の代わりにテトラメチルティン（（ＣＨ3）4Ｓｎ）を用いて行なったこと以外は、実施例１と同様にしてＩＩＩ族窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価した。順方向電流を２０ｍＡとした際の電圧は３．１Ｖであった。また、２０ｍＡの順方向電流を流した際の出射される青色帯発光の中心波長は４５８ｎｍであった。また、一般的な積分球を使用して測定される発光の強度は４．７ｍＷであった。
逆方向に１０μＡの電流を流そうとした際の電圧を測定したところ、２０Ｖ以上であった。また、静電耐圧試験を行なったところ、１０点中７点は、マシーンモデルで５００Ｖの静電ショックを与えても破壊されなかった。
なお、第２ｎ型層１０５形成後、その表面を観察したところ、表面はピット密度が２０個／ｃｍ2以下と極めて低く、平坦な表面であった。
（実施例６）
本実施例では、第１および第２ｎ型層１０４および１０５の形成を、テトラメチルゲルマニウム（（ＣＨ3）4Ｇｅ）の代わりにモノシラン（ＳｉＨ4）を用いて行なったこと以外は、実施例１と同様にしてＩＩＩ族窒化物半導体発光素子を作製した。
得られた発光素子を実施例１と同様に評価した。順方向電流を２０ｍＡとした際の電圧は２．９Ｖであった。また、２０ｍＡの順方向電流を流した際の出射される青色帯発光の中心波長は４５５ｎｍであった。また、一般的な積分球を使用して測定される発光の強度は５．２ｍＷであった。
逆方向に１０μＡの電流を流そうとした際の電圧を測定したところ、２０Ｖ以上であった。また、静電耐圧試験を行なったところ、１０点中１０点で、マシーンモデルで５００Ｖの静電ショックを与えても破壊されなかった。
なお、第２ｎ型層１０５形成後、その表面を観察したところ、表面はピット密度が２０個／ｃｍ2以下と極めて低く、平坦な表面であった。
（実施例７）
本実施例では、実施例１で作製したＩＩＩ族窒化物半導体発光素子（ＬＥＤチップ）を用いて、以下の手順で、図３に示すようなＬＥＤランプを作製した。
まず、ＬＥＤチップ３６を第２のリードフレーム３４上にサファイア基板側を下にして載置し、接着剤で固着した。そして、ｎ型オーミック電極と第１のリードフレーム３３、ボンディングパッドと第２のリードフレーム３４をそれぞれＡｕワイヤー３５により結線して、ＬＥＤチップ３６へ素子駆動電流を通流できるようにした。さらに全体を透明なエポキシ樹脂３７で封止し、ＬＥＤランプの形状に成型した。
本発明によって得られるｎ型ＩＩＩ族窒化物半導体積層構造体は表面平坦性に優れ、かつ低抵抗であるため、ＩＩＩ族窒化物半導体発光素子用として有用である。
実施例１から６で作製したＩＩＩ族窒化物半導体発光素子の半導体積層構造を模式的に示した図である。 実施例１から６で作製したＩＩＩ族窒化物半導体発光素子の電極配置の平面図である。 実施例７で作製したランプの断面図である。
符号の説明
１０ ＬＥＤチップ
１０１ 基板
１０２ 高温緩衝層
１０３ 下地層
１０４ 第１ｎ型層
１０５ 第２ｎ型層
１０６ ｎクラッド層
１０７ 発光層
１０８ ｐクラッド層
１０９ ｐコンタクト層
２０ ＬＥＤチップ
２０１ ｎ型オーミック電極
２０２ ｐ型オーミック電極
２０３ ｐ型ボンディングパッド
３３ 第１のリードフレーム
３４ 第２のリードフレーム
３５ Ａｕワイヤー
３６ ＬＥＤチップ
３７ エポキシ樹脂

Claims (25)

  1. ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層からなる第１ｎ型層とｎ型不純物原子の平均濃度が該第１ｎ型層よりも小さい第２ｎ型層とからなり、第２ｎ型層が第１ｎ型層のｎ型不純物原子低濃度層に隣接していることを特徴とするｎ型ＩＩＩ族窒化物半導体積層構造体。
  2. 第１ｎ型層においてｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層が交互に周期的に存在する請求項１に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  3. 第２ｎ型層がアンドープである請求項１または２に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  4. 第２ｎ型層が、ｎ型不純物原子を均一にドープした層をなしている請求項１または２に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  5. 第２ｎ型層がｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層からなる請求項１または２に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  6. 第２ｎ型層においてｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層が交互に周期的に存在する請求項５に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  7. 第２ｎ型層のｎ型不純物原子高濃度層が第１ｎ型層のそれよりも低濃度である請求項５または６に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  8. 第２ｎ型層のｎ型不純物原子低濃度層が第１ｎ型層のそれよりも低濃度である請求項５〜７のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  9. 第２ｎ型層におけるｎ型不純物原子高濃度層の膜厚（ｔｈｄ）とｎ型不純物原子低濃度層の膜厚（ｔｌｄ）の比率（ｔｈｄ／ｔｌｄ）が、第１ｎ型層におけるそれよりも小さい請求項５〜８のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  10. 第２ｎ型層におけるｎ型不純物原子高濃度層の膜厚が、第１ｎ型層におけるそれよりも小さい請求項５〜９のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  11. 第２ｎ型層におけるｎ型不純物原子低濃度層の膜厚が、第１ｎ型層におけるそれよりも大きい請求項５〜１０のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  12. 第２ｎ型層において、ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層の厚さがそれぞれ０．５〜５００ｎｍである請求項５〜１１のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  13. 第２ｎ型層において、ｎ型不純物原子低濃度層の厚さがｎ型不純物原子高濃度層の厚さと等しいか、またはｎ型不純物原子高濃度層の厚さよりも厚い請求項５〜１２のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  14. 第２ｎ型層において、ｎ型不純物原子高濃度層およびｎ型不純物原子低濃度層の繰り返し周期数が２〜２０である請求項６〜１３のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  15. 第２ｎ型層において、ｎ型不純物原子低濃度層がｎ型不純物原子を故意にドーピングされていない請求項５〜１４のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  16. 第２ｎ型層の厚さが０．０１〜０．５μｍである請求項１〜１５のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  17. 第２ｎ型層の平均ｎ型不純物原子濃度が、第１ｎ型層の平均ｎ型不純物原子濃度の１／２以下である請求項１〜１６のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  18. 第１ｎ型層および／または第２ｎ型層に含有される不純物原子が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、硫黄（Ｓ）、セレン（Ｓｅ）、錫（Ｓｎ）およびテルル（Ｔｅ）からなる群から選ばれた１種または２種以上の組み合わせである請求項１〜１７のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  19. 不純物原子が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および錫（Ｓｎ）からなる群から選ばれた１種または２種以上の組み合わせである請求項１８に記載のｎ型ＩＩＩ族窒化物半導体積層構造体。
  20. 基板上にＩＩＩ族窒化物半導体からなる発光層を有するＩＩＩ族窒化物半導体発光素子において、基板と発光層との間に、請求項１〜１９のいずれか一項に記載のｎ型ＩＩＩ族窒化物半導体積層構造体を有するＩＩＩ族窒化物半導体発光素子。
  21. 請求項２０に記載のＩＩＩ族窒化物半導体発光素子を用いてなるランプ。
  22. 請求項２０に記載のＩＩＩ族窒化物半導体発光素子および蛍光体を用いてなるランプ。
  23. 請求項２１または２２に記載のランプが組み込まれている電子機器。
  24. 請求項２３に記載の電子機器が組み込まれている機械装置。
  25. 請求項２３に記載の電子機器が組み込まれている玩具。
JP2005264379A 2004-09-14 2005-09-12 ｎ型ＩＩＩ族窒化物半導体積層構造体 Pending JP2006114886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005264379A JP2006114886A (ja) 2004-09-14 2005-09-12 ｎ型ＩＩＩ族窒化物半導体積層構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004267294 2004-09-14
JP2005264379A JP2006114886A (ja) 2004-09-14 2005-09-12 ｎ型ＩＩＩ族窒化物半導体積層構造体

Publications (1)

Publication Number Publication Date
JP2006114886A true JP2006114886A (ja) 2006-04-27

Family

ID=38177604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005264379A Pending JP2006114886A (ja) 2004-09-14 2005-09-12 ｎ型ＩＩＩ族窒化物半導体積層構造体

Country Status (7)

Country Link
US (1) US7612363B2 (ja)
JP (1) JP2006114886A (ja)
KR (1) KR100902576B1 (ja)
CN (1) CN100547814C (ja)
DE (1) DE112005002133T5 (ja)
TW (1) TWI285444B (ja)
WO (1) WO2006030950A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009005126A1 (ja) * 2007-07-04 2009-01-08 Showa Denko K.K. Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009130364A (ja) * 2007-11-23 2009-06-11 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
JP2012248723A (ja) * 2011-05-30 2012-12-13 Sharp Corp 窒化物半導体発光素子およびその製造方法
US8389975B2 (en) 2007-09-27 2013-03-05 Showa Denko K.K. Group III nitride semiconductor light-emitting device
JP2015050247A (ja) * 2013-08-30 2015-03-16 シャープ株式会社 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2015097289A (ja) * 2009-06-08 2015-05-21 晶元光電股▲ふん▼有限公司 発光ダイオード及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045838A4 (en) * 2006-06-22 2014-06-11 Fujikura Ltd METHOD FOR PRODUCING A ZINC OXIDE SEMICONDUCTOR CRYSTAL
US8569735B2 (en) 2008-06-16 2013-10-29 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
DE112011101530B4 (de) * 2010-04-30 2021-03-25 Trustees Of Boston University Verfahren zur Herstellung einer optischen Vorrichtung
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US10403794B2 (en) 2017-03-30 2019-09-03 Epistar Corporation Semiconductor device
KR102162075B1 (ko) 2018-12-14 2020-10-06 이창현 대형 실린더의 조립장치
KR20210153243A (ko) 2020-06-10 2021-12-17 박문석 P,n 반도체 방식 압전소자의 n형 반도체 제조를 위한 혼합조성물
CN112310251A (zh) * 2020-09-23 2021-02-02 华灿光电(苏州）有限公司 微型发光二极管外延片的生长方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335757A (ja) * 1997-01-09 1998-12-18 Nichia Chem Ind Ltd 窒化物半導体素子
JPH1187770A (ja) * 1997-09-01 1999-03-30 Toshiba Electron Eng Corp 照明装置、読み取り装置、投影装置、浄化装置、および表示装置
JPH11340509A (ja) * 1998-05-25 1999-12-10 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000031591A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体発光素子
JP2000244070A (ja) * 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
JP2003204078A (ja) * 1998-12-08 2003-07-18 Nichia Chem Ind Ltd 窒化物半導体素子
JP2004182780A (ja) * 2002-11-29 2004-07-02 Nichia Chem Ind Ltd 窒化物蛍光体及びそれを用いた発光装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6100586A (en) * 1997-05-23 2000-08-08 Agilent Technologies, Inc. Low voltage-drop electrical contact for gallium (aluminum, indium) nitride
JP3488597B2 (ja) * 1997-07-14 2004-01-19 株式会社東芝 窒化ガリウム系化合物半導体装置
CN1142598C (zh) 1997-07-25 2004-03-17 日亚化学工业株式会社 氮化物半导体发光器件
JP4043087B2 (ja) 1998-01-23 2008-02-06 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
EP2273572B1 (en) 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
JP3063756B1 (ja) * 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP2000236142A (ja) * 1998-12-15 2000-08-29 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2002244072A (ja) 2001-02-19 2002-08-28 Nec Corp レーザ加工装置
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
JP4734786B2 (ja) 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP2003163418A (ja) * 2001-11-29 2003-06-06 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体レーザ
JP2003218469A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 窒化物系半導体レーザ装置
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
KR100476567B1 (ko) * 2003-09-26 2005-03-17 삼성전기주식회사 질화물 반도체 소자
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
WO2005114754A1 (en) * 2004-05-24 2005-12-01 Showa Denko K.K. Group iii nitride semiconductor light emitting device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335757A (ja) * 1997-01-09 1998-12-18 Nichia Chem Ind Ltd 窒化物半導体素子
JPH1187770A (ja) * 1997-09-01 1999-03-30 Toshiba Electron Eng Corp 照明装置、読み取り装置、投影装置、浄化装置、および表示装置
JPH11340509A (ja) * 1998-05-25 1999-12-10 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000031591A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体発光素子
JP2003204078A (ja) * 1998-12-08 2003-07-18 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000244070A (ja) * 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
JP2004182780A (ja) * 2002-11-29 2004-07-02 Nichia Chem Ind Ltd 窒化物蛍光体及びそれを用いた発光装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009005126A1 (ja) * 2007-07-04 2009-01-08 Showa Denko K.K. Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN101689592B (zh) * 2007-07-04 2011-12-28 昭和电工株式会社 Ⅲ族氮化物半导体发光元件及其制造方法和灯
US8674398B2 (en) 2007-07-04 2014-03-18 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light emitting device and production method thereof, and lamp
US8389975B2 (en) 2007-09-27 2013-03-05 Showa Denko K.K. Group III nitride semiconductor light-emitting device
JP2009130364A (ja) * 2007-11-23 2009-06-11 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
US8253125B2 (en) 2007-11-23 2012-08-28 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP2015097289A (ja) * 2009-06-08 2015-05-21 晶元光電股▲ふん▼有限公司 発光ダイオード及びその製造方法
JP2012248723A (ja) * 2011-05-30 2012-12-13 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2015050247A (ja) * 2013-08-30 2015-03-16 シャープ株式会社 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板

Also Published As

Publication number Publication date
TWI285444B (en) 2007-08-11
TW200618353A (en) 2006-06-01
US20080093621A1 (en) 2008-04-24
CN101019243A (zh) 2007-08-15
WO2006030950A1 (en) 2006-03-23
CN100547814C (zh) 2009-10-07
KR100902576B1 (ko) 2009-06-11
KR20070043035A (ko) 2007-04-24
DE112005002133T5 (de) 2007-08-02
US7612363B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
JP2006114886A (ja) ｎ型ＩＩＩ族窒化物半導体積層構造体
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP2005277374A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7456445B2 (en) Group III nitride semiconductor light emitting device
KR20140021715A (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP6227134B2 (ja) 窒化物半導体発光素子
US8049227B2 (en) Group III nitride semiconductor light emitting device, method for producing the same, and lamp thereof
JPWO2014061692A1 (ja) 窒化物半導体発光素子
JP2006313771A (ja) Ｉｉｉ族窒化物半導体素子用エピタキシャル基盤
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2008244074A (ja) 窒化物半導体発光素子の製造方法
JP2005072310A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2005085932A (ja) 発光ダイオード及びその製造方法
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
JP5839293B2 (ja) 窒化物発光素子及びその製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2007288052A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2007073690A (ja) 窒化ガリウム系化合物半導体発光素子
JP3874779B2 (ja) Ｇｅドープｎ型ＩＩＩ族窒化物半導体層状物及びその製造方法、ならびにそれを用いたＩＩＩ族窒化物半導体発光素子
JP2005340789A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2006049848A (ja) ｎ型ＩＩＩ族窒化物半導体積層構造体
JP2008227103A (ja) ＧａＮ系半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108