CN101542756A - Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯 - Google Patents

Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯 Download PDF

Info

Publication number
CN101542756A
CN101542756A CN 200780044018 CN200780044018A CN101542756A CN 101542756 A CN101542756 A CN 101542756A CN 200780044018 CN200780044018 CN 200780044018 CN 200780044018 A CN200780044018 A CN 200780044018A CN 101542756 A CN101542756 A CN 101542756A
Authority
CN
China
Prior art keywords
iii nitride
nitride semiconductor
intermediate layer
iii
emitting component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200780044018
Other languages
English (en)
Inventor
横山泰典
三木久幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101542756A publication Critical patent/CN101542756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明的目的是提供可得到生产率优异并具有优异的发光特性的元件的Ⅲ族氮化物半导体发光元件的制造方法以及Ⅲ族氮化物半导体发光元件和灯。本发明的方法，是通过由等离子体将金属材料和含有Ⅴ族元素的气体活化而使其进行反应，从而在基板(11)上成膜出由Ⅲ族氮化物化合物形成的中间层(12)，在该中间层(12)上依次层叠由Ⅲ族氮化物半导体形成的n型半导体层(14)、发光层(15)和p型半导体层(16)的制造方法，所述Ⅴ族元素为氮，形成中间层(12)时的所述气体中的氮的气体分率为大于20％且在99％以下的范围，并且作为单晶组织形成中间层(12)。

Description

Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件和灯
技术领域
本发明涉及可很适合地用于发光二极管(LED)、激光二极管(LD)、电子器件等中的III族氮化物半导体发光元件的制造方法、以及III族氮化物半导体发光元件和灯。
本申请基于在2006年12月20日在日本申请的专利申请2006-343019号和在2007年8月21日在日本申请的专利申请2007-214539号要求优先权，将上述这些申请的内容援引到其中。
背景技术
III族氮化物半导体发光元件具有相当于从可见光到紫外光区的范围的能量的直接迁移型的带隙，发光效率优异，因此作为LED、LD等的发光元件使用。
另外，即使是用于电子器件的场合，III族氮化物半导体与使用现有的III-V族化合物半导体的情况相比，也能够得到具有优异特性的电子器件。
以往，作为III族氮化物半导体的单晶片，一般是使不同材料的单晶片上生长结晶而得到的方法。在这样的异种基板与在其上外延生长的III族氮化物半导体结晶之间存在大的晶格失配。例如，使氮化镓(GaN)在蓝宝石(Al2O3)基板上生长的场合，在两者之间存在16％的晶格失配，使氮化镓在SiC基板上生长的场合，在两者之间存在6％的晶格失配。
一般地，存在如上所述的较大的晶格失配的场合，难以使结晶在基板上直接外延生长，并且，即使是生长了的场合，也存在不能得到结晶性良好的结晶的问题。
因此，曾提出了采用金属有机化学气相淀积(MOCVD)法使III族氮化物半导体结晶在蓝宝石单晶基板或SiC单晶基板上外延生长时，在基板上首先层叠由氮化铝(AlN)、氮化铝镓(AlGaN)形成的称作低温缓冲层的层，再在其上在高温下外延生长III族氮化物半导体结晶的方法，该方法通常被进行(例如，专利文献1、2)
另外，也提出了采用MOCVD以外的方法将上述缓冲层进行成膜的技术。例如，提出了采用溅射法在基板上成膜出缓冲层，同时作为基板材料使用蓝宝石、硅、碳化硅、氧化锌、磷化镓、砷化镓、氧化镁，氧化锰和III族氮化物系化合物半导体单晶等的方法，其中，蓝宝石的a面基板很适合(例如，专利文献3、4)。
然而，专利文献1～4所述的方法，存在不能得到充分的结晶性的III族氮化物半导体的问题。
另一方面，曾提出了采用MOCVD在由高频溅射法成膜的缓冲层上生长出相同组成的结晶的方法(例如，专利文献5)。然而，专利文献5所述的方法，存在不能在基板上稳定地层叠良好的结晶的问题。
另外，还提出了采用溅射法在基板上形成缓冲层时，使溅射装置的初期电压为溅射电压的110％以下的方法(例如，专利文献6)。专利文献6所述的方法，是不使用如MOCVD法所使用的高价格的材料，而采用溅射法形成缓冲层的方法。
专利文献1：日本专利第3026087号公报
专利文献2：日本特开平4-297023号公报
专利文献3：日本专利第3440873号公报
专利文献4：日本专利第3700492号公报
专利文献5：日本特公平5-86646号公报
专利文献6：日本特开2001-308010号公报
发明内容
上述专利文献3所述的方法是缓冲层生长后，在包含氨和氢的混合气中进行退火的方法。另外，专利文献4所述的方法，重要的是采用DC溅射在400℃以上的温度下成膜出缓冲层。然而，本发明者们潜心进行实验的结果，明确了在专利文献3、4所述的条件下不能够得到良好的结晶性的III族氮化物半导体。
在此，专利文献1、2所述的MOCVD法，是在使原料气达到该原料气的分解温度以上的温度而进行分解，使由此产生的分解物在模板上生长的方法，虽然生长速度低，但作为能得到结晶性高的膜的方法已为人所知。
另一方面，可认为溅射法是从靶上轰击出原子，强制地将该被轰击出的原子在基板上成膜的方法，虽然生长速度快，但得到的膜与MOCVD法相比结晶性不高。为此，以往主要采用MOCVD法在基板上将缓冲层成膜后，通过在该膜上生长出数μm的非掺杂的GaN层，来提高在该膜上生长的发光层的结晶性的方法。
然而，采用如上述的MOCVD法形成缓冲层的方法，不能够得到充分的结晶性，因此期望能得到结晶性良好的膜的方法。
本发明是鉴于上述课题而完成的研究，其目的在于提供能够短时间内在基板上生长出均匀性优异的III族氮化物半导体，生产率优异，同时能够得到具有优异的发光特性的元件的III族氮化物半导体发光元件的制造方法及III族氮化物半导体发光元件和灯。
本发明者们为了解决上述问题潜心进行研究的结果发现，采用与MOCVD法相比成膜速度非常高，并且强制地在基板上成膜的溅射法等的由等离子体将原料活化的方法，成膜出中间层(缓冲层)，并且，使作为V族元素的氮原料的分压为适宜范围，由此能够作为具有特定各向异性的取向膜在基板上成膜，同时成膜速度提高，能够防止炉内附着物等的杂质混入膜内，从而完成了本发明。
即，本发明涉及以下的发明。
[1]一种III族氮化物半导体发光元件的制造方法，是通过由等离子体将含有V族元素的气体和金属材料活化而使其反应，从而在基板上成膜出由III族氮化物化合物形成的中间层，在该中间层上依次层叠由III族氮化物半导体形成的n型半导体层、发光层和p型半导体层的III族氮化物半导体发光元件的制造方法，其特征在于，上述V族元素为氮，形成上述中间层时的上述气体中的氮的气体分率为大于20％且在99％以下的范围，并且作为单晶组织形成上述中间层。
[2]根据[1]所述的III族氮化物半导体发光元件的制造方法，其特征在于，形成上述中间层时的上述气体中的氮的气体分率为大于40％且在99％以下的范围。
[3]根据[1]所述的III族氮化物半导体发光元件的制造方法，其特征在于，形成上述中间层时的上述气体中的氮的气体分率为大于75％且在99％以下的范围。
[4]根据[1]～[3]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用溅射法形成上述中间层。
[5]根据[4]所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用RF溅射法形成上述中间层。
[6]根据[5]所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用RF溅射法一边使阴极的磁铁移动一边形成上述中间层。
[7]根据[4]～[6]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用使含有V族元素的气体在反应器内流通的反应溅射法形成上述中间层。
[8]根据[1]～[7]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，上述金属材料是含有Al的材料。
[9][1]～[8]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，由AlN形成上述中间层。
[10]根据[1]～[9]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，使上述基板的温度为室温～1000℃的范围而形成上述中间层。
[11]根据[1]～[9]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，使上述基板的温度为200～800℃的范围而形成上述中间层。
[12]根据[1]～[11]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，在上述中间层上层叠上述n型半导体层所具有的基底层。
[13]根据[12]所述的III族氮化物半导体发光元件的制造方法，其特征在于，由GaN系化合物半导体形成上述基底层。
[14]根据[13]所述的III族氮化物半导体发光元件的制造方法，其特征在于，由GaN形成上述基底层。
[15]根据[13]所述的III族氮化物半导体发光元件的制造方法，其特征在于，由AlGaN形成上述基底层。
[16]根据[12]～[15]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，由不同的III族氮化物化合物分别形成上述中间层和上述基底层。
[17]根据[12]～[16]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用MOCVD法在上述中间层上形成上述基底层。
[18]根据[12]～[17]的任一项所述的III族氮化物半导体发光元件的制造方法，其特征在于，使形成上述基底层时的上述基板的温度为800℃以上。
[19]一种III族氮化物半导体发光元件，是采用上述[1]～[18]的任一项所述的制造方法得到的。
[20]一种III族氮化物半导体发光元件，是通过由等离子体将含有V族元素的气体和金属材料活化而进行反应，从而在基板上成膜出由III族氮化物化合物形成的中间层，在该中间层上依次层叠由III族氮化物半导体形成的n型半导体层、发光层和p型半导体层而成的III族氮化物半导体发光元件，其特征在于，上述中间层是使上述V族元素为氮、使上述气体中的氮的气体分率为大于20％且在99％以下的范围而成膜出的层，并且为单晶组织。
[21]根据[20]所述的III族氮化物半导体发光元件，其特征在于，上述中间层是使上述V族元素为氮、使上述气体中的氮的气体分率为大于40％且在99％以下的范围而成膜出的层。
[22]根据[20]所述的III族氮化物半导体发光元件，其特征在于，上述中间层是使上述V族元素为氮、并使上述气体中的氮的气体分率为大于75％且在99％以下的范围而成膜出的层。
[23]根据[20]～[22]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层为含有Al的组成。
[24]根据[23]所述的III族氮化物半导体发光元件，其特征在于，上述中间层由AlN形成。
[25]根据[20]～[24]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层以覆盖上述基板表面的至少90％以上的方式形成。
[26]根据[20]～[25]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层以至少覆盖上述基板的侧面的方式形成。
[27]根据[20]～[26]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层以覆盖上述基板的侧面和背面的方式形成。
[28]根据[20]～[27]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层由单晶形成。
[29]根据[20]～[28]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述中间层的膜厚为20～80nm的范围。
[30]根据[20]～[29]的任一项所述的III族氮化物半导体发光元件，其特征在于，上述n型半导体层所具有的基底层层叠于上述中间层上。
[31]根据[30]所述的III族氮化物半导体发光元件，其特征在于，上述基底层由GaN系化合物半导体形成。
[32]根据[31]所述的III族氮化物半导体发光元件，其特征在于，上述基底层由GaN形成。
[33]根据[31]所述的III族氮化物半导体发光元件，其特征在于，上述基底层由AlGaN形成。
[34]一种灯，其使用了上述[19]～[33]的任一项所述的III族氮化物半导体发光元件。
发明效果
根椐本发明的III族氮化物半导体发光元件的制造方法，按照上述构成，采用由等离子体将原料活化的方法在基板上将具有单晶结构的中间层成膜，另外，通过将作为V族元素的氮的分压规定在适宜范围，能够均匀性良好地成膜出中间层，所述中间层，可在其上采用MOCVD成膜出良好结晶性的III族氮化物半导体。
因此，能够高效率地在基板上生长出由结晶性良好的III族氮化物化合物形成的中间层、和由III族氮化物半导体形成的半导体层，生产率优异，可得到廉价且具有优异的发光特性的III族氮化物半导体发光元件。
附图说明
图1是模式地说明本发明涉及的III族氮化物半导体发光元件一例的图，是表示叠层半导体的截面结构的概略图。
图2是模式的说明本发明涉及的III族氮化物半导体发光元件一例的图，是表示平面结构的图。
图3是模式的说明本发明涉及的III族氮化物半导体发光元件一例的图，是表示截面结构的图。
图4是模式的说明使用本发明涉及的III族氮化物半导体发光元件构成的灯的概略图。
图5是模式的说明本发明涉及的III族氮化物半导体发光元件制造方法的一例的图，是表示溅射装置结构的概略图。
图6是说明本发明涉及的III族氮化物半导体发光元件的实施例的图，是表示基底层的(0002)面和(10-10)面的XRC光谱半值宽的曲线图。
附图标号说明
1-III族氮化物半导体发光元件、10-叠层半导体、11-基板、11a-表面、12-中间层、13-基底层、14-n型半导体层、14a-基底层、15-发光层、16-p型半导体层、17-透光性正极、3-灯
具体实施方式
以下，一边适当参照图1～6，一边对本发明涉及的III族氮化物半导体发光元件的制造方法及III族氮化物半导体发光元件和灯的一实施方式进行说明。
本实施方式的III族氮化物半导体发光元件(以下，有时简称发光元件)的制造方法，是通过由等离子体将含有V族元素的气体和金属材料活化而使其反应，从而在基板11上成膜出由III族氮化物化合物形成的中间层12，在该中间层12上依次层叠由III族氮化物半导体形成的n型半导体层14、发光层15和p型半导体层16的方法，是使上述V族元素为氮，使形成中间层12时的上述气体中的氮的气体分率为大于20％且在99％以下的范围，并且将中间层12作为单晶组织而形成的方法。
[发光元件的叠层结构]
本实施方式的III族氮化物半导体发光元件，是通过将含有V族元素的气体和金属材料由等离子体活化而进行反应，从而在基板11上成膜出由III族氮化物化合物形成的中间层12，在该中间层12上依次层叠由III族氮化物半导体形成的n型半导体层14、发光层15和p型半导体层16而成的发光元件，中间层12是使上述V族元素为氮、使上述气体中的氮的气体分率为大于20％且在99％以下的范围而成膜出的层，并且为单晶组织，从而概略地构成。
图1是用于说明本发明涉及的III族氮化物半导体发光元件一例的图，是表示在基板上形成了III族氮化物半导体的叠层半导体的一例的概略截面图。
图1例示出的叠层半导体10为下述构成，即在基板11上所形成的中间层12上，层叠有由III族氮化物半导体形成的基底层14a，在基板11上依次层叠中间层12、包含基底层14a、n型接触层14b和n型覆盖层14c的n型半导体层14、将势垒层15a和阱层15b交替地层叠而成的发光层15、包含p型覆盖层16a和p型接触层16b的p型半导体层16而成。
另外，本实施方式的叠层半导体10，如图2和图3表示的例子那样，在p型半导体层16上层叠透光性正极17，再在其上形成正极焊盘18，同时在n型半导层14的n型接触层14b上所形成的露出区域14d上层叠负极19而可构成发光元件1。
以下，对本实施方式的III族氮化物半导体发光元件的叠层结构进行详述。
[基板]
在本实施方式中，作为在表面上外延生长III族氮化物半导体结晶的基板11，没有特别的限定，可以选择各种材料使用，例如，可举出蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等。
再者，不使用氨而将中间层进行成膜，同时采用使用氨的方法将后述的基底层成膜，此外，在上述基板材料中，使用通过在高温下与氨接触已知引起化学性改性的氧化物基板、金属基板等的场合，本实施方式的中间层作为涂层发挥作用，因此从防止基板的化学改性的观点考虑是有效的。
[中间层]
本实施方式的叠层半导体10，通过将金属原料和含有V族元素的气体由等离子体活化而进行反应，从而在基板11上成膜出由III族氮化物化合物形成并具有单晶结构的中间层12。采用如本实施方式的使用等离子化了的金属原料的方法成膜的膜，具有容易获得取向的作用。
LED、LD等的III族氮化物半导体元件，必须在某个一定的确定的方向流动电流。为此，要求III族氮化物半导体元件有良好的结晶性和取向。由于III族氮化物半导体元件在中间层12上外延生长，因此中间层12也同样地需要良好的结晶性及取向。
采用MOCVD法使III族氮化物半导体生长的场合，由于MOCVD法是将金属有机分子分解而层叠金属元素的方法，因此为了使膜取向，需要成为模板的基底。为此，在中间层12为在基板11上生长的低温缓冲层的场合，基板成为基底，因此能够使用的基板受到限定。
另一方面，采用反应溅射法使III族氮化物半导体生长的场合，被轰击到等离子中的带电粒子不一定以原子状态存在，也作为二聚体等的具有键的带电粒子存在。这样的带电粒子成为形成膜时的原料。另外，这样的带电粒子具有力矩，因此受到由溅射引起的电场的影响，具有特定的各向异性而沉积在基板11上。由于该各向异性，膜呈现取向结构，因此在使用任何的基板的场合都能够采用溅射法形成取向膜。
中间层12必须覆盖基板11的表面11a的至少60％以上，优选覆盖80％以上。从作为基板11的涂层的功能方面考虑，优选以覆盖90％以上的方式形成。另外，最优选覆盖表面11a的100％，即无间隙地覆盖基板11的表面11a地形成中间层12。
中间层12覆盖基板11的表面11a的区域变小时，基板11大大地露出，因此不作为涂层发挥作用，在使III族氮化物半导体结晶生长的半导体原料与基板之间发生反应，有可能损害在中间层12上所形成的n型半导体层的平坦性。
再者，在基板11上形成中间层时，可以只覆基板11的表面11a地形成，也可以覆盖基板11的表面11a和侧面地形成。另外，从作为涂层的功能方面考虑，最优选覆盖基板11的表面11a、侧面和背面地形成。
在采用MOCVD法时，有时原料气围绕到基板的侧面或背面，因此采用MOCVD法成膜出后述的由III族氮化物半导体结晶形成的各层的任一层的场合，为了避免原料气与基板的反应，优选也能够保护基板侧面或背面地形成中间层。
另外，从缓冲功能的方面考虑，优选中间层12是单晶结构。如上述，III族氮化物化合物的结晶具有六方晶系的结晶，形成以六角柱为基本的组织。III族氮化物化合物的结晶，通过控制成膜等的条件，能够成膜出沿面内方向生长的结晶。在基板11上成膜出具有这样的单晶结构的中间层12的场合，由于中间层12的缓冲功能有效地发挥作用，因此在其上成膜的III族氮化物半导体层成为具有良好的取向性和结晶性的结晶膜。
中间层12的膜厚优选为20～80nm的范围。通过使中间层12的膜厚为该范围，能够使具有良好的结晶性的中间层12成为具有特定的各向异性的取向膜，能够在短时间内在基板11上进行成膜。
中间层12的膜厚不到20nm时，有可能不能得到具有良好的结晶性的膜作为具有特定的各向异性的取向膜，同时作为如上述的涂层的功能不充分。
另外，以超过80nm的膜厚形成中间层12的场合，也有可能不能得到具有良好的结晶性的膜作为具有特定的各向异性的取向膜，同时虽然作为涂层的功能没有变化，但成膜处理时间变长，有可能生产率降低。
中间层12，优选为含有Al的组成，特别优选为由AlN形成的构成。
作为构成中间层12的材料，只要是由通式AlGaInN表示的III族氮化物半导体，不管是哪种材料都可以使用，此外，也可以为作为V族含有As、P的构成。
使中间层12为含有Al的组成的场合，其中，优选为GaAlN，此时，优选Al组分为50％以上。
另外，通过使中间层12为由AlN构成的组成，能够成为良好地取向的层。
[叠层半导体]
如图1所示，本实施方式的叠层半导体10，在基板11上介有如上所述的中间层12而层叠有包含由氮化物系化合物半导体形成的n型半导体层14、发光层15和p型半导体层16的半导体层20。
另外，n型半导体层14至少具有由III族氮化物半导体形成的基底层14a，基底层14a被层叠在中间层12上。
在由III族氮化物半导体形成的基底层14a上，可以如上所述地构成如图1所示的叠层半导体10那样的具有功能性的结晶叠层结构。例如，在形成用于发光元件的半导体叠层结构的场合，可以层叠掺杂有Si、Ge、Sn等的n型掺杂物的n型导电性层、掺杂有镁等的p型掺杂物的p型导电性层等而形成叠层半导体。另外，作为材料，发光层等可以使用InGaN，覆盖层等可以使用AlGaN。
通过这样地在基底层14a进一步形成具有功能的III族氮化物半导体结晶层，可以制造用于发光二极管、激光二极管或者电子器件等的制作的具有半导体叠层结构的晶片。
以下对叠层半导体10进行详述。
作为氮化物系化合物半导体，已知许多的例如由通式AlXGaYInZN1-AMA(0≤X≤1、0≤Y≤1、0≤Z≤1且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A＜1)表示的氮化镓系化合物半导体，本发明中也包括这些周知的氮化镓系化合物半导体在内，可以没有任何限制地使用由通式AlXGaYInZN1-AMA(0≤X≤1、0≤Y≤1、0≤Z≤1且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A＜1)表示的氮化镓系化合物半导体。
氮化镓系化合物半导体，除了Al、Ga和In以外还可以含有其他的III族元素，也可以根据需要含有Ge、Si、Mg、Ca、Zn、Be、P和As等元素。此外，不限于有意地添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质中含有的微量杂质。
「n型半导体层」
n型半导体层14，通常被层叠在上述中间层12上，由基底层14a、n型接触层14b和n型覆盖层14c构成。再者，n型接触层可兼作基底层和/或n型覆盖层，但基底层也可兼作n型接触层和/或n型覆盖层。
(基底层)
基底层14a由III族氮化物半导体形成，在中间层12上层叠地成膜。
作为基底层14a的材料，可以使用与被成膜在基板11上的中间层12不同的材料，但优选由AlXGa1-XN层(0≤X≤1，优选0≤X≤0.5，更优选0≤X≤0.1)构成。
作为用于基底层14a的材料，可以使用含有Ga的III族氮化物化合物，即GaN系化合物半导体，特别地可优选使用的AlGaN或GaN。
另外，基底层14a需要通过迁移使位错环化以避免原样地继承中间层12的结晶性，作为这样的材料也可举出上述含有Ga的GaN系化合物半导体，特别优选AlGaN或GaN。
基底层的膜厚优选为0.1μm以上，更优选为0.5μm以上，最优选为1μm以上。为该膜厚以上时容易得到结晶性良好的AlXGa1-XN层。
对于基底层14a，根据需要可为掺杂有掺杂物的构成，也可以为不掺杂掺杂物的构成。
在基板11使用导电性基板的场合，如上所述，对基底层14a进行掺杂，使基底层14a的层结构可沿纵向流动电流，由此可形成为在发光元件的芯片两面设置电极的结构。
另外，在基板11使用绝缘性基板的场合，由于变成采用在发光元件的芯片的相同面上形成电极的芯片结构，因此在基板11上介有中间层12而层叠的基底层14a可为不掺杂的结晶，此时结晶性变得良好。
(n型接触层)
作为n型接触层14b，优选与基底层14a同样地由AlXGa1-XN层(0≤X≤1，优选0≤X≤0.5，更优选0≤X≤0.1)构成。另外，优选掺杂有n型杂质，以1×1017～1×1019/cm3、优选以1×1018～1×1019/cm3的浓度含有n型杂质时，在维持与负极的良好的欧姆接触、抑制裂纹发生、维持良好的结晶性方面是优选的。作为n型杂质没有特别限定，例如可举出Si、Ge和Sn等，优选是Si以及Ge。生长温度与基底层相同。另外，如上所述，n型接触层14b也可为兼作基底层的构成。
构成基底层14a和n型接触层14b的氮化镓系化合物半导体，优选是同一组成，将它们的合计的膜厚设定在0.1～20μm，优选设定在0.5～15μm，更优选设定在1～12μm的范围。当膜厚为该范围时，可良好地维持半导体的结晶性。
(n型覆盖层)
优选在n型接触层14b与后述的发光层15之间设置n型覆盖层14c。通过设置n型覆盖层14c，能够改善n型接触层14b的最表面产生的平坦性的恶化。n型覆盖层14c可由AlGaN、GaN、GaInN等形成。另外，也可为它们的结构的异质接合、多次层叠的超晶格结构。在为GaInN的场合，当然希望比发光层15的GaInN的带隙大。
n型覆盖层14c的膜厚没有特别的限定，优选是5～500nm的范围，更优选是5～100nm的范围。
另外，n型覆盖层14c的n型掺杂物浓度优选为1×1017～1×1020/cm3的范围，更优选是1×1018～1×1019/cm3的范围。
当掺杂物浓度为该范围时，在维持良好的结晶性和降低发光元件的工作电压方面优选。
「p型半导体层」
p型半导体层16通常由p型覆盖层16a和p型接触层16b构成。然而，p型接触层也可以兼作p型覆盖层。
(p型覆盖层)
作为p型覆盖层16a，是比发光层15的带隙能量大的组成，只要是载流子能够封入发光层15的组成则没有特别的限定，优选举出AldGa1-dN(0≤d≤0.4，优选0.1≤d≤0.3)的组成。当p型覆盖层16a由这样的AlGaN形成时，在载流子封入发光层15方面优选。p型覆盖层16a的膜厚没有特别的限定，优选是1～400nm，更优选是5～100nm。p型覆盖层16a的p型掺杂物浓度优选是1×1018～1×1021/cm3，更优选是1×1019～1×1020/cm3。当p型掺杂物浓度为上述范围时，不会使结晶性降低并可得到良好的p型结晶。
(p型接触层)
作为p型接触层16b，是至少含有AleGa1-eN(0≤e＜0.5，优选0≤e≤0.2，更优选0≤e≤0.1)的氮化镓系化合物半导体层。Al组成为上述范围时，在维持良好的结晶性和p欧姆电极(参照后述的透光性电极17)的良好欧姆接触方面优选。
另外，以1×1018～1×1021/cm3范围的浓度含有p型掺杂物时，在维持良好的欧姆接触、防止裂纹发生、维持良好的结晶性方面优选，更优选是5×1019～5×1020/cm3的范围。
作为p型杂质没有特别的限定，例如优选举出Mg。
p型接触层16b的膜厚没有特别的限定，优选是10～500nm，更优选是50～200nm。膜厚为该范围时，在发光输出功率方面优选。
「发光层」
发光层15是层叠在n型半导体层14上，并在其上层叠p型半导体层16的层，如图1所示，由氮化镓系化合物半导体形成的势垒层15a和由含有铟的氮化镓系化合物半导体形成的阱层15b交替地重复层叠，并且，按势垒层15a被配置在n型半导体层14侧和p型半导体层16侧的顺序层叠地形成。
另外，图1表示的例中，发光层15为下述构成，即6层的势垒层15a与5层的阱层15b交替地重复层叠，势垒层15a被配置在发光层15的最上层和最下层，阱层15b被配置在各势垒层15b间。
作为势垒层15a，例如，可优选使用带隙能量比由含有铟的氮化镓系化合物半导体形成的阱层15b大的AlcGa1-cN(0≤c＜0.3)等的氮化镓系化合物半导体。
另外，在阱层15b中，作为含有铟的氮化镓系化合物半导体，例如，可以使用Ga1-sInsN(0＜s＜0.4)等的氮化镓铟。
另外，作为发光层15整体的膜厚没有特别的限定，但优选是可得到量子效应的程度的膜厚，即临界膜厚范围。例如，发光层15的膜厚优选是1～500nm的范围，更优选是100nm左右的膜厚。当膜厚为该范围时，有助于发光输出功率的提高。
「透光性正极」
透光性正极17是在如上述那样制造的叠层半导体10的p型半导体层16上形成的透光性的电极。
作为透光性正极17的材质没有特别的限定，可以采用本技术领域中熟知的惯用的手段设置ITO(In2O3-SnO2)、AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-Ga2O3)等材料。另外，其结构也包含现有公知的结构在内可以没有任何限制地使用任何的结构的材料。
透光性正极17可以以覆盖掺杂Mg的p型半导体层16上的大致全部面的方式形成，也可以隔开间隙而形成为格子状、树形状。形成透光性正极17后，有时实施以合金化、透明化为目的的热退火。但也可以不实施该热退火。
「正极焊盘和负极」
正极焊盘18是形成在上述的透光性正极17上的电极。
作为正极焊盘18的材料，众所周知的是使用了Au、Al、Ni以及Cu等的各种结构，可以没有任何限制地使用这些众所周知的材料、结构的电极。
正极焊盘18的厚度优选是100～1000nm的范围内。另外，在焊盘的特性上，厚度大时接合性变高，因此更优选正极焊盘18的厚度为300nm以上，从制造成本的观点考虑更优选为500nm以下。
负极19，在n型半导体层14、发光层15和p型半导体层16被依次层叠在基板11上的半导体层中，与n型半导体层14的n型接触层14b相接触地形成。
为此，形成负极19时，除去p型半导体层16、发光层15和n型半导体层14的一部分而形成n型接触层14b的露出区域14b，在该区域上形成负极19。
作为负极19的材料，众所周知各种组成以及结构的负极，可以没有任何限制地使用这些众所周知的负极，可以采用本技术领域中熟知的惯用的手段设置。
[III族氮化物半导体发光元件的制造方法]
本实施方式的III族氮化物半导体发光元件的制造方法，如上所述，是通过由等离子体将含有V族元素的气体和金属材料活化而使其进行反应，从而在基板11上成膜出由III族氮化物化合物形成的中间层12，在该中间层12上依次层叠n型半导体层14、发光层15和p型半导体层16的方法，是使上述V族元素为氮，使形成中间层12时的上述气体中的氮的气体分率为大于20％且在99％以下的范围，并将上述中间层12作为单晶组织而形成的方法。
本实施方式的制造方法，是在基板11上使III族氮化物半导体结晶外延生长时，例如采用溅射法，将由等离子体活化并进行了反应的原料在基板11上成膜，从而形成中间层12的方法，通过使气体中的氮的气体分率为上述范围而将中间层12成膜，使具有良好的结晶性的中间层12成为具有特定的各向异性的取向膜，能够在短时间内在基板11上进行成膜。由此，能够在中间层12上高效率地生长结晶性良好的III族氮化物半导体。
另外，在本实施方式所示的例中，采用了下述方法：采用溅射法形成中间层12后，采用MOCVD法在中间层12上形成n型半导体层14的基底层14a，采用溅射法形成n型接触层14b和n型覆盖层14c的各层，采用MOCVD法形成其上面的发光层15，然后，采用溅射法形成构成p型半层体层16的p型覆盖层16a和p型接触层16b的各层。
「中间层的形成」
在基板11上形成中间层12时，优选对基板进行湿式的预处理。例如，对由硅形成的基板11，采用熟知的RCA洗涤方法等，使表面成为氢末端，由此成膜工艺稳定。
另外，将基板11导入到反应器(溅射装置)中后，在形成中间层12前，可采用反溅射等的方法进行预处理。具体地，可通过将基板11暴露在Ar、N2的等离子体中来调整表面。
例如，通过使Ar气、N2气等的等离子体作用于基板11表面，能够除去附着在基板11表面上的有机物、氧化物。该场合下，若在基板11与室之间施加电压，则等离子粒子高效率地作用于基板11。
通过对基板11实施这样的预处理，能够在基板11的表面11a全面上形成中间层12，能够提高在其上成膜的膜的结晶性。
另外，对基板11的预处理，优选通过在如上所述的混合有离子成分和不带电荷的自由基成分的气氛中进行的等离子处理来进行。
在此，从基板的表面上除去有机物、氧化物等的污物时，例如，单独地向基板表面供给离子成分等的场合，存在能量过强、对基板表面造成损伤，使基板上生长的结晶的品质降低的问题。
在本发明中，使对基板11的预处理为采用在如上所述的混合有离子成分和自由基成分的气氛中进行的等离子处理的方法，通过使具有适度的能量的反应物质作用于基板11，能够不对基板11表面造成损伤而进行污物等的除去，作为可获得这种效果的机理，可认为通过使用离子成分的比例少的等离子体，可抑制对基板表面造成的损伤，通过使等离子体作用于基板表面，能够有效地除去污物，等等。
作为在基板11上将中间层12进行成膜的方法，除了在特定的真空度下施加高电压进行放电的溅射法以外，例如，可举出MOCVD法、照射高能量密度的激光从而发生等离子体的脉冲激光淀积(PLD)法、通过照射电子束而发生等离子体的脉冲电子束沉积(PED)法等，可以适当地选择使用，而溅射法最简便且适合于大量生产，因此是优选的方法。
再者，已知采用溅射法使用作为V族元素的氮气进行成膜时，氮吸附在靶(金属材料)表面(参照Mat.Res.Soc.Symp.Proc，Vol.68，357，1986)。一般地，使用金属材料的靶进行溅射的场合，如果使用DC溅射法，则在成膜效率方面优选，但由于氮附着在靶上而招致靶表面的充电，有可能成膜速度不稳定，因此优选采用脉冲DC溅射法或采用RF溅射法。
在溅射法中，一般可使用通过将等离子体封入磁场内而使效率提高的技术，作为用于不使靶偏离地使用的方法，优选采用一边使阴极的磁铁位置在靶内移动一边进行成膜的RF溅射法。具体的磁铁的运动方法，可根据溅射装置适当地选择，例如，可以使磁铁摇动，或使其旋转运动。
图5所示例的RF溅射装置40，磁铁42被配置在金属靶47的下方(图5的下方)，该磁铁42利用省去图示的驱动装置在金属靶47的下方进行摇动。向室41内供给氮气和氩气，在安装于加热器44上的基板11上成膜出中间层。此时，如上所述，由于磁铁42在金属靶47的下方摇动，因此封入室41内的等离子体移动，除了基板11的表面11a以外，也能够对侧面均匀地成膜出中间层。
再者，在采用溅射法将中间层12进行成膜的场合，从通过控制反应而能够良好地保持结晶性、能够稳定地再现其良好的结晶性方面考虑，更优选采用使含氮的气体在反应器内流通的反应溅射法进行成膜的方法。
另外，采用溅射法，尤其是采用反应溅射法将中间层12进行成膜的场合，作为基板11的温度以外的重要参数，可举出氮分压、炉内的压力等。
含氮气体中的氮的气体分率，即，氮流量相对于氮(N2)与Ar的流量的比，优选氮超过20％。氮为20％以下时，氮的存在量少而金属在基板11上析出，作为中间层12不能成为对III族氮化物化合物所要求的结晶结构。另外，当为氮大于99％的流量比时，Ar的量过少，溅射速度大幅度地降低而不优选。另外，含氮气体中的氮的气体分率更优选为大于40％且在99％以下的范围，最优选为大于75％且在99％以下的范围。
本实施方式中，通过以高浓度向基板11上供给活性氮反应物质，能够抑制基板11上的迁移，由此，能够抑制自组织化，使中间层12适当地成为单晶组织。在中间层12中，通过适当控制由单晶构成的组织，能够良好地控制在其上层叠的由GaN形成的半导体层的结晶性。
另外，采用溅射法将中间层12进行成膜时的炉内的压力优选为0.2Pa以上。该炉内的压力不到0.2Pa时，发生的反应物质具有的动能变得过大，所形成的中间层的膜质不充分。另外，该炉内的压力的上限没有特别的限定，但当为0.8Pa以上时，有助于膜取向的二聚体带电粒子受到等离子体中的带电粒子的相互作用，因此优选炉内的压力优选为0.2～0.8Pa的范围。
另外，将中间层12进行成膜时的成膜速度，优选为0.01nm/秒～10nm/秒的范围。成膜速度不到0.01nm/秒时，膜不会成为层，而生长成岛状，有可能不能够覆盖基板11的表面。成膜速度超过10nm/秒时，膜不成为结晶体而成为非晶。
将中间层12进行成膜时的基板11的温度，优选为室温～1000℃的范围，更优选为200～800℃的范围。基板11的温度不到上述下限时，中间层12不能够覆盖基板11全面，基板11表面有可能露出。基板11的温度超过上述上限时，金属材料的迁移过于活跃，从作为缓冲层的功能的观点考虑，有可能成为不适合的层。
再者，所谓本发明中说明的室温，是对工艺的环境等也影响的温度，作为具体的温度，为0～30℃的范围。
采用将金属材料等离子化的成膜法，作为中间层成膜出混晶时，例如，有采用含Al等的金属材料的混合物(可以未必形成合金)作为靶的方法，也可以采用准备由不同的材料构成的2个靶同时地进行溅射的方法。例如，在形成一定组成的膜的场合，使用混合材料的靶，在形成组成不同的几种膜的场合，将多个靶设置在室内即可。
作为本实施方式中使用的含氮(V族元素)的气体，可以没有任何限制地使用一般公知的氮化合物，氨、氮(N2)由于操作简单，同时比较廉价，容易得到，因此优选。
氨的分解效率良好，能够以高的生长速度进行成膜，但由于反应性、毒性高，因此需要除害设备、气体检测器，并且，必须使反应装置中使用的构件的材料为化学稳定性高的材料。
另外，使用氮(N2)作为原料的场合，作为装置可使用简便的装置，但不能得到高的反应速度。然而，如果采用通过电场、热等将氮分解后导入装置的方法，则能够得到比氨低但在工业生产上能够利用的程度的成膜速度，因此如果考虑与装置成本的兼顾，则是最优选的氮源。
另外，如上所述，优选以覆盖基板11的侧面的方式形成中间层12。此外，最优选以覆盖基板11的侧面和背面的方式形成中间层12。然而，采用现有的成膜方法将中间层进行成膜的场合，需要进行最多达6次～8次左右的成膜处理，成为长时间的工序。作为该成膜方法以外的成膜方法，也可考虑通过不保持基板而设置在室内，在基板全面上进行成膜的方法，但在需要对基板进行加热的场合，装置有可能变得复杂。
因此，可考虑例如通过使基板摇动或使其旋转运动，一边使基板的位置相对于成膜材料的溅射方向进行变更一边进行成膜的方法。通过采用这样的方法，能够以一次的工序对基板的表面和侧面进行成膜，接着，通过进行对基板背面的成膜工序，能够以合计为2次的工序覆盖基板全面。
另外，也可以采用：成膜材料源为由大面积的发生源发生的构成，并且通过使材料的发生位置移动，不使基板移动而在基板全面上进行成膜的方法。作为这样的方法，可举出如上所述通过使磁铁摇动或使其旋转运动，一边使阴极的磁铁的位置在室内移动一边进行成膜的RF溅射法，另外，采用这样的RF溅射法进行成膜的场合，也可以采用使基板侧和阴极侧这两方移动的方法。此外，如果通过将作为材料发生源的阴极配置在基板附近，并不以束状对基板供给发生的等离子体而是成为以包住基板的方式供给的构成，则基板表面和侧面能够同时成膜。
「半导体层的形成」
在本实施方式的制造方法中，在基板11上成膜的中间层12上，形成由III族氮化物半导体形成的半导体层20。在本例中，在半导体层20之中，采用MOCVD法形成n型半导体层14的基底层14a后，采用溅射法形成n型接触层14b和n型覆盖层14c的各层，采用MOCVD法形成其上的发光层15，然后，采用反应溅射法形成构成p型半导体层16的p型覆盖层16a和p型接触层16b的各层。
在本实施方式中，形成半导体层20时的氮化镓系化合物半导体的生长方法没有特别的限定，除了上述的本实施方式的制造方法和采用上述本实施方式的制造装置的反应溅射法以外，还可以采用MOCVD(金属有机化学气相淀积法)、HVPE(氢化物气相生长法)、MBE(分子束外延生长法)等已知使氮化物半导体生长的所有的方法。作为优选的生长方法，从膜厚控制性、大批量生产性的观点考虑是MOCVD法。在采用MOCVD法时，作为载气可使用氢(H2)或氮(N2)，作为III族原料的Ga源可使用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源可使用三甲基铝(TMA)或三乙基铝(TEA)，作为In源可使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料的N源可使用氨(NH3)、肼(N2H4)等。另外，作为掺杂物，在n型中，作为Si原料可使用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料可使用锗烷气(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)等有机锗化合物。在采用MBE法时，元素态的锗也能够作为掺杂源利用。在p型中，作为Mg原料，例如使用双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁(EtCp2Mg)。
如上所述的氮化镓系化合物半导体，可为除了Al、Ga和In以外，还含有其他的III族元素的构成。可根据需要含有Ge、Si、Mg、Ca、Zn、Be等的掺杂元素。此外，不限于有意地添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质中含有的微量杂质。
(n型半导体层的形成)
形成本实施方式的半导体层20时，首先，采用现有公知的MOCVD法在中间层12上层叠地形成n型半导体层14的基底层14a。接着，采用溅射法在基底层14a上形成n型接触层14b及n型覆盖层14c。此时，n型接触层14b和n型覆盖层14c的各层可使用同一溅射装置进行成膜。
作为在基板11上形成由单晶的III族氮化物半导体形成的基底层14a的方法，具有下述方法，即，如本实施方式那样采用溅射法在基板11上成膜出由AlN形成的中间层12，采用MOCVD法在比形成中间层12的温度高的高温下在该中间层上形成单晶的GaN层。
在本实施方式中，采用上述的方法在基板11上成膜出中间层12后，在形成基底层14a之前，并不特别地需要进行退火处理。然而，一般地在采用MOCVD、MBE、VPE等的气相化学成膜方法进行III族氮化物半导体的成膜的场合，伴随着成膜，经过升温过程和温度的稳定化过程而被处理，但在这些过程中，使V族的原料气在室内流通的情况较多，因此作为结果，有时产生退火效果。
另外，作为此时流通的载气，可以没有任何限制地使用一般的载气，也可以使用在MOCVD等的气相化学成膜方法中广泛地使用的氢、氮。然而，作为载气使用化学上比较活泼的氢的场合，有可能损害结晶性、结晶表面的平坦性，因此优选缩短处理时间。
作为层叠基底层14a的方法没有特别的限定，如上述的各方法那样，只要是能够产生位错的环化的结晶生长方法，就可以没有任何限制地采用。尤其是MOCVD法、MBE法、VPE法，由于能够产生如上所述的迁移，因此能够形成良好结晶性的膜，因而优选。其中，MOCVD法在能够得到结晶性最好的膜的方面可更优选地使用。
另外，也可采用溅射法成膜出由III族氮化物半导体形成的基底层14a。在采用溅射法的场合，与MOCVD法、MBE法相比，能够使装置为简便的构成。
再者，在采用溅射法形成基底层14a的场合，在通过控制反应能够良好地保持结晶性，能够稳定地再现其良好的结晶性方面，更优选采用使V族原料(氮)在反应器内流通的反应溅射法进行成膜的方法。
形成基底层14a时的基板11的温度，即，基底层14a的生长温度优选为800℃以上。这是因为通过提高形成基底层14a时的基板11的温度，容易发生原子的迁移，容易进行位错的环化的缘故。更优选为900℃以上，最优选为1000℃以上。
另外，形成基底层14a时的基板11的温度，需要是比结晶进行分解的温度低的温度，因此优选为不到1200℃。
因此，上述基底层14a的生长温度，可优选为800℃以上且不到1200℃，更优选为900℃以上且不到1200℃，最优选为1000℃以上且不到1200℃的温度范围。只要是形成基底层14a时的基板11的温度为这些温度范围内，就能够得到结晶性良好的基底层14a。
再者，关于基底层14a，不向溅射装置的室内供给Si等的由供体杂质形成的掺杂元素，而以非掺杂方式进行成膜。另一方面，关于n型接触层14b和n型覆盖层14c，通过向室内供给由供体杂质形成的掺杂元素进行成膜，能够得到添加供体杂质、导电性被控制成n型的GaN层。
(发光层的形成)
采用现有公知的MOCVD法在n型覆盖层14c上形成发光层15。如图1所示，本实施方式中形成的发光层15，具有始于GaN势垒层、终于GaN势垒层的叠层结构，通过由掺杂Si的GaN形成的6层的势垒层15a、和由非掺杂的In0.2Ga0.8N形成的5层阱层15b交替地层叠而形成。
(p型半导体层的形成)
采用如上述的本实施方式的制造方法，由反应溅射法在发光层15上，即，在成为发光层15的最上层的势垒层15a上，形成包含p型覆盖层16a和p型接触层16b的p型半导体层16。
在本实施方式中，首先，在发光层15(最上层的势垒层15a)上形成由掺杂了Mg的Al0.1Ga0.9N形成的p型覆盖层16a，在该p型覆盖层16a上形成由掺杂了Mg的Al0.02Ga0.98N形成的p型接触层16b。此时，p型覆盖层16a和p型接触层16b的层叠可以使用同一装置。
在包含这些p型覆盖层16a和p型接触层16b的p型半导体层16的成膜处理中，采用上述的本实施方式的制造方法，通过向溅射室41内供给由受体杂质(Mg)形成的掺杂元素进行成膜，可得到添加受体杂质、导电性被控制成p型和GaN层(p型半导体层16)。
「透光性正极的形成」
采用如上所述的方法，在在基板11上层叠有中间层12和半导体层的叠层半导体10的p型接触层16上，形成由ITO构成的透光性正极17。
作为透光性正极17的形成方法，没有特别的限定，可以采用本技术领域中熟知的惯用的手段来设置。另外，其结构也包括现有公知的结构在内可以没有任何限制地使用任何结构的透光性正极。
另外，如上所述，透光性正极17的材料不限于ITO，可以使用AZO、IZO、GZO等的材料形成。
另外，形成透光性正极17后，有时实施以合金化、透明化为目的的热退火，但也可以不实施。
「正极焊盘和负极的形成」
在形成于叠层半导体10上的透光性正极17上，还形成正极焊盘18。
该正极焊盘18，例如可通过采用现有公知的方法从透光性正极17的表面侧依次层叠Ti、Al、Au各材料而形成。
另外，形成负极19时，首先，通过采用干蚀刻等的方法除去形成于基板11上的发光层15、p型半导体层16和n型半导体层14的一部分，形成n型接触层14b的露出区域14d(参照图2和图3)。
然后，通过采用现有公知的方法，在该露出区域14d上，例如从露出区域14d表面侧依次层叠Ni、Al、Ti和Au的各材料，能够形成4层结构的负极19。
然后，对于如上所述通过对在叠层半导体10上设置有透光性正极17、正极焊盘18和负极19的晶片，将基板11的背面进行磨削和研磨而形成为镜面状面后，切割成例如350μm见方的正方形，可形成为发光元件芯片(发光元件1)。
根据以上说明的本实施方式的III族氮化物半导体发光元件的制造方法，采用溅射法等由等离子体将原料活化的方法，在基板11上形成具有单晶组织的中间层12，并且，将作为V族元素的氮的分压规定在上述范围。由此，能够以短时间形成由均匀性良好的结晶膜构成的中间层12，同时对于任何的基板，均能够使中间层12成为具有特定的各向异性的取向膜而在基板11上成膜。并且，由于中间层12的成膜速度提高，因此能够防止炉内附着物等的杂质混入膜内。另外，由于将中间层12成膜为单晶组织，因此中间层12作为缓冲层有效地发挥作用，因此，成膜于其上的由III族氮化物半导体形成的半层体层20，成为具有良好的结晶性的结晶膜。
因此，能够在基板上高效地生长出由结晶性良好的III族氮化物化合物形成的中间层12、和由III族氮化物半导体形成的半导体层20，生产率优异，可得到廉价且具有优异发光特性的III族氮化物半导体发光元件1。
[灯]
能够通过将如以上说明的本发明涉及的III族氮化物半导体发光元件与荧光体组合，采用本领域技术人员周知的手段构成灯。以往就已知通过发光元件与荧光体组合而改变发光色的技术，可以没有任何限制地使用这样的技术。
例如，通过适当选定荧光体，能够得到相比于发光元件波长长的发光，另外，通过使发光元件本身的发光波长和由荧光体变换的波长混合，能够制成呈白色发光的灯。
另外，作为灯，可以用于一般用途的炮弹型、使携式的背光用途的侧面发光(side-view)型、显示器中使用的顶面发光(top-view)型等的任何的用途中。
例如，如图4所示的例子，在将同一面电极型的III族氮化物半导体发光元件组装成炮弹型的场合，将发光元件1与2个框之中的一个(在图4中为框31)接合，另外，由线34将发光元件1的负极(参照图3中表示的标号19)与框32接合，由线33将发光元件1的正极焊盘(参照图3中表示的标号18)与框31接合。然后，通过由透明的树脂形成的塑模35模塑发光元件1的周边，能够制成如图4所示的炮弹型的灯3。
另外，本发明涉及的III族氮化物化合物叠层半导体，除了上述的发光元件以外，还可以用于激光元件、受光元件等的光电变换元件、或HBT、HEMT等的电子器件等。这些半导体元件，已知各种结构的半导体元件，在本实施方式的发元件1的基底层14a上层叠的半导体元件结构，包括这些众所周知的元件结构，没有任何限制。
实施例
以下通过实施例更详细地说明本发明的III族氮化物半导体发光元件，但本发明并不只限于这些实施例。
图1表示在本实施例中制作的III族氮化物半导体发光元件的叠层半导体的截面模式图。
在本例，采用RF溅射法在由蓝宝石形成的基板11的c面上形成由AlN构成的单晶组织的层作为中间层12，采用MOCVD法在该中间层12上形成由GaN构成的层作为基底层14a。
首先，将只将一面镜面研磨至可用于外延生长的程度的蓝宝石制的基板11，不特别地进行湿式等的预处理而导入到溅射装置中。在此，作为溅射装置，使用具有高频式电源，并且具有能够使磁铁的位置在靶内移动的机构的装置。
然后，在溅射装置内将基板11加热到500℃，以15sccm的流量导入氮气后，将室内的压力保持在1.0Pa，对基板11侧施加50W的高频偏压，通过暴露在氮等离子体中，来洗净基板11表面。
接着，基板11的温度原样地不变，向溅射装置内导入氩气和氮气。然后，对金属Al靶侧施加2000W的高频偏压，将炉内的压力保持在0.5Pa，在使Ar气以5sccm流通，氮气以15sccm流通的条件下(氮在气体总量中的比例为75％)，在由蓝宝石制成的基板11上成膜出由AlN形成的单晶的中间层12。
靶内的磁铁，在洗涤基板11时和成膜时的任一情况下都进行摇动。
然后，按照预先测定的成膜速度(0.067nm/秒)，通过规定的时间的处理，成膜出40nm的AlN(中间层12)后，停止等离子体工作，使基板11的温度降低。
另外，溅射时间固定，在以下六个水准的条件下，即，在使氩气以20sccm流通的条件(氮气相对于气体总量的比例为0％)、使氩气以16sccm流通且氮气以4sccm流通的条件(氮气相对于气体总量的比例为20％)、使氩气以12sccm流通且氮气以8sccm流通的条件(氮气相对于气体总量的比例为40％)、使氩气以8sccm流通且氮气以12sccm流通的条件(氮气相对于气体总量的比例为60％)、使氩气以4sccm流通且氮气以16sccm流通的条件(氮气相对于气体总量的比例为80％)、只使氮气以20sccm流通的条件(氮气相对于气体总量的比例为100％)下，进行与上述同样的操作，试制了在由蓝宝石制成的基板上成膜出由AlN形成的中间层的试样。靶内的磁铁，在洗涤基板11时和成膜时的任一种情况下都进行摇动。
然后，按照预先测定的成膜速度，进行规定的时间的处理，成膜出40nm的AlN(中间层)后，停止等离子体工作，使基板的温度降低。
然后，从溅射装置中取出成膜有中间层12的基板11，导入到MOCVD炉中。另外，采用MOCVD法按以下的顺序制作了成膜有GaN层(III族氮化物半导体)的试样。
首先，将基板11导入到反应炉中。在被氮气置换过的球形箱中将基板11载置在加热用的碳制的感受器(suscepter)上。然后，使氮气在炉内流通后，由加热器使基板11的温度升温到1150℃。确认基板11在1150℃的温度稳定后，打开氨配管的阀，开始氨向炉内的流通。接着，向炉内供给含有三甲基镓(TMG)蒸气的氢气，进行使成膜于基板11上的中间层12上附着构成基底层14a的GaN系半导体的处理。氨的量进行调节以使V/III比为6000。大约经过1小时进行上述GaN系半导体的生长后，切换TMG的配管的阀，停止原料向反应炉内的供给，使生长停止。然后，使GaN系半导体的生长结束后，停止对加热器通电，将基板11的温度降到室温。
通过以上的工序，制作下述试样，所述试样是在由蓝宝石制成的基板11上，形成由AlN构成的单晶的中间层12，进而在该中间层12上形成了非掺杂的膜厚2μm的由GaN系半导体形成的基底层14a的试样。
然后，进行采用上述方法生长的非掺杂的GaN层(基底层)的X射线摇摆曲线(XRC)测定。该测定使用Cuβ射线X射线发生源作为光源，利用作为取向面的(0002)面和作为垂直面的(10-10)面进行。
一般地，在为III族氮化物半导体的场合，(0002)面的XRC光谱半值宽成为结晶的平坦性(mosaicity)的指标，(10-10)面的XRC光谱半值宽成为结晶的位错密度(twist)的指标。
在图6的曲线和表1中表示出以上述各氮浓度使中间层生长、在该中间层上成膜的非掺杂GaN层(基底层)的X射线摇摆曲线(XRC)的半值宽。
表1
Figure A20078004401800321
如图6和表1所示，使氮浓度为40％，采用溅射法在基板上成膜出由AlN构成的中间层的场合，在该中间层上成膜的非掺杂GaN层的(0002)面的XRC光谱半值宽为132.8弧度秒(arcsec)，(10-10)面的XRC光谱半值宽为331.4弧度秒，可确认均结晶性良好，表面呈镜面状。在本例中，在氮浓度为60～80％的范围而形成中间层的场合，在该中间层上成膜的非掺杂GaN层的结晶性良好，尤其是在氮浓度为80％而形成中间层的场合，在该中间层上成膜的非掺杂GaN层的(0002)面的XRC光谱半值宽为77.8弧度秒，(10-10)面的XRC光谱半值宽为218.8弧度秒，表明是最佳的氮浓度。
与此相对，使氮浓度为20％以下而形成中间层的场合，在将AlN进行溅射时，在基板上Al以金属态成膜，中间层的表面为白浊的状态，不能测定X射线摇摆曲线(XRC)。
由以上的结果表明，本发明涉及的III族氮化物半导体发光元件生产率优异，并且具有优异的发光特性。
产业上的利用可能性
本发明涉及的III族氮化物半导体发光元件，具有由具有良好的结晶性的III族氮化物半导体结晶构成的表面层。因此，通过在其上进一步形成具有功能的III族氮化物半导体结晶层，能够制作具有优异的发光特性的发光二极管(LED)、激光二极管(LD)或电子器件等的半导体发光元件。
本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (22)

1、一种III族氮化物半导体发光元件的制造方法，是通过由等离子体将含有V族元素的气体和金属材料活化而使其反应，从而在基板上成膜出由III族氮化物化合物形成的中间层，在该中间层上依次层叠由III族氮化物半导体形成的n型半导体层、发光层和p型半导体层的III族氮化物半导体发光元件的制造方法，其特征在于，所述V族元素为氮，形成所述中间层时的所述气体中的氮的气体分率为大于20％且在99％以下的范围，并且作为单晶组织形成所述中间层。
2、根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用溅射法形成所述中间层。
3、根据权利要求2所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用RF溅射法形成所述中间层。
4、根据权利要求3所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用RF溅射法一边使阴极的磁铁移动一边形成所述中间层。
5、根据权利要求2所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用使含有V族元素的气体在反应器内流通的反应溅射法形成所述中间层。
6、根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述金属材料是含有Al的材料。
7、根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，使所述基板的温度为室温～1000℃的范围而形成所述中间层。
8、根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，在所述中间层上层叠所述n型半导体层所具有的基底层。
9、根据权利要求8所述的III族氮化物半导体发光元件的制造方法，其特征在于，由GaN系化合物半导体形成所述基底层。
10、根据权利要求8所述的III族氮化物半导体发光元件的制造方法，其特征在于，由不同的III族氮化物化合物分别形成所述中间层和所述基底层。
11、根据权利要求8所述的III族氮化物半导体发光元件的制造方法，其特征在于，采用M0CVD法在所述中间层上形成所述基底层。
12、根据权利要求8所述的III族氮化物半导体发光元件的制造方法，其特征在于，使所述基底层进行成膜时所述基板的温度为800℃以上。
13、一种III族氮化物半导体发光元件，是通过由等离子体将含有V族元素的气体和金属材料活化而进行反应，从而在基板上成膜出由III族氮化物化合物形成的中间层，在该中间层上依次层叠由III族氮化物半导体形成的n型半导体层、发光层和p型半导体层而成的III族氮化物半导体发光元件，其特征在于，所述中间层是使所述V族元素为氮、使所述气体中的氮的气体分率为大于20％且在99％以下的范围而成膜出的层，并且为单晶组织。
14、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述中间层为含有Al的组成。
15、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述中间层以覆盖所述基板表面的至少90％以上的方式形成。
16、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述中间层以至少覆盖所述基板的侧面的方式形成。
17、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述中间层以覆盖所述基板的侧面和背面的方式形成。
18、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述中间层由单晶构成。
19、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述中间层的膜厚为20～80nm的范围。
20、根据权利要求13所述的III族氮化物半导体发光元件，其特征在于，所述n型半导体层所具有的基底层层叠于所述中间层上。
21、根据权利要求20所述的III族氮化物半导体发光元件，其特征在于，所述基底层由GaN系化合物半导体形成。
22、一种灯，其使用了权利要求13所述的III族氮化物半导体发光元件。
CN 200780044018 2006-12-20 2007-12-05 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯 Pending CN101542756A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP343019/2006 2006-12-20
JP2006343019 2006-12-20
JP214539/2007 2007-08-21

Publications (1)

Publication Number Publication Date
CN101542756A true CN101542756A (zh) 2009-09-23

Family

ID=39704297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200780044018 Pending CN101542756A (zh) 2006-12-20 2007-12-05 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯

Country Status (2)

Country Link
JP (1) JP2008177523A (zh)
CN (1) CN101542756A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471676A (zh) * 2012-06-18 2015-03-25 美国海军部政府代表 低温下立方和六方InN及其与AlN的合金的等离子体辅助原子层外延

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) * 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3063289B2 (ja) * 1991-09-30 2000-07-12 前田建設工業株式会社 梁を連設した鋼管柱の構築方法
JP3361285B2 (ja) * 1996-01-19 2003-01-07 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP3440873B2 (ja) * 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) * 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP3859148B2 (ja) * 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
JP4450202B2 (ja) * 2004-10-21 2010-04-14 豊田合成株式会社 半導体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471676A (zh) * 2012-06-18 2015-03-25 美国海军部政府代表 低温下立方和六方InN及其与AlN的合金的等离子体辅助原子层外延

Also Published As

Publication number Publication date
JP2008177523A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101689592B (zh) Ⅲ族氮化物半导体发光元件及其制造方法和灯
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
CN101506946B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
CN101925979B (zh) Iii族氮化物半导体的制造方法、iii族氮化物半导体发光元件的制造方法
CN101874306A (zh) Ⅲ族氮化物半导体发光元件及其制造方法以及灯
CN102113140A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
US8273592B2 (en) Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JPWO2008136504A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN102884644A (zh) 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN102484177A (zh) 半导体发光元件的制造方法、灯、电子设备和机械装置
US7585690B2 (en) Process for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device and lamp
CN101578715A (zh) Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
CN101517759B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090923