JP2005209925A - 積層半導体基板 - Google Patents

Abstract

【課題】高品質の窒化物半導体デバイスを歩留まり良く、低コストで実現することが可能になり、窒化物半導体デバイス形成用に好適な積層半導体基板を提供する。
【解決手段】ＬＥＤなどの窒化物半導体デバイスを形成するための積層半導体基板であって、ｃ軸方向に面方位が揃ったＡｌＮ１１上にそれよりも格子定数が大きく、かつ、ｃ軸方向に面方位が揃ったＧａＮ層１２が成長形成され、その上にそれよりも格子定数が小さいｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３、多重量子井戸（ＭＱＷ）構造を有する活性層５４、ｐ型Ａｌ_0.38Ｇａ_0.62Ｎ層５５、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層５６が順次形成されている。さらに、ｐ型オーミックコンタクト電極５７が形成され、Ａｕ／Ｓｎ膜５８を介して熱伝導性が高いＣｕＷ基板５９上にボンディングされた後、サファイア基板１、ＡｌＮ層１１、ＧａＮ層１２が除去されてｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３が露出され、ＣＭＰ研磨され、ｎ電極６０が形成されている。
【選択図】 図４

Description

本発明は、積層半導体基板に係り、特に窒化物半導体デバイスを形成するための積層半導体基板に関するもので、発光ダイオード（ＬＥＤ）、青色、紫色などの短波長レ−ザダイオード（ＬＤ）などの発光デバイス、受光素子、高周波トランジスタ、高耐圧トランジスタなどに使用されるものである。

III-Ｖ族化合物半導体のうちで窒化物系半導体を用いた発光デバイスは、青色ＬＥＤなどで既に実用化されている。窒化ガリウム（ＧａＮ）の半導体層を用いる窒化物半導体発光デバイスは、ＧａＮの成長基板として格子定数や熱膨脹係数が適切な基板がないので、異種基板ではあるが高温安定性に優れ、強度の高いサファイア基板を用い、その上にＧａＮの単結晶膜を成長させた構造を有する場合が多い。しかし、基板とその上に堆積した単結晶膜との間における物理的な不整合の差が大きい場合に格子定数や結晶構造の違いなどに起因して線状欠陥（転位）が単結晶膜を貫通する欠陥（貫通転位）が発生する。この貫通転位は、非発光性の再結合中心として働くので、貫通転位の密度の影響を受けて発光特性が劣化する。

基板とその上に堆積される単結晶膜格子定数の不整合を緩和するために、サファイア基板上に従来よりも低い温度で窒化アルミニウム（ＡｌＮ）もしくはＧａＮからなるバッファ層を形成し、その上にＧａＮ単結晶膜を成膜する二段階成膜法が知られている。この方法を使用し、貫通転位の発生を抑制し、且つ、膜の平坦性を維持し、優れた発光特性を有するＧａＮ系半導体発光素子を製造する方法が特許文献１に開示されている。

一方、ＧａＮ系半導体デバイスの基板の材料は、その上に成膜しようとするＧａＮ系単結晶膜の材料と同種のＧａＮ基板であることが好ましいと考えられている。つまり、ＧａＮ基板は、その上にＧａＮ系単結晶の薄膜を成長させる場合に格子定数の不整合の問題が生じないので、ＧａＮ系半導体デバイスにとって最適な基板と考えられている。

また、ＧａＮ基板は、劈開性があるので、ウェハーから素子チップを切り出す工程が容易になり、ＬＤを形成する場合には劈開面を共振器のミラー面として利用できる。しかも、ＧａＮ基板は導電性があるので、ＧａＮ基板の底面にｎ電極を設けることにより、ｐ電極（アノード電極）とｎ電極（カソード電極）を上下に分散して配置することが可能になる。したがって、これらの二つの電極を同一平面上に設けないで済むので、電極配置を単純化し、チップ面積を節減することができる。また、ＧａＮ基板は熱伝導率が高いので、放熱性が良い。

このようなＧａＮ基板は、ＧａＮ系半導体デバイスの基板材料として適当と考えられる。しかし、転位密度によって特性が大きく左右される高出力ＬＥＤや紫外領域で発光するＬＥＤ、または高密度の電流が流れるＬＤにおいては、更なる低転位密度化が要求される。

このような問題に鑑み、ＧａＮ基板の製造に際して結晶欠陥を制御し、低い転位密度を実現し得る製造方法が特許文献２に開示されている。この製造方法は、単結晶ＧａＮの気相成長表面が、平面状態でなく、三次元的なファセット構造を持つようにし、ファセット構造を持ったまま、ファセット構造を埋め込まないで成長させることで転位を低減し、その後、機械的な加工により平面性を与え、さらにその表面を研磨することにより平坦な表面を得ることを特徴とするものである。また、特許文献２には、ＧａＮ基板上に単結晶ＧａＮを複数枚分以上の厚さに気相成長させた後、厚さ方向にスライス切断する製造方法も示されている。さらに、特許文献２には、ＧａＮ基板の転位密度を低減するための結晶成長法として、ストライプマスク等を使用してＧａＮのラテラルオーバーグロースを行う方法が紹介されている。

なお、特許文献３には、ラテラルオーバーグロースを用いて形成したＧａＮ基板の評価に際して基板表面を顕微鏡で詳細に観察すると、転位集中領域（高転位密度領域）に対応して約10μｍ〜40μｍの幅の窪みが数百μｍオーダーのピッチで存在していることが開示されている。

しかし、ＧａＮ基板の上面に転位集中領域に対応して窪み（凹部）が存在する場合、ＧａＮ基板上に所望の素子を形成するためにＧａＮ系結晶膜を成膜しようとすると、通常の単結晶ＧａＮの気相成長の反応条件では、高転位密度領域の溝がそのまま上方（膜の成長方向）に引き継がれるので溝上にＧａＮ系結晶膜を成長させることができず、溝に対応して深い凹部が発生してしまい、上面の平坦性が十分には得られない。このような状態の基板は、発光領域の大面積が要求されるＬＥＤには適さない。さらに、この窪みの存在は、結晶成長時において平坦部へ悪影響を及ぼすことにもなる。例え加工等の工夫により平坦化されたＧａＮ基板であっても、ｃ軸方向に配向性は揃っていない。これは、面内で結晶情報の異なる部分が存在することを意味する。そのため、各種成長条件の変更や、不純物ドープおよび混晶化を行う際に結晶成長の不均一化を引き起こすことになり、窪みの再発生を引き起こしてしまう。

また、このような深い凹部が発生すると、後の工程に悪影響を及ぼし、素子の特性に悪影響を及ぼすことになる。例えばフォトリソグラフィ工程に際して、レジスト膜厚の分布に悪影響を及ぼし、反応性エッチングによるレジストのパターニング精度が低下する。特に、ＬＤ製造に際して、リッジ部のパターニング形成の精度低下が問題となり、また、劈開工程で劈開面のずれが生じたり、量子井戸発光波長の周期的変化が生じたりする。

仮に転位集中領域に窪みがなく、平坦性が維持され、ＬＥＤなどの素子を形成できたとしても、発光領域の大面積が要求されるＬＥＤとしては、チップ面内に高転位密度部分が存在することは素子の特性を悪化させることになる。

また、ＧａＮ系半導体デバイスは、紫外領域の発光デバイスとしても重要な役割を持っている。それには、発光層としてＩｎ組成の少ないＡｌＩｎＧａＮ、ＡｌＧａＮおよびＧａＮが用いられ、それらに合わせてバンドオフセットや吸収を考慮に入れた積層半導体構造となる。前記積層半導体にはＡｌＧａＮを含んだ構成とされることが多い。しかし、ＡｌＧａＮは混晶系であるので、結晶品質が悪いのが現状である。また、クラックが発生し易く、Ａｌ組成比および膜厚にも制限がある。

窒化物半導体基板として考えられるＡｌＮについては、原料種のＡｌの結合エネルギーが大きいので、高温成長が要求され、成長の制御が困難とされている。そのため、低転位密度の高品質のＡｌＮが得られていない。
特開２０００−３５７８２０号公報 特開２００１−１０２３０７号公報 特開２００３−１３３６５０号公報

サファイア基板上に従来よりも低い温度でＡｌＮもしくはＧａＮからなるバッファ層を形成し、その上にＧａＮ単結晶膜を成膜する二段階成膜法では、結晶成長初期に発生する３次元核の配向性が低いので、核合体時に歪みが生じて結晶粒界がモザイク状に発生する。結果として得られたＧａＮ層の結晶粒界の境界に貫通転位が発生し、ｃ軸に対する回転（ツイスト）や傾斜（チルト）に対応して刃状転位や螺旋転位が存在するようになる。

上記した貫通転位を低減するためには、結晶粒界の密度を低下させる、つまり、３次元核の密度（核密度）を低下させることにより達成でき、これにより全体の転位密度を低下させることが可能になる。しかし、核密度を低下させることは、核合体を遅らせ、核合体時における核を大きくさせることになる。一方、核合体時には、相互作用により圧縮応力が発生し、その応力はチルトを抑制し、ツイストを助長させる働きがあると考えられる。このような効果は、核合体時における核の大きさが小さいほど顕著であると考えられる。 したがって、核密度を低下させ、核合体時における核を大きくさせると、核合体時にチルトが大きく残る。これによって、全体の転位密度が低下したにも拘らず、大きなバーガースペクトルを持つ螺旋転位が残留し、結果として、それに起因する成長ピットの発生や、ＧａＮ層上に形成された発光素子の特性を悪化させる原因となっている。この影響は、刃状転位よりも螺旋転位および／または混合転位の方が大きい。

上述したように低温で堆積された従来のＡｌＮ、もしくはＧａＮからなるバッファ層を形成し、その上にＧａＮ層を成長させた場合には、螺旋転位が残留し、それに起因する成長ピットの発生や、ＧａＮ層上に形成された発光素子の特性を悪化させるという問題があった。

また、紫外領域の発光デバイスとしてＧａＮより格子定数が小さいＡｌＧａＮ等をＧａＮ上に積層させる場合において、クラックの発生等による緩和が起こる臨界膜厚があり、そのためＡｌ組成比および膜厚に制限があった。

本発明は、上記の問題点に鑑みてなされたもので、ｃ軸方向に面方位が揃った半導体基板上に、該半導体基板よりも格子定数の大きな半導体層を成長させ、かつ、前記半導体層を高品質化させるものである。これによって、高品質の窒化物半導体デバイスを歩留まり良く、低コストで実現することが可能になり、窒化物半導体デバイスを形成するために使用して好適な積層半導体基板を提供することを目的とする。また、前記半導体基板よりも格子定数の小さい結晶で構成される発光素子を提供することも目的とする。

本発明の積層半導体基板の第１の態様は、ｃ軸方向に面方位が揃った第１の半導体層と、該第１の半導体層上に形成され、前記第１の半導体層よりも格子定数が大きい第２の半導体層とを具備することを特徴とする。また、前記第２の半導体層上に形成され、前記第２の半導体層よりも格子定数が小さい第３の半導体層を具備することを特徴とする。

本発明の積層半導体基板の第２の態様は、ｃ軸方向に面方位が揃った第１の半導体層と、該第１の半導体層上に形成され、前記第１の半導体層よりも格子定数が大きく、かつ、ｃ軸方向に面方位が揃った第２の半導体層とを具備することを特徴とする。また、前記第２の半導体層上に形成され、前記第２の半導体層よりも格子定数が小さく、かつ、ｃ軸方向に面方位が揃った第３の半導体層を具備することを特徴とする。

本発明の積層半導体基板によれば、高品質の窒化物半導体デバイスを歩留まり良く、低コストで実現することが可能になり、窒化物半導体デバイスを形成するために使用して好適である。また、本発明の積層半導体基板を用いることにより、紫外領域から可視光までの広範囲で高出力を可能としたＬＥＤまたはＬＤを形成することができる。

＜第１の実施形態＞（積層半導体基板）
図１は、第１の実施形態に係る積層半導体基板の断面構造を模式的に示す。図１において、例えばＣ面を主面とするサファイア基板１上にｃ軸方向に面方位が揃った第１の半導体層１１が成長形成され、この第１の半導体層１１上にそれよりも格子定数が大きい第２の半導体層１２が成長形成されている。これらは、窒化物半導体を積層するための積層半導体基板１０を構成している。

（第１の半導体層）第１の半導体層１１は、III-Ｖ族化合物半導体であって、好ましくは窒化物半導体である。本発明における窒化物半導体は、一般式Ｉｎ_x Ａｌ_y Ｇａ_1-x-y Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示すことができ、本例ではＡｌ含有窒化物半導体であって、ＡｌＮ単結晶、特にｃ軸方向に面方位が揃った平滑平坦な上面（鏡面）を有するＡｌＮ層である。以下、符号１１を、第１の半導体層、ＡｌＮ層で共通に使用する。

（第２の半導体層）第２の半導体層１２は、III-Ｖ族化合物半導体であって、前記第１の半導体層１１よりも格子定数が大きい単結晶層を成長させる。前記III-Ｖ族化合物半導体は、好ましくは窒化物半導体である。これにより、第１の半導体層１１と第２の半導体層１２の界面には、格子不整合が大きいので格子整合した２次元成長が起こらず、成長初期から格子緩和した３次元成長が起こる。しかし、歪が完全には緩和されないので、第２の半導体層１２には微視的にａ軸方向に圧縮歪みがかかるようになる。第２の半導体層１２の一具体例として、ＡｌＮ層よりも格子定数が大きいＧａＮ層が望ましい。以下、符号１２を、第２の半導体層、ＧａＮ層で共通に使用する。

因みに、六方晶系のＡｌＮの格子定数（結晶軸ａの長さ）は3.112 オングストローム、ＧａＮの格子定数は3.189 オングストロームであり、両者の違いは約2.5 ％である。

上記したように第１の実施形態によれば、ｃ軸方向に面方位が揃ったＡｌＮ層１１上にＧａＮ層１２を成長させる際、ＡｌＮとＧａＮとの格子不整合が大きいので格子整合した２次元成長が起こらず、成長初期から格子緩和した３次元成長が起こる。その時、成長核はＡｌＮ層１１のｃ軸配向性を帯びているので、その後の核合体時においてもチルトを抑制し、さらに核密度を低下させて低転位化を行うことが可能になる。結果として、ＧａＮ層１２の転位密度を低下させると同時に、螺旋転位の発生を抑制することが可能になり、ＧａＮ層１２は、ＡｌＮ層１１と比べて、刃状転位および／または螺旋転位が少なくなるように形成される。この場合、刃状転位が２桁以上減少しており、同時に螺旋転位も減少しており、従来は螺旋転位の減少が困難であったことを勘案すると、その効果は大きい。図１中には、ＧａＮ層１２に存在する転位（刃状転位、螺旋転位および混合転位）Ｄを概略的に示している。

前記したようにＡｌＮ層１１のｃ軸配向性を利用してＧａＮ層１２での初期成長核の配向性を向上させるため、ＡｌＮ層１１のＸＲＣ（０００２）回折による半値幅（Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ：ＦＷＨＦ）は、９０秒角(arcsec)以下であることが好ましい。これは、一般的にサファイア上に低温バッファ層を介して成長させたＧａＮ層が１８０秒以上の半値角であるのに対して約半分以下となっている。また、ＡｌＮ層１１は６０秒角以下の高いｃ軸配向性のものが得られており、さらなる高品質化に適している。このＡｌＮ層１１の作製時において、高いｃ軸配向性と表面平坦性を得るために数％以下のＧａＮを混晶化させることも効果がある。

なお、前記したようにｃ軸方向に面方位が揃ったＡｌＮ層１１上にＧａＮ層１２を成長させる際、成長初期の結晶核の密度を低く制御するようにプロセス上の工夫を行うことによって、核合体を遅らせたとしても、該核のｃ軸配向性が良好であるから合体時のチルトによる大きな歪みの螺旋転位や混合転位が発生しないので、ピット等のない平坦面を形成することが可能である。

＜第２の実施形態＞（積層半導体基板）
図２は、第２の実施形態に係る積層半導体基板を模式的に示す断面図である。図２に示す積層半導体基板は、第１の実施形態に係る積層半導体基板１０を使用して窒化物半導体デバイス、例えばＬＥＤ、受光素子などを実現する際、さらに、ＧａＮ層１２上に第３の半導体層１３が形成されたものである。

第３の半導体層１３は、第２の半導体層１２上に格子整合が可能となる程度に格子定数が近いものである。第２の半導体層１２は、第１の半導体層１１に対して格子緩和と同時に３次元成長が起こり、その際に転位の伝搬を抑止している。第３の半導体層１３は、第２の半導体層１２上に格子整合しているので、第２の半導体層１２の転位を引き継ぐことになる。そのため、第２の半導体層１２が低転位であれば、第３の半導体層１３も低転位になる。

ここで、第２の半導体層１２は、螺旋転位密度が３×１０⁷ ／ｃｍ² 以下、より好ましくは３×１０⁶ ／ｃｍ² 以下になるように形成されている。そして、第３の半導体層１３の螺旋転位密度は、第２の半導体層１２と同じ程度になるように形成されている。また、第２の半導体層１２がｃ軸方向に面方位が揃った鏡面を有する場合は、その上に第２の半導体層１２よりも格子定数が小さい第３の半導体層１３を成長させても、クラックやピットおよび転位の発生が抑制される。

（第３の半導体層）第３の半導体層１３として、第２の半導体層１２よりも格子定数が小さい単結晶層を成長させた場合、第２の半導体層１２と第３の半導体層１３の界面に格子歪が発生し、第３の半導体層１３には引っ張り歪みがかかるようになる。この場合、第２の半導体層１２は第１の半導体層１１から圧縮応力をかけられているので、第３の半導体層１３は第２の半導体層１２からの引っ張り歪みが小さくなる。したがって、第３の半導体層１３の引っ張り歪みが緩和され、クラックやピットおよび転位の発生が抑制される。ここで、上記したような第１の半導体層１１、第２の半導体層１２、第３の半導体層１３の各格子定数Ｇ１、Ｇ２、Ｇ３の大小関係を整理すると、Ｇ２≧Ｇ３＞Ｇ１である。

第３の半導体層１３の一具体例として、ＧａＮ層１２と同種のＧａＮ系材料であって、ＧａＮ単結晶よりも格子定数が小さいものとしては、Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）層が挙げられる。ここで、Ａｌの混晶比は0.1 以下であり、x>0.01、望ましくは、x=0.03〜0.08に設定する。因みに、Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）層１３の格子定数（結晶軸の長さ）は、x=0.05の場合に3.185 オングストローム、ＧａＮの格子定数は3.189 オングストロームであり、両者の違いは0.125 ％程度である。これは、３７０ｎｍ以下の紫外発光デバイスを形成する場合に主に用いられる。また、ＧａＮ単結晶と格子定数が同じものとしては、可視領域の発光デバイスに用いられる構造を示し、ＧａＮ／ＩｎＧａＮで構成されるものであり、これは全体として格子定数が大きくなる傾向ではあるが、この場合の歪みは圧縮系であり、クラック等の発生がないため大きな問題となりにくいので、同じ格子定数として扱う。

なお、前記ＡｌＮ層１１上にＧａＮ層１２を成長させる際、ＥＬＯ(Epitaxial Lateral Overgrown）成長法を組み合わせるようにしてもよい。この場合、ＥＬＯ成長法として例えば図１１乃至図１５に模式的に示すような５つのバリエーション（Ｉ）〜（Ｖ）が考えられる。

ＥＬＯ成長法（Ｉ）では、まず、図１１（ａ）に示すようにサファイア基板１上のｃ軸配向性が良いＡｌＮ層１１の上面に開口部を有するマスク（例えばＳｉＯ₂ 膜からなる）９０を形成する。この場合、マスク９０の開口幅は約3 μｍ〜10μｍ、開口部間のマスク幅は約5 μｍ〜30μｍである。次に、図１１（ｂ）に示すように、ＡｌＮ層１１からマスク開口部を通してＧａＮ層１２ａをｃ軸方向に成長させると、やがて、図１１（ｃ）に示すように、ＧａＮ層がｃ軸方向に成長しつつ、横方向（マスク上）にも成長して横方向に隣り合うＧａＮ層同士が合体する。結果として、上面が平坦なＧａＮ層１２が形成される。この場合、開口部上に成長したＧａＮ層はＡｌＮ層１１のｃ軸配向性を引き継いでｃ軸配向性が良いので転位密度が低く、マスク上のＧａＮ層もｃ軸配向性が良く、合体時の歪み（チルト）が抑制され、さらに転位密度が低く形成される。

ＥＬＯ成長法（II）では、まず、図１２（ａ）に示すようにサファイア基板１上のｃ軸配向性が良いＡｌＮ層１１の上面に開口部を有するエッチングマスク１００を形成する。この場合、エッチングマスク１００の開口幅は約3 μｍ〜30μｍ、開口部間のマスク幅は約3 μｍ〜15μｍである。そして、図１２（ｂ）に示すように、異方性エッチングによりＡｌＮ層１１を選択的にエッチングしてＡｌＮ層１１に溝部を形成する。次に、エッチングマスク１００を除去した後、ＡｌＮ層１１上にＧａＮ層１２ａを成長させると、やがて、図１２（ｃ）に示すように、ＧａＮ層がｃ軸方向に成長しつつ、横方向（溝部の上方）にも成長して横方向に隣り合うＧａＮ層同士が合体する。結果として、上面が平坦でｃ軸配向性が良いＧａＮ層１２が形成される。なお、ＡｌＮ層１１の溝部内は空洞状態となってもよい。

ＥＬＯ成長法（III ）では、まず、図１３（ａ）に示すようにサファイア基板１上のｃ軸配向性が良いＡｌＮ層１１の上にＧａＮ層１２ａを形成する。そして、ＧａＮ層１２ａの上面に開口部を有するエッチングマスク（図示せず）を形成する。次に、図１３（ｂ）に示すように、異方性エッチングによりＧａＮ層１２ａおよびＡｌＮ層１１を選択的にエッチングしてＧａＮ層１２ａおよびＡｌＮ層１１に溝部を形成する。そして、エッチングマスクを除去した後、ＧａＮ層１２ａを再成長させると、やがて、図１３（ｃ）に示すように、ＧａＮ層がｃ軸方向に成長しつつ、横方向（溝部の上方）にも成長して横方向に隣り合うＧａＮ層同士が合体する。結果として、上面が平坦でｃ軸配向性が良いＧａＮ層１２が形成される。なお、ＡｌＮ層１１の溝部内は空洞状態となってもよい。

ＥＬＯ成長法（ＩＶ）では、まず、図１４（ａ）に示すようにサファイア基板１上のｃ軸配向性が良いＡｌＮ層１１の上にＧａＮ層１２ａを形成し、ＧａＮ層１２ａの上面に開口部を有するエッチングマスク（図示せず）を形成する。そして、図１４（ｂ）に示すように、異方性エッチングによりＧａＮ層１２ａを途中の深さまで選択的にエッチングしてＧａＮ層１２ａに溝部を形成する。そして、エッチングマスクを除去した後、ＧａＮ層１２ａを再成長させると、やがて、図１４（ｃ）に示すように、ＧａＮ層がｃ軸方向に成長しつつ、横方向にも成長して横方向に隣り合うＧａＮ層同士が合体する。結果として、上面が平坦でｃ軸配向性が良いＧａＮ層１２が形成される。

ＥＬＯ成長法（Ｖ）では、まず、図１５（ａ）に示すようにサファイア基板１上のｃ軸配向性が良いＡｌＮ層１１の上にＧａＮ層１２ａを形成し、ＧａＮ層１２ａの上面に開口部を有するエッチングマスク（図示せず）を形成する。そして、図１５（ｂ）に示すように、異方性エッチングによりＧａＮ層１２ａを底面まで選択的にエッチングしてＧａＮ層１２ａに溝部を形成する。そして、エッチングマスクを除去した後、ＧａＮ層１２ａを再成長させると、やがて、図１５（ｃ）に示すように、ＧａＮ層がｃ軸方向に成長しつつ、横方向にも成長して横方向に隣り合うＧａＮ層同士が合体する。結果として、上面が平坦でｃ軸配向性が良いＧａＮ層１２が形成される。

（第２の半導体層の不純物濃度）例えば第２の半導体層１２をｎコンタクト層として用いる場合がある。その場合には、第２の半導体層の不純物濃度を１×１０¹⁸／cm³ 以上、５×１０¹⁸／cm³ 以下にする。上記ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｅ、Ｓ、Ｏ等の周期律表第IVＢ族、第VIＢ族元素を選択し、好ましくはＳｉ、Ｏ、Ｇｅ、Ｓをｎ型不純物とする。

（第３の半導体層の機能）ＧａＮ層１２上に形成したＳｉ−Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）層１３は、クラッド層およびｎコンタクト層として用いることが可能になる。この場合、第３の半導体層１３の不純物濃度は１×１０¹⁸／cm³ 以上、１×１０²⁰／cm³ 以下にする。この上限の値は、第２の半導体層１２の不純物濃度の上限の値よりも大きい。これは、ＡｌＧａＮの方がＧａＮよりも不純物濃度に対する許容量が大きいためであり、デバイスの低抵抗化に有効である。

ここで、この半導体基板を支持基板に貼り合わせ、その後、サファイア基板および一部の半導体層を除去し、素子を形成する方法がある。その場合、ＧａＮ層１２はｎ型不純物を含有しており、その裏面にｎ電極を形成する際に良好なオーミックコンタクトが得られるｎコンタクト層として用いることができるので、サファイア基板１およびＡｌＮ層１１を除去し、ＧａＮ層１２の裏面にｎ電極を形成すると、発光素子全体の厚さを薄くし、発光による発熱を放散し易くなる。ここで、ＡｌＮ層１１等を除去するには、研磨、研削、レーザ照射等の方法を用いる。また、発光素子の活性層の発光波長を４００ｎｍ以下の波長域とする場合は、ＡｌＧａＮ層をｎコンタクト層として用い、ＧａＮ層１２まで除去することが好ましい。

上記した第２の実施形態によれば、第１の実施形態で述べたような効果を有する積層半導体基板１０の第２の半導体層１２上に第３の半導体層１３が格子整合されているので、第２の半導体層１２が低転位であれば、第３の半導体層１３も低転位になる。

したがって、第２の実施形態の積層半導体基板上に結晶性の良い窒化物半導体層を積層して窒化物半導体デバイスを形成する際、デバイスの製造工程を安定化し、所望のデバイスを歩留まり良く、低コストで実現することができる。

なお、前記第１の実施例形態および第２の実施例形態において、窒化物半導体を成長させるための異種基板は、窒化物半導体と異なる材料よりなる基板であれば特に限定されず、例えば、Ｃ面、Ｒ面、およびＡ面のいずれかを主面とするサファイアやスピネル（ＭｇＡｌ₂ Ｏ₄ ）のような絶縁性基板、またはＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ダイヤモンド、および窒化物半導体と格子結合するニオブ酸化リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。上記異種基板の中で好ましいのはサファイアであり、さらに好ましいのはＣ面を主面とするサファイア基板である。サファイアのＣ面はオフアングルしていてもよく、オフアングル角θは、0.01°〜0.5 °、好ましくは0.05°〜0.2 °の範囲とする。

また、異種基板上にバッファ層を介して窒化物半導体を成長させてもよい。このバッファ層としては、一般式Ａｌ_a Ｇａ_1-a Ｎ（０≦ａ≦０．８）で表される窒化物半導体を用いる。バッファ層の膜厚は、好ましくは0.002 〜0.5 μｍである。バッファ層の成長温度は、好ましくは200 〜900 ℃である。これにより、窒化物半導体層上の転位やピットを低減させることができる。

また、前記第１の半導体層としては、窒化物半導体基板を用いることもできる。この場合、窒化物半導体基板の厚膜としてはデバイス加工ができる程度の厚膜（数十μｍ以上）が必要である。

＜第３の実施形態＞（積層半導体基板）
第３の実施形態は、前記異種基板上に第１の半導体層１１、その上に第２の半導体層１２を成長させた後、前記したようなＥＬＯ成長を行わせるためのマスク９０を形成し、第３の半導体層１３を横方向に成長させる。このようにマスク上に成長した第３の半導体層１３も、ｃ軸配向性が良く、転位密度が低い。

＜第１の適用例＞（窒化物半導体デバイス）
本発明に係る積層半導体基板を使用して、例えばＬＥＤ、受光素子などの窒化物半導体デバイスを実現する際、積層半導体基板上に、少なくともｎ型窒化物半導体層およびｐ型窒化物半導体層を含む半導体層を結晶性良く形成することによって、高品質の窒化物半導体デバイスを歩留まり良く得ることができる。

＜第２の適用例＞（窒化物ＬＤ）
本発明に係る積層半導体基板を使用して窒化物ＬＤを実現する際、積層半導体基板上に、光導波領域を形成する光ガイド層として用いられる少なくともｎ型窒化物半導体層および／またはｐ型窒化物半導体層を含む半導体層を結晶性良く形成することによって、高品質の窒化物ＬＤを歩留まり良く得ることができる。

［実施例］
以下、本発明の実施例を数例示すが、本発明はこれらの実施例に限定されるものではない。

［実施例１］図３は、本発明の積層半導体基板を使用した窒化物半導体デバイスの一例としてＬＥＤの構造を模式的に示す断面図である。このＬＥＤにおいては、Ｃ面を主面とするサファイア基板１上にｃ軸方向に面方位が揃った窒化物半導体基板として、特にｃ軸方向に面方位が揃ったＡｌＮ層１１が形成されており、その上面は鏡面になっている。ＡｌＮ層１１上には、それよりも格子定数が大きいＧａＮ層１２が成長されている。これらのサファイア基板１、ＡｌＮ層１１およびＧａＮ層１２からなる積層半導体基板１０の上に窒化物半導体層が積層されてＬＥＤが構成される。

次に、ＡｌＮ層１１、ＧａＮ層１２、およびその上の窒化物半導体層を例えば同一装置内で連続的に成長させる場合の工程について説明する。

（第１の半導体層）
ＭＯＣＶＤ装置の反応容器内にサファイア基板１をセットし、１０００℃以上、好ましくは１２００℃まで昇温させる。昇温中は、キャリアガスとして窒素（Ｎ₂ ）および／または水素（Ｈ₂ ）を流す。次に、１１００℃以上で、好ましくは１２００℃に到達してから、少なくともアンモニア（ＮＨ₃ ）ガスと原料ガスを供給する。この際、ＮＨ₃ の供給量は、０．０００５ｍｏｌ〜０．０１ｍｏｌ、好ましは０．０００８ｍｏｌ〜０．００８ｍｏｌである。また、原料ガス、例えばＴＭＡ（トリメチルアルミニウム）の供給量は、０．１μｍｏｌ〜１０μｍｏｌ、好ましくは０．５μｍｏｌ〜５μｍｏｌである。ここで、Ｖ／III 比は５０〜１０００００、圧力は５０〜１００ｔｏｒｒである。上記条件で３時間以上の成長により、約０．２〜３μｍの厚みのＡｌＮ膜が成長する。

なお、上記ＡｌＮ膜はＧａを含有すると、容易に表面を鏡面とすることができる。具体的には、ＡｌＮ膜の成長中にＴＭＧ（トリメチルガリウム）を０．１μｍｏｌ〜１０μｍｏｌ程度供給すると、ＡｌＧａＮが得られる。ＡｌＮ膜にＧａを好ましくは０．１〜２％含有させる。

なお、前記ＮＨ₃ ガスの供給を開始するタイミングは、原料ガスと同時、または、少し遅らせる方が好ましい。また、原料ガスとＮＨ₃ ガスを交互に供給してもよい。

（第２の半導体層）
第１のステップとして、ＮＨ₃ の供給量を０．０００５ｍｏｌ〜０．０５ｍｏｌ、ＴＭＧの供給量を３０μｍｏｌ〜１００μｍｏｌとする。ここで、Ｖ／III 比は５〜１６５０、圧力は７００〜８５０ｔｏｒｒである。上記条件で５分間以上の成長により、０．０５〜０．３μｍの厚みのＧａＮの３次元成長核が成長する。

第２のステップとして、ＮＨ₃ の供給量を０．００５ｍｏｌ〜０．３ｍｏｌ、ＴＭＧの供給量を２０μｍｏｌ〜２００μｍｏｌとする。ここで、Ｖ／III 比は２．５〜１５０００、圧力は７００〜８５０ｔｏｒｒである。上記条件で０．５時間以上の成長により、１μｍ〜１０μｍの厚みの低転位のＧａＮ膜が成長する。

なお、第１のステップと第２のステップにおける温度や圧力、またはＶ／III 比を個々に変更し、３次元核成長および平坦化に適した条件に合わせることが好ましい。例えば、結晶成長初期における３次元成長核の密度が低くなる条件にすることにより、核合体時に発生する転位密度を低く抑えることが可能になり、また、核のｃ軸配向性が高いため合体時のチルトも抑制される。換言すると、ＧａＮ層１２は、ＡｌＮ層１１のｃ軸方向の情報は受け継ぐが、ａ軸方向は緩和した結晶状態を持つようになり、ＡｌＮ層１１と比べて刃状転位および／または螺旋転位が少なくなるように形成される。

（窒化物半導体層）
まず、ＧａＮ層１２上にｎ型コンタクト層４４を成長させる。このｎ型コンタクト層４４としては、後で形成する活性層４５のバンドギャップエネルギーより大きくなる組成であり、Ａｌ_j Ｇａ_1-j Ｎ（０＜ｊ＜０．３）が好ましい。ｎ型コンタクト層４４の膜厚は特に限定されるものではないが、好ましくは１μｍ以上、より好ましくは３μｍ以上である。また、ｎ型コンタクト層４４の不純物濃度は特に限定されるものではないが、好ましくは１×１０¹⁸〜１×１０²⁰／ｃｍ³ 、より好ましくは５×１０¹⁸〜５×１０¹⁹／ｃｍ³ である。また、ｎ型不純物濃度に傾斜をつけてもよい。また、Ａｌの組成に傾斜をつけることにより、キャリアを閉じ込めるためのクラッド層としても機能する。

次に、発光層（活性層）４５を形成する。この活性層４５は、少なくともＡｌ_a Ｉｎ_b Ｇａ_1-a-b Ｎ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）からなる井戸層と、Ａｌ_c Ｉｎ_d Ｇａ_1-c-d Ｎ（０≦ｃ≦１、０≦ｄ≦１、ｃ＋ｄ≦１）からなる障壁層とを含む量子井戸構造を有する。

井戸層の膜厚は、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは２ｎｍ以上２０ｎｍ以下、さらに好ましくは３．５ｎｍ以上２０ｎｍ以下である。また、井戸層の数は特に限定されるものではないが、少数キャリア拡散長を考慮して活性層全体の厚みを制御することが好ましい。

また、障壁層は、井戸層の場合と同様に、好ましくはｐ型不純物またはｎ型不純物がドープされているか、またはアンドープであり、より好ましくはｎ型不純物がドープされているか、またはアンドープである。例えば障壁層中にｎ型不純物をドープする場合、その濃度は少なくとも５×１０¹⁶／ｃｍ³ 以上が必要である。例えば、ＬＥＤでは、５×１０¹⁶／ｃｍ³ 以上、１×１０²⁰／ｃｍ³ 以下が好ましい。

実施例１のＬＥＤにおいては、障壁層は、井戸層よりもバンドギャップエネルギーが大きな窒化物半導体を用いる必要がある。特に、井戸層の発光波長が３８０ｎｍ以下の領域では、障壁層として、一般式Ａｌ_c Ｉｎ_d Ｇａ_1-c-d Ｎ（０＜ｃ≦１、０≦ｄ≦１、ｃ＋ｄ＜１）で表わされるＡｌＩｎＧａＮの４元混晶、またはＡｌＧａＮの３元混晶を用いることが好ましい。

次に、活性層４５上にｐ型窒化物半導体層を複数層で形成する。まず、ｐ型クラッド層４６として、活性層４５のバンドギャップエネルギーより大きくなる組成であり、キャリアを活性層４５へ閉じ込めることができれば特に限定されないが、Ａｌ_k Ｇａ_1-k Ｎ（０≦ｋ＜１）が用いられ、特にＡｌ_k Ｇａ_1-k Ｎ（０＜ｋ＜０．４）が好ましい。ｐ型クラッド層４６の膜厚は、特に限定されるものではないが、好ましくは０．００５〜０．３μｍ、より好ましくは０．０１〜０．２μｍである。また、ｐ型クラッド層４６のｐ型不純物濃度は、好ましくは１×１０¹⁸〜１×１０²¹／ｃｍ³ 、より好ましくは１×１０¹⁹〜５×１０²⁰／ｃｍ³ である。ｐ型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。ｐ型クラッド層４６は、単一層でも多層膜層（超格子構造）でもよい。多層膜層の場合、上記のＡｌ_k Ｇａ_1-k Ｎ（０≦ｋ＜１）と、それよりバンドギャップエネルギーより小さい窒化物半導体層とからなる多層膜層であればよい。例えばバンドギャップエネルギーが小さい窒化物半導体層としては、ｎ型クラッド層４４の場合と同様に、Ｉｎ_l Ｇａ_1-l Ｎ（０≦ｌ≦１）、Ａｌ_m Ｇａ_1-m Ｎ（０≦ｍ＜１、ｍ＞ｌ）が挙げられる。多層膜層を形成する各層の膜厚は、超格子構造の場合は、一層の膜厚が好ましくは１０ｎｍ以下、より好ましくは７ｎｍ以下、さらに好ましくは１〜４ｎｍとすることができる。また、ｐ型クラッド層４６がバンドギャップエネルギーの大きい層とバンドギャップエネルギーの小さい層とからなる多層膜層である場合は、バンドギャップエネルギーの大きい層および小さい層の一方にｐ型不純物をドープしてもよい。また、バンドギャップエネルギーの大きい層および小さい層の両方に不純物をドープする場合は、ドープ量は同一でも異なってもよい。

ｐ型クラッド層４６上にｐ型コンタクト層４７を形成する。ｐ型コンタクト層４７は、Ａｌ_f Ｇａ_1-f Ｎ（０≦ｆ＜１）が用いられ、特にＡｌ_f Ｇａ_1-f Ｎ（０≦ｋ＜０．３）で構成することにより、後で形成されるオーミック電極であるｐ型電極４８と良好なオーミックコンタクトが可能となる。ｐ型コンタクト層４７のｐ型不純物濃度は１×１０¹⁸／ｃｍ³ 以上が好ましい。

この後、ｐ型コンタクト層４７、ｐ型クラッド層４６、活性層４５およびｎ型コンタクト層４４の一部をエッチング除去することによってｎ型コンタクト層４４の一部を露出させ、その露出面にｎ電極５０を形成し、ＬＥＤを得る。

なお、窒化物半導体層の形成は、有機金属化学気相成長（ＭＯＣＶＤ）法に限らず、ハライド気相エピタキシャル成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法等を用いて成長させることができる。

［実施例２］実施例２は、Daisuke Morita et.al, “High Output Power 365nm ULTRAVIOLET Light Emitting Diode of Gan-Free Structure”jpn.j.Appl.Phys.Vol.41(2002)pp.L 1434-L 1436に開示されている構造を参考にし、本発明の積層半導体基板を使用して製造したＬＥＤである。

図４（ａ）、（ｂ）は、実施例２のＬＥＤの製造工程を模式的に示している。まず、図４（ａ）に示すように、実施例１と同様の工程によりサファイア基板１上にＡｌＮ層１１、ＧａＮ層１２を成長させた後、以下の各層を順次成長させる。まず、ｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３を２．５μｍの厚さで形成する。ここで、ｎ型不純物はＳｉとする。次に、井戸層と障壁層の５ペアからなる多重量子井戸（ＭＱＷ:Multi-Quantum-Well)構造を有する活性層（ＭＱＷ活性層）５４を形成する。ここで、井戸層は、アンドープ（undoped ）Ｉｎ_0.01Ｇａ_0.99Ｎであり、厚さ５ｎｍ程度である。障壁層は、Ｓｉ−Ａｌ_0.09Ｇａ_0.91Ｎであり、厚さ２０ｎｍである。次に、ｐ型Ａｌ_0.38Ｇａ_0.62Ｎ層５５を３０ｎｍの厚さで形成する。ここで、ｐ型不純物はＭｇとする。次に、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層５６を０．１２μｍの厚さで形成する。ここで、ｐ型不純物はＭｇとする。次に、ｐ型オーミックコンタクト電極５７を蒸着により形成する。この際、このｐ型オーミックコンタクト電極５７が高い反射特性を有するようにＲｈを用いることにより、３６５ｎｍの発光波長に対してｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層５６との境界面において高い反射率が得られる。次に、ｐ型オーミックコンタクト電極５７上にＡｕ／Ｓｎ膜５８を薄く形成する。

次に、図４（ｂ）に示すように、Ａｕ／Ｓｎ膜５８を介してｐ型オーミックコンタクト電極５７側を熱伝導性が高い基板（例えばＣｕＷ基板５９）上にボンディングする。この後、例えばサファイア基板１の裏面側からレーザ照射を行うことによりサファイア基板１、ＡｌＮ層１１、ＧａＮ層１２を除去してｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３を露出させる。このｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３の露出面を例えばＣＭＰ（化学的機械研磨）により研磨した後、研磨面にｎ電極６０を例えば所定のメッシュ状に形成する。そして、ＣｕＷ基板５９を熱抵抗が低いリードフレーム（図示せず）上にマウントする。

このようなプロセスを経て製造されたＬＥＤの構造によれば、ＣｕＷ基板５９による放熱性が良く、高い発光出力が得られる。なお、前記したようにサファイア基板１、ＡｌＮ層１１、ＧａＮ層１２が除去された後のＬＥＤの構造は、従来のＬＥＤの構造と一見類似しているが、ｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３、ＭＱＷ活性層５４、ｐ型Ａｌ_0.38Ｇａ_0.62Ｎ層５５、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層５６は、ｃ軸方向に面方位が揃ったＡｌＮ層１１、ＧａＮ層１２の上に順次成長されたものである点で差異がある。

［実施例３］実施例３に係るＬＥＤは、実施例２の一部を変更し、ｐ型オーミックコンタクト電極５７を形成した後、ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層５６、ｐ型Ａｌ_0.38Ｇａ_0.62Ｎ層５５、ＭＱＷ活性層５４およびｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層５３の一部をエッチング除去することによってＧａＮ層１２の一部を露出させ、その露出面にｎ電極（図示せず）を形成した構造を有するＬＥＤを得ることも可能である。

［実施例４］実施例４に係るＬＥＤは、前述した実施例２に係るＬＥＤと比べて、ＭＱＷ活性層の井戸層（undoped Ｉｎ_0.01Ｇａ_0.99Ｎ）の厚さが７ｎｍである点と、障壁層のＡｌ組成が１１％、ｐ型Ａｌ_0.38Ｇａ_0.62Ｎ層のＡｌ組成が２３％、厚さが２５ｎｍである点が異なり、その他は同じである。このような構造により、実施例２とほぼ同等の特性を有するＬＥＤを得ることができる。

［実施例５］実施例４の一部を変更し、実施例３と同様に、ＧａＮ層１２の上面の一部を露出させ、その露出面にｎ電極（図示せず）を形成した構造を有するＬＥＤを得ることも可能である。

［実施例６］実施例６は、図２に示した積層半導体基板の実施例であり、図１に示した積層半導体基板（ウェハー）１０のＧａＮ層１２上に、それよりも格子定数が小さい第３の半導体層としてＡｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）層１３を成長させたものである。これらのサファイア基板１、ＡｌＮ層１１、ＧａＮ層１２およびＡｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）層１３は、その上に窒化物半導体を積層するための積層半導体基板を構成している。

実施例６の積層半導体基板を形成する際、まず、実施例１で述べたようにＧａＮ層１２を形成した後、その上にＡｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）層１３を積層する。具体的には、引き続き、基板の温度を所定の温度に設定し、キャリアガスに水素、原料ガスにアンモニアとＴＭＧとＴＭＡを用い、Ａｌ_0.05Ｇａ_0.95Ｎ層１３を10μｍ程度成長させる。このＡｌ_0.05Ｇａ_0.95Ｎ層１３の平均的な成長方向はｃ軸方向である。

したがって、この積層半導体基板上に結晶性の良い窒化物半導体層を積層して窒化物半導体デバイス（ＬＥＤ、ＬＤなど）を形成する際、デバイスの製造工程を安定化し、デバイスを歩留まり良く、低コストで実現することができる。

［実施例７］実施例７は、本願出願人に係る特開平９−１５３６４２号公報に開示の窒化物半導体発光素子を参考にし、本発明の積層半導体基板を使用して製造したＬＥＤである。 図５は、実施例７のＬＥＤの構造を模式的に示す断面図である。図５に示すＬＥＤは、図２を参照して前述した実施例６におけるサファイア基板１、ＡｌＮ層１１、ＧａＮ層１２およびＡｌ_x Ｇａ_1-x Ｎ層１３からなる積層半導体基板を使用して素子を形成した後にチップに切り出したものである。この場合、実施例６で得られた積層半導体基板のＧａＮ層１２をバッファ層として使用し、その上のＳｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３をｎ型コンタクト層およびｎ型クラッド層として使用している。Ｓｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３上に、単一量子井戸（ＳＱＷ:Single-Quantum-Well）構造若しくはＭＱＷ構造を有する活性層１６、ｐ型クラッド層１７、ｐ型コンタクト層１８が形成されている。ｐ型コンタクト層１８、ｐ型クラッド層１７および活性層１６の一部がエッチングにより取り除かれてｎ型クラッド層１３が露出している。ｐ型コンタクト層１８上にはｐ電極１４が形成されており、ｎ型クラッド層１３上にはｎ電極１５が形成されている。

そして、ウェハーが３２０μｍ角のチップにカットされた後、カップ形状を有するリードフレームに設置され、エポキシ樹脂でモールドされることによってＬＥＤ素子が構成されている。

前記活性層１６は、ＳＱＷ構造またはＭＱＷ構造にすると、非常に出力の高い発光素子が得られる。ここで、ＳＱＷおよびＭＱＷは、ノンドープのＩｎＧａＮによる量子準位間の発光が得られる活性層の構造である。例えばＳＱＷ活性層は、単一組成のＩｎ_x Ａｌ_y Ｇａ_1-x-y Ｎ（０≦X,y ＜１）、例えばＩｎ_x Ｇａ_1-x Ｎ（０≦X ＜１）で構成した層であり、Ｉｎ_x Ｇａ_1-x Ｎの膜厚を１０ｎｍ以下、さらに好ましくは７ｎｍ以下とすることにより量子準位間の強い発光が得られる。また、ＭＱＷ活性層は、組成比の異なるＩｎ_x Ｇａ_1-x Ｎ（X ＝０、X ＝１を含む）の薄膜を複数積層した多層膜とする。このように活性層をＳＱＷ構造またはＭＱＷ構造とすることにより、量子準位間発光で約３６５ｎｍ〜６６０ｎｍまでの発光が得られる。量子構造の井戸層の厚さとしては、前記のように７ｎｍ以下が好ましい。ＭＱＷ構造では井戸層はＩｎ_x Ｇａ_1-x Ｎで構成し、障壁層は同じくＩｎ_y Ｇａ_1-y Ｎ（y ＜x 、y ＝０を含む）で構成することが望ましい。特に好ましくは井戸層と障壁層をＩｎＧａＮで形成すると同一温度で成長できるので結晶性のよい活性層が得られる。障壁層の膜厚は１５ｎｍ以下、さらに好ましくは１２ｎｍ以下にすると高出力の発光素子が得られる。

前記したように量子構造の井戸層の厚さとしては７ｎｍ以下、さらに好ましくは５ｎｍ以下とすると発光出力の高い素子を実現できる。これは、この膜厚がＩｎＧａＮ活性層の臨界膜厚以下であることを示している。ＭＱＷ構造の場合も同様に、井戸層の厚さは７ｎｍ以下に調整し、障壁層の厚さは１５ｎｍ以下に調整することが望ましい。ここで、紫外発光の活性層においては、障壁層の膜厚を１０〜２０ｎｍとする。

活性層１６に接するｐ型クラッド層１７は、ｐ型Ａｌ_y Ｇａ_1-y Ｎ（０≦y ＜１）とする必要があり、特に好ましくはy 値を０．０５以上とすると高出力の素子が得られる。さらに、ＡｌＧａＮは高キャリア濃度のｐ型が得られやすく、また成長時に分解し難く、ＩｎＧａＮ活性層１６の分解を抑える作用がある。しかも、ＩｎＧａＮ活性層１６に対して、バンドオフセットおよび屈折率差を他の窒化物半導体に比べて大きくできるので最も優れている。また、ｐ型クラッド層をｐ型ＧａＮとすると、ｐ型ＡｌＧａＮに比べて発光出力が約１／３に低下してしまう。これは、ＡｌＧａＮが電子障壁層として有効であるからである。したがって、ｐ型クラッド層としては、y 値が０．０５以上のＭｇドープｐ型Ａｌ_y Ｇａ_1-y Ｎが最も好ましい。このｐ型クラッド層１７の膜厚は、１ｎｍ以上、２μｍ以下、さらに好ましくは５ｎｍ以上、０．５μｍ以下にすることが望ましい。ｐ型クラッド層１７の膜厚が１ｎｍよりも薄いと、ｐ型クラッド層１７が存在しないのに近い状態になり、発光出力が低下する傾向にあり、２μｍより厚いと結晶成長中にｐ型クラッド層自体にクラックが入りやすくなり、クラックの入った層に次の層を積層しても、結晶性の良い半導体層が得られず、出力が低下する傾向にあるからである。なお、窒化物半導体をｐ型とするには、結晶成長中にＭｇ、Ｚｎ、Ｃ、Ｂｅ、Ｃａ、Ｂａ等のアクセプター不純物をドープすることによって得られるが、高キャリア濃度のｐ層を得るためには、アクセプター不純物のドープ後、窒素、アルゴン等の不活性ガス雰囲気中、４００℃以上でアニーリングすることがより望ましい。アニーリングを行うことにより、通常、ｐ型ＡｌＧａＮで１×１０¹⁷〜１×１０¹⁹／ｃｍ³ のキャリア濃度が得られる。また、その他、電子線照射処理を行ってもよい。ｐ型コンタクト層１８は、ｐ型ＧａＮ、特に好ましくはＭｇドープｐ型ＧａＮとする。このｐ型ＧａＮは、ｐ電極１４と接する層であるので、発光素子の場合、オーミックコンタクトを得ることが重要である。ｐ型ＧａＮは、多くの金属とオーミックが取り易く、コンタクト層として最も好ましい電極材料としては、例えばＮｉ−Ａｕ、Ｎｉ−Ｔｉ等を挙げることができる。ｐ型コンタクト層１８の厚さは特に限定するものではないが、通常、５０ｎｍ〜２μｍ程度の厚さで成長する
ことが望ましい。

図５に示したデバイス構造によれば、必要最小限の構造で、発光出力に優れた窒化物ＬＥＤを得ることができる。その理由は、各層それぞれが有効に作用しているからである。まず、Ｓｉ−Ａｌ_0.05Ｇａ_0.95Ｎ層１３からなるｎ型クラッド層は、電流注入層にもなるし、キャリア閉じ込め層にもなる。Ｓｉ−Ａｌ_0.05Ｇａ_0.95Ｎ層１３は、ｎ型不純物を発光層への電流注入層として適切な量だけ含んでおり、過剰なｎ型不純物を含まないので、発光層からの発熱を基板側から効率良く放熱することが可能になり、素子寿命に優れたＬＥＤを得ることができる。

［実施例８］実施例８は、実施例７のＬＥＤの変形例１であり、実施例６に示した積層半導体基板を使用して素子を形成し、サファイア基板およびＡｌＮ層を除去した後にチップに切り出したものである。

図６は、実施例８のＬＥＤの構造を模式的に示す断面図である。図６に示すＬＥＤの構造は、図５に示したＬＥＤと比べて、（１）ｎ型クラッド層１３の上面は露出していない点、（２）サファイア基板１およびＡｌＮ層１１が除去されている点、（３）ＧａＮ層１２の裏面側が研磨され、所定の厚さに調整された後で、ｎ電極１５が形成され、ＧａＮ層１２がｎコンタクト層として使用されている点が異なり、その他は同じであるので同じ符号を付している。

このような構造により、実施例３とほぼ同等の特性を有する薄型のＬＥＤを得ることができる。

［実施例９］実施例９は、本願出願人に係る特許第３０６３７５７号公報に開示の窒化物半導体素子の１つであるＬＥＤを参考にし、本発明の積層半導体基板を使用して製造したＬＥＤである。

図７は、実施例９のＬＥＤの構造を模式的に示す断面図である。図７に示すＬＥＤは、図２を参照して前述した実施例６のサファイア基板１、ＡｌＮ層１１、ＧａＮ層１２およびＡｌ_x Ｇａ_1-x Ｎ層１３からなる積層半導体基板を使用して素子を形成した後にチップに切り出したものである。この場合、実施例６で得られた積層半導体基板のＧａＮ層１２をバッファ層として使用し、その上のＳｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３をｎ型コンタクト層として使用している。Ｓｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３上には、アンドープ窒化物半導体の下層５ａ、ｎ型不純物ドープ窒化物半導体の中間層５ｂおよびアンドープ窒化物半導体の上層５ｃの３層が順に積層されてなるｎ側第１多層膜５、第１および第２の窒化物半導体層よりなるｎ側第２多層膜層６、ＭＱＷ構造の活性層７、ｐ側クラッド層８、（Ｍｇドープ）ｐ側ＧａＮコンタクト層９が順に積層されている。ｐ側ＧａＮコンタクト層９、ｐ側クラッド層８、ＭＱＷ構造の活性層７、ｎ側第２多層膜層６、ｎ側第１多層膜５およびｎ型コンタクト層（Ｓｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３）の一部がエッチングにより除去されてｎ型コンタクト層の上面の一部が露出している。ｐ側ＧａＮコンタクト層９上にはｐ電極およびｐパッド電極１４が形成されており、ｎ型コンタクト層の露出部上にはｎ電極１５が形成されている。

なお、前記活性層７は、Ｉｎ_a Ｇａ_1-a Ｎ(0≦a ＜1)を含んでなるＭＱＷ構造である。ｐ側クラッド層８は、互いにバンドギャップエネルギーが異なり且つ互いにｐ型不純物濃度が異なる（または同一の）第３の窒化物半導体層および第４の窒化物半導体層が積層されてなるｐ側多層膜クラッド層、または、ｐ型不純物を含みＡｌ_b Ｇａ_1-b Ｎ（０≦ｂ≦１）よりなるｐ側単一膜クラッド層である。

図７に示したデバイス構造によれば、発光出力に優れた窒化物ＬＥＤを得ることができる。その理由は、各層それぞれが有効に作用しているからである。Ｓｉ−Ａｌ_0.05Ｇａ_0.95Ｎ層１３は、電流注入層にもなるし、キャリア閉じ込め層にもなる。

次に、ｎ側第１多層膜５、ｎ側第２多層膜層６、ＭＱＷ構造の活性層７、ｐ側クラッド層８、ｐ側ＧａＮコンタクト層９、ｐ電極およびｐパッド電極１４、ｎ電極１５を形成する工程について説明する。

（ｎ側第１多層膜層５）実施例２で得られた積層半導体基板上に、１０５０℃で、ＴＭＧ、アンモニアガスを用いて、アンドープＧａＮからなる下層５ａを２０００オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加し、Ｓｉを４．５×１０¹⁸／cm³ ドープしたＧａＮからなる中間層５ｂを３００オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープＧａＮからなる上層５ｃを５０オングストロームの膜厚で成長させ、３層からなる総膜厚２３５０オングストロームの第１多層膜層５を成長させる。

（ｎ側第２多層膜層６）次に、同様の温度で、アンドープＧａＮよりなる第２の窒化物半導体層を４０オングストローム成長させ、次に温度を８００℃にして、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、アンドープＩｎ_0.13Ｇａ_0.87Ｎよりなる第１の窒化物半導体層を２０オングストローム成長させる。そしてこれらの操作を繰り返し、第２＋第１の順で交互に１０層づつ積層させ、最後にＧａＮよりなる第２の窒化物半導体層を４０オングストローム成長させた超格子構造の多層膜よりなるｎ側第２多層膜層６を６４０オングストロームの膜厚で成長させる。

（活性層７）次に、アンドープＧａＮよりなる障壁層を２００オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_0.4 Ｇａ_0.6 Ｎよりなる井戸層を３０オングストロームの膜厚で成長させる。そして、障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を５層、井戸層を４層、交互に積層して、総膜厚１１２０オングストロームのＭＱＷ構造よりなる活性層７を成長させる。

（ｐ側多層膜クラッド層８）次に、温度１０５０℃で、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ₂ Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０²⁰／cm³ ドープしたｐ型Ａｌ_0.2 Ｇａ_0.8 Ｎよりなる第３の窒化物半導体層を４０オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニア、Ｃｐ₂ Ｍｇを用い、Ｍｇを１×１０²⁰／cm³ ドープしたＩｎ_0.03Ｇａ_0.97Ｎよりなる第４の窒化物半導体層を２５オングストロームの膜厚で成長させる。そしてこれらの操作を繰り返し、第３＋第４の順で交互に５層ずつ積層し、最後に第３の窒化物半導体層を４０オングストロームの膜厚で成長させた超格子構造の多層膜よりなるｐ側多層膜クラッド層８を３６５オングストロームの膜厚で成長させる。

（ｐ側ＧａＮコンタクト層９）続いて１０５０℃で、ＴＭＧ、アンモニア、Ｃｐ2 Ｍｇを用い、Ｍｇを１×１０²⁰／cm³ ドープしたｐ型ＧａＮよりなるｐ側コンタクト層（Ｍｇドープｐ側ＧａＮコンタクト層）９を７００オングストロームの膜厚で成長させる。

反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェハーを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。この後、ウェハーを反応容器から取り出し、最上層のｐ側コンタクト層９の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ側コンタクト層側からエッチングを行い、図７に示すようにｎ側コンタクト層の表面を露出させる。この後、最上層にあるｐ側コンタクト層９のほぼ全面に膜厚２００オングストロームのＮｉとＡｕを含む透光性のｐ電極およびその上のボンディング用のＡｕよりなるｐパッド電極１４を０．５μｍの膜厚で形成する。一方、エッチングにより露出させたｎ側コンタクト層の表面にはＷとＡｌを含むｎ電極１５を形成してＬＥＤ素子とした。

［実施例１０］実施例１０は、実施例９のＬＥＤの変形例１であり、図２に示した積層半導体基板を使用して素子を形成し、サファイア基板およびＡｌＮ層を除去した後にチップに切り出したものである。

図８は、実施例１０のＬＥＤの構造を模式的に示す断面図である。図８に示すＬＥＤの構造は、図７に示したＬＥＤと比べて、（１）Ｓｉ−Ａｌ_0.05Ｇａ_0.95Ｎ層１３の上面は露出していない点、（２）サファイア基板１とＡｌＮ層１１が除去されている点、（３）ＧａＮ層１２の裏面側が研磨され、所定の厚さに調整された後で、ｎ電極１５が形成され、ＧａＮ層１２がｎコンタクト層として使用されている点が異なり、その他は同じであるので同じ符号を付している。

このような構造により、実施例１０とほぼ同等の特性を有する薄型のＬＥＤを得ることができる。

次に、実施例９に示した工程と異なる部分について説明する。

ウェハーを反応容器から取り出した後、ｐ側コンタクト層９側からエッチングを行ってｎ側コンタクト層の表面の一部を露出させる処理を省略する。この後、ｐ電極およびその上のボンディング用のＡｕよりなるｐパッド電極１４を形成する。さらに、サファイア基板１およびＡｌＮ層１１を除去した後、ＧａＮ層１２の裏面側をラッピングおよび研磨して所定の厚さに調整した後で、ＴｉとＡｌを含むｎ電極１５を形成する。この後、ウェハーをＬＤチップにカットした後、アセンブリしてＬＤとする。

［実施例１１〜１５］
次に、実施例６に示した積層半導体基板を使用して製造した窒化物半導体レーザ素子を、３つの形態に分けて説明する。

第１の形態は、実施例６に示した積層半導体基板の第３の半導体層１３をクラッド層として利用する形態であり、ベストモードと考える。

第２の形態は、実施例６に示した積層半導体基板の第３の半導体層１３上にｎ側超格子クラッド層を形成する形態である。この場合、第３の半導体層１３は単一膜で形成する。

第３の形態は、図２中に示した積層半導体基板の第３の半導体層１３上に、クラック防止層とｎ側超格子クラッド層を積層形成する形態である。第３の半導体層１３のＡｌの混晶比が比較的高くなると、その上に成長させる窒化物半導体層にクラックが発生する傾向にあるので、クラック防止層を形成するものである。

［実施例１１］
図９は、本願出願人に係る特開平１０−３２６９４３号公報に開示されている窒化物半導体素子の１つであるＬＤを参考にし、本発明の積層半導体基板を使用して製造したＬＤのレーザ光の共振方向に垂直な位置で切断した際の構造を模式的に示す断面図である。このＬＤは、実施例６に示した積層半導体基板を使用して素子を形成した後にチップに切り出したものである。

図９に示すＬＤは、実施例６で得られた積層半導体基板のｎ型ＧａＮ層１２をｎコンタクト層、Ｓｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３をクラッド層として利用している。Ｓｉ−Ａｌ_b Ｇａ_1-b Ｎ層１３上に、ｎ側光ガイド層２６、活性層２７、キャップ層２８、ｐ側光ガイド層２９、ｐ側クラッド層３０、ｐ側コンタクト層３１が順に積層されている。そして、ｐ側コンタクト層３１およびｐ側クラッド層３０は、４μｍのストライプ幅を有するリッジストライプを形成するようにエッチングされている。また、このリッジストライプのストライプ幅の中心は後で形成される負電極２２に接近している。このように、特に活性層よりも上にあるＡｌを含むｐ型窒化物半導体層以上の層がリッジ形状とされることにより、活性層の発光がリッジ下部に集中して、横モードが単一化し易く、閾値が低下し易い。

さらに、リッジストライプの表面および露出しているｐ側クラッド層３０の表面がマスクパターンで覆われてＲＩＥ法でエッチングが行われることにより、負電極２２を形成すべきｎ側コンタクト層（ｎ型ＧａＮ層１２）の一部の表面が露出されている。そして、最上層にあるｐ側コンタクト層３１のリッジストライプの最上層全面に正電極２０が形成され、露出しているｎ側ＧａＮ層１２の表面にリッジストライプと平行に負電極２２が形成されている。

そして、正電極２０および負電極２２の形成位置を除く上面を覆うようにＳｉＯ₂ よりなる絶縁膜３２が形成され、正電極２０上に電気的に接続された状態で取り出し用のパッド電極２１が形成されている。この場合、パッド電極２１は、絶縁膜３２を介して正電極２０の表面積よりも広い面積で形成されており、放熱性が向上し、ワイヤーボンディングが容易になっている。また、パッド電極２１は、正電極２０よりも膜厚が厚く形成されており、正電極２０の剥がれを防止する。

そして、基板１の厚さが１００μｍとなるように基板裏面がラッピングされた後、さらに細かい研磨剤で１μｍポリシングされて基板裏面が鏡面状にされている。このように基板の厚さを１００μｍ以下に薄くすることによって、レーザ素子の放熱性が高まる。

この後、基板の研磨面側がスクライブされ、リッジストライプに垂直な方向でバー状に劈開されることによって、劈開面に共振器長５００μｍの共振器を作製する。さらに、共振器面にＳｉＯ₂ とＴｉＯ₂ よりなる誘電体多層膜（図示せず）が形成され、最後にリッジストライプに平行な方向で、バーが切断されてＬＤチップとなる。このＬＤチップがフェースアップ状態（基板１とヒートシンクとが対向した状態）でヒートシンクに設置され、それぞれの電極が金線よりなるワイヤー３３でボンディング接続されている。この際、図９中に示すように、ワイヤーボンディング時の位置は、リッジストライプの真上を避けてリッジストライプの位置から離れた位置とされている。これにより、リッジ部に衝撃を与えないので、リッジ部の結晶が破壊されることはない。そして、このＬＤチップのレーザ発振を試みたところ、室温において、発振波長４０５ｎｍの連続発振が確認された。

なお、パッド電極２１はｐ側コンタクト層３１とオーミック接触が得られていなくても良く、単に正電極２０と電気的に接続するだけでよい。パッド電極２１は、正電極２０よりも膜厚を厚くして、正電極２０の剥離を防止すると共に、表面積を正電極２０よりも大きくしてあるので、本実施例のようなＬＤのような場合には、正電極２０側でパッド電極２１にワイヤーボンディングを行うことを容易にすると共に、正電極２０側をヒートシンク、サブマウントのような放熱体に接続する際に、接着面積を大きくして放熱性を向上させる。

図９に示したデバイス構造によれば、発光出力に優れたＬＤを得ることができる。その理由は、各層それぞれが有効に作用しているからである。Ｓｉ−Ａｌ_0.05Ｇａ_0.95Ｎ層１３からなるｎ型クラッド層は、電流注入層にもなるし、キャリア閉じ込め層にもなる。

次に、ｎ側光ガイド層２６、活性層２７、キャップ層２８、ｐ側光ガイド層２９、ｐ側クラッド層３０、ｐ側コンタクト層３１、絶縁膜３２、正電極２０、パッド電極２１、負電極２２を形成する工程について説明する。

（ｎ側光ガイド層２６）不純物ガスを止めた状態で、１０５０℃でアンドープＧａＮよりなるｎ側光ガイド層２６を０．２μｍの膜厚で成長させる。

（活性層２７）次に、原料ガスにＴＭＧ、ＴＭＩ、アンモニア、シランガスを用いて活性層２７を成長させる。活性層２７は温度を８００℃に保持して、まずＳｉを８×１０¹⁸／cm³ でドープしたＩｎ_0.2 Ｇａ_0.8 Ｎよりなる井戸層を２５オングストロームの膜厚で成長させる。次に、ＴＭＩのモル比を変化させるのみで同一温度で、Ｓｉを８×１０¹⁸／cm³ ドープしたＩｎ_0.01Ｇａ_0.95Ｎよりなる障壁層を５０オングストロームの膜厚で成長させる。この操作を２回繰り返し、最後に井戸層を積層した多重量子井戸構造とする。

（ｐ側キャップ層２８）次に、温度を１０５０℃に上げ、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ₂ Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０²⁰／cm³ ドープしたｐ型Ａｌ_0.1 Ｇａ_0.9 Ｎよりなるｐ側キャップ層２８を３００オングストロームの膜厚で成長させる。

（ｐ側光ガイド層２９）不純物ガスを止め、１０５０℃で、アンドープＧａＮよりなるｐ側光ガイド層２９を０．２μｍの膜厚で成長させる。

（ｐ側クラッド層３０）続いて１０５０℃で、Ｍｇを１×１０²⁰／cm³ ドープしたｐ型Ａｌ_0.20Ｇａ_0.80ＮよりなるＡ層を２０オングストロームと、Ｍｇを１×１０²⁰／cm³ ドープしたｐ型ＧａＮよりなるＢ層を２０オングストローム成長させる。そしてこのペアを１２５回成長させ、総膜厚０．５μｍ（５０００オングストローム）の超格子構造のｐ側クラッド層３０を成長させる。

（ｐ側コンタクト層３１）最後に、ｐ側クラッド層３０の上に、１０５０℃でＭｇを１×１０²⁰／cm³ ドープしたｐ型ＧａＮよりなるｐ側コンタクト層３１を１５０オングストロームの膜厚で成長させる。

反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェハーを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。アニーリング後、ウェハーを反応容器から取り出し、ＲＩＥ装置でエッチングを行い、最上層のｐ側コンタクト層３１とｐ側クラッド層３０とをエッチングして、４μｍのストライプ幅を有するリッジストライプを形成する。リッジストライプを形成する際は、予めストライプ幅の中心が後に形成する負電極２２に接近しているように設計する。リッジストライプを形成する場合、特に活性層よりも上にあるＡｌを含むｐ型窒化物半導体層以上の層をリッジ形状とすることにより、活性層の発光がリッジ下部に集中して、横モードが単一化しやすく、閾値が低下し易い。また、本実施例のように、絶縁性の基板を使用した場合には、リッジ部のストライプの中央を活性層のストライプの中央とずらして負電極２２側に接近させる方が閾値を低下させる上で好ましい。

次に、リッジストライプの表面と、露出しているｐ側クラッド層３０の表面とにマスクを形成し、ＲＩＥでエッチングを行い、負電極２２を形成すべきｎ側コンタクト層（ＧａＮ層１２）の表面の一部を露出させる。この後、最上層にあるｐ側コンタクト層３１のリッジストライプの最上層全面に、Ｎｉ、Ｐｔ、Ａｕなどから選択された少なくとも１つを有する正電極、ここではＮｉ／Ａｕよりなる正電極２０を、５００オングストロームの膜厚で形成する。

次に、ｎ側コンタクト層の露出表面に、ＴｉとＡｌよりなる負電極２２をリッジストライプと平行に０．５μｍの膜厚で形成する。なお、ｎ側コンタクト層（ＧａＮ層１２）と好ましいオーミックが得られる負電極２２の材料としては、Ａｌ、Ｔｉ、Ｗ、Ｃｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ｖ等の金属若しくは合金を挙げることができる。

次に、正電極２０および負電極２２を形成した位置を除く窒化物半導体層の表面全面にＳｉＯ₂ よりなる絶縁膜３２を０．５μｍの膜厚で形成する。この後、ｐ側クラッド層３０上に絶縁膜３２を介して、正電極２０の上に電気的に接続したＲｕとＡｕとを含む取り出し用のパッド電極２１を正電極２０の表面積よりも広い面積で、２μｍの膜厚で形成する。このパッド電極２１は、ｐ側コンタクト層３１とオーミック接触が得られていなくても良く、単に正電極２０と電気的に接続するだけでよい。パッド電極２１は、正電極２０よりも膜厚を厚くして、正電極の剥がれを防止すると共に、表面積を正電極よりも大きくしてあるので、本実施例のようなＬＤの場合には、正電極側にパッド電極からワイヤーボンディングするのを容易にすると共に、また正電極側をヒートシンク、サブマウントのような放熱体に接続する際に、接着面積を大きくして放熱性を向上させる。

以上のようにして、負電極２２と正電極２０とを形成したウェハーを研磨装置に移送し、ダイヤモンド研磨剤を用いて、窒化物半導体を形成していない側の基板をラッピングし、基板の厚さを１００μｍとする。ラッピング後、さらに細かい研磨剤で１μｍポリシングして基板表面を鏡面状とする。このように基板の厚さを１００μｍ以下に薄くすることによって、ＬＤの放熱性が高まる。

基板研磨後、研磨面側をスクライブして、リッジストライプに垂直な方向でバー状に劈開し、劈開面に共振器長５００μｍの共振器を作製する。さらに共振器面にＳｉＯ₂ とＴｉＯ₂ よりなる誘電体多層膜を形成し、最後にリッジストライプに平行な方向で、バーを切断してＬＤチップとする。

最後に、このＬＤチップをフェースアップ（基板とヒートシンクとが対向した状態）でヒートシンクに設置し、それぞれの電極を金線よりなるワイヤー３３でボンディングする。なお、ワイヤーボンディング時の位置は、リッジストライプの位置から離れた位置とする。リッジストライプの真上を避けることにより、リッジ部に衝撃を与えないので、リッジ部の結晶が破壊されない。そして、このレーザチップのレーザ発振を試みたところ、室温において、発振波長４０５ｎｍの連続発振が確認された。

［実施例１２］実施例１２は、実施例１１のＬＤの変形例１であり、実施例１１で述べたｎ側光ガイド層２６を形成する前に、ｎ側超格子クラッド層を形成するように変更したものであり、その他は同じである。

（ｎ側超格子クラッド層）温度を１０５０℃にして、原料ガスにＴＭＡ、ＴＭＧ、ＮＨ₃ 、ＳｉＨ₄ を用い、Ｓｉを１×１０¹⁹／cm³ ドープしたｎ型Ａｌ_0.20Ｇａ_0.80ＮよりなるＡ層を２０オングストロームと、Ｓｉを１×１０¹⁹／cm³ ドープしたｎ型ＧａＮよりなるＢ層を２０オングストローム成長させる。そしてこのペアを１２５回成長させ、総膜厚０．５μｍ（５０００オングストローム）の超格子構造よりなるｎ側クラッド層を成長させる。その上に実施例４で述べたｎ側光ガイド層２６の形成工程以降を実施する。これにより、実施例１１とほぼ同等の特性のＬＤを得ることができる。

［実施例１３］実施例１３は、実施例１１のＬＤの変形例２であり、実施例１２で述べたｎ側超格子クラッド層を形成する前に、クラック防止層を形成を形成するように変更したものであり、その他は同じである。

（クラック防止層）温度を８００℃にして、原料ガスにＴＭＧ、ＴＭＩ、アンモニア、シランガスを用い、Ｓｉを１×１０¹⁹／cm³ ドープしたＩｎ_0.1 Ｇａ_0.9 Ｎよりなるクラック防止層を５００オングストロームの膜厚で成長させる。その上に実施例５で述べたｎ側超格子クラッド層を形成し、その上に実施例４で述べたｎ側光ガイド層２６の形成工程以降を実施する。これにより、実施例１１とほぼ同等の特性のＬＤを得ることができる。［実施例１４］実施例１４は、実施例１１のＬＤの変形例３であり、実施例６に示した積層半導体基板を使用して素子を形成し、サファイア基板を除去した後にチップに切り出したものである。この場合、サファイア基板が省略され、ＡｌＮ層の裏面側が研磨され、所定の厚さに調整されている。このような構造により、実施例１１とほぼ同等の特性を有する薄型のＬＥＤを得ることができる。

［実施例１５］実施例１５は、実施例１１のＬＤの変形例４であり、実施例６に示した積層半導体基板を使用して素子を形成し、サファイア基板およびＡｌＮ層を除去した後にチップに切り出したＬＥＤである。

図１０は、実施例１５のＬＥＤの構造を模式的に示す断面図である。図１０に示すＬＥＤの構造は、図９に示したＬＥＤと比べて、（１）Ｓｉ−Ａｌ_0.05Ｇａ_0.95Ｎ層１３の上面は露出していない点、（２）サファイア基板１およびＡｌＮ層１１が除去されている点、（３）ＧａＮ層１２の裏面側が研磨され、所定の厚さに調整された後で、負電極（ｎ電極）２２が形成され、ＧａＮ層１２がｎコンタクト層として使用されている点が異なり、その他は同じであるので同じ符号を付している。

このような構造により、実施例１１とほぼ同等の特性を有する薄型のＬＥＤを得ることができる。

次に、実施例１１に示した工程と異なる部分について説明する。

リッジストライプを形成した後、ｎ側コンタクト層（ＧａＮ層１２）の表面の一部を露出させる処理を省略する。そして、正電極２０の位置を除く上面を覆うようにＳｉＯ₂ よりなる絶縁膜３２を形成し、正電極２０上に電気的に接続された状態でパッド電極２１を形成する。さらに、ウェハー裏面側（ＧａＮ層１２側）をラッピングおよび研磨し、放熱性を高めるためにウェハーを薄くした後で、ＧａＮ層１２の裏側にＴｉとＡｌよりなる負電極２２を形成する。なお、ＧａＮ層１２からなるｎ側コンタクト層と好ましいオーミックが得られる負電極２２の材料としては、Ａｌ、Ｔｉ、Ｗ、Ｃｕ、Ｚｎ、Ｓｎ、Ｉｎ、Ｖ等の金属若しくは合金を挙げることができる。この後、ウェハーをＬＤチップにカットした後、アセンブリしてＬＤとする。

本発明の第１の実施形態の積層半導体基板の断面構造を模式的に示す図。 本発明の第２の実施形態の積層半導体基板の断面構造を模式的に示す図。 本発明の実施例１のＬＥＤの構造を模式的に示す断面図。 本発明の実施例２のＬＥＤの製造工程を模式的に示す断面図。 本発明の実施例７のＬＥＤの構造を模式的に示す断面図。 本発明の実施例８のＬＥＤの構造を模式的に示す断面図。 本発明の実施例９のＬＥＤの構造を模式的に示す断面図。 本発明の実施例１０のＬＤの構造を模式的に示す断面図。 本発明の実施例１１のＬＤの構造を模式的に示す断面図。 本発明の実施例１５のＬＤの構造を模式的に示す断面図。 図２中のＧａＮ層を形成する際にＥＬＯ成長法（Ｉ）を組み合わせて使用する場合の工程を模式的に示す図。 図２中のＧａＮ層を形成する際にＥＬＯ成長法（II）を組み合わせて使用する場合の工程を模式的に示す図。 図２中のＧａＮ層を形成する際にＥＬＯ成長法（III ）を組み合わせて使用する場合の工程を模式的に示す図。 図２中のＧａＮ層を形成する際にＥＬＯ成長法（ＩＶ）を組み合わせて使用する場合の工程を模式的に示す図。 図２中のＧａＮ層を形成する際にＥＬＯ成長法（Ｖ）を組み合わせて使用する場合の工程を模式的に示す図。

符号の説明

１…サファイア基板
１０…積層半導体基板
１１…第１の半導体層（ＡｌＮ層）
１２…第２の半導体層（ＧａＮ層）
５３…第３の半導体層（ｎ型Ａｌ_0.07Ｇａ_0.93Ｎ層）
５４…ＭＱＷ活性層
５５…ｐ型Ａｌ_0.38Ｇａ_0.62Ｎ層
５６…ｐ型Ａｌ_0.07Ｇａ_0.93Ｎ層
５７…ｐ型オーミックコンタクト電極
５８…Ａｕ／Ｓｎ膜
５９…ＣｕＷ基板
６０…ｎ電極

Claims (16)

1. ｃ軸方向に面方位が揃った第１の半導体層と、該第１の半導体層上に設けられ、前記第１の半導体層よりも格子定数が大きい第２の半導体層とを具備することを特徴とする積層半導体基板。
2. 前記第１の半導体層の上面は鏡面であることを特徴とする請求項１記載の積層半導体基板。
3. 前記第１の半導体層は、ＸＲＣ（０００２）回折において半値幅が９０arcsec以下であることを特徴とする請求項１記載の積層半導体基板。
4. 前記第２の半導体層は、ａ軸方向に圧縮歪みがかかっていることを特徴とする請求項１記載の積層半導体基板。
5. 前記第２の半導体層は、前記第１の半導体層と比べて、刃状転位および／または螺旋転位が少ないことを特徴とする請求項１乃至４のいずれか１つに記載の積層半導体基板。
6. 前記第１の半導体層は窒化アルミニウムであることを特徴とする請求項１記載の積層半導体基板。
7. 前記第２の半導体層は窒化ガリウムであることを特徴とする請求項１または６記載の積層半導体基板。
8. 前記第２の半導体層上に形成され、Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）からなる第３の半導体層をさらに具備することを特徴とする請求項７記載の積層半導体基板。
9. 前記第２の半導体層および／または第３の半導体層は、螺旋転位密度が３×１０⁷ ／ｃｍ² 以下であることを特徴とする請求項８記載の積層半導体基板。
10. ｃ軸方向に面方位が揃った第１の半導体層と、該第１の半導体層上に設けられ、前記第１の半導体層よりも格子定数が大きく、かつ、ｃ軸方向に面方位が揃った第２の半導体層とを具備することを特徴とする積層半導体基板。
11. 前記第２の半導体層は、前記第１の半導体層と比べて、刃状転位および／または螺旋転位が少ないことを特徴とする請求項１０記載の積層半導体基板。
12. 前記第１の半導体層は窒化アルミニウムであることを特徴とする請求項１０記載の積層半導体基板。
13. 前記第２の半導体層は窒化ガリウムであることを特徴とする請求項１０または１２記載の積層半導体基板。
14. 前記第２の半導体層上に形成され、該第２の半導体層の方向に引っ張り歪みがかかっている第３の半導体層をさらに具備することを特徴とする請求項１０乃至１３のいずれか１つに記載の積層半導体基板。
15. 前記第３の半導体層はＡｌ_x Ｇａ_1-x Ｎ（０＜ｘ≦０．１）からなることを特徴とする請求項１４記載の積層半導体基板。
16. 前記第２の半導体層および／または第３の半導体層は、螺旋転位密度が３×１０⁷ ／ｃｍ² 以下であることを特徴とする請求項１４または１５記載の積層半導体基板。

Images