CN101647093A - 制造半导体装置的方法和半导体装置 - Google Patents

制造半导体装置的方法和半导体装置 Download PDF

Info

Publication number
CN101647093A
CN101647093A CN200880004747A CN200880004747A CN101647093A CN 101647093 A CN101647093 A CN 101647093A CN 200880004747 A CN200880004747 A CN 200880004747A CN 200880004747 A CN200880004747 A CN 200880004747A CN 101647093 A CN101647093 A CN 101647093A
Authority
CN
China
Prior art keywords
wafer
semiconductor device
interarea
sublimability
described wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880004747A
Other languages
English (en)
Other versions
CN101647093B (zh
Inventor
藤川一洋
原田真
并川靖生
增田健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101647093A publication Critical patent/CN101647093A/zh
Application granted granted Critical
Publication of CN101647093B publication Critical patent/CN101647093B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling
    • Y10T117/1068—Seed pulling including heating or cooling details [e.g., shield configuration]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone
    • Y10T117/1088—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone including heating or cooling details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种制造半导体装置的方法和因表面粗糙所引起的特性退化受到抑制的半导体装置，所述制造半导体装置的方法通过在热处理步骤中充分抑制晶片的表面粗糙而能够抑制因晶片表面粗糙所引起的特性退化。制造作为半导体装置的MOSFET的方法包括包括准备由碳化硅制成的晶片(3)的步骤和活化退火步骤，所述活化退火步骤通过加热所述晶片(3)来实施活化退火。在所述活化退火步骤中，在含产生自SiC片(61)的碳化硅蒸气的气氛中加热所述晶片(3)，所述SiC片(61)为不同于所述晶片(3)的发生源。

Description

制造半导体装置的方法和半导体装置
技术领域
[0001]本发明涉及一种制造半导体装置的方法和半导体装置，更具体地，涉及包括通过加热晶片而实施热处理的步骤的制造半导体装置的方法和利用所述方法制造的半导体装置两者，其中所述晶片的至少一个主面由碳化硅形成。
背景技术
[0002]近年来，研究人员和工程师一直在推动采用碳化硅(SiC)作为形成半导体装置的材料，从而使得半导体装置如晶体管或二极管能够升高耐受电压、降低损耗并在高温环境下运行。碳化硅为带隙比一直以来被广泛用作形成半导体装置的材料的硅(Si)的带隙更宽的宽带隙半导体。因此，通过使用碳化硅代替硅作为形成半导体装置的材料，能够实现半导体装置的耐受电压升高、导通电阻降低等。另外，使用碳化硅作为材料的半导体装置与使用硅作为材料的半导体装置相比的优点在于，在高温环境中使用时，性能劣化轻微。
[0003]通常，通过将制造具有半导体层的晶片的步骤和对晶片进行热处理的步骤进行组合来实施制造半导体装置的方法。更具体地，制造半导体装置的方法使用例如下列步骤。首先，通过利用离子注入等将杂质引入到在衬底上形成的半导体层中来制造晶片。然后，通过加热晶片对所述晶片进行热处理以活化引入的杂质(活化退火)。
[0004]当使用碳化硅作为形成半导体装置的材料时，必须在例如1600℃以上的高温下进行活化退火。然而，当在如此高的温度下实施热处理时，会增加晶片的表面粗糙度(表面***糙的现象)或因表面***糙形成的台阶聚并而会形成宏台阶(台阶聚束现象)。上述表面状态的劣化会对使用晶片制得的半导体装置的性能产生不利影响。换言之，当使用碳化硅作为形成半导体装置的材料时，问题在于，在制造过程中实施的晶片的热处理劣化晶片的表面状态，这会对半导体装置的性能产生不利影响。
[0005]为了解决所述问题，已经提出了一种方法，首先，在碳化硅晶片表面上形成碳(石墨)覆盖层，然后在1700℃下对所述晶片进行热处理。这种方法抑制了在晶片表面上的台阶聚束，由此抑制了表面状态的劣化(参见例如非专利文献1)。
非专利文献1：Y.Negoro等人，“Flat Surface afterHigh-Temperature Annealing for Phosphorus-Ion Implanted 4H-SiC(0001)Using Graphite Cap(在使用石墨盖对注入磷离子的4H-SiC(0001)高温退火之后的平面)”，Materials Science Forum(材料科学论坛)，2004年，457-460卷，933-936页。
发明内容
本发明要解决的问题
[0006]然而，在前面非专利文献1中所公开的方法中，尽管台阶聚束受到抑制，但是表面***糙不一定受到充分抑制。结果，即使在制造半导体装置的方法中使用上述方法时，半导体装置的性能也会因表面***糙而发生劣化。
[0007]考虑到上面的情形，本发明的目的是提供制造半导体装置的方法和半导体装置两者，所述制造半导体装置的方法通过在热处理步骤中充分抑制晶片的表面***糙而能够抑制因表面***糙所引起的性能劣化，且在所述半导体装置中抑制了因表面***糙所引起的性能劣化。
解决问题的手段
[0008]根据本发明，所述制造半导体装置的方法包括准备其至少一个主面由碳化硅形成的晶片的步骤和通过加热晶片对所述晶片进行热处理的步骤。在对所述晶片进行热处理的步骤中，在含碳化硅蒸气的气氛中加热所述晶片，所述碳化硅蒸气产生自不同于所述晶片的发生源。
[0009]本发明人对于在对晶片进行热处理的步骤中产生表面***糙的原因和抑制所述表面***糙的措施进行了研究，所述晶片的表面由碳化硅形成。结果，本发明人发现了以下内容。所述表面***糙是由碳化硅的升华引起的。当在含碳化硅蒸气的气氛中对晶片进行热处理时，抑制了碳化硅从晶片表面的升华。由此，可以抑制表面***糙。因此，根据本发明制造半导体装置的方法，在对晶片进行热处理的步骤中，在含碳化硅蒸气的气氛中加热所述晶片，所述碳化硅蒸气产生自不同于所述晶片的发生源(不同于所述晶片的碳化硅供应源)。结果，能够充分抑制晶片表面***糙，因此能够抑制因表面***糙引起的半导体装置的性能劣化。
[0010]在上述制造半导体装置的方法中，期望在对晶片进行热处理的步骤中，将所述晶片在加热室中与升华性牺牲体一起加热，其中所述升华性牺牲体的至少表面由碳化硅形成。
[0011]当在含碳化硅蒸气的气氛中加热晶片时，一种可采用的具体方法为将所述晶片在加热室中与升华性牺牲体一起加热，其中所述升华性牺牲体的表面由碳化硅形成。当使用这种方法时，能够容易地在含碳化硅蒸气的气氛中加热晶片而不用对常规的热处理设备进行大的改动。为了有效抑制碳化硅从晶片升华，期望碳化硅从升华性牺牲体升华比从晶片升华更容易。更具体地，期望在加热室中，将所述升华性牺牲体放置在于比晶片更高的温度下进行加热的区域内或放置在暴露于比晶片更大的单位时间的气氛量的区域内。
[0012]在上述制造半导体装置的方法中，所述升华性牺牲体可以由碳化硅构成。通过使用由碳化硅构成的升华性牺牲体如碳化硅小片，能够容易地在含碳化硅蒸气的气氛中加热晶片。
[0013]在上述制造半导体装置的方法中，升华性牺牲体可以具有基体构件和覆盖所述基体构件表面的碳化硅层。当使用这种结构时，通过使用化学气相沉积(CVD)法在基体构件上形成碳化硅层，能够容易地制造具有期望形状的升华性牺牲体，所述基体构件由具有高耐热性的材料如碳(C)、钨(W)或碳化钽(TaC)制成。因此，能够将所述升华性牺牲体容易地放置在热处理炉中的期望区域处。
[0014]在上述制造半导体装置的方法中，期望在将所述晶片放置在升华性牺牲体上而使得所述晶片的另一个主面与所述升华性牺牲体接触的状态下加热所述晶片，所述另一个主面为位于上述一个主面的相反侧的主面。
[0015]当实行上述程序时，在将晶片放置于升华性牺牲体上而使得位于上述一个主面的相反侧的由碳化硅形成的晶片主面与所述升华性牺牲体接触的状态下进行加热。因此，在上述一个主面与含大量碳化硅蒸气的气氛接触的同时加热晶片，所述碳化硅蒸气产生自升华性牺牲体。结果，有效抑制碳化硅从晶片升华。因此，进一步抑制了上述一个主面表面***糙。
[0016]在上述制造半导体装置的方法中，期望在升华性牺牲体与上述一个主面平行放置的状态下加热晶片。当实行上述程序时，在上述一个主面与含大量碳化硅蒸气的气氛接触的同时加热晶片，所述碳化硅蒸气产生自升华性牺牲体。结果，有效抑制碳化硅从晶片升华。因此，进一步抑制了上述一个主面表面***糙。
[0017]在这种情况下，更期望放置升华性牺牲体而使得以利用由晶片提供的间隙覆盖上述一个主面。当实行上述程序时，在上述一个主面与含更大量碳化硅蒸气的气氛接触的同时加热晶片，所述碳化硅蒸气产生自升华性牺牲体。结果，有效抑制碳化硅从晶片升华。因此，进一步抑制了上述一个主面表面***糙。
[0018]在上述制造半导体装置的方法中，期望在对晶片进行热处理的步骤中，在1600℃以上的温度范围内加热所述晶片。
[0019]当在1600℃以上的温度范围内加热晶片时，所述晶片表面***糙会特别明显地发生。因此，本发明的上述制造半导体装置的方法适用于在对晶片进行热处理的步骤中在1600℃以上的温度范围内加热所述晶片的情况，所述方法能够抑制表面***糙。在超过2200℃的温度范围内加热晶片的情况下，即使应用本发明的制造半导体装置的方法，也难以充分抑制表面***糙。因此，期望在对晶片进行热处理的步骤中，在2200℃以下的温度范围内加热所述晶片。
[0020]在上述制造半导体装置的方法中，期望在对晶片进行热处理的步骤中，在晶片的上述一个主面上形成有用于覆盖晶片上述一个主面的覆盖层的状态下加热所述晶片。当实行上述程序时，进一步抑制了上述一个主面上的表面***糙。
[0021]在上述制造半导体装置的方法中，上述覆盖层可以主要由碳构成，剩余部分由杂质构成。实际上由碳构成的覆盖层易于形成且具有高的抑制表面***糙的效果。因此，提供覆盖层能够容易进一步抑制上述一个主面上的表面***糙。
[0022]在上述制造半导体装置的方法中，上述覆盖层可以主要由硅构成，剩余部分由杂质构成。实际上由硅构成的覆盖层也具有高的抑制表面***糙的效果。因此，提供覆盖层能够进一步抑制上述一个主面上的表面***糙。
[0023]在上述制造半导体装置的方法中，期望所述方法还包括在准备晶片的步骤之后且在对所述晶片进行热处理的步骤之前对所述晶片实施离子注入的步骤。在所述实施离子注入的步骤中，在所述晶片以300℃以上的温度加热的状态下实施所述离子注入。
[0024]当在对晶片进行热处理的步骤之前对所述晶片实施离子注入时，随后的热处理能够活化引入晶片内的杂质。当在晶片以300℃以上的温度加热的状态下实施所述离子注入时，可以抑制由离子注入所引发的缺陷的出现。结果，对晶片进行热处理的步骤能够高速活化杂质。当在超过1600℃的温度下加热晶片的状态下实施离子注入时，引发的问题在于，实施离子注入的表面会***糙。因此，在对晶片实施离子注入的步骤中，期望在1600℃以下加热所述晶片的状态下实施所述离子注入。
[0025]通过本发明上述制造半导体装置的方法来制造本发明的半导体装置。通过本发明制造半导体装置的方法制造本发明的半导体装置，本发明的半导体装置通过在热处理步骤中充分抑制晶片的表面***糙而能够抑制由晶片表面***糙所引起的性能劣化。因此，根据本发明的半导体装置，能够提供因表面***糙引起的性能劣化受到抑制的半导体装置。
发明效果
[0026]如上述说明所澄清的，根据本发明制造半导体装置的方法，能够提供制造半导体装置的方法，所述方法通过在热处理步骤中充分抑制晶片表面***糙而能够抑制因晶片表面***糙所引起的性能劣化。此外，根据本发明的半导体装置，能够提供因表面***糙引起的性能劣化受到抑制的半导体装置。
附图说明
[0027]图1为显示实施方案1中作为半导体装置的MOSFET结构的示意性剖视图。
图2为显示实施方案1中制造MOSFET的方法要点的流程图。
图3为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图4为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图5为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图6为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图7为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图8为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图9为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图10为显示在实施方案1中的活化退火步骤中所使用的热处理炉结构的示意图。
图11为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。
图12为在实施方案2中的活化退火步骤中所使用的热处理炉结构的示意图。
图13为在实施方案3中的活化退火步骤中所使用的热处理炉结构的示意图。
具体实施方式
[0028]下面根据附图对本发明的实施方案进行说明。在下列附图中，为了避免重复说明，相同或相应部分用相同的附图标记表示。
[0029]
实施方案1
图1为显示实施方案1中作为半导体装置的金属氧化物半导体场效应晶体管(MOSFET)结构的示意性剖视图，所述实施方案1为本发明的实施方案。下面通过参考图1对实施方案1中的MOSFET进行说明。
[0030]从图1能够看出，实施方案1中的MOSFET 1由作为宽带隙半导体的碳化硅(SiC)构成且包括：导电类型为n型(第一导电类型)的n+SiC衬底11；n-SiC层12，所述n-SiC层12是导电类型为n型(第一导电类型)的半导体层；一对p型阱13，所述p型阱13为导电类型为p型(第二导电类型)的第二导电类型区域；和n+源区域14，所述n+源区域14为导电类型是n型(第一导电类型)的高浓度第一导电类型区域。所述n+SiC衬底11由六方晶体SiC构成且包含高浓度的n型杂质(导电类型为n型的杂质)。所述n-SiC层12形成在n+SiC衬底11的一个主面上且包含n型杂质，使得其导电类型为n型。在所述n-SiC层12中所包含的n型杂质为例如氮(N)且其浓度比在n+SiC衬底11中所包含的n型杂质的浓度低。
[0031]在SiC层12中相互分离地形成所述一对p型阱13，使得所述一对p型阱13包括第二主面12B，所述第二主面12B为位于第一主面12A的相反侧的主面，所述第一主面12A为在n+SiC衬底11侧的主面。所述p型阱13包含p型杂质(导电类型为p型的杂质)，使得它们的导电类型为p型(第二导电类型)。在p型阱13中所包含的p型杂质为例如铝(Al)或硼(B)，其浓度比包含在n+SiC衬底11中的n型杂质的浓度低。
[0032]在所述一对p型阱13中分别形成n+源区域14，使得所述n+源区域14包括第二主面12B且被p型阱13包围。所述n+源区域14包含n型杂质例如P，所述n型杂质的浓度比n-SiC层12中所包含的n型杂质的浓度高。
[0033]另外，从图1能够看出，MOSFET 1还包括：充当栅绝缘膜的栅氧化物膜15；栅极17；一对接触源的电极(source-contactingelectrode)16；层间绝缘膜18；源极19；和漏极20。
[0034]所述栅氧化物膜15由例如二氧化硅(SiO2)构成并形成在n-SiC层12的第二主面12B上，使得所述栅氧化物膜15与所述第二主面12B接触并从一个n+源区域14的上表面延伸至另一个n+源区域14的上表面。
[0035]放置栅极17与栅氧化物膜15接触，使得栅极17从一个n+源区域14正上方的位置延伸至另一个n+源区域14正上方的位置。所述栅极17由导电物质如多晶硅或Al构成。
[0036]放置各个接触源的电极16与第二主面12B接触，使得所述各个接触源的电极16从所述一对n+源区域14中的一个上的位置向远离所述栅氧化物膜15的方向延伸。所述接触源的电极16包括诸如硅化镍(NiSi)的材料，其能与所述n+源区域14形成欧姆接触。
[0037]所述层间绝缘膜18由绝缘物质如二氧化硅(SiO2)构成并形成在所述第二主面12B正上方，从而包围栅极17且从一个p型阱13正上方的位置延伸至另一个p型阱13正上方的位置。
[0038]所述源极19形成在所述第二主面12B上，使得所述源极19包围所述层间绝缘膜18并延伸至n+源区域14和接触源的电极16的上表面。所述源极19由导电物质如Al构成且通过所述接触源的电极16与所述n+源区域14电连接。
[0039]所述漏极20直接在n+SiC衬底11下形成，使得所述漏极20与位于在其上形成n-SiC层12的主面的相反侧的另一个主面接触。所述漏极20包括诸如NiSi的材料，其能够与所述n+SiC衬底11形成欧姆接触并与所述n+SiC衬底11电连接。
[0040]接着，下面通过参考图1对MOSFET 1的操作进行说明。在栅极17的电压为0V的状态下，也就是关闭状态下，在直接位于栅氧化物膜15下方的p型阱13和n-SiC层12之间施加反向偏压，从而建立不导电状态。另一方面，当向栅极17施加正电压并将电压增大时，在沟道区域13A处形成反转层，所述反转层位于p型阱13内部且为与栅氧化物膜15相接触的区域。结果，所述n+源区域14与所述n-SiC层12电连接，使得电流在源极19和漏极20之间流动。
[0041]通过下述实施方案1中制造半导体装置的方法来制造实施方案1中的MOSFET 1，所述实施方案1为本发明的实施方案。因此，沟道区域的表面13B处的表面***糙受到抑制，从而所述表面13B的平坦性高，其中各个沟道区域的表面13B形成一个沟道区域13A和栅氧化物膜15之间的界面。结果，实施方案1中的MOSFET 1在沟道区域13A中的载流子迁移率高，从而所述MOSFET能够降低导通电阻。
[0042]然后，对实施方案1中制造作为半导体装置MOSFET的方法给出了说明，所述实施方案1为本发明制造半导体装置的方法的实施方案。图2为显示实施方案1中制造MOSFET的方法的要点的流程图。图3～9和11为用于说明实施方案1中制造MOSFET的方法的示意性剖视图。图10为显示用于实施方案1中活化退火步骤中的热处理炉结构的示意图。
[0043]如图2中所示，在实施方案1中制造MOSFET的方法中，首先，实施准备衬底的步骤作为步骤S10。在步骤S10中，准备第一导电类型的衬底。更具体地，如图3中所示，准备n+SiC衬底11，所述n+SiC衬底11由例如六方晶体SiC构成且包含具有n型导电类型的n型杂质。
[0044]随后，如图2中所示，实施形成n型层的步骤作为步骤S20。在步骤S20中，在n+SiC衬底11上形成具有第一导电类型的半导体层。更具体地，如图3中所示，通过外延生长在所述n+SiC衬底11上形成n-SiC层12。通过使用例如硅烷(SiH4)和丙烷(C3H8)的混合气体作为材料气体，能够实现所述外延生长。此时，引入n型杂质如氮。该过程能够形成包含n型杂质的n-SiC层12，且所述杂质的浓度比n+SiC衬底11中所包含的n型杂质的浓度低。上述步骤完成了准备晶片3的步骤，所述晶片3的至少一个主面由碳化硅形成。
[0045]其后，如图2中所示，实施形成p型阱的步骤作为步骤S30。在步骤S30中，在晶片3的n-SiC层12中，形成第二导电类型区域使得其包括第二主面12B，所述第二主面12B为位于第一主面12A的相反侧的主面，所述第一主面12A为在n+SiC衬底11侧的主面。更具体地，如图4中所示，首先，通过例如CVD在所述第二主面12B上形成由SiO2构成的氧化物膜91。随后，在所述氧化物膜91上施用光致抗蚀剂，然后进行曝光和显影。由此，形成光致抗蚀剂膜92作为期望的第二导电类型区域，所述光致抗蚀剂膜92在与p型阱13的形状相对应的区域处具有开口区域。
[0046]之后，如图5中所示，通过例如使用光致抗蚀剂膜92作为掩模的反应性离子蚀刻(RIE)来部分除去氧化物膜91。由此，使用具有开口区域图案的氧化物膜91在n-SiC层12上形成掩蔽层。随后，除去上述光致抗蚀剂膜92。然后，如图6中所示，通过使用前述掩蔽层作为掩模对n-SiC层12进行离子注入而在n-SiC层12中形成p型阱13。
[0047]接下来，如图2中所示，实施形成n+区域的步骤作为步骤S40。在步骤S40中，在位于p型阱13中和包括第二主面12B的区域中，形成高浓度第一导电类型区域，所述区域包含第一导电类型杂质且所述杂质的浓度比n-SiC层12中所包含的第一导电类型杂质的浓度高。更具体地，如图6中所示，首先，除去在步骤S30中用作掩模的氧化物膜91。然后，如图7中所示，通过例如CVD在第二主面12B上形成由SiO2构成的另一个氧化物膜91。随后，在所述氧化物膜91上施用光致抗蚀剂，然后进行曝光和显影。由此，形成另一个光致抗蚀剂膜92作为期望的高浓度第一导电类型区域，所述光致抗蚀剂膜92在与n+源区域14的形状相对应的区域处具有开口。
[0048]随后，如图7中所示，通过例如使用光致抗蚀剂膜92作为掩模的RIE来部分除去氧化物膜91。由此，使用具有开口图案的氧化物膜91在n-SiC层12上形成掩蔽层。然后，除去上述光致抗蚀剂膜92。接下来，如图8中所示，通过使用前述掩蔽层作为掩模来实施离子注入，从而将n型杂质如磷(P)引入n-SiC层12中。这种操作形成n+源区域14作为高浓度第一导电类型区域。上述步骤完成了对晶片3实施离子注入的步骤。在上述实施离子注入的步骤中，在晶片3以300℃以上的温度加热的状态下实施所述离子注入。
[0049]接下来，如图2中所示，实施形成退火覆盖层的步骤作为步骤S50，所述步骤S50形成覆盖层。在所述步骤S50中，在第二主面12B上形成用于覆盖第二主面12B的覆盖层，所述第二主面12B为经历了实施了离子注入步骤的晶片3的一个主面。更具体地，如图8中所示，首先，除去在步骤S40中用作掩模的氧化物膜91。然后，如图9中所示，在所述第二主面12B上形成用于覆盖所述第二主面12B的覆盖层93。
[0050]所述覆盖层93可以为例如通过下列方法而形成的碳退火覆盖层。首先，在第二主面12B上施用光致抗蚀剂。然后，在氩(Ar)气氛中加热光致抗蚀剂以将其碳化。所形成的覆盖层主要由通过碳化而形成的碳构成，剩余部分由杂质构成。或者，所述覆盖层93可以为主要由通过在第二主面12B上的溅射而形成的硅构成的硅退火覆盖层，剩余部分由杂质构成。
[0051]接下来，如图2中所示，实施活化退火步骤作为进行活化退火的步骤S60。在所述步骤S60中，进行活化退火，所述活化退火为通过加热晶片3来对通过前述离子注入而引入晶片3中的杂质进行活化的热处理。
[0052]在下文中，将对用于实施活化退火的热处理炉进行说明。从图10能够看出，用于步骤S60中的热处理炉5包括加热室51和高频线圈52。所述加热室51包括气体进口51A和气体出口51B，所述气体进口51A为用于将气氛气体导入加热室51的开口，所述气体出口51B为用于将加热室51中的气氛气体排出的开口。在加热室51中，将由绝热材料构成的绝热元件53沿内壁放置，并将加热元件54放置在所述绝热元件53上。换句话说，将所述绝热元件53放置在加热室51的内壁和加热元件54之间。放置高频线圈52使得其包围所述加热室51的外壁和所述加热元件54。
[0053]接下来，将对使用热处理炉5的步骤S60的执行程序进行说明。首先，准备晶片3，已经在步骤S50中在第二主面12B上为所述晶片3提供了覆盖层93，所述第二主面12B为n-SiC层12的一个主面。然后，在加热室51中的加热元件54上放置所述晶片3。通过气体进口51A将用作气氛气体的氩(Ar)导入加热室51，并从气体出口51B排出所述气氛气体。由此，将加热室51内的气氛控制为惰性气氛。在加热元件54上，在比放置晶片3的位置更靠近气体进口51A的位置放置用作升华性牺牲体的由碳化硅制成的SiC片61。换句话说，所述SiC片61的位置位于从气体进口51A至气体出口51B的气流的上游侧。所述SiC片61可以为例如SiC烧结体。或者，所述SiC片61通过利用CVD在由碳(C)制成的基体构件上形成碳化硅层使得碳化硅层覆盖所述基体构件的表面来制造。
[0054]其后，通过向高频线圈52施加高频电压而使得加热元件54感应受热。通过受热的加热元件54来加热晶片3和SiC片61。可以在不低于1600℃的温度例如1700℃的温度下加热晶片3。此时，加热操作使得SiC片61在加热元件54上升华，从而在加热室51中制得碳化硅蒸气。结果，在第二主面12B上形成有用于覆盖所述第二主面12B的覆盖层93的状态下，在含由SiC片61产生的碳化硅蒸气的气氛中加热晶片3，所述SiC片61为不同于晶片3的发生源，所述第二主面12B为晶片3的一个主面。加热晶片使得通过前述离子注入而引入到晶片3中的杂质活化，同时充分抑制晶片3的表面***糙。上述步骤完成了对晶片3进行热处理的步骤。
[0055]之后，连续进行下列步骤：
S70：形成栅绝缘膜的步骤；
S80：形成欧姆接触电极的步骤；
S90：形成漏极的步骤；
S100：形成栅极的步骤；
S110：形成层间绝缘膜的步骤；和
S120：形成源极的步骤。
[0056]在作为步骤S70实施的形成栅绝缘膜的步骤中，首先，在例如950℃下于氧气氛中加热如图9中所示已经经历了步骤S60的晶片3。如图11中所示，这种加热除去了在步骤S50中形成的覆盖层93。然后，对暴露的第二主面12B进行热氧化。由此，如图1中所示，在n-SiC层12的第二主面12B上形成由二氧化硅(SiO2)构成的作为栅绝缘膜的栅氧化物膜15，使得所述栅氧化物膜15与所述第二主面12B相接触并从一个n+源区域14的上表面延伸至另一个n+源区域14的上表面。
[0057]在作为步骤S80实施的形成欧姆接触电极的步骤中，对例如通过蒸发法而形成的镍(Ni)膜进行加热以形成硅化物。由此，如图1中所示，制得一对接触源的电极16，所述接触源的电极16包括硅化镍(NiSi)并与n+源区域14形成欧姆接触。形成各个接触源的电极16使得其与第二主面12B相接触并从一个n+源区域14上的位置向远离栅氧化物膜15的方向延伸。
[0058]在作为步骤S90实施的形成漏极的步骤中，对例如通过蒸发法而形成的镍(Ni)膜进行加热以形成硅化物。由此，如图1中所示，形成包括NiSi的漏极20使其与n+SiC衬底11的另一个主面相接触，所述漏极20能够与n+SiC衬底11形成欧姆接触，所述另一个主面为位于在其上形成n-SiC层12的主面的相反侧的另一个主面。
[0059]在作为步骤S100实施的形成栅极的步骤中，通过例如CVD法制造由多晶硅构成的栅极17，所述多晶硅为导电物质。如图1中所示，形成栅极17使得其与栅氧化物膜15相接触并从一个n+源区域14正上方的位置延伸至另一个n+源区域14正上方的位置。
[0060]在作为步骤S110实施的形成层间绝缘膜的步骤中，通过例如CVD法制造由SiO2构成的层间绝缘膜18，所述SiO2为绝缘物质。如图1中所示，层间绝缘膜18形成在第二主面12B的正上方使得其包围栅极17并从一个p型阱13的正上方的位置延伸至另一个p型阱13正上方的位置。
[0061]在作为步骤S120实施的形成源极的步骤中，通过例如蒸发法制造由Al构成的源极19，所述Al为导电物质。如图1中所示，源极19形成在第二主面12B上使得其包围层间绝缘膜18并延伸至n+源区域14和接触源的电极16的上表面。上述步骤S10～S120完成了实施方案1中制造作为半导体装置的MOSFET 1的方法。由此，完成了实施方案1中MOSFET 1(参见图1)的制造。
[0062]在实施方案1中制造MOSFET的方法中，在作为步骤S60实施的活化退火步骤中，在第二主面12B上形成有用于覆盖所述第二主面12B的覆盖层93的状态下于含产生自SiC片61的碳化硅蒸气的气氛中加热晶片3，所述SiC片61为不同于所述晶片3的发生源，所述第二主面12B为晶片3的一个主面。加热晶片3活化了引入晶片3中的杂质，同时充分抑制晶片3的第二主面12B表面***糙。结果，抑制了沟道区域表面13B处的表面***糙，从而能够保证表面13B的平坦性，所述各个沟道区域表面13B如图1中所示形成了沟道区域13A和栅氧化物膜15之间的界面。因此，这种方法抑制了因表面***糙所引起的半导体装置的性能劣化。换句话说，这种方法抑制了沟道区域13A中载流子迁移率的降低，使得能够制造导通电阻可以降低的MOSFET 1。
[0063]
实施方案2
接下来，将对实施方案2中制造半导体装置的方法进行说明，所述实施方案2为本发明的另一个实施方案。图12为显示实施方案2中用于活化退火步骤中的热处理炉结构的示意图。通过基本类似于实施方案1中的程序来执行实施方案2中制造作为半导体装置的MOSFET的方法。然而，如图12中所示，实施方案2的热处理炉的结构与实施方案1的热处理炉的结构不同，所述实施方案2的热处理炉用于图2中所示作为步骤S60而实施的活化退火步骤中。结果，实施方案2在活化处理步骤中与实施方案1有些不同。更具体地，从图12能够看出，实施方案2中用于步骤S60的热处理炉5的加热元件54在其表面上具有由SiC构成的升华性牺牲层54A。将晶片3放置在加热元件54的升华性牺牲层54A上。在实施方案2的步骤S60中，如图9和12中所示，在将晶片3放置在升华性牺牲层54A上而使得位于第二主面12B的相反侧的主面与升华性牺牲层54A接触的状态下加热晶片3，所述第二主面12B为一个主面，所述升华性牺牲层54A为升华性牺牲体。
[0064]在这种构造中，在高于晶片3的温度下对在加热元件54上提供的升华性牺牲层54A进行加热。因此，构成升华性牺牲层54A的SiC先于构成晶片3的SiC升华。结果，在晶片3的第二主面12B与含大量SiC蒸气的气氛相接触的同时加热所述晶片3，所述SiC蒸气产生自升华性牺牲层54A。因此，有效抑制了SiC从晶片3升华。因此，进一步抑制了第二主面12B表面***糙。
[0065]通过利用CVD在由例如碳(C)构成的加热元件基体材料上形成由SiC构成的升华性牺牲层54A，能够制造上述在其表面上具有由SiC构成的升华性牺牲层54A的加热元件54。
[0066]
实施方案3
接下来，将对实施方案3中制造半导体装置的方法进行说明，所述实施方案3为本发明的另一个实施方案。图13为显示用于实施方案3中活化退火步骤中的热处理炉结构的示意图。通过基本类似于实施方案1中的程序来执行实施方案3中制造作为半导体装置的MOSFET的方法。然而，在图2中所示的作为步骤S60而实施的活化退火步骤中，实施方案3与实施方案1不同。
[0067]更具体地，从图13能够看出，在实施方案3的步骤S60中，首先，将晶片3放置在加热室51中的加热元件54上，其中已经在步骤S50中为所述晶片3提供了覆盖层93。另外，在加热元件54上放置具有盖子形状的盖元件65，使得所述盖元件65覆盖晶片3。所述盖元件65包括SiC板62和脚部分63，所述SiC板62用作由SiC制成的升华性牺牲体并具有平板形状，所述脚部分63与所述SiC板62相连并沿垂直于所述SiC板62主面的方向延伸。所述脚部分63的长度大于晶片3的厚度。放置盖元件65使得其覆盖晶片3但不与所述晶片3接触，所述盖元件65由靠着加热元件54的脚部分63支撑。在这种构造中，SiC板62与第二主面12B平行放置，从而所述SiC板62的主面能够面对晶片3的第二主面12B。未对脚部分63的材料进行特殊限制；所述脚部分63可以与SiC板62一样由SiC构成，或者与SiC板62整体形成。
[0068]在实施方案3中的步骤S60中，如图13中所示，在作为升华性牺牲体的SiC板62与第二主面12B平行放置的状态下加热晶片3，并放置所述SiC板62使得以由晶片3提供的间隙覆盖晶片3，所述第二主面为晶片3的一个主面。
[0069]在这种构造中，在第二主面12B与含大量SiC蒸气的气氛相接触的同时加热所述晶片3，所述第二主面12B为所述晶片3的一个主面，所述SiC蒸气产生自作为升华性牺牲体的SiC板62。结果，有效抑制了SiC从晶片升华。因此，进一步抑制了第二主面12B表面***糙。
实施例1
[0070]下面将描述本发明的实施例1。同本发明的实施方案3一样，实施形成退火覆盖层的步骤和活化退火步骤作为用于检查晶片表面***糙发生状态的实验。下面将对实验程序进行说明。
[0071]首先，准备由SiC制成的SiC晶片。将铝(Al)离子离子注入至SiC晶片中。将光致抗蚀剂施用至晶片表面以得到3μm厚度的抗蚀剂层。在Ar气氛中于750℃下加热晶片15分钟。加热过程将光致抗蚀剂碳化而形成覆盖层(形成退火覆盖层的步骤)。然后，与实施方案3一样，如图13中所示，将晶片3放置在热处理炉5的加热室51中的加热元件54上。用由SiC烧结体形成的盖元件65覆盖晶片3。在这种状态下，Ar气通过气体进口51A导入并通过气体出口51B排出。因而，加热室51充满Ar气氛。接着，通过向高频线圈52施加高频电压来加热所述加热元件54。在1500℃～1800℃的不同温度下对按如上所述准备的多个晶片3和盖元件65进行加热30分钟(活化退火步骤)。随后，通过在氧气氛中于950℃下加热晶片330分钟来除去覆盖层。在扫面电子显微镜(SEM)下检查晶片3的主面状态，所述主面的覆盖层已经除去(实施例)。
[0072]另一方面，为了比较，通过在与上述实施例相同步骤中省略用盖元件65覆盖晶片3的程序且其它程序与上述实施例相同，实施本发明范围之外的活化退火步骤。然后，与实施例一样，除去覆盖层以检查晶片3的主面状态(比较例)。
[0073]下面对实验结果进行说明。表I显示了前述实验的结果。在表I中，温度表示在活化退火步骤中的加热温度。表I显示了晶片主面(上表面)状态的检查结果。在所述表面的状态与直接在离子注入之后的表面状态相同的情况下，则判定结果为未发生表面***糙并标记为“合格”。相反，在表面状态与直接在离子注入后的表面状态明显不同而在表面上形成极大量表面砂眼时，则判定发生了表面***糙并标记为“不合格”。
[0074]
表1
  1500℃   1600℃   1700℃   1800℃
  实施例   合格   合格   合格   合格
  比较例   合格   不合格   不合格   不合格
合格：未发生表面***糙
不合格：发生了表面***糙
[0075]从表I能够看出，在本发明的实施例中，在活化退火步骤中于1500℃～1800℃的所有加热温度条件下均未发生表面***糙。相反，在处于本发明的范围之外的比较例中，在1600℃以上的加热温度下发生表面***糙。这种结果证实，在热处理步骤(活化退火步骤)中，即使在高达1600℃以上的温度下加热晶片时，本发明制造半导体装置的方法也能充分抑制晶片表面***糙。因此，所述结果证实，所述方法能够抑制因表面***糙而引起的性能劣化。
[0076]在上述实施方案中，通过使用MOSFET作为实例对本发明制造半导体装置的方法和本发明的半导体装置进行了说明。然而，不能将通过本发明制造半导体装置的方法制得的半导体装置限制为MOSFET。通过本发明制造半导体装置的方法制得的半导体装置的类型包括结型场效应晶体管(JFET)、肖特基势垒二极管、p-n二极管和绝缘栅双极型晶体管(IGBT)。
[0077]应当理解，上述实施方案和实施例在各个方面都是示例性的而不是限制性的。本发明的范围由所附的权利要求书确定，而不是由上述说明确定。因此，本发明旨在覆盖与权利要求书的范围等同的含义和范围内的所有修改和变体。
工业实用性
[0078]本发明制造半导体装置的方法和本发明的半导体装置能够特别有利地应用于包括通过加热晶片而实施热处理的步骤的制造半导体装置的方法和通过所述方法制造的半导体装置两者，所述晶片的至少一个主面由碳化硅形成。

Claims (12)

1.一种制造半导体装置的方法，所述方法包括如下步骤：
(a)准备晶片，所述晶片的至少一个主面由碳化硅形成；以及
(b)通过加热所述晶片而对所述晶片进行热处理；
其中在对所述晶片进行热处理的步骤中，在含碳化硅蒸气的气氛中加热所述晶片，所述碳化硅蒸气产生自不同于所述晶片的发生源。
2.如权利要求1所述的制造半导体装置的方法，其中在对所述晶片进行热处理的步骤中，将所述晶片在加热室中与升华性牺牲体一起加热，其中所述升华性牺牲体的至少表面由碳化硅形成。
3.如权利要求2所述的制造半导体装置的方法，其中所述升华性牺牲体由碳化硅构成。
4.如权利要求2所述的制造半导体装置的方法，其中所述升华性牺牲体包括基体构件和覆盖所述基体构件表面的碳化硅层。
5.如权利要求2～4中任一项所述的制造半导体装置的方法，其中在将所述晶片放置于所述升华性牺牲体上而使得所述晶片的另一个主面与所述升华性牺牲体接触的状态下加热所述晶片，所述另一个主面为位于所述一个主面的相反侧的主面。
6.如权利要求2～4中任一项所述的制造半导体装置的方法，其中在所述升华性牺牲体与所述一个主面平行放置的状态下加热所述晶片。
7.如权利要求1～6中任一项所述的制造半导体装置的方法，其中在对所述晶片进行热处理的步骤中，在1600℃以上的温度范围内加热所述晶片。
8.如权利要求1～7中任一项所述的制造半导体装置的方法，其中在对所述晶片进行热处理的步骤中，在所述晶片的所述一个主面上形成有用于覆盖所述晶片的所述一个主面的覆盖层的状态下加热所述晶片。
9.如权利要求8所述的制造半导体装置的方法，其中所述覆盖层主要由碳构成，剩余部分由杂质构成。
10.如权利要求8所述的制造半导体装置的方法，其中所述覆盖层主要由硅构成，剩余部分由杂质构成。
11.如权利要求1～10中任一项所述的制造半导体装置的方法，所述方法还包括在准备晶片的步骤之后且在对所述晶片进行热处理的步骤之前对所述晶片实施离子注入的步骤；
其中在所述实施离子注入的步骤中，在所述晶片以300℃以上的温度加热的状态下实施所述离子注入。
12.一种半导体装置，其通过权利要求1～11中任一项的制造半导体装置的方法制得。
CN2008800047477A 2007-12-12 2008-08-21 制造半导体装置的方法和半导体装置 Expired - Fee Related CN101647093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP320951/2007 2007-12-12
JP2007320951A JP5141227B2 (ja) 2007-12-12 2007-12-12 半導体装置の製造方法
PCT/JP2008/064862 WO2009075124A1 (ja) 2007-12-12 2008-08-21 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN101647093A true CN101647093A (zh) 2010-02-10
CN101647093B CN101647093B (zh) 2012-02-01

Family

ID=40755370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800047477A Expired - Fee Related CN101647093B (zh) 2007-12-12 2008-08-21 制造半导体装置的方法和半导体装置

Country Status (8)

Country Link
US (1) US8697555B2 (zh)
EP (1) EP2117036A4 (zh)
JP (1) JP5141227B2 (zh)
KR (1) KR20100100585A (zh)
CN (1) CN101647093B (zh)
CA (1) CA2677412A1 (zh)
TW (1) TW200926303A (zh)
WO (1) WO2009075124A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231341A (ja) * 2008-03-19 2009-10-08 Ulvac Japan Ltd アニール装置、ＳｉＣ半導体基板の熱処理方法
JP2010034481A (ja) * 2008-07-31 2010-02-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
SG10201600407SA (en) * 2009-02-20 2016-02-26 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
JP2011035257A (ja) * 2009-08-04 2011-02-17 Showa Denko Kk 炭化珪素半導体装置の製造方法
JP2011060901A (ja) * 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
US8735234B2 (en) * 2010-02-18 2014-05-27 Varian Semiconductor Equipment Associates, Inc. Self-aligned ion implantation for IBC solar cells
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
DE102010033943A1 (de) * 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Heizen von Halbleitermaterial
KR101926687B1 (ko) * 2011-10-24 2018-12-07 엘지이노텍 주식회사 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
DE102012003903A1 (de) * 2012-02-27 2013-08-29 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zur thermischen Behandlung von Siliziumcarbidsubstraten
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP6093154B2 (ja) 2012-11-16 2017-03-08 東洋炭素株式会社 収容容器の製造方法
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP6395299B2 (ja) * 2014-09-11 2018-09-26 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
CN105470119B (zh) * 2015-11-19 2018-09-11 泰科天润半导体科技（北京）有限公司 一种碳化硅器件的正面欧姆接触的加工方法
JP6853621B2 (ja) 2016-03-17 2021-03-31 国立大学法人大阪大学 炭化珪素半導体装置の製造方法
US11189493B2 (en) * 2018-02-19 2021-11-30 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0715770A1 (en) 1993-09-03 1996-06-12 National Semiconductor Corporation Planar isolation method for use in fabrication of microelectronics
US5989340A (en) * 1995-11-14 1999-11-23 Siemens Aktiengesellschaft Process and device for sublimation growing of silicon carbide monocrystals
WO1997039477A1 (en) 1996-04-16 1997-10-23 Rutgers, The State University P-type silicon carbide formation by ion implantation and p-type silicon carbide
US5981900A (en) 1996-06-03 1999-11-09 The United States Of America As Represented By The Secretary Of The Army Method of annealing silicon carbide for activation of ion-implanted dopants
DE19633183A1 (de) * 1996-08-17 1998-02-19 Daimler Benz Ag Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
JP3972450B2 (ja) * 1998-03-20 2007-09-05 株式会社デンソー 炭化珪素半導体装置の製造方法
FR2801723B1 (fr) 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
JP3741283B2 (ja) * 2003-03-10 2006-02-01 学校法人関西学院 熱処理装置及びそれを用いた熱処理方法
JP4666200B2 (ja) * 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2008166729A (ja) * 2006-12-08 2008-07-17 Canon Anelva Corp 基板加熱処理装置及び半導体製造方法

Also Published As

Publication number Publication date
CA2677412A1 (en) 2009-06-18
TW200926303A (en) 2009-06-16
JP2009146997A (ja) 2009-07-02
WO2009075124A1 (ja) 2009-06-18
CN101647093B (zh) 2012-02-01
KR20100100585A (ko) 2010-09-15
US20100044721A1 (en) 2010-02-25
US8697555B2 (en) 2014-04-15
EP2117036A4 (en) 2012-02-08
JP5141227B2 (ja) 2013-02-13
EP2117036A1 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
CN101647093B (zh) 制造半导体装置的方法和半导体装置
KR101597602B1 (ko) 반도체장치의 제조방법
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN104737292A (zh) 碳化硅半导体器件及其制造方法
JP2012243966A (ja) 半導体装置
JP2011258635A (ja) 半導体装置
JP2010087397A (ja) 炭化珪素半導体装置
US8524585B2 (en) Method of manufacturing semiconductor device
JP2015216182A (ja) 半導体装置及びその製造方法
CN105849877A (zh) 半导体装置以及半导体装置的制造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
WO2015033740A1 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN109244126B (zh) 一种绝缘栅双极晶体管及其制作方法
US8765617B2 (en) Method of manufacturing semiconductor device
WO2014027518A1 (ja) 炭化珪素半導体装置およびその製造方法
CN104285299A (zh) 碳化硅半导体器件
CN102770961A (zh) 制造半导体器件的方法
JP5949305B2 (ja) 炭化珪素半導体装置の製造方法
JP2013021242A (ja) 半導体装置の製造方法
CN107204369A (zh) 半导体装置和半导体装置的制造方法
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
CN111969036A (zh) 一种高uis耐性的vdmosfet器件及其制备方法
JP2019087556A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120201