JP2011035257A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2011035257A
JP2011035257A JP2009181564A JP2009181564A JP2011035257A JP 2011035257 A JP2011035257 A JP 2011035257A JP 2009181564 A JP2009181564 A JP 2009181564A JP 2009181564 A JP2009181564 A JP 2009181564A JP 2011035257 A JP2011035257 A JP 2011035257A
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
semiconductor device
film
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009181564A
Other languages
English (en)
Inventor
Kenji Suzuki
賢二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009181564A priority Critical patent/JP2011035257A/ja
Priority to PCT/JP2010/062866 priority patent/WO2011016392A1/ja
Priority to TW99125553A priority patent/TW201115632A/zh
Publication of JP2011035257A publication Critical patent/JP2011035257A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】基板の反りが抑制され、高い不純物の活性化率を保ちつつ従来よりも平滑な炭化珪素の表面を有する炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明の炭化珪素半導体装置の製造方法は、炭化珪素基板のおもて面に不純物ドープ領域を備えた炭化珪素半導体装置の製造方法であって、炭化珪素基板のおもて面に不純物イオンを注入する工程と、前記炭化珪素基板のおもて面及び裏面にカーボン膜を成膜する工程と、前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、前記活性化熱処理する工程の後に、前記おもて面及び裏面のカーボン膜を除去する工程と、を順に実施することを特徴とする。
【選択図】図2

Description

本発明は、炭化珪素半導体装置の製造方法に関するものであり、特に、炭化珪素基板に不純物イオンを注入した後の活性化熱処理に関するものである。
炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
上記炭化珪素半導体を用いて素子(SiC半導体素子)を形成するためには、例えば、炭化珪素基板(SiC基板)上に半導体素子の活性領域としてエピタキシャル成長層を形成し、このエピタキシャル成長層の選択された領域で導電型やキャリア濃度を制御することが必要となる。そこで、不純物ドーパント原子を活性領域であるエピタキシャル成長層中に部分的に注入することによって、p型又はn型の各種不純物ドープ領域を形成し、トランジスタやダイオードなどの半導体素子を構成することが可能となる。
ところで、炭化珪素基板の活性領域にイオン注入された不純物を活性化させるためには、非常に高温でのアニール処理(例えば1600℃〜2000℃)を行う必要がある。この高温でのアニール処理により、炭化珪素基板表面のSi原子が気化して表面が炭素(以下Cと記す)リッチになり、表面荒れやバンチングが発生し、デバイスの特性に悪影響を及ぼすことが知られている。したがって、このような表面の炭化珪素基板を用いてトランジスタやダイオードを形成しても、SiC本来の優れた物性値から期待されるような電気的特性を得ることが困難であるという問題があった。
そこで、炭化珪素基板の表面荒れを抑制可能な高温アニール処理方法が提案されている(特許文献1〜3)。具体的には、特許文献1には、活性領域となるエピタキシャル層上にダイヤモンドライクカーボン(DLC)膜や有機膜を保護膜として堆積して活性化アニール(活性化熱処理)することでSiC基板の表面荒れを抑制する高温アニール処理方法が開示されている。
特許文献2には、活性領域上に形成したレジスト層を炭化させた膜を保護膜として、活性化アニールすることで面荒れの発生を防止する高温アニール処理方法が開示されている。
また、特許文献3には、活性領域上にスパッタによるカーボン膜を形成し保護膜として用い、このカーボン膜の純度を規定することにより、活性化アニールによる面荒れの発生を防止する高温アニール処理方法が開示されている。
特開2001−68428号公報 特開2007−281005号公報 特開2005−353771号公報
上述した特許文献1〜3に開示された発明では、活性化熱処理である高温アニール処理の前に、炭化珪素基板のおもて面(活性化面又はエピ面)だけに保護膜を成膜していた。しかしながら、この場合、炭化珪素基板のおもて面側だけに、保護膜と炭化珪素基板との熱膨張率の違いに起因する熱応力が存在し、裏面にはかかる熱応力が存在しない。また、炭化珪素基板のおもて面側は保護膜の残留応力(内部応力)の影響を受けるが、保護膜を有さない裏面側にはかかる影響はない。このように、炭化珪素基板のおもて面にだけ保護膜を成膜した場合には、成膜による応力が基板の両面に非対称に存在するため、これに起因して、高温の活性化アニール時に基板の反りが発生する。また、後で詳述するが、炭化珪素基板のおもて面側だけに保護膜がある場合、炭化珪素基板のおもて面と裏面とで加熱される態様が異なるためにおもて面と裏面とで温度差が生じて、この温度差が熱膨張の差を招来し、基板の反りの起因となる。基板の反りは特に、基板が大口径化するほど顕著になる。
さらに、炭化珪素基板の裏面電極等のように裏面も素子機能として利用する場合は、炭化珪素基板の裏面側の表面荒れも抑制する必要がある。
本発明は、上記事情を鑑みてなされたもので、高温度のアニール処理による表面荒れ及びバンチングだけでなく、基板の反りが抑制され、高い不純物の活性化率を保ちつつ従来よりも平滑な炭化珪素の表面を有する炭化珪素半導体装置の製造方法を提供することを目的とする。
図1に、炭化珪素基板の片面だけに保護膜(カーボン膜)を有する場合と両面に有する場合について、輻射熱による基板の加熱の概念図を示す。
図1において、符号1は保護膜を備えた炭化珪素基板、符号2はサセプタ、符号2Aはサセプタ本体、符号2Bはサセプタ蓋、符号2aは試料台である。
アニール炉内で炭化珪素基板1が熱処理される際、その片面だけに保護膜が形成されている場合、保護膜を有する面(おもて面)では、サセプタ2からの輻射熱はまず保護膜に吸収されて保護膜が加熱され、この加熱された保護膜からの熱伝導によりおもて面が加熱される。これに対して、保護膜を有さない面(裏面)では炭化珪素基板1が半透明であるため、輻射熱は裏面を透過してしまう。そのため、裏面の加熱は、おもて面から基板内を経て伝導する熱によってなされることになる。このように炭化珪素基板1の保護膜を有する面と有しない面とでは加熱される態様が異なり、これに起因して両面に温度差が生じることになる。この温度差に応じてそれぞれの面側の熱膨張に差が生じることになるので上述の通り、高温アニール時に基板の反りの起因となる。
他方、炭化珪素基板1の両面に保護膜を有する場合は、面による加熱の態様に差はないので、基板の均一加熱が可能となる。
本発明は、以下の手段を提供する。
(1)炭化珪素基板のおもて面に不純物ドープ領域を備えた炭化珪素半導体装置の製造方法であって、炭化珪素基板のおもて面に不純物イオンを注入する工程と、前記炭化珪素基板のおもて面及び裏面にカーボン膜を成膜する工程と、前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、前記活性化熱処理する工程の後に、前記おもて面及び裏面のカーボン膜を除去する工程と、を順に実施することを特徴とする炭化珪素半導体装置の製造方法。
(2)前記カーボン膜がスパッタ法またはCVD法によって成膜されたカーボン膜、DLC(ダイヤモンドライクカーボン)膜、または有機膜を炭化させて形成したカーボン膜のいずれかであることを特徴する前項(1)に記載の炭化珪素半導体装置の製造方法。
(3)前記活性化熱処理は、加熱温度が1600〜2000℃で行うことを特徴とする前項(1)又は(2)のいずれかに記載の炭化珪素半導体装置の製造方法。
(4)前記活性化熱処理は、高周波加熱法、ランプ加熱法、真空熱電子衝撃法のいずれ
かによる加熱であることを特徴とする前項(1)乃至(3)のいずれか一項に記載の炭化珪素半導体装置の製造方法。
(5)前記活性化熱処理を、アルゴン雰囲気又は1×10−2Pa以下の減圧雰囲気で行うこと特徴とする前項(1)乃至(4)のいずれか一項に記載の炭化珪素半導体装置の製造方法。
炭化珪素基板に不純物イオンを注入した後に高温の活性化熱処理を行っても基板の反りが抑制される。この効果は大口径の基板に特に有効である。また、基板の裏面も表面荒れが抑制され平滑なので裏面電極等のように裏面も素子機能として使用することができる。
炭化珪素基板の片面だけに保護膜を成膜した場合と両面に成膜した場合について、輻射熱による基板の加熱の概念図である。 (a)〜(d)は本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。 3インチ炭化珪素基板のアニール前後の反りとWARPの測定結果を示す図である。 炭化珪素基板のおもて面と裏面の原子間力顕微鏡(AFM)観察による表面モルフォルジーの結果を示す図である。
以下、本発明を適用した一実施形態である炭化珪素半導体装置の製造方法について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図2(a)〜(d)は、本実施形態の炭化珪素半導体装置の製造方法を示す工程断面図である。本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板のおもて面に不純物イオンを注入する工程(不純物注入工程)と、炭化珪素基板の両面にカーボン膜を成膜する工程(保護膜形成工程)と、カーボン膜を保護膜として炭化珪素基板を活性化熱処理する工程(活性化熱処理工程)と、カーボン膜を除去する工程(保護膜除去工程)とを備えて概略構成され、これらの工程を順に実施して、炭化珪素基板のおもて面に不純物ドープ領域を備えた炭化珪素半導体装置を製造するものである。
(不純物注入工程)
先ず、不純物注入工程において、炭化珪素基板のおもて面に不純物を注入する。具体的には、先ず、図2(a)に示すように炭化珪素基板としてn型炭化珪素基板3上にn型エピタキシャル層2を成長させたエピタキシャル基板1を用いる。このエピタキシャル基板1は、例えばRa<1nm以下の表面粗さの小さい平滑な表面であることが好ましい。
次に、エピタキシャル層の表面上に不純物イオン注入用のマスクを形成する。このマスクは、エピタキシャル層の表面の一部分を覆い、不純物イオン注入によってp型領域(不純物領域)を形成しようとする領域に開口部が設けられている。そして、この開口部から露出するエピタキシャル層の表面層にp型領域を形成するための不純物イオン、例えばアルミニウム(Al)イオン6を6種類の加速電圧を用いて多段で注入する。具体的には、加速電圧を240kV,150kV,95kV,55kV,27kV,10kVとした合計6段のイオン注入を行なう(6段注入法)。また、注入されたAl濃度は、例えば、2×1019cm−3または2×1020cm−3とする。このような不純物注入工程により、図に示すように不純物イオン注入層を形成する。
(保護膜形成工程)
次に、図2(b)に示すように、保護膜形成工程において、エピタキシャル基板(炭化珪素基板)のおもて面及び裏面にカーボン膜4、5を成膜する。具体的には、先ず、不純物イオン注入に用いたマスクを除去する。続いて、保護膜としてのカーボン膜を、エピタキシャル基板のおもて面及び裏面の両面に形成する。
保護膜としてのカーボン膜4、5はスパッタ法またはCVD法による成膜、あるいは高周波プラズマCVD法などによるDLC(ダイヤモンドライクカーボン)膜による成膜、またはレジスト等の有機膜を炭化させたカーボン膜などを用いることができる。
カーボン膜の膜厚は、スパッタ法またはCVD法などによる成膜では10〜500nmであることが好ましく、30〜200nmであることがより好ましく、50〜150nmであることが特に好ましい。カーボン膜の膜厚が10nm未満であると、後述する活性化熱処理工程において保護膜としての機能が不十分となるため好ましくない。また、カーボン膜の膜厚が500nmを超えると、基板に反りが生じたり割れたりするため好ましくない。さらに、後述する保護膜除去工程においてカーボン膜の除去が困難となるため好ましくない。一方、カーボン膜の膜厚が上記範囲であれば、活性化熱処理の際に基板に反りや割れが生じることなく、エピタキシャル基板1の表面からのSi原子の昇華を抑制することができるとともに、保護膜除去工程において除去が容易となるため、好ましい。
カーボン膜4、5は例えば、以下のようにして、エピタキシャル基板(炭化珪素基板)のおもて面及び裏面に成膜する。
スパッタ法によるカーボン膜を成膜する場合は、最初にエピタキシャル基板1のおもて面側をスパッタ源側に向け、裏面側を基板載置側に接するように設置して、おもて面側にカーボン膜を成膜する。その後、基板を反転して、裏面側をスパッタ源側に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。
CVD法によるカーボン膜を成膜する場合は、最初にエピタキシャル基板1のおもて面側を気相反応雰囲気側(プラズマ雰囲気側)に向け、裏面側を基板載置側に接するように設置して、おもて面側にカーボン膜を成膜する。その後、基板を反転して、裏面側を気相反応雰囲気側(プラズマ雰囲気側)に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。
また、レジスト等の有機膜を炭化させたカーボン膜の場合は、エピタキシャル基板1のおもて面側と裏面側の両面に有機膜を3μm程度に塗布し、所定の条件にてベークを行い、その後、アルゴン雰囲気の加熱炉において所定の加熱条件にてカーボン膜形成を行う。
(活性化熱処理工程)
次に、図2(c)に示すように、カーボン膜4、5を両面の保護膜としてエピタキシャル基板1を活性化熱処理して不純物ドープ領域を形成する。活性化熱処理は、1×10―2Pa未満の真空アニール方式によって行う。
加熱温度は、1600〜2000℃の範囲が好ましく、1700〜1900℃の範囲がより好ましく、1700〜1850℃の範囲がもっとも好ましい。加熱温度が1600℃未満であると、注入した不純物の活性化が不十分となり好ましくない。また、2000℃を超えると保護膜があってもエピタキシャル基板1の表面が炭化して表面が荒れる可能性があるため好ましくない。
また、加熱時間は、1〜10分で行うことが好ましく、1〜7分で行うことがより好ましく、1〜5分で行うことが特に好ましい。加熱時間が1分未満であると、不純物の活性化が不十分となるため、好ましくない。また、加熱時間が10分を超えると、保護膜があってもエピタキシャル基板の表面が炭化して表面が荒れる可能性があるため、好ましくない。
(保護膜除去工程)
次に、図2(d)に示すように、保護膜として用いたカーボン膜を除去する。カーボン膜の除去は、酸素雰囲気の熱酸化によりカーボン膜を灰化して除去する。具体的には、熱酸化炉内に基板を設置し、例えば、流量3.5L/minの酸素を供給して1125℃で90分間加熱する条件を用いることによって、エピタキシャル層2及び不純物イオン注入層7の上のカーボン膜4及びエピタキシャル基板裏面のカーボン膜5を除去することができる。
なお、エピタキシャル基板1は酸化炉内の基板載置上(石英ボート等)に基板両面が酸素雰囲気に十分晒されるように設置され、基板両面のカーボン膜を同時に灰化して除去することができる。
なお、本実施形態では、アルミニウムの活性化率は約80%であり、十分な活性化が行なわれる。このような保護膜除去工程により、図1に示すような高い活性化率の不純物ドープ領域8を有すると共に表面が平滑な炭化珪素半導体基板(ウェハー)を製造することができる。そして、このような表面を含む炭化珪素半導体基板に、例えばショットキーダイオードを形成することにより、炭化珪素半導体装置を製造することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本実施形態においては、活性化熱処理工程を減圧方式の加熱炉を用いて行ったが、アルゴン(Ar)等の不活性ガス雰囲気の加熱炉を用いてもよい。また、加熱方式は、ランプ加熱や高周波方式を用いても良いし、電子線加熱方式を用いてもよい。
また、本実施形態においては、熱酸化を利用してカーボン膜を除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、カーボン膜を除去することができる。
以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
SiC単結晶ウェハへのエピタキシャル膜の成長は高周波誘導加熱方式の横型CVD(Chemical Vapor Deposition)装置を使用して行った。
具体的には、SiC単結晶ウェハをサセプタ上に水平に配置し、200mbarの水素ガス減圧雰囲気において、1620℃まで昇温し、厚さ8μmのSiCエピタキシャル膜を成膜した。キャリアガスとしては水素を使用し、原料ガスとしてはSiHとC8との混合ガスを用いた。
こうして、直径3インチで厚さ380μmのSiC単結晶基板に、厚さ8μmのエピタキシャル膜が成膜されたエピタキシャル基板を作製した。
次に、この直径3インチのSiCエピタキシャル基板にAlイオンの注入を行った。Alイオンの注入条件としては、6段注入法(加速電圧240kV,150kV,95kV,55kV,27kV,10kVの合計6段)を用いた。なお、注入後のAl濃度は、2×1019cm−3であった。
Alイオンの注入後、レジスト塗布膜を炭化させたカーボン膜によって上記SiC基板のおもて面及び裏面の両面にカーボン膜を成膜した。上記条件としては、最初にSiC基板のおもて面にレジスト膜を3μm程度塗布後にベーク処理し、次にSiC基板の裏面にレジスト膜を3μm程度塗布後にベーク処理した。
その後、炭化処理を以下の条件で行った。
炭化処理の条件はアルゴン雰囲気にて、温度を室温から800℃まで1時間で昇温させ、次に800℃で10分間保持し、その後、約7時間で室温まで降温させた。
次に、真空アニール炉を用いて5×10−4〜5×10−3Pa以下に減圧して、温度1830℃、保持時間5分の条件で不純物の活性化熱処理を行った。最後に、酸素雰囲気の熱酸化(1125℃、90分)により、カーボン膜を灰化して除去し、実施例1の炭化珪素半導体装置を製造した。
(基板の反りの結果)
上記実施例1の3インチ炭化珪素半導体装置(本発明)と、実施例1と製造条件が同じで片面だけにカーボン膜を有する3インチ炭化珪素基板(従来例)とについて、基板平坦度測定器(メーカー名:コーニングトロペル社、装置名:ウルトラソート)により、「反り」及び「WARP」を測定した。図3に、実施例1の結果を示す。
従来例ではアニール前の「反り」及び「WARP」がそれぞれ、26.215μm、27.215μmであるのに対して、アニール後ではそれぞれ、76.293μm、76.377μmであり、アニール前後で基板の反りが認められる。
他方、本実施例の場合は、アニール前の「反り」及び「WARP」がそれぞれ、15.593μm、14.408μmであり、アニール後では16.498μm、14.001μmであり、アニール前後で基板の反りが抑制されていることが確認できた。
(基板のおもて面及び裏面の表面状態の結果)
上記実施例1の3インチ炭化珪素半導体装置のおもて面と裏面の原子間力顕微鏡(AFM)観察による表面モルフォルジー(Rms)の結果を図4に示す。図4の走査面積は2μmx2μmである。また、高さのスケールは、図中に記載した。基板のおもて面及び裏面のRmsはいずれも0.3nm以下であり、裏面についてもおもて面と同程度の面荒れ抑制効果が確認できた。
本発明の炭化珪素半導体装置の製造方法は、高温度のアニール処理による表面荒れ及びバンチングだけでなく、基板の反りが抑制され、高い不純物の活性化率を保ちつつ従来よりも平滑な炭化珪素の表面を有する炭化珪素半導体装置の製造に利用することができる。特に、大口径の基板に対しても活性化熱処理後に基板の反りのない状態を保つことができるので、大口径の基板を用いた炭化珪素半導体装置の製造に特に有効である。また、炭化珪素基板の裏面も素子機能として利用する炭化珪素半導体装置の製造にも利用することができる。
1 エピタキシャル基板
2 エピタキシャル層
3 炭化珪素基板
4 おもて面のカーボン膜
5 裏面のカーボン膜
6 不純物イオン
7 不純物イオン注入層
8 不純物ドープ層

Claims (5)

  1. 炭化珪素基板のおもて面に不純物ドープ領域を備えた炭化珪素半導体装置の製造方法であって、
    炭化珪素基板のおもて面に不純物イオンを注入する工程と、
    前記炭化珪素基板のおもて面及び裏面にカーボン膜を成膜する工程と、
    前記カーボン膜を保護膜として前記炭化珪素基板を活性化熱処理する工程と、
    前記活性化熱処理する工程の後に、前記おもて面及び裏面のカーボン膜を除去する工程と、を順に実施することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記カーボン膜がスパッタ法またはCVD法によって成膜されたカーボン膜、DLC(ダイヤモンドライクカーボン)膜、または有機膜を炭化させて形成したカーボン膜のいずれかであることを特徴する請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記活性化熱処理は、加熱温度が1600〜2000℃で行うことを特徴とする請求項1又は2のいずれかに記載の炭化珪素半導体装置の製造方法。
  4. 前記活性化熱処理は、高周波加熱法、ランプ加熱法、真空熱電子衝撃法のいずれかによる加熱であることを特徴とする請求項1乃至3のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  5. 前記活性化熱処理を、アルゴン雰囲気又は1×10−2Pa以下の減圧雰囲気で行うこと特徴とする請求項1乃至4のいずれか一項に記載の炭化珪素半導体装置の製造方法。
JP2009181564A 2009-08-04 2009-08-04 炭化珪素半導体装置の製造方法 Pending JP2011035257A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009181564A JP2011035257A (ja) 2009-08-04 2009-08-04 炭化珪素半導体装置の製造方法
PCT/JP2010/062866 WO2011016392A1 (ja) 2009-08-04 2010-07-30 炭化珪素半導体装置の製造方法
TW99125553A TW201115632A (en) 2009-08-04 2010-08-02 A method of producing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181564A JP2011035257A (ja) 2009-08-04 2009-08-04 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011035257A true JP2011035257A (ja) 2011-02-17

Family

ID=43544287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181564A Pending JP2011035257A (ja) 2009-08-04 2009-08-04 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2011035257A (ja)
TW (1) TW201115632A (ja)
WO (1) WO2011016392A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337338B1 (ko) * 2011-11-04 2013-12-06 주식회사 티씨케이 SiC의 응력해소방법 및 이를 이용한 서셉터의 휨개선 방법
JP2016086131A (ja) * 2014-10-28 2016-05-19 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP2016157736A (ja) * 2015-02-23 2016-09-01 トヨタ自動車株式会社 半導体装置の製造方法
JP2017220626A (ja) * 2016-06-10 2017-12-14 株式会社アルバック シリコン酸化層形成方法
JP2017220653A (ja) * 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP2018206925A (ja) * 2017-06-02 2018-12-27 昭和電工株式会社 アニール装置及び半導体ウェハの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751113B2 (ja) * 2011-09-28 2015-07-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN106298471A (zh) * 2015-06-02 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅半导体器件的退火方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330326A (ja) * 1989-06-27 1991-02-08 Mitsubishi Electric Corp 半導体製造装置
JPH04330723A (ja) * 1991-02-05 1992-11-18 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JPH05166759A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp 半導体製造装置及びそのプラズマクリーニング方法
JPH07249782A (ja) * 1994-03-11 1995-09-26 Japan Aviation Electron Ind Ltd ヒンジ構造を有する半導体センサとその製造方法
JPH11166859A (ja) * 1997-12-05 1999-06-22 Nikon Corp 光読み出し型放射−変位変換装置及びこれを用いた映像化装置
JP2002267956A (ja) * 2001-03-08 2002-09-18 Sony Corp マイクロミラーおよびその製造方法
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2005353771A (ja) * 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd SiC半導体装置の製造方法
JP2006073617A (ja) * 2004-08-31 2006-03-16 Sharp Corp 太陽電池およびその製造方法
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
JP2009064955A (ja) * 2007-09-06 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2009075124A1 (ja) * 2007-12-12 2009-06-18 Sumitomo Electric Industries, Ltd. 半導体装置の製造方法および半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330326A (ja) * 1989-06-27 1991-02-08 Mitsubishi Electric Corp 半導体製造装置
JPH04330723A (ja) * 1991-02-05 1992-11-18 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JPH05166759A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp 半導体製造装置及びそのプラズマクリーニング方法
JPH07249782A (ja) * 1994-03-11 1995-09-26 Japan Aviation Electron Ind Ltd ヒンジ構造を有する半導体センサとその製造方法
JPH11166859A (ja) * 1997-12-05 1999-06-22 Nikon Corp 光読み出し型放射−変位変換装置及びこれを用いた映像化装置
JP2002267956A (ja) * 2001-03-08 2002-09-18 Sony Corp マイクロミラーおよびその製造方法
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2005353771A (ja) * 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd SiC半導体装置の製造方法
JP2006073617A (ja) * 2004-08-31 2006-03-16 Sharp Corp 太陽電池およびその製造方法
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
JP2009064955A (ja) * 2007-09-06 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2009075124A1 (ja) * 2007-12-12 2009-06-18 Sumitomo Electric Industries, Ltd. 半導体装置の製造方法および半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337338B1 (ko) * 2011-11-04 2013-12-06 주식회사 티씨케이 SiC의 응력해소방법 및 이를 이용한 서셉터의 휨개선 방법
JP2016086131A (ja) * 2014-10-28 2016-05-19 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP2016157736A (ja) * 2015-02-23 2016-09-01 トヨタ自動車株式会社 半導体装置の製造方法
JP2017220626A (ja) * 2016-06-10 2017-12-14 株式会社アルバック シリコン酸化層形成方法
JP2017220653A (ja) * 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP2018206925A (ja) * 2017-06-02 2018-12-27 昭和電工株式会社 アニール装置及び半導体ウェハの製造方法

Also Published As

Publication number Publication date
WO2011016392A1 (ja) 2011-02-10
TW201115632A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
JP5518326B2 (ja) 炭化珪素半導体装置の製造方法
US7820534B2 (en) Method of manufacturing silicon carbide semiconductor device
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
JP5190451B2 (ja) 炭化ケイ素基板を有する半導体デバイスのアニール方法
US8187958B2 (en) Substrate processing method and method of manufacturing crystalline silicon carbide (SIC) substrate
JP6108588B2 (ja) 炭化珪素半導体素子の製造方法
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
JP2009065112A (ja) 炭化珪素半導体装置の製造方法
US9748149B2 (en) Method of manufacturing a silicon carbide semiconductor device including forming a protective film with a 2-layer structure comprised of silicon and carbon
JP2009231341A (ja) アニール装置、SiC半導体基板の熱処理方法
JP4278635B2 (ja) 炭化珪素半導体装置の製造方法
WO2015045627A1 (ja) 炭化珪素半導体装置の製造方法
JP2004363326A (ja) 炭化珪素半導体素子の製造方法
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
KR20160057522A (ko) 탄화규소 반도체 소자의 제조 방법
JP5673107B2 (ja) 炭化珪素半導体デバイスの作製方法
JP2017220653A (ja) 炭化珪素半導体装置の製造方法
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
CN107623029B (zh) 欧姆接触结构制备工艺及结构
JP7096143B2 (ja) ダイヤモンド半導体基板の製造方法
JP2018206925A (ja) アニール装置及び半導体ウェハの製造方法
JP2010245260A (ja) 炭化珪素半導体装置の製造方法
JP6597215B2 (ja) 半導体装置の製造方法
KR100972605B1 (ko) 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304