JP2013021242A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013021242A JP2013021242A JP2011155287A JP2011155287A JP2013021242A JP 2013021242 A JP2013021242 A JP 2013021242A JP 2011155287 A JP2011155287 A JP 2011155287A JP 2011155287 A JP2011155287 A JP 2011155287A JP 2013021242 A JP2013021242 A JP 2013021242A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- semiconductor device
- region
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000002513 implantation Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 29
- 210000000746 body region Anatomy 0.000 description 22
- 239000013078 crystal Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】イオン注入装置の使用効率を高めることによって製造効率を高くすることができる半導体装置の製造方法を提供する。
【解決手段】半導体基板10上にスルー部20が形成される。半導体基板10中へスルー部20を介して第1のイオン注入が行われる。スルー部20の平面視における少なくとも一部の領域において、厚さ方向においてスルー部20が少なくとも部分的に除去される。少なくとも一部の領域において半導体基板10中へ第2のイオン注入IJ2が行われる。第1のイオン注入の注入エネルギーと第2のイオン注入IJ2の注入エネルギーとは互いに等しい。
【選択図】図8
【解決手段】半導体基板10上にスルー部20が形成される。半導体基板10中へスルー部20を介して第1のイオン注入が行われる。スルー部20の平面視における少なくとも一部の領域において、厚さ方向においてスルー部20が少なくとも部分的に除去される。少なくとも一部の領域において半導体基板10中へ第2のイオン注入IJ2が行われる。第1のイオン注入の注入エネルギーと第2のイオン注入IJ2の注入エネルギーとは互いに等しい。
【選択図】図8
Description
本発明は半導体装置の製造方法に関し、特に、イオン注入を行う工程を有する半導体装置の製造方法に関するものである。
半導体装置の製造方法における基本的な工程のひとつとして、不純物領域を形成するためのイオン注入の工程がある。不純物領域における深さ方向の不純物濃度分布を所望のものとするために、異なる注入エネルギーで複数回のイオン注入が行われることがある。たとえば特開2010−45363号公報(特許文献1)によれば、炭化珪素中に、約1×1017cm-3の濃度と約0.6μmの深さとを有するドーピング分布を、計5回のイオン注入によって形成する例が開示されている。5回のイオン注入の注入エネルギーは、互いに異なっており、具体的には、40keV、100keV、200keV、280keV、および360keVである。
上記公報の技術においては、複数のイオン注入工程が異なる注入エネルギーで行われる。注入エネルギーごとに1台のイオン注入装置を準備することは設備コストを考慮すれば困難であり、よって上記公報の技術においては、注入エネルギーの設定値の調整が必要である。しかしながら、注入エネルギーが変更されると装置の安定化に長い時間を要し、このため半導体装置の製造効率が低くなってしまう。
本発明はこのような課題に対応するためになされたものであって、その目的は、イオン注入装置の使用効率を高めることによって製造効率を高くすることができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、次の工程を有する。半導体基板上にスルー部が形成される。半導体基板中へスルー部を介して第1のイオン注入が行われる。スルー部の平面視における少なくとも一部の領域において、厚さ方向においてスルー部が少なくとも部分的に除去される。少なくとも一部の領域において半導体基板中へ第2のイオン注入が行われる。第1のイオン注入の注入エネルギーと第2のイオン注入の注入エネルギーとは互いに等しい。
本発明の半導体装置の製造方法によれば、スルー部の少なくとも部分的な除去によって、スルー部のイオンに対する阻止能が調整される。このような阻止能の調整によって、イオンが注入される位置を調整することができる。よって注入エネルギーを変更する必要がなくなるので、イオン注入装置の使用効率を高めることができる。これにより、半導体装置の製造効率を高くすることができる。
好ましくは、スルー部を少なくとも部分的に除去する工程は、厚さ方向においてスルー部を部分的に除去する工程である。これにより、第1のイオン注入だけでなく第2のイオン注入もスルー部を介して行うことができる。
好ましくは、スルー部を形成する工程において、第1の膜と、前記第1の膜上に設けられ前記第1の膜と異なる材料から作られた第2の膜とを有する積層体が形成される。スルー部を少なくとも部分的に除去する工程において、第1の膜が除去され、かつ第2の膜が残存させられる。これにより、スルー部を部分的に除去する際に、第1の膜の材料と第2の膜の材料との間でのエッチング選択比を利用することができる。
好ましくは、半導体基板は炭化珪素基板である。これにより、不純物が拡散しにくいために不純物の所望の分布を形成しにくい材料である炭化珪素が用いられつつも、半導体装置の製造効率を高くすることができる。
好ましくは、スルー部上にイオン注入マスクが形成される。これにより、平面視における特定の位置に選択的にイオン注入を行うことができる。
以上の説明から明らかなように、本発明によれば半導体装置の製造効率を高くすることができる。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載において、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
図1に示すように、本実施の形態の半導体装置は、特に電力用半導体装置として適したMOSFET100(Metal Oxide Semiconductor Field Effect Transistor)である。MOSFET100は、より具体的には縦型DiMOSFET(Double-Implanted MOSFET)である。MOSFET100は、炭化珪素基板としてのエピタキシャル基板10(半導体基板)と、ゲート酸化膜91(ゲート絶縁膜)と、ソースコンタクト電極92と、ゲート電極93と、層間絶縁膜94と、ソース配線95と、ドレイン電極96とを有する。エピタキシャル基板10は、本実施の形態においては炭化珪素基板であり、単結晶基板1と、バッファ層2と、ドリフト層3と、1対のボディ領域4と、n+領域5と、p+領域6とを有する。
単結晶基板1は、炭化珪素単結晶から作られている。好ましくは炭化珪素単結晶の結晶構造は六方晶系を有する。より好ましくは単結晶基板1の面方位は{03−38}である。さらに好ましくは、単結晶基板1のドリフト層3に面する面(上面とも称する)が(0−33−8)面である。
ドリフト層3は、バッファ層2を介して単結晶基板1の上面上に設けられており、電流が貫通する厚さ方向(図1における縦方向)を有する。またドリフト層3は、n型(第1導電型)を有し、その不純物濃度は、たとえば1×1014cm-3以上1×1017cm-3以下である。
バッファ層2はドリフト層3と同じ導電型、すなわちn型を有する。単結晶基板1はドリフト層3と同じ導電型、すなわちn型を有する。バッファ層2の不純物としては、たとえばN(窒素)を用い得る。ドリフト層3のn型の不純物濃度はバッファ層2のn型の不純物濃度よりも小さい。
1対のボディ領域4は、ドリフト層3の一部の上において、互いに分離して設けられている。各ボディ領域4は、ゲート電極93によってスイッチングされるチャネルを有する。チャネルの長さ、すなわちチャネル長は、たとえば0.1μm以上1μm以下である。
各ボディ領域4は、ドリフト層の導電型と異なる導電型(第2導電型)であるp型を有し、その不純物濃度は、たとえば5×1016cm-3以上2×1018cm-3以下である。不純物としては、たとえばアルミニウム(Al)またはホウ素(B)を用い得る。ボディ領域4の厚さは、たとえば0.5μm以上1μ以下である。
n+領域5は、ドリフト層3と同じ導電型(第1導電型)、すなわちn型を有する。またn+領域5はボディ領域4上においてボディ領域4に取り囲まれている。n+領域5の不純物としては、たとえばリン(P)を用い得る。
p+領域6は、ボディ領域4の導電型と同じ導電型(第2導電型)、すなわちp型を有する。p+領域6はボディ領域4上においてボディ領域4に取り囲まれるとともに、n+領域5に隣接している。p+領域6のp型の不純物濃度は、ボディ領域4のp型の不純物濃度よりも大きい。
ゲート酸化膜91は、一方のn+領域5の上部表面から他方のn+領域5の上部表面にまで延在するように形成されている。ゲート酸化膜は、たとえば二酸化珪素(SiO2)から作られている。
ゲート電極93は、電流をスイッチングするためのものであり、ゲート酸化膜91上に配置されている。ゲート電極93は導電体から作られており、たとえば、不純物が添加されたポリシリコン、Alなどの金属、または合金から作られている。
ソースコンタクト電極92は、一対のn+領域5の各々から、ゲート酸化膜91から離れる向きに延在してp+領域6まで達している。ソースコンタクト電極92は、n+領域5とオーミックコンタクト可能な材料から作られており、好ましくはシリサイドから作られており、たとえばニッケルシリサイド(NixSiy)から作られている。
層間絶縁膜94は、ゲート電極93を覆っている。層間絶縁膜94は、たとえば二酸化珪素(SiO2)から作られている。
ソース配線95は、層間絶縁膜94上に配置された部分と、ソースコンタクト電極92上に配置された部分とを有する。ソース配線95は、好ましくは金属または合金から作られている。
ドレイン電極96は、単結晶基板1の裏面上に配置されている。ドレイン電極96は、単結晶基板1とオーミックコンタクト可能な材料から作られており、好ましくはシリサイドから作られており、たとえばニッケルシリサイド(NixSiy)から作られている。
次にMOSFET100の製造方法について、以下に説明する。
図2に示すように、単結晶基板1上にバッファ層2およびドリフト層3がこの順にエピタキシャル成長される。これにより、ドリフト層3からなる表面3Aを有するエピタキシャル基板10が形成される。
図2に示すように、単結晶基板1上にバッファ層2およびドリフト層3がこの順にエピタキシャル成長される。これにより、ドリフト層3からなる表面3Aを有するエピタキシャル基板10が形成される。
次にドリフト層3上にボディ領域4(図1)が形成される。具体的には、以下の工程(図3〜図13)が行われる。
図3に示すように、エピタキシャル基板10の表面3A上に、スルー部20が形成される。具体的には、表面3A上に、膜21〜23を有する積層体が形成される。膜21〜膜23は表面3A上にこの順に設けられる。膜23は第1の材料から作られ、膜22は第1の材料と異なる第2の材料から作られる。膜21の材料は膜23と同様に第1の材料から作られてもよい。第1および第2の材料は、たとえば、一方が金属またはポリシリコンであり、他方が誘電体である。
図4に示すように、スルー部20上にイオン注入マスク30が形成される。イオン注入マスク30は、イオン注入がされるべきでない領域を被覆するようにパターニングされている。イオン注入マスク30は、後述するイオン注入におけるイオンビームを遮蔽するのに十分な厚さを有する。イオン注入マスク30の材料は、たとえば酸化珪素である。
図5に示すように、イオン注入IJ1(第1のイオン注入)が行われる。注入されるイオン種は、ドリフト層3にp型(第2導電型)を付与するための不純物に対応するものである。イオン注入IJ1は、イオン注入マスク30を用い、エピタキシャル基板10中へスルー部20を介して行われる。イオンビームは、膜23、22および21を順に通過して、エピタキシャル基板10中へ進入する。よってイオンビームは、膜21〜23の各々の阻止能の和に相当するエネルギーを失ってからエピタキシャル基板10に到達する。このため、膜21〜23がない場合に比して、より浅い位置に不純物が注入される。
図6に示すように、上述したイオン注入IJ1の結果、ドリフト層3上に不純物領域4aが形成される。
図7に示すように、平面視(図7における上方からの視野)における、イオン注入マスク30により覆われていない領域において、厚さ方向(図中、縦方向)において、スルー部20の一部が除去される。より具体的にいうと、平面視における、イオン注入マスク30により覆われていない領域において、膜23がエッチングにより除去され、かつ膜21および22が残存させられる。この工程は、膜23の材料と、膜22の材料とのエッチング選択比を利用することで、精度よく行うことができる。
図8に示すように、イオン注入マスク30によって覆われていない領域、すなわち、図7の工程で平面視においてスルー部20の一部が除去された領域において、エピタキシャル基板10中へイオン注入IJ2が行われる。イオン注入IJ2の注入エネルギーは、イオン注入IJ1(図5)の注入エネルギーと互いに等しい。また注入されるイオン種は、イオン注入IJ1のイオン種と互いに等しい。
図9に示すように、上述したイオン注入IJ2の結果、不純物領域4a(図6)がドリフト層3の深さ方向に拡張されることで、不純物領域4bが形成される。
図10に示すように、平面視(図10における上方からの視野)における、イオン注入マスク30により覆われていない領域において、厚さ方向(図中、縦方向)において、スルー部20の一部が除去される。より具体的にいうと、平面視における、イオン注入マスク30により覆われていない領域において、膜22がエッチングにより除去され、かつ膜21が残存させられる。この工程は、膜22の材料と、膜21の材料とのエッチング選択比を利用することで、精度よく行うことができる。
図11に示すように、イオン注入マスク30によって覆われていない領域、すなわち、図10の工程で平面視においてスルー部20の一部が除去された領域において、エピタキシャル基板10中へイオン注入IJ3が行われる。イオン注入IJ2の注入エネルギーは、イオン注入IJ2(図8)の注入エネルギーと互いに等しい。また注入されるイオン種は、イオン注入IJ2のイオン種と互いに等しい。
図12に示すように、上述したイオン注入IJ3の結果、不純物領域4b(図9)がドリフト層3の深さ方向に拡張されることで、ボディ領域4が形成される。次にイオン注入マスク30およびスルー部20が除去される。
図13に示すように、上述した工程(図3〜図12)を経てドリフト層3上にボディ領域4が形成される。
図14に示すように、n+領域5およびp+領域6、すなわちコンタクト領域が形成される。
次に、注入された不純物を活性化させるための活性化アニールが行われる。たとえば、活性化アニールの雰囲気はアルゴン(Ar)雰囲気であり、アニール温度は1700℃であり、アニール時間は30分間である。
次に図15に示すように、ゲート酸化膜91が形成される。ゲート酸化膜91は、たとえば、酸素雰囲気中での炭化珪素の熱酸化によって形成することができる。たとえば、アニール温度は1300℃であり、アニール時間は60分間である。
次に図1に示すように、ゲート電極93、ソースコンタクト電極92、およびドレイン電極96が形成される。具体的には、以下の工程が行われる。
まずゲート電極93が、成膜およびパターニングによって形成される。成膜方法としては、たとえばCVD(Chemical Vapor Deposition)法を用いる。次に、たとえばCVD法を用いて、ゲート電極93を覆う層間絶縁膜94が堆積される。次に、ソースコンタクト電極92を形成するための領域が確保されるように、層間絶縁膜94およびゲート酸化膜91の一部が除去される。次にソースコンタクト電極92およびドレイン電極96が形成される。このために、たとえば、蒸着法を用いたニッケル(Ni)膜の形成と、そのシリサイド化とが行われる。次に、たとえば蒸着法を用いて、ソース配線95が形成される。
以上の手順により、MOSFET100が完成する。
本実施の形態において形成されるボディ領域4の不純物濃度プロファイル、すなわち、表面3A(図1)からの深さDPと、ボディ領域4の体積当たりの不純物濃度IDとの関係について説明する。
本実施の形態において形成されるボディ領域4の不純物濃度プロファイル、すなわち、表面3A(図1)からの深さDPと、ボディ領域4の体積当たりの不純物濃度IDとの関係について説明する。
本実施の形態によれば、ボディ領域4は、同一の注入エネルギーを用いたイオン注入IJ1〜IJ3(図16)によって形成される。イオン注入IJ1は、膜21〜膜23の阻止能の和に相当するエネルギーを失ってからエピタキシャル基板10の表面3Aに到達する。イオン注入IJ2は、膜21および22の阻止能の和に相当するエネルギーを失ってからエピタキシャル基板10の表面3Aに到達する。イオン注入IJ3は、膜21の阻止能に相当するエネルギーを失ってからエピタキシャル基板10の表面3Aに到達する。よってイオン注入IJ1〜IJ3の間において、表面3Aに到達した時点でのイオンの運動エネルギーに差異が生じ、その結果、各イオン注入によって形成される不純物濃度プロファイルのピーク位置にも差異が生じる。イオン注入IJ1〜IJ3の間における不純物濃度プロファイルのピーク位置の差異によって、イオン注入IJ1〜IJ3によって最終的に形成されるボディ領域4の不純物濃度プロファイル(図17)は、イオン注入IJ1〜IJ3の各々による不純物濃度プロファイルに比して、より平坦なピークを有する。
上記の作用効果について、より一般的に議論すると、次のとおりである。スルー部20の部分的な除去によって、スルー部20のイオンに対する阻止能が調整される。このような阻止能の調整によって、イオンが注入される位置を調整することができる。よって注入エネルギーを変更する必要がなくなるので、イオン注入装置の使用効率を高めることができる。これにより、MOSFET100の製造効率を高くすることができる。
上記の実施の形態に関する説明においては、ボディ領域4の形成が3回のイオン注入IJ1〜IJ3によって行われるが、一の不純物領域を形成するためのイオン注入の回数は3回に限定されるものではなく、複数回であればよい。スルー部20の積層体の積層数は、イオン注入の回数に応じて定められ得る。
また上記の実施の形態に関する説明においてはボディ領域4を形成するための最後のイオン注入IJ3(図11)がスルー部20の膜21を介して行われるが、複数回のイオン注入によって一の領域を形成する場合の最後のイオン注入はスルー部20を介さずに行われてもよい。
また上記においては、複数のイオン注入IJ1〜IJ3が組み合わされることで、最終的に形成されるボディ領域4の不純物濃度プロファイルがより平坦なピークを有するものとされるが、不純物濃度プロファイルはそのようなものに限定されるものではなく、形成される不純物領域の目的によって定められ得る。
またスルー部20の厚さ方向における部分的な除去においてエッチング選択比を用いる必要がない場合、スルー部20が一の材料から構成されてもよい。
またスルー部20の厚さ方向における除去が複数回行われる場合に、各除去の対象となる平面視における領域が、互いに異なるものとされてもよい。これにより、不純物濃度プロファイルを、深さ方向だけでなく、面内方向においても制御することができる。
また半導体基板としての炭化珪素基板は、エピタキシャル基板に限定されるものではなく、たとえば、エピタキシャル層を有しない単結晶基板であってもよい。また半導体基板は炭化珪素基板に限定されるものではなく、たとえば、シリコン基板または窒化ガリウム基板であってもよい。
また第1導電型がn型でありかつ第2導電型がp型であるが、第1および第2導電型は互いに異なる導電型であればよく、よって第1導電型がp型でありかつ第2導電型がn型であってもよい。ただし第1導電型がn型でありかつ第2導電型がp型である場合の方が、逆の場合に比して、チャネル抵抗をより小さくすることができる。
またゲート絶縁膜は酸化膜に限定されるものではなく、よって半導体装置はMOSFET以外のMISFET(Metal Insulator Semiconductor Field Effect Transistor)であってもよい。また半導体装置はMISFETに限定されるものではなく、たとえばIGBT(Insulated Gate Bipolar Transistor)であってもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素基板(半導体基板)、2 バッファ層、3 ドリフト層、4 ボディ領域、5 n+領域、6 p+領域、7 JFET領域、70 エピタキシャル層、91 ゲート酸化膜(ゲート絶縁膜)、92 ソースコンタクト電極、93 ゲート電極、94 層間絶縁膜、95 ソース配線、96 ドレイン電極、100 MOSFET(半導体装置)。
Claims (5)
- 半導体基板上にスルー部を形成する工程と、
前記半導体基板中へ前記スルー部を介して第1のイオン注入を行う工程と、
前記スルー部の平面視における少なくとも一部の領域において、厚さ方向において前記スルー部を少なくとも部分的に除去する工程と、
前記少なくとも一部の領域において前記半導体基板中へ第2のイオン注入を行う工程とを備え、
前記第1のイオン注入の注入エネルギーと前記第2のイオン注入の注入エネルギーとが互いに等しい、半導体装置の製造方法。 - 前記スルー部を少なくとも部分的に除去する工程は、前記厚さ方向において前記スルー部を部分的に除去する工程である、請求項1に記載の半導体装置の製造方法。
- 前記スルー部を形成する工程は、第1の膜と、前記第1の膜上に設けられ前記第1の膜と異なる材料から作られた第2の膜とを有する積層体を形成する工程を含み、
前記スルー部を少なくとも部分的に除去する工程は、前記第2の膜を除去しかつ前記第1の膜を残存させる工程を含む、請求項1または2に記載の半導体装置の製造方法。 - 前記半導体基板は炭化珪素基板である、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記スルー部上に、イオン注入マスクを形成する工程をさらに備える、請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011155287A JP2013021242A (ja) | 2011-07-14 | 2011-07-14 | 半導体装置の製造方法 |
US13/539,925 US8748276B2 (en) | 2011-07-14 | 2012-07-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011155287A JP2013021242A (ja) | 2011-07-14 | 2011-07-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013021242A true JP2013021242A (ja) | 2013-01-31 |
Family
ID=47519141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011155287A Pending JP2013021242A (ja) | 2011-07-14 | 2011-07-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8748276B2 (ja) |
JP (1) | JP2013021242A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016534581A (ja) * | 2013-09-20 | 2016-11-04 | モノリス セミコンダクター インコーポレイテッド | 高電圧mosfetデバイスおよび該デバイスを製造する方法 |
JP2017022218A (ja) * | 2015-07-09 | 2017-01-26 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US10692999B2 (en) | 2013-09-20 | 2020-06-23 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60130120A (ja) * | 1983-12-16 | 1985-07-11 | Nec Corp | 半導体装置の製造方法 |
JPS61292318A (ja) * | 1985-06-19 | 1986-12-23 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH02283016A (ja) * | 1989-04-25 | 1990-11-20 | Sony Corp | ホウ素含有半導体層の形成方法 |
JPH04304626A (ja) * | 1991-04-01 | 1992-10-28 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JP2000200759A (ja) * | 1999-01-06 | 2000-07-18 | Sony Corp | 半導体装置の製造方法 |
JP2001185724A (ja) * | 1999-12-24 | 2001-07-06 | Seiko Epson Corp | Dmos型トランジスタの製造方法 |
JP2005229105A (ja) * | 2004-01-13 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
JP2007027175A (ja) * | 2005-07-12 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7419892B2 (en) | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
JP2008147576A (ja) * | 2006-12-13 | 2008-06-26 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
US7745273B2 (en) * | 2007-07-30 | 2010-06-29 | Infineon Technologies Austria Ag | Semiconductor device and method for forming same |
US8097919B2 (en) | 2008-08-11 | 2012-01-17 | Cree, Inc. | Mesa termination structures for power semiconductor devices including mesa step buffers |
-
2011
- 2011-07-14 JP JP2011155287A patent/JP2013021242A/ja active Pending
-
2012
- 2012-07-02 US US13/539,925 patent/US8748276B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60130120A (ja) * | 1983-12-16 | 1985-07-11 | Nec Corp | 半導体装置の製造方法 |
JPS61292318A (ja) * | 1985-06-19 | 1986-12-23 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH02283016A (ja) * | 1989-04-25 | 1990-11-20 | Sony Corp | ホウ素含有半導体層の形成方法 |
JPH04304626A (ja) * | 1991-04-01 | 1992-10-28 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JP2000200759A (ja) * | 1999-01-06 | 2000-07-18 | Sony Corp | 半導体装置の製造方法 |
JP2001185724A (ja) * | 1999-12-24 | 2001-07-06 | Seiko Epson Corp | Dmos型トランジスタの製造方法 |
JP2005229105A (ja) * | 2004-01-13 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
JP2007027175A (ja) * | 2005-07-12 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016534581A (ja) * | 2013-09-20 | 2016-11-04 | モノリス セミコンダクター インコーポレイテッド | 高電圧mosfetデバイスおよび該デバイスを製造する方法 |
US10361302B2 (en) | 2013-09-20 | 2019-07-23 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
US10692999B2 (en) | 2013-09-20 | 2020-06-23 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
KR20210063491A (ko) * | 2013-09-20 | 2021-06-01 | 모노리스 세미컨덕터 아이엔씨. | 고전압 mosfet 장치 및 상기 장치의 제조방법 |
KR102414729B1 (ko) | 2013-09-20 | 2022-06-29 | 모노리스 세미컨덕터 아이엔씨. | 고전압 mosfet 장치 및 상기 장치의 제조방법 |
JP2017022218A (ja) * | 2015-07-09 | 2017-01-26 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8748276B2 (en) | 2014-06-10 |
US20130017675A1 (en) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8658503B2 (en) | Semiconductor device and method of fabricating the same | |
US9362121B2 (en) | Method of manufacturing a silicon carbide semiconductor device | |
JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5558392B2 (ja) | 半導体装置とその製造方法 | |
US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
JP2012243966A (ja) | 半導体装置 | |
JP2015115337A (ja) | 炭化珪素半導体装置とその製造方法 | |
US8941120B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2015216182A (ja) | 半導体装置及びその製造方法 | |
JP2018116986A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
KR20120067340A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
WO2013077078A1 (ja) | 半導体装置およびその製造方法 | |
JP6250938B2 (ja) | 半導体装置及びその製造方法 | |
JP2020119945A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6991476B2 (ja) | 半導体装置 | |
WO2009104299A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US8748276B2 (en) | Method for manufacturing semiconductor device | |
US8829605B2 (en) | Semiconductor device having deep and shallow trenches | |
KR20130141339A (ko) | 반도체 장치의 제조 방법 | |
JP2009266981A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
JPWO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2016058661A (ja) | 半導体装置 | |
JP2014060272A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150908 |