CN101506946A - Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯 - Google Patents

Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯 Download PDF

Info

Publication number
CN101506946A
CN101506946A CNA200780030345XA CN200780030345A CN101506946A CN 101506946 A CN101506946 A CN 101506946A CN A200780030345X A CNA200780030345X A CN A200780030345XA CN 200780030345 A CN200780030345 A CN 200780030345A CN 101506946 A CN101506946 A CN 101506946A
Authority
CN
China
Prior art keywords
iii
compound semiconductor
nitride compound
emitting device
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780030345XA
Other languages
English (en)
Other versions
CN101506946B (zh
Inventor
三木久幸
塙健三
佐佐木保正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006223261A external-priority patent/JP2008047763A/ja
Priority claimed from JP2006291082A external-priority patent/JP2008106316A/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority claimed from PCT/JP2007/065902 external-priority patent/WO2008020599A1/ja
Publication of CN101506946A publication Critical patent/CN101506946A/zh
Application granted granted Critical
Publication of CN101506946B publication Critical patent/CN101506946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供生产率优异并具有优异的发光特性的III族氮化物化合物半导体发光元件的制造方法、III族氮化物化合物半导体发光元件以及灯。所述的III族氮化物化合物半导体发光元件的制造方法，是包括在基板(11)上采用溅射法形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的制造方法，在将所述基板(11)和溅射靶对向地配置的同时，使基板(11)与溅射靶的间隔为20～100mm的范围。另外，在采用溅射法形成半导体层时，施加于基板(11)的偏压值为0.1W/cm2以上。而且，在形成所述半导体层时，向在溅射中使用的室内供给氮和氩从而进行溅射。

Description

Ⅲ族氮化物化合物半导体发光元件的制造方法、Ⅲ族氮化物化合物半导体发光元件和灯
技术领域
本发明涉及适用于发光二极管(LED)、激光二极管(LD)、电子器件等的III族氮化物化合物半导体发光元件的制造方法，特别是涉及可使结晶性良好的III族氮化物化合物半导体结晶在基板上进行外延生长的III族氮化物化合物半导体发光元件的制造方法、III族氮化物化合物半导体发光元件以及灯。
本申请基于在2006年8月18日在日本申请的特愿2006-223260号和特愿2006-223261号以及在2006年10月26日在日本申请的特愿2006-291082号要求优先权，将其内容援引于本申请中。
背景技术
III族(第三主族)氮化物半导体发光元件，具有相当于由可见光到紫外光区的范围的能量的直接迁移型的带隙，发光效率优异，因此可作为LED和LD等的发光元件使用。
另外，用于电子器件时，III族氮化物半导体发光元件与使用以往的III-V族化合物半导体时相比，可得到具有优异特性的电子器件。
这样的III族氮化物化合物半导体，通常以三甲基镓、三乙基镓及氨作为原料，采用MOCVD法来制造。MOCVD法是使载气中含有原料的蒸气而输送到基板表面，通过与被加热的基板的反应而进行分解，从而使结晶生长的方法。
以往，作为III-V族化合物半导体的单晶晶片，在不同材料的单晶晶片上使结晶生长而得到的方法是通常的。象这样，在不同种类基板和在其上进行外延生长的III族氮化物半导体结晶之间，存在较大的晶格不整合(失配)。例如，在蓝宝石(Al2O3)基板上使氮化镓(GaN)生长时，两者之间存在16％的晶格不整合，在SiC基板上使氮化镓生长时，在两者之间存6％的晶格不整合。
通常，上述那样大的晶格不整合存在时，难以在基板上使结晶直接进行外延生长，另外，存在即使生长时也不能得到结晶性良好的结晶的问题。
因此曾提出以下方案，即，利用金属有机化学气相沉积法(MOCVD)，在蓝宝石单晶基板或SiC单晶基板上使III族氮化物半导体结晶进行外延生长时，在基板上首先层叠由氮化铝(AlN)或AlGaN形成的称为低温缓冲层的层，再在其上在高温下使III族氮化物半导体结晶进行外延生长的方法，通常该方案被进行(例如专利文献1、2)。
另一方面，也研究了通过溅射来制造III族氮化物化合物半导体结晶，例如曾提出以下方案，即，通过使用氮气的高频磁控溅射，在Si的(100)面及Al2O3的(0001)面上形成GaN膜的方法(例如非专利文献1)。在非专利文献1所记载的方法中，作为成膜的条件，使总气体压力为2mTorr、输入电功率为100W，使基板温度在RT～900℃进行变化，另外，作为溅射装置，使用使靶和基板对向的装置。
另外，曾提出以下方案，即，使用使阴极和靶相对，并在基板与靶之间加有筛网的装置形成GaN膜的方法(例如非专利文献2)。在非专利文献2所记载的方法中，作为成膜条件，在氮气中，使压力为0.67Pa，使基板温度为84～600℃，输入电功率为150W，基板和靶之间的距离为80mm。
另外，曾提出以下方案，通过使靶彼此相对的称为面对阴极的方式，在基板上形成AlN膜的方法(例如非专利文献3)。
另外，曾提出了使用DC磁控溅射法，在基板上形成AlN膜的方法(例如非专利文献4)。在专利文献4所记载的方法中，使基板和靶对向，在Ar和N2的混合气体气氛中进行溅射，作为成膜条件，使压力在0.2～0.8Pa的范围、基板与靶的距离在60～180mm之间进行变化。
另外，曾提出以下方案，该方案涉及通过MOCVD以外的方法形成AlN等层作为缓冲层，再采用MOCVD法形成在缓冲层上所成膜的层的方法，例如在通过高频溅射成膜的缓冲层上，采用MOCVD法生长相同的组成的结晶的方法(例如，专利文献3)。但是，在专利文献3所记载的方法中，存在不能稳定地得到良好的结晶的问题(参照专利文献4、5)。
因此，为了稳定地得到良好的结晶，曾提出以下方案，例如，在缓冲层生长后在包含氨和氢的混合气体中进行退火的方法(例如，专利文献4)；和在400℃以上的温度下通过DC溅射形成缓冲层的方法(例如，专利文献5)。
另外，在专利文献4和5所记载的方法中，作为基板材料，可使用蓝宝石、硅、碳化硅、氧化锌、磷化镓、砷化镓、氧化镁、氧化锰、III族氮化物系化合物半导体单晶等，其中优选蓝宝石的a面基板。
专利文献1：日本专利第3026087号公报
专利文献2：日本特开平4-297023号公报
专利文献3：日本特公平5-86646号公报
专利文献4：日本专利第3440873号公报
专利文献5：日本专利第3700492号公报
非专利文献1：牛玖由纪子(Y.USHIKU)等，“21世纪联合研讨会论文集”，Vol.2nd，p295(2003)
非专利文献2：テイ—·キクマ(T.Kikuma)等，“真空(Vacuum)”，Vol.66，P233(2002)
非专利文献3：キクオ·トミナガ(Kikuo Tominaga)等，“日本应用物理杂志(Japanese Journal of Applied Physics)”，Vol.28，p7(1989)
非专利文献4：エム·イシハラ(M.Ishihara)等，“薄固体膜(ThinSolid Films)”，Vol.316，p152(1998)
发明内容
但是，本申请人等进行深入实验、研究的结果发现，即使按照专利文献4及专利文献5中记载的条件进行成膜时，也不能稳定地以良好的结晶得到作为III族元素含有Ga的III族氮化物化合物半导体。即，在专利文献4、5所记载的方法中，在采用溅射法成膜的缓冲层上采用MOCVD法形成GaN层。采用溅射法形成缓冲层时，成膜速度快，但根据成膜条件，有时成为结晶性差的缓冲层。当在这样的结晶性低的缓冲层上，采用MOCVD法使GaN层生长时，担心GaN层的结晶性大幅降低。
另外，使用非专利文献1、2记载的条件，采用溅射法形成GaN层时，也存在难以在缓冲层上形成结晶性良好的GaN层的问题。
本发明是鉴于上述课题而完成的，其目的在于提供可稳定且以短时间形成均匀性良好的由III族氮化物化合物半导体形成的结晶膜，生产率优异的同时，具有优异的发光特性的III族氮化物化合物半导体发光元件的制造方法、III族氮化物化合物半导体发光元件以及灯。
本发明人为了解决上述问题而深入研究的结果完成了本发明。即，本发明涉及以下方案。
[1]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在将所述基板和溅射靶对向地配置的同时，使所述基板和所述溅射靶的间隔为20～100mm的范围。
[2]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，施加于溅射靶的功率通过高频方式或脉冲DC方式施加。
[3]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，预先使在溅射中使用的室内的真空度为1.0×10-3Pa以下之后，向所述室内供给原料。
[4]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，使所述基板和溅射靶的位置关系为面对式。
[5]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，相对于溅射靶使磁场旋转或使磁场摇动(摆动)。
[6]根据[1]～[5]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，通过使氮化物原料在反应器内流通的反应性溅射法形成所述半导体层。
[7]根据[6]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，作为所述氮化物原料使用氮。
[8]根据[1]～[7]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述基板和所述半导体层之间形成包含柱状结晶的缓冲层。
[9]根据[8]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，采用溅射法形成所述缓冲层。
[10]根据[8]或[9]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由含有作为III族元素的Al的III族氮化物化合物形成所述缓冲层。
[11]根据[10]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由AlN形成所述缓冲层。
[12]根据[8]～[11]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，以覆盖所述基板的表面的至少90％以上的方式形成所述缓冲层。
[13]根据[8]～[12]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，构成所述缓冲层的柱状结晶的宽度为0.1～100nm的范围。
[14]根据[8]～[13]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述缓冲层的膜厚为10～500nm的范围。
[15]根据[8]～[14]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在由AlN形成所述缓冲层的同时，由GaN形成由III族氮化物化合物形成的所述半导体层。
[16]根据[1]～[15]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述基板使用蓝宝石。
[17]一种III族氮化物化合物半导体发光元件，其是采用上述[1]～[16]的任一项所述的制造方法得到的。
[18]一种灯，其使用了上述17所述的III族氮化物化合物半导体发光元件。
[19]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在采用溅射法形成所述半导体层时，使施加于所述基板的偏压(bias)值为0.1W/cm2以上。
[20]一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在采用溅射法形成所述半导体层时，使施加于溅射靶的功率为0.1W/cm2～100W/cm2的范围。
[21]根据[19]或[20]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，通过使氮化物原料在反应器内流通的反应性溅射法形成所述半导体层。
[22]根据[21]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，作为所述氮化物原料使用了氮。
[23]根据[19]～[22]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述基板和所述半导体层之间形成包含柱状结晶的缓冲层。
[24]根据[23]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，采用溅射法形成所述缓冲层。
[25]根据[24]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由含有Al的III族氮化物化合物形成所述缓冲层。
[26]根据[25]所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由AlN形成所述缓冲层。
[27]根据[23]～[26]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，以覆盖所述基板的表面的至少90％以上的方式形成所述缓冲层。
[28]根据[23]～[27]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，构成所述缓冲层的柱状结晶的宽度为0.1～100nm的范围。
[29]根据[23]～[28]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述缓冲层的膜厚为10～500nm的范围。
[30]根据[23]～[29]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在由AlN形成所述缓冲层的同时，由GaN形成由III族氮化物化合物形成的所述半导体层。
[31]根据[19]～[30]的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述基板使用蓝宝石。
[32]一种III族氮化物化合物半导体发光元件，其是采用上述[19]～[31]的任一项所述的制造方法得到的。
[33]一种灯，其使用了上述[32]所述的III族氮化物化合物半导体发光元件。
发明效果
根据本发明的III族氮化物化合物半导体发光元件的制造方法，通过上述构成，可采用溅射法以短时间形成均匀性良好的结晶膜。由此，可稳定地形成结晶性良好的III族氮化物化合物半导体层。因此，可得到生产率优异并且具有优异的发光特性的III族氮化物化合物半导体发光元件。
附图说明
图1是模式地说明本发明的III族氮化物化合物半导体发光元件的一例的图，是表示叠层半导体的截面结构的概略图。
图2是模式地说明本发明的III族氮化物化合物半导体发光元件的一例的图，是表示平面结构的概略图。
图3是模式地说明本发明的III族氮化物化合物半导体发光元件的一例的图，是表示截面结构的概略图。
图4是模式地说明使用本发明的III族氮化物化合物半导体发光元件构成的灯。
图5是模式地说明本发明的III族氮化物化合物半导体发光元件的一例的图，是表示截面结构的透射型电子显微镜(TEM)照片。
图6是模式地说明本发明的III族氮化物化合物半导体发光元件的一例的图，是将图5所示的TEM照片进行模式化表示的图。
图7是模式地说明本发明的III族氮化物化合物半导体发光元件的制造方法的一例的图，是表示摇动式的溅射装置的结构的概略图。
图8是模式地说明本发明的III族氮化物化合物半导体发光元件的制造方法的一例的图，是表示旋转式的溅射装置的结构的概略图。
附图标记说明
1...III族氮化物化合物半导体发光元件
10...叠层半导体
11...基板
11a...表面
12...缓冲层
13...基底层
14...n型半导体层
15...发光层
16...p型半导体层
17...透光性正极
3...灯
具体实施方式
(第一实施方式)
以下，对于本发明的III族氮化物化合物半导体发光元件的制造方法、III族氮化物化合物半导体发光元件以及灯的一实施方式，适当参照图1～7进行说明。
本实施方式的III族氮化物化合物半导体发光元件(以下，有时简称为发光元件)的制造方法，是在基板上至少使用溅射法形成由III族氮化物化合物半导体形成的半导体层的方法，是作为III族氮化物化合物半导体使用含有Ga的化合物的方法。
使用图1例示的叠层半导体10，说明通过本实施方式的制造方法得到的发光元件的叠层结构。该叠层半导体10，在基板11上层叠有由III族氮化物化合物形成的缓冲层12，在该缓冲层12上，形成有依次层叠n型半导体层14、发光层15及p型半导体层16而成的半导体层20。
接着，本实施方式的叠层半导体10，如图2及图3表示的例那样，在p型半导体层16上层叠透光性正极17，再在其上形成正极焊盘18的同时，在形成于n型半导体层14的n型接触层14b上的露出区域14d上层叠负极19，从而可构成发光元件1。
[使用溅射法的半导体层的成膜]
本发明的发光元件的制造方法，如上述那样，是至少使用溅射法在基板11上形成构成半导体层20的层的方法，在本实施方式中采用：采用溅射法形成构成半导体层20之中的n型半导体层14的基底层14a及n型接触层14b的方法。
为了使用溅射法在基板上形成结晶性优异的III族氮化物化合物半导体层，必须生成能量更高的反应物质，使基板上的迁移(migration)活跃，因此在本实施方式中为以下详述的方法。
作为在本实施方式的制造方法中使用的溅射法，优选通过使用RF(高频)溅射法或DC溅射法，对溅射靶施加功率。
另外，通常在使用后述的反应性溅射法时，从能容易地控制成膜速度的观点出发，更优选使用RF溅射法。
另外，在DC溅射法中，在使用反应性溅射法时，若为以DC连续地施加电场的状态，则溅射靶充电，难以提高成膜速度，因此优选为脉冲性地赋予偏压的脉冲式DC溅射法。
另外，在采用溅射法形成半导体层时，通过使氮化物原料在反应器内流通的反应性溅射法进行成膜的方法，通过控制反应可良好地保持结晶性，可稳定地再现其良好的结晶性，因而更优选。
另外，在本实施方式中，采用溅射法形成半导体层时，优选相对于金属靶47使磁场旋转或使磁场摇动。
特别是在使用RF溅射时，作为回避充电的方法，优选一边将磁铁的位置在靶(溅射靶)内移动一边进行成膜。
具体的磁铁的运动方法，可根据溅射装置的种类进行适当选择，例如，可使磁铁摇动或者旋转运动。
在图7例示的溅射装置40中，在金属靶(溅射靶)47的下方(图7的下方)配置有磁铁42，该磁铁42通过省略图示的驱动装置，在金属靶47的下方，沿着靶台43摇动。向室41中供给氮气及氩气，在安装于加热器44的基板11上，采用溅射法形成半导体层。
另外，在图8例示的溅射装置50中，在金属靶47的下方(图8的下方)，配置椭圆形的磁铁52，该磁铁52，以收容了金属靶47的圆形的靶台53的中心轴53a为旋转轴，在金属靶47的下方进行旋转(图8的箭头R方向)。
此时，磁铁52，在由利用该磁铁52产生的磁场将等离子体圈住的状态下在金属靶47的下方旋转，因此等离子体成为环绕金属靶47表面的形状，可以无遗漏地使用金属靶47。另外，可防止金属靶47表面被反应产物覆盖，因此具有从金属箔47向基板11从各个方向飞散溅射粒子，高效地附着于基板11的效果。
在本实施方式中，作为使用溅射法的成膜中的重要的参数，可举出炉内的压力、氮分压、成膜速度、基板温度和偏压等。
在本实施方式的制造方法中，在形成半导体层20时，优选预先使溅射装置40的室41内的真空度为1.0×10-3Pa以下之后，向室41内供给原料进行成膜。
通过使上述溅射装置40的室41内的真空度为上述范围，室41内变成低压，成为降低了室41内的杂质的状态。在该状态下向室41内供给原料，进行半导体层20的成膜，由此不会混入杂质，可得到结晶性良好的半导体层20。
另外，采用溅射法形成半导体层20时的室41内的压力优选为0.3Pa以上。室41内的压力小于0.3Pa时，氮的存在量变得过小，担心被溅射的金属以没有成为氮化物的状态附着于基板11上。另外，室41内的压力上限没有特别限定，但需要抑制成可产生等离子体的程度的压力。
另外，氮流量相对于氮(N2)和Ar的流量的比，优选N2为20％～98％的范围。当为低于该范围的流量比时，溅射金属以金属态附着于基板上。另外，当为高于上述范围的流量比时，由于Ar的量过少，因此溅射速度低下。
氮流量相对于氮(N2)和Ar的流量的比，特别优选为25％～90％的范围。
在本实施方式的制造方法中，如上述那样，使溅射装置的室内的气体中的氮浓度高，进而，以上述流量比混合作为重量大的气体的Ar。室内的气体仅是氮时，由于敲击金属靶47的力弱，因此限制了成膜速度，在本实施方式中，通过以上述流量比与重量大的Ar混合，在可提高成膜速度的同时，使基板11上的迁移活跃。
作为在本实施方式中使用的氮原料，可以没有任何限制地使用通常已知的氮化合物，但氨、氮(N2)由于操作简单并可比较便宜地得到，因而优选。
氨的分解效率良好，能以高的生长速度进行成膜，但由于反应性、毒性高，因此需要除害设备和气体检测器，另外，必须使反应装置中使用的构件的材料为化学稳定性高的材料。
另外，在使用氮(N2)作为原料时，作为装置可使用简便的装置，但不能得到高的反应速度。但是，如果为通过电场、热等分解氮后导入到装置中的方法，则可得到虽然比氨低但是在工业生产上可利用的程度的成膜速度，因此考虑到与装置成本兼顾，是最适合的氮源。
使用溅射法的成膜时的成膜速度，优选为0.01nm/秒～10nm/秒的范围。成膜速度小于0.01nm/秒时，成膜工艺为长时间，在工业生产上浪费大。成膜速度大于10nm/秒时，难以得到良好的膜。
在本实施方式的制造方法中，至少使用溅射法形成构成半导体层20之中的n型半导体层14的基底层14a及n型接触层14b，因此可提高成膜速度，并可缩短成膜(制造)时间。通过缩短制造时间，可抑制杂质进入溅射装置内的室内至最小限度。
基板11优选进行湿式的前处理。例如，对于由硅制成的基板11，进行人们熟知的RCA洗涤方法等，使表面为氢终端，由此成膜工艺稳定。
另外，基板11在导入反应器中后、形成缓冲层12之前，可使用溅射法等的方法进行前处理。具体地说，可通过将基板11暴露于Ar、N2的等离子体中来整理表面。例如，通过使Ar气、N2气等的等离子体作用于基板11表面，可除去附着于基板11表面的有机物和氧化物。该情况下，如果在基板11与室之间施加电压，则等离子体粒子高效地作用于基板11。
本发明人等进行深入实验、研究的结果，成膜时的基板11的温度，优选为室温～1200℃的范围，更优选为300℃～1000℃的范围，最优选为500℃～800℃的范围。
基板11的温度小于上述下限时，抑制了基板11上的迁移，且不能使结晶性良好的III族氮化物化合物半导体结晶成膜。基板11的温度超过上述上限时，担心III族氮化物化合物半导体结晶分解。
另外，在本发明中说明的室温，为也影响到工序的环境等的温度，但作为具体的温度，为0～30℃的范围。
在本实施方式的制造方法中，使采用溅射法成膜时的基板11的温度为上述范围，使基板温度提高，由此可使到达基板11的反应物质(从金属靶47取出的金属)在结晶表面的运动活化。
使用溅射法形成混晶时，有将成为靶的金属预先作为金属材料的混合物(可以未必形成合金)来准备的方法，还可以为准备由不同的材料构成的两个靶，并同时地进行溅射的方法。
例如，在形成一定组成的膜时，可以使用混合材料的靶，在形成组成不同的几种膜时，可将多个靶设置于室内。
在本实施方式的制造方法中，在将基板11和金属靶(溅射靶)47对向地配置的同时，基板11与金属靶47的间隔优选为20～100mm的范围，更优选为30～50mm的范围。
通过使基板11与金属靶47的间隔在上述范围，可对基板11供给更高的能量的反应物质，基板上的迁移变得活跃，可形成结晶性优异的III族氮化物化合物半导体层。
在本实施方式的制造方法中，优选使基板11和金属靶47的位置关系为面对式。
如上述那样，在溅射装置40的室41内，通过成为将基板11配置于等离子体中的构成，更高的能量被供给基板11，因此基板11上的迁移变得活跃，位错的环化容易进行。
由此，可形成结晶性优异的III族氮化物化合物半导体层。
在本实施方式的制造方法中，通过在上述条件下，至少使用溅射法形成构成半导体层20之中的n型半导体层14的基底层14a及n型接触层14b，可生成高偏压或功率大的反应物质，另外，可将该反应物质以高的运动能量向基板11供给，因此在基板11上产生迁移，容易使位错环化。由此，构成半导体层20的n型半导体层14的基底层14a，不原样地继承作为在基板11上成膜的柱状结晶的集合体的缓冲层12的结晶性。因此，可形成成膜效率高、生产率优异，并且结晶性优异的III族氮化物化合物半导体。
[发光元件的叠层结构]
以下对于如上所述通过在基板11上至少使用溅射法形成半导体层20的本实施方式制造方法得到的发光元件1的构成进行详述。
〈基板〉
在本实施方式中，作为可用于基板11的材料，只要是可使III族氮化物化合物半导体结晶在表面进行外延生长的基板材料，就没有特别限定，可选择各种材料来使用。例如，可举出蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等。
另外，不使用氨而形成缓冲层，并且采用使用氨的方法形成构成后述的n型半导体层的基底层，而且，使用在上述基板材料中已知通过在高温下接触氨而引起化学改性的氧化物基板、金属基板等的场合，本实施方式的缓冲层作为涂层发挥作用，因此在防止基板的化学改质方面是有效的。
另外，通常溅射法可抑制基板的温度使其较低，因此即使使用由具有在高温下分解的性质的材料制成的基板的场合，也不会对基板11造成损伤，并可在基板上进行各层的成膜。
〈缓冲层〉
本实施方式的叠层半导体10，采用溅射法在基板11上形成有由III族氮化物化合物形成的缓冲层12。通过溅射法，例如，通过金属原料和包含V族元素的气体由等离子体活化、进行反应，可形成缓冲层12。
对于本实施方式的III族氮化物化合物半导体发光元件1的叠层半导体10而言，在基板11上使III族氮化物化合物半导体结晶进行外延生长时，可通过将III族金属原料和包含氮元素的气体利用等离子体进行活化的溅射法来形成由柱状结晶的集合体构成的缓冲层12，并在其上采用溅射法形成构成n型半导体层14的基底层14a及n型接触层14b。
III族氮化物化合物半导体的结晶，具有六方晶系的结晶结构，容易形成以六棱柱为基本的集合组织。特别是通过使用等离子体化了的金属材料的成膜方法形成的膜，容易成为柱状结晶。在此，本发明中说明的柱状结晶，是指在与相邻的晶粒之间形成晶界而隔开，自身作为纵截面形状为柱状的结晶。
图5是后述的实施例1中的III族氮化物化合物半导体叠层结构体的截面的透射型电子显微镜(TEM)照片，图6是将图5模式化的图。缓冲层12由图6中以实线表示的边界分隔，在边界与边界之间的各个结晶块呈六角形的柱的形状。在本发明中，将这样的结晶形态称为柱状结晶的集合体。另外，如由图5和图6所判明的那样，这样的结晶形态也可叫做由边界分隔的层，但在本发明中，也包含这样的层在内，作为柱状结晶的集合体进行说明。
在包含这样的柱状结晶的缓冲层12成膜于基板11上的情况下，在其上成膜的由III族氮化物化合物半导体形成的半导体层，成为具有良好结晶性的结晶膜。
缓冲层12必须覆盖基板11的表面11a的至少60％以上、优选覆盖80％以上，优选以覆盖90％以上的方式形成。
另外，缓冲层12最优选以覆盖表面11a的100％的方式，即以没有间隙地覆盖基板11的表面11a上的方式形成。
缓冲层12覆盖基板11的表面11a的区域变小时，成为表面11较大地露出的状态，在缓冲层12上成膜的基底层14a和在基板11上直接成膜的基底层14a其晶格常数不同，因此没有成为均匀的结晶，产生小丘或坑。
另外，缓冲层12覆盖基板11的表面11a的比例，可通过如图5所示的截面TEM照片进行测定。特别是缓冲层12和基底层14a的材料不同时，通过使用EDS等与基板11的表面平行地扫描基板11与该基板11上的层的界面，可估算没有形成缓冲层12的区域的比例。
另外，在本实施方式中，如上述那样，根据截面TEM照片测定基板11露出的面积，但准备仅形成了缓冲层12的试样，通过AFM等方法也能够测定基板11露出的面积。
另外，在基板11上形成缓冲层12时，如图1表示的例那样，可以以仅覆盖基板11的表面11a的方式形成，也可以以覆盖基板11的表面11a及侧面的方式形成。另外，也可以以覆盖基板11的表面11a、侧面及背面的方式形成。
从缓冲功能方面考虑，优选缓冲层12由柱状结晶的集合体构成。
III族氮化物化合物半导体的结晶，具有六方晶系的结晶结构，容易形成以六棱柱为基本的集合组织。特别是，通过使用等离子体化了的金属材料的成膜方法形成的膜，容易成为柱状结晶。
在基板11上形成这样的包含柱状结晶的缓冲层12时，缓冲层12的缓冲功能有效发挥作用，因此在其上成膜的III族氮化物化合物半导体成为具有良好的结晶性的结晶膜。
另外，从缓冲功能的方面出发，缓冲层12中，上述柱状结晶的各个晶粒的宽度的平均值优选为0.1～100nm的范围，更优选为1～70nm的范围。
为了使III族氮化物化合物半导体的结晶层的结晶性良好，必须适当控制柱状结晶的各个晶粒的宽度，具体地说，优选为上述范围。
各柱状结晶的晶粒的宽度，可通过截面TEM观察等容易地测定。即，图6表示的模式图中的各柱状结晶的边界的间隔为各柱状结晶的晶粒的宽度。另外，如由图5表示的TEM照片也判明的那样，各柱状结晶的宽度并不能精密地规定，具有某种程度的宽度的分布。因而，各柱状结晶的晶粒的宽度，即使脱离上述范围的结晶有例如几个百分比左右，也不会影响本发明的效果。另外，各柱状结晶的晶粒的宽度，优选有90％以上在上述范围内。
结晶的晶粒，如上述那样优选呈大致柱状的形状，缓冲层12，优选柱状的晶粒集合而形成层。
在此，上述的晶粒的宽度，在缓冲层12为柱状晶粒的集合体时，是指结晶的界面与界面的距离。另一方面，晶粒以岛状分散存在时，结晶的宽度是指结晶晶粒与基板面接触的面的最大的部分的对角线长度。
缓冲层12的膜厚优选为10～500nm的范围，更优选为20～100nm的范围。
缓冲层12的膜厚小于10nm时，如上述那样的缓冲功能不充分。另外，以超过500nm的膜厚形成缓冲层12时，尽管作为涂层的功能没有变化，但成膜处理时间变长，担心生产率降低。
另外，关于缓冲层12的层厚，根据上述的截面TEM照片，可容易地进行测定。
缓冲层12优选为含有Al的组成，特别优选为由AlN形成的构成。
另外，作为构成缓冲层12的材料，只要是由通式AlGaInN表示的III族氮化物化合物半导体，则可使用任何的材料。进而，也可以为含有作为V族的As、P的构成。
在使缓冲层12为含有Al的组成时，其中优选为GaAlN，此时，Al的组成优选为50％以上。
另外，缓冲层12，通过为由AlN形成的构成，可高效地成为柱状结晶集合体，因而更优选。
另外，如上述那样，缓冲层12，可以以除了覆盖基板11的表面11a以外还覆盖侧面11b的方式形成。进而，也可以以还覆盖基板11的背面11c的方式形成。然而，在采用以往的成膜方法形成缓冲层时，需要进行最多6次～8次左右的成膜处理，成为长时间的工序。作为这以外的成膜方法，也可考虑通过将基板不保持而设置于室内，在基板全面上进行成膜的方法，但在需要加热基板的场合，担心装置变得复杂。
因此，可以考虑例如一边通过使基板摇动或旋转运动，而使基板的位置相对于成膜材料的溅射方向变更，一边进行成膜的方法。通过采用这样的方法，可通过一次的工序将基板的表面及侧面成膜，接着，通过进行向基板背面的成膜工序，可采用合计两次的工序覆盖基板全面。
另外，也可以是：成膜材料源为由大面积的发生源产生的构成，并且，通过移动材料的发生位置，不移动基板就在基板全面进行成膜的方法。作为这样的方法，如上述那样，可列举出一边通过使磁铁摇动或者旋转运动，而在靶内移动阴极的磁铁的位置一边进行成膜的RF溅射法。另外，在通过这样的RF溅射法进行成膜时，也可以为使基板侧和阴极侧两者移动的方法。进而，如果通过将作为材料的发生源的阴极配置于基板附近，使得并不以束状向基板供给发生的等离子体，而是成为以将基板包入的方式供给的构成，则基板表面及侧面的同时成膜成为可能。
〈半导体层〉
如图1所示那样，本实施方式的叠层半导体10，在基板11上介有上述那样的缓冲层12而层叠有半导体层20，所述半导体层20具有由氮化物系化合物半导体形成的、n型半导体层14、发光层15和p型半导体层16。
另外，在n型半导体层14中，具有至少采用溅射法成膜的、由III族氮化物化合物半导体形成的基底层14a和n型接触层14b，在缓冲层12上，层叠有基底层14a。
可形成为下述的构成：在由III族氮化物化合物半导体形成的基底层14a上，如上述那样，层叠图1所示的叠层半导体10那样的具有功能性的结晶层。例如，在形成用于发光元件的半导体叠层结构时，可层叠掺杂了Si、Ge、Sn等的n型掺杂物的n型导电性层、掺杂了镁等的p型掺杂物的p型导电性层等而形成。另外，作为材料，在发光层等中可使用InGaN，在覆层等中可使用AlGaN。这样，通过在基底层14a上进一步形成具有功能的III族氮化物化合物半导体结晶层，可制作用于发光二极管、激光二极管或电子器件等的制作的、具有半导体叠层结构的晶片。
以下，对叠层半导体10进行详述。
作为氮化物系化合物半导体，已知多个例如由通式AlXGaYInZN1-AMA(0≤X≤1、0≤Y≤1、0≤Z≤1，且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≦A<1。)表示的氮化镓系化合物半导体，在本发明中，也可以没有任何限制地使用包括这些周知的氮化镓系化合物半导体在内的、由通式AlXGaYInZN1-AMA(0≤X≤1、0≤Y≤1、0≤Z≤1，且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A<1。)表示的氮化镓系化合物半导体。
氮化镓系化合物半导体，除了Al、Ga及In以外还可含有其他的III族元素，也可根据需要含有Ge、Si、Mg、Ca、Zn、Be、P、As及B等的元素。进而，不限于有意添加的元素，有时也包含依存于成膜条件而必然含有的杂质、以及原料、反应管材质中含有的微量杂质。
这些氮化镓系化合物半导体的生长方法没有特别限定，除了上述溅射法以外，还可适用MOCVD(金属有机化学气相沉积法)、HVPE(氢化物气相生长法)、MBE(分子束外延法)等的已知使氮化物半导体生长的全部的方法。作为优选的生长方法，从膜厚控制性、量产性的观点出发，是MOCVD法。在MOCVD法中，作为载气可以使用氢(H2)或氮(N2)，作为III族原料的Ga源可以使用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源可以使用三甲基铝(TMA)或三乙基铝(TEA)，作为In源可以使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料的氮源，可以使用氨(NH3)、肼(N2H4)等。另外，作为掺杂物，在n型中作为Si原料可使用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料可使用锗烷气(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)等的有机锗化合物。在MBE法中，元素态的锗也可作为掺杂源使用。在p型中作为Mg原料例如使用双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁(EtCp2Mg)。
[n型半导体层]
n型半导体层14，通常层叠于上述缓冲层12上，由基底层14a、n型接触层14b及n型覆层14c构成。另外，n型接触层可兼作为基底层和/或n型覆层。
(基底层)
本实施方式的基底层14a由III族氮化物化合物半导体形成，可通过如上所述的溅射法在缓冲层12上层叠地成膜。
作为基底层14a的材料，未必需要与在基板11上成膜的缓冲层12相同，也可使用不同的材料，优选由AlxGa1-xN层(0≤x≤1，优选为0≤x≤0.5，进一步优选为0≤x≤0.1)构成。
本发明人等进行实验的结果明确，作为在基底层14a中使用的材料，优选含有Ga的III族氮化物化合物、即GaN系化合物半导体。
在上述缓冲层12为由AlN形成的构成时，基底层14a必须通过迁移来使位错环化，以使得不原样地继承作为柱状结晶的集合体的缓冲层12的结晶性。作为容易产生位错的环化的材料，可举出包含Ga的GaN系化合物半导体，特别优选AlGaN或GaN。
基底层14a的膜厚优选为0.1μm以上，更优选为0.5μm以上，最优选为1μm以上。在该膜厚以上时容易得到结晶性良好的AlxGa1-xN层。
在基底层14a中，根据需要，可以掺杂1×1017～1×1019/cm3的范围内的n型杂质，但也可以不掺杂(<1×1017/cm3)，从维持良好的结晶性的方面考虑，优选不掺杂。
在基板11为导电性时，通过在基底层14a中掺杂掺杂物而形成为导电性，可在发光元件的上下形成电极。另一方面，在基本11中使用绝缘性的材料时，成为在发光元件的相同面设置有正极和负极的各电极的芯片结构，因此基底层14a不需要进行掺杂，不掺杂时结晶性变得良好因而优选。
作为n型杂质，没有特别限定，可举出例如Si、Ge及Sn等，优选举出Si和Ge。
在基板11中使用导电性的基板时，如上述那样，对基底层14a进行掺杂，使基底层14a的层结构在纵向流过电流，可形成为在发光元件的芯片两面设置电极的结构。
另外，在基板11中使用绝缘性基板时，采用在发光元件的芯片的相同面形成电极的芯片结构，因此在基板11上介有缓冲层12而层叠的基底层14a为没有掺杂的结晶时，结晶性变得良好。
采用溅射法形成基底层14a时，通过使氮化物原料在反应器内流通的反应性溅射法来成膜的方法，通过控制反应可良好地保持结晶性，可稳定地再现该良好的结晶性，因而更优选。
另外，在采用溅射法形成基底层14a时，与MOCVD法、MBE法等比较，可使装置成为简便的构成。
形成基底层14a时的基板11的温度，即基底层14a的生长温度，优选为800℃以上的温度。这是因为通过提高形成基底层14a时的基板11的温度，容易产生原子的迁移，位错的环化容易进行。另外，形成基底层14a时的基板11的温度，必须为比结晶分解的温度低的温度，因此优选为小于1200℃。如果形成基底层14a时的基板11的温度在上述温度范围内，则可得到结晶性良好的基底层14a。
(n型接触层)
本实施方式的n型接触层14b，由III族氮化物化合物半导体形成，通过上述的溅射法在基底层14a上层叠地成膜。
作为n型接触层14b，与基底层14a同样地优选由AlxGa1-xN层(0≤x≤1，优选0≤x≤0.5，进一步优选0≤x≤0.1)构成。另外，优选掺杂有n型杂质，当以1×1017～1×1019/cm3的浓度、优选以1×1018～1×1019/cm3的浓度含有n型杂质时，从维持与负极的良好的欧姆接触、抑制裂纹发生、维持良好的结晶性的观点出发是优选的。作为n型杂质，没有特别限定，可举出例如Si、Ge及Sn等，优选为Si以及Ge。生长温度与基底层14a同样。另外，如上述那样，n型接触层14b可为兼作基底层的构成。
构成基底层14a和n型接触层14b的氮化镓系化合物半导体，优选为相同组成，将它们的合计膜厚设定为0.1～20μm，优选设定为0.5～15μm，进一步优选设定为1～12μm的范围。当膜厚在该范围时，可良好地维持半导体的结晶性。
(n型覆层)
在上述n型接触层14b和后述的发光层15之间，优选设置n型覆层14c。通过设置n型覆层14c，可填埋产生于n型接触层14b的最表面的平坦性的恶化。n型覆层14c可使用以往公知的MOCVD法等，利用AlGaN、GaN、GaInN等成膜。另外，也可以为这些结构的异质结或多次层叠的超晶格结构。在为GaInN时，当然优选比发光层15的GaInN的带隙大。
n型覆层14c的膜厚，没有特别限定，但优选为5～500nm的范围，更优选为5～100nm的范围。
另外，n型覆层14c的n型掺杂物浓度优选为1×1017～1×1020/cm3的范围，更优选为1×1018～1×1019/cm3的范围。掺杂物浓度在该范围时，从维持良好的结晶性及降低发光元件的工作电压的方面考虑是优选的。
“p型半导体层”
p型半导体层16通常由p型覆层16a和p型接触层16b构成，可使用以往公知的MOCVD法等来成膜。另外，也可以是p型接触层兼作为p型覆层的构成。
(p型覆层)
作为p型覆层16a，只要是为比后述详细情况的发光层15的带隙能量大的组成，可封闭向发光层15的载流子就没有特别限定，可优选举出AldGa1-dN(0<d≤0.4，优选0.1≤d≤0.3)的组成。当p型覆层16a由这样的AlGaN形成时，在封闭向发光层15的载流子的方面是优选的。p型覆层16a的膜厚，没有特别限定，但优选为1～400nm，更优选为5～100nm。p型覆层16a的p型掺杂物浓度优选为1×1018～1×1021/cm3，更优选为1×1019～1×1020/cm3。p型掺杂物浓度在该范围时，可不降低结晶性而得到良好的p型结晶。
(p型接触层)
作为p型接触层16b，是至少包含AleGa1-eN层(0≤e<0.5，优选0≤e≤0.2，进一步优选0≤e≤0.1)的氮化镓系化合物半导体层。当Al组成为上述范围时，从维持良好的结晶性及与p欧姆电极(参照后述的透光性电极17)的良好的欧姆接触的方面出发是优选的。
另外，当以1×1018～×1021/cm3的范围的浓度含有p型掺杂物时，从维持与负极的良好的欧姆接触、抑制裂纹发生、维持良好的结晶性的观点出发是优选的，更优选为5×1019～5×1020/cm3的范围。
作为p型杂质，没有特别限定，可优选举出例如Mg。
p型接触层16b的膜厚没有特别限定，优选为10～500nm，更优选为50～200nm。膜厚在该范围时，从发光输出功率的观点出发是优选的。
〈发光层〉
发光层15，是层叠于p型半导体层14上，并且p型半导体层16层叠与它的上面的层，可使用以往公知的MOCVD法等进行成膜。另外，发光层15，如图1所示那样，是以将由氮化镓系化合物半导体形成的势垒层15a、和由含有铟的氮化镓系化合物半导体形成的阱层15b交替地反复层叠，并且在n型半导体层14侧和p型半导体层16侧配置势垒层15a的顺序层叠地形成的。
另外，在图1表示的例中，发光层15为以下构成：6层的势垒层15a和5层的阱层15b交替地反复层叠，在发光层15的最上层和最下层配置势垒层15a，在各势垒层15a之间配置阱层15b。
作为势垒层15a，例如可优选使用带隙能量比由含有铟的氮化镓系化合物半导体形成的阱层15b大的AlcGa1-cN(0≤c<0.3)等的氮化镓系化合物半导体。
另外，在阱层15b中，作为含有铟的氮化镓系化合物半导体，例如可使用Ga1-sInsN(0<s<0.4)等的氮化镓铟。
另外，作为发光层15总体的膜厚，没有特别限定，优选可得到量子效硬的程度的膜厚、即临界膜厚。例如，发光层15的膜厚优选为1～500nm的范围，更优选为100nm左右的膜厚。膜厚在上述范围时，有助于提高发光输出功率。
〈透光性正极〉
透光性正极17，是在如上述那样制作的叠层半导体10的p型半导体层16上形成的透光性的电极。
作为透明性正极17的材质，没有特别限定，可用该技术领域中熟知的惯用手段设置ITO(In2O3-SnO2)、AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-Ga2O3)等的材料。
另外，其结构也可以没有任何限制地使用包括以往公知的结构在内的任何结构。
透光性正极17，可以以覆盖掺杂Mg的p半导体层16上的大致整个面的方式形成，还可以空出间隙以格状、树形状来形成。在形成透光性正极17之后，有时实施以合金化或透明化为目的的热退火，但也可以不实施。
〈正极焊盘和负极〉
正极焊盘18，是在上述透光性正极17上形成的电极。
作为正极焊盘18的材料，众所周知有使用了Au、Al、Ni和Cu等的各种结构，可以没有任何限制地使用这些公知的材料、结构的正极焊盘。
正极焊盘18的厚度，优选在100～1000nm的范围内。另外，在焊盘的特性上，其厚度大时，接合性增高，因此正极焊盘18的厚度更优选为300nm以上。进而，从制造成本的观点出发，优选为500nm以下。
负极19，在基板11上依次层叠有n型半导体层14、发光层15及p型半导体层16的半导体层中，以与n型半导体层14的n型接触层14b接触的方式形成。
为此，在形成负极焊盘17时，去除发光层15、p型半导体层16及n型半导体层14的一部分，形成n型接触层14b的露出区域14d，在其上形成负极19。
作为负极19的材料，各种组成和结构的负极是众所周知的。可以没有任何限制地使用这些公知的负极，可以利用在该技术领域中熟知的惯用手段来设置。
根据如以上说明的那样的本实施方式的III族氮化物化合物半导体发光元件的制造方法，通过上述构成，可采用溅射法在短时间内形成均匀性良好的结晶膜。由此，可稳定地形成结晶性良好的III族氮化物化合物半导体层。
本实施方式的制造方法，通过在上述条件下，至少使用溅射法形成构成半导体层20的层之中的n型半导体层14的基底层14a及n型接触层14b，由此可生成高偏压或功率大的反应物质，并且能以高运动能量向基板11供给该反应物质，因此在基板11上发生迁移，容易将位错环化。由此，n型半导体层14的基底层14a，不会原样地继承在基板11上成膜作为柱状结晶的集合体的缓冲层12的结晶性。由此，可形成结晶性良好的由III族氮化物化合物形成的半导体层。
另外，在本实施方式中，至少使用溅射法形成半导体层，因此可提高成膜速度，可缩短成膜(制造)时间。进而，通过缩短制造时间，可将杂质进入溅射装置内的室内的情况抑制为最小限度。
因而，可得到生产率优异、并且具有优异的发光特性的III族氮化物化合物半导体发光元件。
[灯]
如以上说明的那样，可通过组合本发明的III族氮化物化合物半导体发光元件和荧光体，利用本领域技术人员公知的手段构成灯。一直以来，已知有通过组合发光元件和荧光体来改变发光色的技术，可以没有任何限制地采用这样的技术。
例如，通过适当选定荧光体，可得到比发光元件长的波长的发光，另外，通过混合发光元件自身的发光波长和由荧光体转换的波长，可制成呈现白色发光的灯。
另外，作为灯，可用于一般用途的炮弹型、便携的背光用途的侧面发光(side view)型、在显示器中使用的顶部发光(top view)型等的任何用途。
例如，如图4表示的例那样，将同一面电极型的III族氮化物化合物半导体发光元件1安装成炮弹型时，在两个框中的一个(图4中为框31)上粘接发光元件1，另外，用线34将发光元件1的负极(参照图3中表示的符号19)与框32接合，用线33将发光元件1的正极焊盘(参照图3中表示的符号18)与框31接合。接着，通过由透明的树脂形成的塑模35将发光元件1的周边进行模塑，可制成图4所示的炮弹型的灯3。
另外，本发明的III族氮化物化合物半导体发光元件，除了上述发光元件以外，还可用于激光元件、受光元件等的光电转换元件、或HBT、HEMT等的电子器件等。这些半导体元件已知有多种的各种结构的半导体元件，本发明的III族氮化物化合物半导体发光元件的叠层结构体的元件结构，包含这些公知的元件结构而没有任何限制。
实施例
接着，通过实施例更详细说明本发明的III族氮化物化合物半导体发光元件的制造方法，但本发明并不仅限定于这些实施例。
[实施例1]
图1表示本实验例制作的III族氮化物化合物半导体发光元件的叠层半导体的截面模式图。
在本例中，在由蓝宝石构成的基板11的c面上，作为缓冲层12使用RF溅射法形成由AlN形成的柱状结晶的集合体，在其上，作为基底层14a使用RF溅射法形成由GaN形成的层。
首先，由仅将一面进行镜面研磨至可用于外延生长的程度的蓝宝石构成的基板11，不进行特别是湿式等的前处理而导入溅射装置中。在这里，作为溅射装置，使用了具有高频式电源，并具有可在靶内移动磁铁的位置的机构的装置。
接着，在溅射装置内将基板11加热至750℃，以15sccm的流量仅导入氮气后，将室内的压力保持在0.08Pa，在基板11侧施加50W的高频偏压，暴露于氮等离子体中，由此洗涤基板11表面。
接着，在向溅射装置内导入氩和氮气之后，使基板11的温度降低至500℃。然后，在基板11侧施加0.5W/cm2的高频偏压的同时，在金属Al靶侧施加1W/cm2的功率，保持炉内的压力为0.5Pa，在以5sccm流通氩气、以15sccm流通氮气的条件下(氮在气体全体中的比例为75％)，在由蓝宝石构成的基板11上形成由AlN构成的缓冲层12。生长速度为0.12nm/秒。
在洗涤基板11时及成膜时的任一时候旋转靶内的磁铁。
接着，根据预先测定的成膜速度进行规定时间的处理，形成50nm的AlN膜(缓冲层12)后，停止等离子体工作，降低基板11的温度。
接着，从溅射装置中取出形成了缓冲层12的基板11，输送到另外的溅射装置中，使用溅射法按照以下的顺序制作形成了GaN层(III族氮化物半导体)的试样。在这里，作为形成GaN层的溅射装置，使用具有高频率的电源，并具有通过磁铁扫描四角形的Ga靶内，可移动磁场施加的位置的机构的装置。另外，在Ga靶内设置流通致冷剂的配管，使冷却至20℃的致冷剂在配管内流通，防止由热引起的Ga的熔化。
首先，向室内导入氩气和氮气后，将基板11的温度升温至1000℃。接着，在基板11侧施加0.5W/cm2的高频偏压，同时在金属Ga靶侧施加1W/cm2的功率，保持室内的压力为0.5Pa的同时，在以5sccm流通氩气、以15sccm流通氮气的条件下(氮气在气体全体中的比例为75％)，在由蓝宝石构成的基板11上形成由GaN构成的层。此时的生长速度大约为0.12nm/秒。接着，形成6μm的GaN层后，停止产生等离子体。
接着，在同样的条件下，形成具有1×1019cm-3的电子浓度的2μm的掺杂Si的GaN层。成膜的各条件与未掺杂的GaN层同样，向着设置于室内的Si靶，照射由离子枪放出的离子并取出Si，掺杂Si。
通过以上工序，在由蓝宝石构成的基板11上，形成具有柱状结构、由AlN构成的缓冲层12，在其上以未掺杂的形式来形成6μm的膜厚的GaN层(基底层14a)，再在其上形成具有1×1019cm-3的电子浓度的2μm的掺杂Si的GaN层(n型接触层14b)，制作了实施例1的试样。该试样表面呈现无色透明的镜状。
接着，使用X射线测定器(パナリテイカル社制；四结晶X射线测定装置，型号：X‘pert)测定通过上述方法得到的未掺杂的GaN层(基底层14a)的X射线摇摆曲线(XRC)。该测定使用Cuβ射线X射线发生源作为光源，在作为对称面的(0002)面和作为非对称面的(11-20)面进行。通常，III族氮化物化合物半导体的情况下，(0002)面的XRC光谱半值宽成为结晶的平坦性(モザイシテイ)的指标，(11-20)面的XRC光谱半值宽成为位错密度(螺旋状；twist)的指标。该测定的结果，利用本发明的制造方法制作的未掺杂的GaN层，在(0002)面的测定中显示半值宽180arcsec，对于(11-20)面而言显示半值宽300arcsec。
[实施例2]
在本例中，在与实施例1同样的条件下成膜的6μm的未掺杂的GaN结晶(基底层14a)上，使用相同的溅射装置，形成掺杂了Si的n型接触层14b。
接着，将试样导入MOCVD炉中，形成其上的各层，最终制作了如图1表示的III族氮化物化合物半导体发光元件用的具有外延层结构的外延晶片(叠层半导体10)。
该外延晶片具有下述结构：在由具有c面的蓝宝石构成的基板11上，通过与实施例1同样的生长方法，形成具有柱状结构的由AlN构成的缓冲层12后，从基板11侧开始顺序地层叠了：6μm的由未掺杂的GaN形成的基底层14a、由具有1×1019cm-3的电子浓度的2μm的由掺杂Si的GaN构成的n型接触层14b、具有1×1018cm-3的电子浓度的20nm的In0.1Ga0.9N型覆层(n型覆层14c)、开始于GaN势垒层且终止于GaN势垒层的叠层结构的、交替地层叠有层厚为16nm的GaN构成的6层的势垒层15a和层厚为3nm的未掺杂的In0.2Ga0.8N构成的5层的阱层15b而成的发光层(多量子阱结构)15、具有5nm的由掺杂Mg的Al0.1Ga0.9N构成的p型覆层16a和膜厚200nm的由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b的p型半导体层16。
由以上的顺序，制作半导体发光元件用的具有外延层结构的外延晶片。在这里，由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b，即使不进行用于将p型载流子活化的退火处理，也显示出p型特性。
接着，使用如上述那样的在由蓝宝石构成的基板11上层叠有外延层结构的外延晶片(参照图1的叠层半导体10)，制作作为半导体发光元件的一种的发光二极管(参照图2及图3的发光元件1)。
首先，对于制作的晶片，通过公知的光刻法在由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b的表面上，形成由ITO构成的透光性正极17、和具有在其上从正极表面侧开始顺序层叠了Ti、Al、Au的结构的正极焊盘18。另外，对晶片的一部分实施干蚀刻，露出n型接触层14b上的露出区域14d，在该部分上制作由Ni、Al、Ti及Au这4层构成的负极19。通过这些工序，在晶片上制作了具有如图2及图3表示的形状的各电极。
对于如上述那样在p型半导体层及n型半导体层这两层上形成了电极的晶片，研削和研磨基板11的背侧，制成镜状的面，切断成350μm见方的正方形的芯片，各电极朝上地载置于引线框上，通过用金线连接于引线框，制成了半导体发光元件。在该半导体发光元件(发光二极管)的正极焊盘18及负极19的电极之间流通正向电流，电流20mA下的正向电压为3.0V。另外，通过p侧的透光性正极17观察发光状态，发光波长为470nm，发光输出功率显示15mW。这样的发光二极管的发光特性，对于由制作的晶片的大致整个面制作的发光二极管而言，可没有偏差地得到。
[实施例3]
在本例中，在由蓝宝石构成的基板的c面上，作为缓冲层，使用旋转阴极式的RF溅射装置形成AlN的柱状结晶的集合体，在其上，利用与形成由AlN构成的缓冲层时相同的溅射装置形成GaN层(基底层14a和n型接触层14b)。接着，在其上采用MOCVD法与实施例2同样地形成发光元件半导体叠层结构。
溅射缓冲层时的基板的温度为700℃，形成基底层时的基板的温度为900℃。其他的成膜条件全部与实施例2相同。
接着，从反应装置中取出晶片，可确认晶片的表面为镜面。
接着，使用截面TEM法观察上述晶片。由RF溅射成膜的AlN层(缓冲层)，可确认成为晶粒的宽为50nm左右的柱状结晶。另外，缓冲层覆盖基板整个面而形成。
接着，将如上述那样制作的晶片，与实施例2同样地制成发光二极管芯片。在电极之间流通正向电流，电流20mA下的正向电压为3.1V。另外，通过p侧的透光性正极17观察发光，发光波长为460nm，发光输出功率显示13mW。这样的发光二极管的发光特性，对于由制作的晶片的大致整个面制作的发光二极管而言，可没有偏差地得到。
[实施例4]
在本例中，在Si(111)基板上，作为缓冲层，使用旋转阴极式的RF溅射装置形成AlGaN的柱状结晶的集合体，在其上，作为基底层，使用与实施例1相同的装置形成掺杂Si的AlGaN层，进而在其上形成与实施例2同样的发光元件半导体叠层结构。在这里，缓冲层的Al组成为70％，基底层的Al组成为15％。另外，溅射时的基板的温度为500℃，基底层的成膜温度为700℃。其他的成膜条件全部与实施例1相同。
在实施例4中，生长出发光元件半导体叠层结构后，从反应装置中取出晶片，可确认晶片的表面为镜面。
接着，使用截面TEM法观察上述晶片。由RF溅射成膜的GaAlN层(缓冲层)，可确认成为晶粒的宽度为30nm左右的柱状结晶。另外，缓冲层覆盖基板整个面而形成。
接着，将如上述那样制作的晶片，与实施例2同样地制成发光二极管芯片。在本例中，在半导体叠层结构侧和基板侧的上下设置了各电极，在电极间流通正向电流，电流20mA下的正向电压为2.9V。
另外，通过p侧的透光性正极观察发光，发光波长为460nm，发光输出功率显示10mW。这样的发光二极管的发光特性，对于由制作的晶片的大致整个面制作的发光二极管而言，可没有偏差地得到。
[实施例5]
在本例中，在ZnO(0001)基板上，作为缓冲层，使用RF磁控溅射法形成GaN的柱状结晶的集合体，在其上，作为基底层，使用与实施例1相同的装置形成掺杂Ge的AlGaN的层，进而在其上采用与实施例2同样的方法形成发光元件半导体叠层结构。
在这里，基底层的Al组成为10％。另外，进行缓冲层的溅射时的基板的温度为室温，进行基底层成膜时的基板的温度为750℃。另外，在本例中，为了尝试制作525nm附近的绿色LED，增加了发光层中含有的In的原料流量。
在实施例5中，生长出发光元件半导体叠层结构后，从反应装置中取出晶片，可确认晶片的表面为镜面。
接着，使用截面TEM法观察上述晶片。GaN层，可确认成为晶粒的宽度为5nm左右的柱状结晶。另外，缓冲层覆盖基板整个面而形成。
接着，将如上述那样制作的晶片，采用与实施例2同样的方法制成发光二极管芯片，另外，与实施例4同样地在叠层结构侧和基板侧的上下设置了各电极。接着，在电极间流通正向电流，电流20mA下的正向电压为3.3V。另外，通过p侧的透光性正极观察发光，发光波长为525nm，发光输出功率显示10mW。这样的发光二极管的发光特性，对于由制作的晶片的大致整个面制作的发光二极管而言，可没有偏差地得到。
由以上结果可知，本发明的III族氮化物化合物半导体发光元件，生产率优异，并具有优异的发光特性。
(第二实施方式)
在本实施方式中，对于以下记载的事项以外的事项，与上述第一实施方式相同。
在本实施方式中，作为使用溅射法成膜中的重要参数，可举出偏压、施加于靶的功率、基板温度、炉内的压力、氮分压、成膜速度等。
在本实施方式的制造方法中，用溅射法形成半导体层时，施加于基板11的偏压值优选为0.1W/cm2以上，更优选为0.2W/cm2以上，最优选为0.5W/cm2以上。
通过使施加于基板11上的偏压值为上述范围，可生成高偏压的反应物质，另外，可以以高的运动能量向基板11供给该反应物质，因此基板11上的迁移变得活跃，容易使位错环化。
另外，在实施方式中的制造方法中，用溅射法形成半导体层时，施加于金属靶(溅射靶)47的功率优选为0.1W/cm2～100W/cm2的范围，更优选为1W/cm2～50W/cm2的范围，最优选为1.5W/cm2～50W/cm2的范围。
通过使施加于金属靶47的功率为上述范围，而生成大的功率的反应物质，另外，可以以高的运动能量向基板11供给该反应物质，因此基板11上的迁移变得活跃，容易使位错环化。
(第三实施方式)
对于以下记载的事项以外的事项，与上述第一实施方式相同。
本实施方式的制造方法，是在形成上述半导体层时，向用于溅射的室(参照图7的符号41)内，供给氮(N2)和氩(Ar)进行溅射的方法。
另外，本实施方式的制造方法，是在形成上述半导体层时，使上述室内的压力为10Pa以下的方法。
另外，本实施方式的制造方法，是形成上述半导体层时的、上述基板的温度为400℃～1300℃的范围的方法。
另外，本实施方式的制造方法，是形成上述半导体层时的成膜速度为0.1～10nm/秒的范围的方法。
另外，缓冲层12，可以以除了基板11的表面11a以外还覆盖侧面的方式形成，进而，也可以以还覆盖基板11的背面的方式形成。
负极19，在基板11上依次层叠有n型半导体层14、发光层15及p型半导体层16的半导体层中，以与n型半导体层14的n型接触层14b接触的方式形成。
因此，在设置负极19时，通过除去p型半导体层16、发光层15及n型半导体层14的一部分，来形成n型接触层14b的露出区域14d，在其上形成负极19。
作为负极19的材料，各种组成和结构的负极为公知，可以没有任何限制地使用这些公知的负极，并可利用该技术领域中已知的惯用手段来设置。
[发光元件的制造方法]
以下，对于图2及图3表示的发光元件1的制造方法的一例进行说明。
本发明的发光元件的制造方法，如上述那样，是包括在基板11上采用溅射法形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的方法。
为了使用溅射法在基板11上形成结晶性优异的III族氮化物化合物半导体层，必须生成更高能量的反应物质，使基板上的迁移活跃，因此在本实施方式中为以下详述的方法。
〈叠层半导体的制造方法〉
在本实施方式的制造方法中，在基板11上使III族氮化物化合物半导体结晶进行外延生长，形成如图1所示的叠层半导体10时，在基板11上形成缓冲层12，在其上形成半导体层20。在本实施方式中，构成半导体层20的各层之中，采用溅射法形成构成n型半导体层14的基底层14a及n型接触层14b。接着，在其上使用MOCVD法形成构成n型半导体层14的n型覆层14c、发光层15、构成p型半导体层16的p型覆层16a及p型接触层16b的各层。
“缓冲层的形成”
在基板11上形成缓冲层12时，优选对基板11进行湿式的前处理。例如，对于由硅构成的基板11，实施熟知的RCA洗涤方法，使表面为氢终端，使成膜工艺稳定。
另外，在基板11导入反应器中后、形成缓冲层12之前，可使用溅射方法等的方法进行前处理。具体地说，通过将基板11暴露于Ar、N2的等离子体中来整理表面。例如，通过使氩气、氮气等的等离子体作用于基板11表面，可除去附着于基板11表面的有机物和氧化物。此时，如果在基板11与室之间施加电压，则等离子体粒子高效地作用于基板11。
进行基板11表面的前处理后，向溅射装置内导入氩气及氮气，降低基板11的温度至500℃左右。接着，在基板11侧施加高频偏压的同时，在由金属A1构成的Al靶侧施加功率，将炉内的压力保持为一定的同时，在基板11上形成由AlN构成的缓冲层12。
在基板11上形成缓冲层12的方法，没有特别限定，除了溅射法以外，例如可举出MOCVD法、脉冲激光沉积(PLD)法、脉冲电子束沉积(PED)法等，可适当选择使用，但由于溅射法最简便且适合于量产，因此为优选的方法。另外，使用DC溅射时，会导致靶表面的充电，存在成膜速度不稳定的可能性，因此优选为脉冲DC溅射法或RF溅射法。
在基板11上成膜的缓冲层12，优选以含有Al的组成成膜，特别优选以含有AlN的组成进行成膜。另外，作为用于缓冲层12的材料，只要是由通式AlGaInN表示的III族氮化物化合物半导体，则可使用任何的材料。进而，也可以形成为含有作为V族的As、P的组成来进行成膜。
使缓冲层12为含有Al的组成时，其中优选为GaAlN，此时，Al的组成优选为50％以上。
另外，通过由AlN形成缓冲层12，可高效地成为柱状结晶集合体，因而更优选。
另外，如上述那样，缓冲层12，可以以除了覆盖基板11的表面11a以外还覆盖侧面的方式形成，进而，也可以以还覆盖基板11的背面的方式形成。
但是，采用以往的成膜方法形成缓冲层时，最多需进行6次～8次左右的成膜处理，成为长时间的工序。作为这以外的成膜方法，也可考虑通过将基板不保持而设置于室内，在基板全面进行成膜的方法，但在需要加热基板时，担心装置变得复杂。
因此，例如可考虑一边通过使基板摇动或旋转运动，相对于成膜材料的溅射方向变更基板的位置，一边进行成膜的方法。根据这样的方法，可采用一次的工序将基板的表面及侧面成膜，接着通过进行对基板背面的成膜工序，能够以合计两次的工序覆盖基板全面。
另外，成膜材料源(靶)为由大面积的发生源产生的构成，并且，通过移动材料的发生位置，不移动基板而在基板全面进行成膜的方法即可。作为这样的方法，可列举出，如上述那样，一边通过使磁铁摇动或者旋转运动，在靶内移动阴极的磁铁的位置，一边进行成膜的RF溅射法。
另外，通过这样的RF溅射法进行成膜时，可采用移动基板侧和阴极侧两者的方法。进而，通过将作为材料的发生源的阴极配置于基板附近，并不将发生的等离子体以束状供给于基板，而是成为以将基板包入的方式供给的构成，基板表面及侧面的同时成膜成为可能。
“半导体层的形成”
通过在缓冲层12上，依次层叠n型半导体层14、发光层15及p型半导体层16，而形成半导体层20。在本实施方式的制造方法中，如上述那样，在构成半导体层20的各层之中，使用溅射法形成构成n型半导体层14的基底层14a及n型接触层14b，另外，使用MOCVD法形成n型覆层14c、发光层15及p型半导体层16。
作为氮化镓系化合物半导体的生长方法，可举出MOCVD(金属有机化学气相沉积法)、HVPE(氢化物气相生长法)、MBE(分子束外延法)等，从膜厚控制性、量产性的观点出发优选MOCVD法。在MOCVD法中，作为载气可以使用氢(H2)或氮(N2)，作为III族原料，Ga源可以使用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源可以使用三甲基铝(TMA)或三乙基铝(TEA)，作为In源可以使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料的氮源可以使用氨(NH3)或肼(N2H4)等。另外，作为掺杂物，在n型中作为Si原料可使用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料可使用锗烷气(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)等有机锗化合物。在MBE法中，也可利用元素态的锗作为掺杂源。在p型中作为Mg原料例如可使用双环戊二烯基镁(Cp2Mg)、双乙基环戊二烯基镁(EtCp2Mg)。
(基底层及n型接触层的形成)
形成本实施方式的半导体层20时，首先，采用溅射法在缓冲层12上层叠地形成n型半导体层14的基底层14a。另外，在基底层14a上，进而采用溅射法层叠地形成n型接触层14b。
在本实施方式的制造方法中，采用了在形成基底层14a和n型接触层14b时，向用于溅射的室内供给氮和氩，进行溅射的工序。
在本实施方式的制造方法中，例如可使用图7表示的溅射装置40，形成基底层14a及n型接触层14b。图示例的溅射装置40，在溅射靶47的下方配置磁铁42，该磁铁42通过省略图示的驱动装置，在溅射靶47的下方，沿靶台43摇动。向室41供给氮气和氩气，在安装于加热器44的基板11上，采用溅射法形成半导体层。
以下对于使用图7中例示的溅射装置时的、形成基底层14a及n型接触层14b的方法进行说明。
首先，导入氩气及氮气于室内41后，将基板11的温度升温至100℃左右，在基板11侧施加高频偏压的同时，在由金属Ga构成的溅射靶47侧施加功率，一边将室内的压力保持为0.5Pa，一边在基板11上形成由未掺杂的GaN构成的基底层14a。
接着，在与基底层14a同样的条件下，形成由掺杂Si的GaN构成的n型接触层14b。此时，通过由离子枪向设置于室41内的省略图示的Si靶照射离子，从Si靶取出Si并掺杂于GaN中。通过这样的工序，在缓冲层12上形成由未掺杂的GaN构成的基底层14a，进而在其上形成由掺杂Si的GaN构成的n型接触层14b。
作为在本实施方式的制造方法中使用的溅射法，优选通过使用RF(高频)溅射法或DC溅射法，对溅射靶施加功率。
另外，通常使用后述的反应性溅射法时，可容易控制成膜速度，因此更优选使用RF溅射法。
另外，在DC溅射法中，使用反应性溅射法时，当为以DC连续地施加电场的状态时，溅射靶充电，难以提高成膜速度，因此优选脉冲地给予偏压的脉冲式DC溅射法。
另外，采用溅射法形成半导体层(在本实施方式中为基底层14a和n型接触层14b)时，通过使氮化物原料在反应器内流通的反应性溅射法来成膜的方法，通过控制反应可良好地保持结晶性，并能够稳定地再现其良好的结晶性，因而优选。
另外，采用溅射法形成半导体层时，如图7表示的溅射装置40那样，优选相对于溅射靶47旋转磁场或摇动磁场。
特别是使用RF溅射时，作为得到均匀的膜厚的方法，优选一边在靶(溅射靶)内移动磁场的位置一边进行成膜。具体的磁铁的运动方法，可根据溅射装置的种类进行适当选择，例如，可使磁铁摇动或者旋转运动。
另外，使用溅射法形成混晶层时，有预先将成为靶的金属制成金属材料的混合物(可以未必形成合金)的方法，另外，也可为准备由不同材料构成的两个靶，同时进行溅射的方法。例如，在形成一定组成的膜时，使用混合材料的靶，将组成不同的几种膜成膜时，将多个靶设置于室内即可。
采用溅射法形成基底层14a及n型接触层14b时，可采用通过使氮化物原料在反应器内流通的反应性溅射法来进行成膜的方法，通过控制反应，可良好地保持结晶性，可稳定地再现其良好的结晶性，因此更优选。另外，采用溅射法形成基底层14a和n型接触层14b时，与MOCVD法、MBE法等比较，可使装置成为简便的构成。
在本实施方式的制造方法中，N2流量相对于氮(N2)和氩(Ar)的流量的比例优选为20％～98％的范围。当为低于该范围的N2流量比时，溅射金属以金属态附着于基板上。另外，当为高于上述范围的流量比时，由于Ar的量过少，因此溅射速度降低。
氮流量相对于N2和Ar的流量的比例，特别优选为25％～90％的范围。
在本实施方式的制造方法中，如上述那样，使溅射装置的室内气体中的N2浓度高，进而，以上述流量比混合作为重量大的气体的Ar。当室内的气体仅是N2时，由于敲击金属靶47的力弱，因此限制了成膜速度，在本实施方式中，通过以上述流量比与重量大的Ar混合，可提高成膜速度，并可使基板11上的迁移活跃。
作为在本实施方式中使用的氮原料，可以没有任何限制地使用通常已知的氮化合物，但氨、N2气操作简单，并且可比较廉价地得到，因而优选。
氨分解效率良好，能以高的生长速度进行成膜，但由于反应性或毒性高，因此需要除害设备和气体检测器，另外，必须使反应装置中使用的构件的材料为化学稳定性高的材料。
另外，使用氮气作为原料时，作为装置可使用简便的装置，但不能得到高的反应速度。但是，采用通过电场或热等分解氮气后导入到装置中的方法，可得到虽然比氨低但是可用于工业生产的程度的成膜速度，因此考虑到于装置成本的兼顾，是最适合的氮源。
在本实施方式的制造方法中，在形成基底层14a及n型接触层14b时，室41内的压力优选为10Pa以下，另外，更优选为5Pa以下，最优选为1Pa以下。室41内的压力在上述范围内时，能以高效率形成结晶性良好的基底层14a及n型接触层14b。室41内的压力超过10Pa时，担心不能得到结晶性良好的基底层14a及n型接触层14b。
再者，采用溅射法形成半导体层时的室41内的压力优选为0.3Pa以上。室41内的压力小于0.3Pa时，氮的存在量变得过小，担心被溅射的金属以没有成为氮化物的状态附着于基板11上。
本发明人等进行深入实验、研究的结果发现，在采用溅射法形成半导体层时的基板11的温度，优选为400℃～1300℃的范围。这是因为，通过提高形成基底层14a及n型接触层14b时的基板11的温度，容易产生原子的迁移，位错的环化容易进行。另外，形成基底层14a及n型接触层14b时的基板11的温度，必须是比结晶分解的温度低的温度，因此优选小于1300℃。
另外，通过使基板11的温度为上述温度范围内而进行溅射，可得到结晶性良好的基底层14a及n型接触层14b。
在本实施方式的制造方法中，通过使采用溅射法形成半导体层时的基板11的温度为上述范围来提高基板温度，由此可将到达基板11的反应物质(从金属靶47取出的金属)在结晶表面的运动活化。
另外，本实施方式的制造方法，采用溅射法形成半导体层时的成膜速度，优选为0.1～10nm/秒的范围。
成膜速度小于0.1nm/秒时，成膜工艺变成长时间，工业生产上浪费变大。另外，成膜速度超过10nm/秒时，难以得到良好的膜。
根据本实施方式的制造方法，通过在上述条件下，使用溅射法，将氮和氩供给于室内，形成构成半导体层20之中的n型半导体层14的基底层14a及n型接触层14b，可生成高偏压或功率大的反应物质，另外，能以高的运动能量将该反应物质供给至缓冲层12的表面，因此在缓冲层12上产生迁移，容易使位错环化。由此，构成半导体层20的n型半导体层14的基底层14a，不会原样地继承在基板11上成膜的作为柱状结晶集合体的缓冲层12的结晶性。因此，可形成成膜效率高、生产率优异，并且结晶性优异的III族氮化物化合物半导体。
另外，在本实施方式的制造方法中，使用溅射法，将氮和氩供给至室内，形成基底层14a及n型接触层14b，因此与MOCVD法相比，可提高成膜速度，可缩短成膜(制造)时间。
通过缩短制造时间，可抑制杂质进入溅射装置内的室内至最小限度。
(n型覆层的形成)
在本实施方式中，在采用溅射法形成的n型接触层14b上，使用MOCVD法形成n型覆层14c。
此时，可将依次层叠有如上述那样得到的缓冲层12、基底层14a、n型接触层14b的基板11导入MOCVD炉中，在n型接触层14b上通过以往公知的方法形成由In0.1Ga0.9N构成的n型覆层14c。
(发光层的形成)
在n型覆层14c上，采用MOCVD法形成发光层15。
在本实施方式中形成的如图1所示的发光层15，具有开始于GaN势垒层且终止于GaN势垒层的叠层结构，交替地层叠由GaN形成的6层的势垒层15a和由未掺杂的In0.2Ga0.8N构成的5层的阱层15b而形成。
另外，在本实施方式的制造方法中，可通过使用与在n型覆层14c的成膜中使用的MOCVD炉相同的炉，采用以往公知的MOCVD法形成发光层15。
(p型覆层及p型接触层的形成)
在发光层15上，即，在成为发光层15的最上层的势垒层15a上，采用MOCVD法形成包含p型覆层16a及p型接触层16b的p型半导体层16。
在本实施方式中，首先，在发光层15(最上层的势垒层15a)上形成由掺杂Mg的Al0.1Ga0.9N构成的p型覆层16a，进而在其上形成由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b。
在本实施方式的制造方法中，可通过使用与在n型覆层14c及发光层15的成膜中使用的MOCVD炉相同的炉，采用以往公知的MOCVD法形成p型半导体层16。
〈透光性正极的形成〉
通过如上述那样的方法，在于基板11上层叠有缓冲层12及半导体层的叠层半导体10的p型接触层16b上，形成由ITO构成的透光性正极17。
作为透光性正极17的形成方法，没有特别限定，可采用本技术领域中熟知的惯用手段进行设置。另外，其结构可以没有任何限制地使用包括以往公知的结构在内的任何结构。
另外，虽然本实施方式的透光性正极17使用ITO(In2O3-SnO2)形成，但并不限于此，可使用例如AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-Ga2O3)等材料来形成。
另外，形成透光性正极17后，有时实施以合金化、透明化为目的的热退火，但也可以不实施。
〈正极及负极的形成〉
在叠层半导体10上形成的透光性正极17上，进一步形成正极焊盘18。
该正极焊盘18，例如可利用以往公知的方法，从透光性正极17的表面侧开始依次层叠Ti、Al、Au各材料而形成。
另外，在形成负极19时，首先通过干蚀刻等方法除去在基板11上形成的p型半导体层16、发光层15及n型半导体层14的一部分，由此形成n型接触层14b的露出区域14d(参照图2及图3)。
接着，在该露出区域14d上，例如采用以往公知的方法从露出区域14d表面侧开始依次层叠Ni、Al、Ti及Au各材料，可形成4层结构的负极19。
接着，对于如上述那样在叠层半导体10上设置了透光性正极17、正极焊盘18及负极19的晶片，研削和研磨基板11的背面，形成为镜状的面后，例如通过切断成350μm见方的正方形，可制成发光元件芯片(发光元件1)。
根据如以上说明的本实施方式的III族氮化物化合物半导体发光元件的制造方法，采用上述构成，可采用溅射法以短时间形成均匀性良好的结晶膜。由此，可稳定地形成结晶性良好的III族氮化物化合物半导体层。
在本实施方式的制造方法中，在上述条件下，形成构成由包含Ga的III族氮化物化合物形成的半导体层20的层之中的、n型半导体层14的基底层14a及n型接触层14b时，通过供给氮及氩于室41内进行溅射，可生成高偏压或功率大的反应物质，另外，能以高运动能量向基板11供给该反应物质，因此在缓冲层12上发生迁移，容易将位错环化。由此，n型半导体层14的基底层14a，不会原样地继承在基板11上成膜的作为柱状结晶的集合体的缓冲层12的结晶性。由此，可形成结晶性良好的由III族氮化物化合物构成的半导体层。
另外，在本实施方式中，如上述那样，通过向室41内供给氮及氩进行溅射，而形成基底层14a及n型接触层14b，因此可提高半导体层20的成膜速度，可缩短成膜(制造)时间。进而，通过缩短制造时间，可将杂质进入溅射装置内的室内的情况抑制为最小限度。
因而，可得到生产率优异、并具有优异的发光特性的III族氮化物化合物半导体发光元件。
[灯]
通过组合如以上说明的本发明的III族氮化物化合物半导体发光元件和荧光体，可利用本领域技术人员公知的手段构成灯。一直以来，已知有通过组合发光元件和荧光体来改变发光色的技术，可以没有任何限制地采用这样的技术。
例如，通过适当地选定荧光体，可得到比发光元件长的波长的发光，另外，通过混合发光元件自身的发光波长和由荧光体转换的波长，可制成呈白色发光的灯。
另外，作为灯，可用于一般用途的炮弹型、便携的背光用途的侧面发光(side view)型、在显示器中使用的顶部发光(top view)型等的任何用途。
例如，如图4表示的例那样，将同一面电极型的III族氮化物化合物半导体发光元件1安装成炮弹型时，在两个框中的一个(在图4中为框31)上粘接发光元件1，另外，用线34将发光元件1的负极(参照图3表示的符号19)与框32接合，用线33将发光元件1的正极焊盘(参照图3表示的符号18)与框31接合。接着，通过由透明的树脂构成的塑模35将发光元件1的周边进行模塑，制成图4所示的炮弹型的灯3。
另外，本发明的III族氮化物化合物半导体发光元件，除了上述发光元件以外，还可用于激光元件和受光元件等的光电转换元件、或HBT、HEMT等的电子器件等。这些半导体元件，已知有很多各种结构的半导体元件，本发明的III族氮化物化合物半导体发光元件的叠层结构体的元件结构，包含这些公知的元件结构而没有任何限制。
接着，通过实施例更详细地说明本发明的III族氮化物化合物半导体发光元件的制造方法，但本发明并不仅限于这些实施例。
[实施例6]
图1表示本实验例制作的III族氮化物化合物半导体发光元件的叠层半导体的截面模式图。
在本例中，在由蓝宝石构成的基板11的c面上，作为缓冲层12，使用RF溅射法形成由AlN构成的柱状结晶的集合体，在其上，作为基底层14a及n型接触层14b，使用RF溅射法形成由GaN构成的层。
首先，由仅将一面进行镜面研磨至可用于外延生长的程度的蓝宝石构成的基板11，不进行特别是湿式等的前处理而导入溅射装置中。在这里，作为溅射装置，使用了具有高频式电源，并具有可在靶内移动磁铁的位置的机构的装置。
接着，在溅射装置内将基板11加热至750℃，以15sccm的流量仅导入氮气后，将室内的压力保持在0.08Pa，在基板11侧施加50W的高频偏压，暴露于氮等离子体中，由此洗涤基板11表面。
接着，在向溅射装置内导入氩和氮气之后，使基板11的温度降低至500℃。然后，在基板11侧施加0.5W/cm2的高频偏压的同时，在金属Al靶侧施加1W/cm2的功率，保持炉内的压力为0.5Pa，在以5sccm流通氩气、以15sccm流通氮气的条件下(氮在气体全体中的比例为75％)，在由蓝宝石构成的基板11上形成由AlN构成的缓冲层12。
在洗涤基板11时及成膜时的任一时候旋转靶内的磁铁。
接着，根据预先测定的成膜速度(0.12nm/秒)进行规定时间的处理，形成50nm的AlN膜(缓冲层12)后，停止等离子体工作，降低基板11的温度。
接着，从溅射装置中取出形成了缓冲层12的基板11，输送到另外的溅射装置中，使用溅射法按照以下的顺序制作形成了GaN层(III族氮化物半导体)的试样。在这里，作为形成GaN层的溅射装置，使用具有高频率的电源，并具有通过磁铁扫描四角形的Ga靶内，可移动磁场施加的位置的机构的装置。另外，在Ga靶内设置用于流通致冷剂的配管，使冷却至20℃的致冷剂在配管内流通，防止由热引起的Ga的熔化。
首先，向室内导入氩气和氮气后，将基板11的温度升温至1000℃。接着，在基板11侧施加0.5W/cm2的高频偏压，同时在金属Ga靶侧施加1W/cm2的功率，保持室内的压力为0.5Pa的同时，在以5sccm流通氩气、以15sccm流通氮气的条件下(氮与气体全体的比为75％)，在基板11上形成由GaN构成的层(基底层14a)。此时的生长速度大约为1nm/秒。接着，形成6μm的GaN层后，停止产生等离子体。
接着，在同样的条件下，形成具有1×1019cm-3的电子浓度的2μm的掺杂Si的GaN层(n型接触层14b)。成膜的各条件与未掺杂的GaN层同样，向设置于室内的Si靶照射由离子枪放出的离子并取出Si，从而掺杂Si。
通过以上工序，在由蓝宝石构成的基板11上，形成具有柱状结构并由AlN构成的缓冲层12，在其上以未掺杂的形式来形成6μm的膜厚的GaN层(基底层14a)，再在其上形成具有1×1019cm-3的电子浓度的2μm的掺杂Si的GaN层(n型接触层14b)，制作了实施例6的试样。该试样表面呈现无色透明的镜状。
接着，使用X射线测定器(パナリテイカル社制；四结晶X射线测定装置，型号：X‘pert)测定通过上述方法得到的未掺杂的GaN层(基底层14a)的X射线摇摆曲线(XRC)。该测定使用Cuβ射线X射线发生源作为光源，在作为对称面的(0002)面和作为非对称面的(10-10)面进行。通常，III族氮化物化合物半导体的情况下，(0002)面的XRC光谱半值宽成为结晶的平坦性(モザイシテイ)的指标，(10-10)面的XRC光谱半值宽成为位错密度(螺旋状；twist)的指标。该测定的结果，利用本发明的制造方法制作的未掺杂的GaN层，在(0002)面的测定中显示半值宽80arcsec，对于(11-20)面而言显示半值宽250arcsec。
[实施例7]
在本例中，在与实施例6同样的条件下成膜的6μm的未掺杂的GaN结晶(基底层14a)上，使用相同的溅射装置，形成了掺杂Si的n型接触层14b。
接着，将试样导入MOCVD炉中，形成其上的各层，最终制作了如图1所示的III族氮化物化合物半导体发光元件用的具有外延层结构的外延晶片(叠层半导体10)。
该外延晶片具有下述结构：在由具有c面的蓝宝石构成的基板11上，通过与实施例1同样的生长方法，形成具有柱状结构的由AlN构成的缓冲层12后，从基板11侧开始顺序地层叠了：6μm的由未掺杂的GaN形成的基底层14a、由具有1×1019cm-3的电子浓度的2μm的由掺杂Si的GaN构成的n型接触层14b、具有1×1018cm-3的电子浓度的20nm的In0.1Ga0.9N型覆层(n型覆层14c)、开始于GaN势垒层且终止于GaN势垒层的叠层结构的、交替地层叠有层厚为16nm的GaN构成的6层的势垒层15a和层厚为3nm的未掺杂的In0.2Ga0.8N构成的5层的阱层15b而成的发光层(多量子阱结构)15、具有5nm的由掺杂Mg的Al0.1Ga0.9N构成的p型覆层16a和膜厚200nm的由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b的p型半导体层16。
由以上的顺序，制作了半导体发光元件用的具有外延层结构的外延晶片。在这里，由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b，即使不进行用于将p型载流子活化的退火处理，也显示出p型特性。
接着，使用如上述那样的在由蓝宝石构成的基板11上层叠有外延层结构的外延晶片(参照图1的叠层半导体10)，制作作为半导体发光元件的一种的发光二极管(参照图2及图3的发光元件1)。
首先，对于制作的晶片，通过公知的光刻法在由掺杂Mg的Al0.02Ga0.98N构成的p型接触层16b的表面上，形成由ITO构成的透光性正极17、和具有在其上从正极表面侧开始顺序层叠了Ti、Al、Au的结构的正极焊盘18。另外，对晶片的一部分实施干蚀刻，露出n型接触层14b上的露出区域14d，在该部分上制作由Ni、Al、Ti及Au这4层构成的负极19。通过这些工序，在晶片上制作了具有如图2及图3表示的形状的各电极。
对于如上述那样在p型半导体层及n型半导体层这两层上形成了电极的晶片，研削和研磨基板11的背侧，制成镜状的面，切断成350μm见方的正方形的芯片，各电极朝上地载置于引线框上，通过用金线连接于引线框，制成了半导体发光元件。在该半导体发光元件(发光二极管)的正极焊盘18及负极19的电极之间流通正向电流，电流20mA下的正向电压为3.0V。另外，通过p侧的透光性正极17观察发光状态，发光波长为470nm，发光输出功率显示15mW。这样的发光二极管的发光特性，对于由制作的晶片的大致整个面制作的发光二极管而言，可没有偏差地得到。
另外，在实施例7中，上述成膜处理的全部工序所需的时间为8小时。
[比较例1]
在本例中，在由蓝宝石构成的基板的c面上，作为缓冲层，使用旋转阴极式的RF溅射装置，并使基板温度为700℃，形成AlN的柱状结晶的集合体，另外，向室内供给的气体只为氮，并且使基板温度为900℃来形成基底层，除此以外，在与实施例6和实施例7同样的条件下，通过溅射形成基底层14a和n型接触层14b。接着，从反应装置中取出晶片，可目视确认晶片的表面为镜面。
接着，在上述n型接触层14b上，采用MOCVD法与实施例7同样地形成发光元件半导体叠层结构。
接着，将如上述那样制作的晶片，与实施例2同样地制成发光二极管芯片。在电极间流通正向电流，电流20mA下的正向电压为3.5V。另外，通过p侧的透光性正极观察发光，发光波长为470nm，发光输出功率显示9mW。这样的发光二极管的发光特性，对于由制作的晶片的大致全面制作的发光二极管而言，可没有偏差地得到。
但是，在比较例1中，可以确认成膜速度为实施例6的1/3左右的速度。另外，在比较例1中，成膜处理的全部工序所需要的时间为14小时，结果与实施例7相比工序时间变长。
[比较例2]
在本例中，除了使溅射装置的室内压力为15Pa以外，与实施例6和实施例7同样地操作，在缓冲层12上，采用溅射法形成基底层14a和n型接触层14b。接着，从反应装置中取出晶片，晶片的表面白浊，不能成膜形成发光元件结构。
[比较例3]
在本例中，除了使基板11的温度为200℃以外，与实施例6和实施例7同样地操作，在缓冲层12上，采用溅射法形成基底层14a和n型接触层14b。接着，从反应装置中取出晶片，晶片的表面白浊，不能成膜形成发光元件结构。
[比较例4]
在本例中，除了使成膜速度为20nm/秒以外，与实施例6和实施例7同样地操作，在缓冲层12上，采用溅射法形成基底层14a和n型接触层14b。接着，从反应装置中取出晶片，晶片的表面白浊，不能成膜形成发光元件结构。
[实施例8]
在本例中，在ZnO(0001)基板上，作为缓冲层，使用RF磁控溅射法形成GaN的柱状结晶的集合体，在其上，使用与实施例6相同的装置，形成由掺杂Ge的AlGaN构成的基底层，在基底层上，形成由掺杂Si的AlGaN构成的n型接触层。接着，进而在其上采用与实施例7同样的方法，由MOCVD法形成发光元件半导体叠层结构。在这里，基底层的Al组成为10％。另外，进行缓冲层的溅射时的基板的温度为室温，进行基底层的成膜时的基板的温度为750℃。另外，在本例中，为了尝试制作525nm附近的绿色LED，增加发光层中含有的In的原料流量。
在实施例8中，生长出发光元件半导体叠层结构后，从反应装置中取出晶片，可确认晶片的表面为镜面。
将如上述那样制作的晶片，采用与实施例7同样的方法制成发光二极管芯片，接着，在电极间流通正向电流，电流20mA下的正向电压为3.0V。另外，通过p侧的透光性正极观察发光，发光波长为525nm，发光输出功率显示8mW。这样的发光二极管的发光特性，对于由制作的晶片的大致全面制作的发光二极管而言，可没有偏差地得到。
由以上结果可知，本发明的III族氮化物化合物半导体发光元件，生产率优异，并具有优异的发光特性。
产业上的利用可能性
由本发明得到的III族氮化物化合物半导体发光元件，具有由具有良好结晶性的III族氮化物化合物半导体结晶构成的表面层。
因此，可制作具有优异的发光特性的发光二极管、激光二极管或电子器件等的半导体元件。
本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (53)

1.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在将所述基板和溅射靶对向地配置的同时，使所述基板与所述溅射靶的间隔为20～100mm的范围。
2.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，施加于溅射靶的功率通过高频方式或脉冲DC方式施加。
3.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，预先使在溅射中使用的室内的真空度为1.0×10-3Pa以下之后，向所述室内供给原料。
4.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，使所述基板和溅射靶的位置关系为面对式。
5.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，相对于溅射靶使磁场旋转或使磁场摇动。
6.根据权利要求1～5的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，通过使氮化物原料在反应器内流通的反应性溅射法形成所述半导体层。
7.根据权利要求6所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，作为所述氮化物原料使用氮。
8.根据权利要求1～7的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述基板与所述半导体层之间形成包含柱状结晶的缓冲层。
9.根据权利要求8所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，采用溅射法形成所述缓冲层。
10.根据权利要求8或9所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由含有作为III族元素的Al的III族氮化物化合物形成所述缓冲层。
11.根据权利要求10所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由AlN形成所述缓冲层。
12.根据权利要求8～11的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，以覆盖所述基板的表面的至少90％以上的方式形成所述缓冲层。
13.根据权利要求8～12的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，构成所述缓冲层的柱状结晶的宽度为0.1～100nm的范围。
14.根据权利要求8～13的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述缓冲层的膜厚为10～500nm的范围。
15.根据权利要求8～14的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在由AlN形成所述缓冲层的同时，由GaN形成由III族氮化物化合物形成的所述半导体层。
16.根据权利要求1～15的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述基板使用蓝宝石。
17.一种III族氮化物化合物半导体发光元件，其是采用权利要求1～16的任一项所述的制造方法得到的。
18.一种灯，其使用了权利要求17所述的III族氮化物化合物半导体发光元件。
19.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在采用溅射法形成所述半导体层时，使施加于所述基板的偏压值为0.1W/cm2以上。
20.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在采用溅射法形成所述半导体层时，使施加于溅射靶的功率为0.1W/cm2～100W/cm2的范围。
21.根据权利要求权利要求19或20所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，通过使氮化物原料在反应器内流通的反应性溅射法形成所述半导体层。
22.根据权利要求21所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，作为所述氮化物原料使用了氮。
23.根据权利要求19～22的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述基板与所述半导体层之间形成包含柱状结晶的缓冲层。
24.根据权利要求23所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，采用溅射法形成所述缓冲层。
25.根据权利要求23或24所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由含有Al的III族氮化物化合物形成所述缓冲层。
26.根据权利要求25所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由AlN形成所述缓冲层。
27.根据权利要求23～26的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，以覆盖所述基板的表面的至少90％以上的方式形成所述缓冲层。
28.根据权利要求23～27的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，构成所述缓冲层的柱状结晶的宽度为0.1～100nm的范围。
29.根据权利要求23～28的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述缓冲层的膜厚为10～500nm的范围。
30.根据权利要求23～29的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在由AlN形成所述缓冲层的同时，由GaN形成由III族氮化物化合物形成的所述半导体层。
31.根据权利要求19～30的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述基板使用蓝宝石。
32.一种III族氮化物化合物半导体发光元件，其是采用权利要求19～32的任一项所述的制造方法得到的。
33.一种灯，其使用了权利要求32所述的III族氮化物化合物半导体发光元件。
34.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，向在溅射中使用的室内供给氮和氩从而进行溅射。
35.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在形成所述半导体层时，使在溅射中使用的室内的压力为10Pa以下。
36.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，形成所述半导体层时的所述基板的温度为400℃～1300℃的范围。
37.一种III族氮化物化合物半导体发光元件的制造方法，是包括采用溅射法在基板上形成由含有作为III族元素的Ga的III族氮化物化合物半导体构成的半导体层的工序的III族氮化物化合物半导体发光元件的制造方法，其特征在于，形成所述半导体层时的成膜速度为0.1～10nm/秒的范围。
38.根据权利要求34～37的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述基板上，作为所述半导体层，至少依次层叠n型半导体层、发光层、p型半导体层的各层而成膜。
39.根据权利要求34～38的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，通过使氮化物原料在反应器内流通的反应性溅射法形成所述半导体层。
40.根据权利要求39所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，作为所述氮化物原料，使用氮。
41.根据权利要求34～40的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述基板与所述半导体层之间形成包含柱状结晶的缓冲层。
42.根据权利要求41所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，采用溅射法形成所述缓冲层。
43.根据权利要求41或42所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由含有作为III族元素的Al的III族氮化物化合物形成所述缓冲层。
44.根据权利要求43所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，由AlN形成所述缓冲层。
45.根据权利要求41～44的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，以覆盖所述基板的表面的至少90％以上的方式形成所述缓冲层。
46.根据权利要求41～45的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，构成所述缓冲层的柱状结晶的宽度为0.1～100nm的范围。
47.根据权利要求41～46的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述缓冲层的膜厚为10～500nm的范围。
48.根据权利要求41～47的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在由AlN形成所述缓冲层的同时，由GaN形成由III族氮化物化合物形成的所述半导体层。
49.根据权利要求41～48的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，在所述缓冲层上层叠地形成在所述n型半导体层中具有的基底层。
50.根据权利要求49所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述基底层的膜厚为0.1μm以上。
51.根据权利要求34～50的任一项所述的III族氮化物化合物半导体发光元件的制造方法，其特征在于，所述基板使用蓝宝石。
52.一种III族氮化物化合物半导体发光元件，其是采用权利要求34～51的任一项所述的制造方法得到的。
53.一种灯，其使用了权利要求52所述的III族氮化物化合物半导体发光元件。
CN200780030345XA 2006-08-18 2007-08-15 Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯 Active CN101506946B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP223260/2006 2006-08-18
JP2006223261A JP2008047763A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2006223260A JP2008047762A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP223261/2006 2006-08-18
JP291082/2006 2006-10-26
JP2006291082A JP2008106316A (ja) 2006-10-26 2006-10-26 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
PCT/JP2007/065902 WO2008020599A1 (en) 2006-08-18 2007-08-15 Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp

Publications (2)

Publication Number Publication Date
CN101506946A true CN101506946A (zh) 2009-08-12
CN101506946B CN101506946B (zh) 2012-11-21

Family

ID=39181189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780030345XA Active CN101506946B (zh) 2006-08-18 2007-08-15 Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯

Country Status (2)

Country Link
JP (1) JP2008047762A (zh)
CN (1) CN101506946B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779449A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种生长氮化镓系薄膜的复合衬底及其制备方法和应用
CN104508795A (zh) * 2012-06-15 2015-04-08 欧瑞康高级技术股份公司 用于沉积第iii族氮化物半导体膜的方法
CN104603913A (zh) * 2012-06-26 2015-05-06 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
WO2017094028A1 (en) * 2015-12-02 2017-06-08 Indian Institute Of Technology Bombay Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique
CN107354428A (zh) * 2012-07-02 2017-11-17 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN109841708A (zh) * 2017-11-28 2019-06-04 中国科学院半导体研究所 半导体器件及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
US8070925B2 (en) * 2008-10-17 2011-12-06 Applied Materials, Inc. Physical vapor deposition reactor with circularly symmetric RF feed and DC feed to the sputter target
JP5855410B2 (ja) * 2011-09-29 2016-02-09 株式会社アルバック 窒化アルミニウム膜の形成方法
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6458344B2 (ja) * 2014-02-27 2019-01-30 東ソー株式会社 窒化ガリウム膜および積層基材の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043482A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd スパツタリング装置
JPH1161404A (ja) * 1997-08-21 1999-03-05 Hitachi Ltd 静電吸着装置及びその製造方法並びにそれを用いた加工装置
JP3749383B2 (ja) * 1998-08-25 2006-02-22 株式会社昭和真空 スパッタ装置における膜厚分布制御方法とその装置
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
JP2001254167A (ja) * 2000-03-10 2001-09-18 Ricoh Co Ltd スパッタ装置の防着面清掃方法及び防着板
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP4833616B2 (ja) * 2004-09-13 2011-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508795A (zh) * 2012-06-15 2015-04-08 欧瑞康高级技术股份公司 用于沉积第iii族氮化物半导体膜的方法
CN104603913A (zh) * 2012-06-26 2015-05-06 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
CN104603913B (zh) * 2012-06-26 2018-01-05 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
CN107354428A (zh) * 2012-07-02 2017-11-17 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN107354428B (zh) * 2012-07-02 2020-10-20 应用材料公司 用于制造装置的方法和设备
CN103779449A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种生长氮化镓系薄膜的复合衬底及其制备方法和应用
WO2017094028A1 (en) * 2015-12-02 2017-06-08 Indian Institute Of Technology Bombay Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique
CN109841708A (zh) * 2017-11-28 2019-06-04 中国科学院半导体研究所 半导体器件及其制备方法
CN109841708B (zh) * 2017-11-28 2022-05-31 中国科学院半导体研究所 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN101506946B (zh) 2012-11-21
JP2008047762A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
CN101506946B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
CN101689592B (zh) Ⅲ族氮化物半导体发光元件及其制造方法和灯
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
CN101925979B (zh) Iii族氮化物半导体的制造方法、iii族氮化物半导体发光元件的制造方法
EP2056339B1 (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device
US8012784B2 (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
CN101874306A (zh) Ⅲ族氮化物半导体发光元件及其制造方法以及灯
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
CN102113140A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2008109084A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153603A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US7585690B2 (en) Process for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device and lamp
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN101517759B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JP2008311420A (ja) スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130226

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130226

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.