JP3809464B2 - 半導体層の形成方法 - Google Patents

半導体層の形成方法 Download PDF

Info

Publication number
JP3809464B2
JP3809464B2 JP35456399A JP35456399A JP3809464B2 JP 3809464 B2 JP3809464 B2 JP 3809464B2 JP 35456399 A JP35456399 A JP 35456399A JP 35456399 A JP35456399 A JP 35456399A JP 3809464 B2 JP3809464 B2 JP 3809464B2
Authority
JP
Japan
Prior art keywords
layer
gan
forming
semiconductor layer
tesi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35456399A
Other languages
English (en)
Other versions
JP2001176804A (ja
Inventor
悟 田中
道一 武内
克信 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority to JP35456399A priority Critical patent/JP3809464B2/ja
Priority to EP00127381A priority patent/EP1109208A3/en
Priority to TW089126633A priority patent/TW502287B/zh
Priority to US09/734,651 priority patent/US6530991B2/en
Priority to KR1020000076710A priority patent/KR20010062441A/ko
Priority to CN00137299A priority patent/CN1302082A/zh
Publication of JP2001176804A publication Critical patent/JP2001176804A/ja
Application granted granted Critical
Publication of JP3809464B2 publication Critical patent/JP3809464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体層の形成方法に関し、さらに詳細には、各種の材料からなる基板上などに、例えば、GaN(窒化ガリウム)などの薄膜や厚膜などのエピタキシャル半導体層を形成する際に用いて好適な半導体層の形成方法に関する。
【0002】
【従来の技術】
近年、青色波長域〜紫外波長域のような短波長域における発光素子材料として、III−V族窒化物半導体であるGaNが注目されており、GaN系薄膜を材料とした青色発光ダイオード(LED)が実現されるとともに、GaN系薄膜を材料とした青色レーザーの研究が進められている。
【0003】
なお、GaN系薄膜としては、GaNのみならず、例えば、InGaNを発光素子材料とするものなどが知られている。
【0004】
こうしたGaN系薄膜を材料とした青色LEDの発光の効率を向上させたり、GaN系薄膜を材料とした青色レーザーを実現するためには、GaN系薄膜中に存在する、例えば、ミスフィット転位やミスフィット転位によって生じる貫通転位のような転位あるいは粒界などの構造欠陥を制御することが重要であると考えられている。
【0005】
ところで、基板として広く使用されるサファイア(Al)上に形成されたGaN薄膜における欠陥密度(単位面積当たりの構造欠陥の数)は、極めて高い値を示していた。
【0006】
このようなGaN系薄膜の欠陥密度の高さは、主にGaN系薄膜と基板材料(Al)との格子不整合と熱膨張率差に起因するものであり、基板材料としてのGaN系薄膜と格子整合するGaN基板が存在しない現状においては、GaN系薄膜の欠陥密度の高さは避け難い問題として指摘されていた。
【0007】
従来、GaN薄膜の欠陥密度の高さを改善するためには、薄膜構造を模式的に示した図1に示すように、基板材料として、例えば、SiC基板の一種である6H−SiC(0001)基板を用い、6H−SiC(0001)基板上にAlN薄膜(例えば、厚さ10nm以上)を形成し、このAlN薄膜上にGaN系薄膜(例えば、厚さ1.5μm)を形成するようにしていた。
【0008】
即ち、AlN薄膜は、SiC基板との格子不整合率が1%であるとともに、GaN薄膜との格子不整合が2.5%であり、こうしたAlN薄膜をSiC基板とGaN系薄膜とのバッファー層として用いたものであった。
【0009】
上記した図1に示す薄膜構造において、厚さ10nm以上のAlN薄膜上に1.5μmの厚さのGaNを形成した場合には構造欠陥の中の貫通転位に関しては、10cm−2オーダーの転位密度が得られたが、さらに、転位密度を大幅に低減することが望まれていた。
【0010】
こうした要望に鑑みて、最近においては、例えば、図2に示すようなELO(Epitaxial Lateral Overgrowth)法という手法が提案されている。
【0011】
このELO法においては、まず、基板200上にバッファー層202を介してGaNの結晶成長を行って、当該GaNの結晶成長により第1のGaN層204を形成し、その後に、第1のGaN層204上に所定のマスクパターンでマスク206の形成を行う(図2(a)参照)。
【0012】
そして、当該マスク206が形成された第1のGaN層204上に、さらに、GaNの結晶成長を行って第2のGaN層208を形成することにより、第2のGaN層208中の貫通転位の転位密度を低減しようとするものである(図2(b)参照)。
【0013】
上記したELO法によると、第1のGaN層204中においては10〜1010cm−2オーダーの転位密度で貫通転位が発生するのに対して、マスク206によって覆われていない第1のGaN層204上から成長するGaNの結晶は、マスク206上を横方向(図2(b)矢印方向)に成長するようになるので、第2のGaN層208中の貫通転位の転位密度は10cm−2オーダーに低減されるものであった。
【0014】
しかしながら、上記したELO法においては、第1のGaN層204上に所定のマスクパターンでマスク206を形成する必要があるが(図2(a)参照)、マスク206を形成するためにはエッチングなどの種々の作業工程が必要とされるので、作業時間が長時間に及ぶようになるとともに、製造コストなどが増大して、高価なものになるという問題点があった。
【0015】
さらに、ELO法においては、マスク206によって横方向に成長したGaNの結晶同士が融合する境界部分(図2(b)における点線部分)においては第2のGaN層208中に貫通転位が発生し、当該境界部分を含む第2のGaN層208を、例えば、青色LEDようなデバイスなどに使用しないようにすると、デバイスなどに使用することができるGaN系薄膜の領域が制限されてしまうという問題点があった。
【0016】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の有する問題点に鑑みてなされたものであり、その目的とするところは、各種の材料からなる基板上などにGaNなどの薄膜や厚膜の半導体層を形成する場合において、煩雑な工程を必要とすることなしに、当該半導体層中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を大幅に低減させることができるようにして、作業時間の短縮化を図ることができるとともに、製造コストを低減することのできる半導体層の形成方法を提供しようとするものである。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明のうち請求項1に記載の発明は、有機金属化学蒸着(MOCVD:Metalorganic Chemical Vapor Deposition)装置によりSiC基板上またはAl基板上またはSi基板上に、GaN層またはAlGaN層を形成する半導体層の形成方法において、SiC基板またはAl基板またはSi基板の表面にトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とアンモニア(NH)とを供給して、バッファー層としてのGaN層を形成するか、または、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)とアンモニア(NH)とを供給して、バッファー層としてのAlGaN層を形成する第1のステップと、上記第1のステップにおいて形成された上記バッファー層たるGaN層またはAlGaN層の表面に、GaN層またはAlGaN層へのn型不純物原料であるSiを、シラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって1モノレイヤー以下供給する第2のステップと、上記第2のステップにおいて上記シラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって供給されたSiが、上記バッファー層たるGaN層またはAlGaN層の表面の貫通転位が発生している位置に吸着して、表面が原子レベルで改質された上記バッファー層たるGaN層またはAlGaN層の表面に、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とアンモニア(NH)とを供給して、GaN層を1nm以上の厚さで形成するか、または、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)とアンモニア(NH)とを供給して、AlGaN層を1nm以上の厚さで形成する第3のステップとを有するようにしたものである。
【0018】
従って、本発明のうち請求項1に記載の発明によれば、有機金属化学蒸着(MOCVD:Metalorganic Chemical Vapor Deposition)装置によりSiC基板上またはAl基板上またはSi基板上に、GaN層またはAlGaN層を形成する半導体層の形成方法において、第1のステップにおいてSiC基板またはAl基板またはSi基板の表面にトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とアンモニア(NH)とが供給され、バッファー層としてのGaN層が形成され、または、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)とアンモニア(NH)とが供給され、バッファー層としてのAlGaN層が形成され、第2のステップにおいて、バッファー層たるGaN層またはAlGaN層の表面に、GaN層またはAlGaN層へのn型不純物原料であるSiが、シラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって1モノレイヤー以下供給され、当該供給されたSiがバッファー層たるGaN層またはAlGaN層の表面の貫通転位が発生している位置に吸着して、表面が原子レベルで改質された上記バッファー層たるGaN層またはAlGaN層の表面に、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とアンモニア(NH)とが供給され、GaN層が1nm以上の厚さで形成され、または、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)とアンモニア(NH)とが供給され、AlGaN層が1nm以上の厚さで形成される。つまり、シラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)中のSiはGaN層またはAlGaN層の表面に吸着し、これにより、GaN層またはAlGaN層の表面が原子レベルで改質され、その後に半導体層としてGaN層またはAlGaN層が形成されることになり、半導体層たるGaN層中またはAlGaN層中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができる。
【0019】
さらに、構造欠陥抑制物質として供給されるSiは、GaN層またはAlGaN層へのn型不純物原料として用いられている金属であるので、半導体層としてGaN層またはAlGaN層を形成する際において品質を劣化する物質とはならないものであり、当該Siの供給は容易に行うことができる。
【0020】
また、本発明のうち請求項2に記載の発明は、請求項1に記載の発明において、上記第2のステップにおいて、少なくともレーザー光、電子線、ラジカル、イオンビームまたは原子状水素のいずれかを用いるようにしたものである。
【0021】
このようにすると、構造欠陥抑制物質の供給された表面における表面拡散が促進され、構造欠陥抑制物質が当該表面の構造欠陥、特に、貫通転位が発生している位置に容易に吸着などするようになり、当該表面の原子レベルにおける改質を一層促進することができる。つまり、バッファー層たるGaN層またはAlGaN層の表面において、第2のステップでシラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって供給されたSiの表面拡散を促進でき、バッファー層たるGaN層またはAlGaN層の表面の貫通転位が発生している位置に、Siが容易に吸着するようになり、バッファー層たるGaN層またはAlGaN層の表面の原子レベルにおける改質を一層促進できる。
【0022】
また、本発明のうち請求項3に記載の発明は、請求項1に記載の発明において、上記第2のステップにおいて、第1のステップにおいて形成された上記バッファー層たるGaN層またはAlGaN層の表面に、上記Siの供給とともに、元素の周期表におけるII−A族のBe(ベリリウム)、Mg(マグネシウム)、III−B族のAl(アルミニウム)、Ga(ガリウム)、In(インジウム)、IV−B族のGe(ゲルマニウム)、Sn(スズ)、V−B族のN(窒素)、P(リン)、As(ヒ素)、Sb(アルチモン)、またはVI−B族のO(酸素)、S(硫黄)、Se(セレン)、Te(テルル)のうちの少なくとも1種類を供給するようにようにしたものである。
【0023】
このようにすると、構造欠陥抑制物質の供給された表面における表面拡散が促進され、構造欠陥抑制物質が当該表面の構造欠陥、特に、貫通転位が発生している位置に容易に吸着などするようになり、当該表面の原子レベルにおける改質を一層促進することができる。つまり、Siととも供給された元素の周期表におけるII−A族のBe(ベリリウム)、Mg(マグネシウム)、III−B族のAl(アルミニウム)、Ga(ガリウム)、In(インジウム)、IV−B族のGe(ゲルマニウム)、Sn(スズ)、V−B族のN(窒素)、P(リン)、As(ヒ素)、Sb(アルチモン)、またはVI−B族のO(酸素)、S(硫黄)、Se(セレン)、Te(テルル)のうちの少なくとも1種類によって、バッファー層たるGaN層またはAlGaN層の表面において、第2のステップでシラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって供給されたSiの表面拡散を促進でき、バッファー層たるGaN層またはAlGaN層の表面の貫通転位が発生している位置に、Siが容易に吸着するようになり、バッファー層たるGaN層またはAlGaN層の表面の原子レベルにおける改質を一層促進できる。
【0044】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明による半導体層の形成方法の第1の実施の形態を詳細に説明するものとする。
【0045】
図3には、本発明による半導体層の形成方法の第1の実施の形態によって、SiC(炭化シリコン)基板の一種である6H−SiC(0001)基板上に半導体層としてGaN薄膜を形成する状態が時系列に従って模式的に示されており、図3(a)に示す状態から順次、図3(b)に示す状態、図3(c)に示す状態を経て、図3(d)に示す状態に移行するものである。
【0046】
ここで、この実施の形態においては、図3(d)に示す薄膜構造を形成するには、横型の減圧(76Torr)した有機金属化学蒸着(MOCVD:Metalorganic Chemical Vapor Deposition)装置を用いることとするが、これに限られるものではないことは勿論であり、後述するように、MOCVD以外のスパッタリングなどの薄膜製造技術を用いてもよい。
【0047】
また、図4(a)乃至図4(d)には、MOCVD法を用いて図3(d)に示す薄膜構造を形成する際の処理条件が示されており、図5には、本発明による半導体層の形成方法の第1の実施の形態により、TESi(後述する)と半導体層としてのGaN薄膜を形成するガスとが供給されるタイミングを示す説明図が示されている。
【0048】
さらに、図6には、透過型電子顕微鏡(TEM)による、図4に示す処理条件により形成された図3(d)に示す薄膜構造の断面の電子顕微鏡写真が示されている。
【0049】
ここで、本発明の理解を容易にするために、本発明による半導体層の形成方法の第1の実施の形態により図3(d)に示す薄膜構造を形成する際の処理の概要を説明すると、まず、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成する(図3(a)参照)。
【0050】
その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成し、それからこのGaNバッファー層14の表面14aにn型不純物原料としてテトラエチルシラン(TESi)を供給する(図3(b)参照)。
【0051】
それから、TESiを供給した後のGaNバッファー層14上に、トリメチルガリウム(TMG)およびアンモニア(NH)を供給して、半導体層としてGaN層18を形成する。
【0052】
そうすると、このTESiが、構造欠陥、特に、貫通転位の成長を抑制する作用を働き、当該TESiの供給後にトリメチルガリウム(TMG)およびアンモニア(NH)を供給して、GaNの結晶成長によって半導体層として形成されるGaN層18の欠陥密度、特に、転位密度を大幅に低減させることができた。
【0053】
以下、本発明による半導体層の形成方法の第1の実施の形態により図3(d)に示す薄膜構造を形成する際の処理を詳細に説明することとする。
【0054】
まず、図4(a)に示す処理条件により、6H−SiC(0001)基板10上に、バッファー層たるAlN薄膜12を形成し、さらに、図4(b)に示す処理条件により、当該AlN薄膜12上にバッファー層たるGaNバッファー層14を形成する(図3(a)参照)。
【0055】
このGaNバッファー層14は、当該GaNバッファー層14の下層に形成されるAlN薄膜12と当該GaNバッファー層14の上層に形成されるGaN層18との間に介在するバッファー層たるものであり、基板材料(6H−SiC(0001))との格子不整合に起因して、GaNバッファー層14中には10〜1010cm−2オーダーの転位密度で貫通転位が観察される(図6参照)。
【0056】
そして、AlN薄膜12上にGaNバッファー層14を形成した(図3(a)に示す状態)後に、GaNへのn型不純物原料として用いられている金属であるTESiを、図4(c)に示す処理条件により、タイミングT1(図5参照)でGaNバッファー層14の表面14aに供給する(図3(b)参照)。
【0057】
この際、上記したようにGaNバッファー層14中には貫通転位が発生しており、GaNバッファー層14の表面14aの当該貫通転位が発生している位置においては原子間隔が広がっている。
【0058】
なお、上記したようなGaNバッファー層14の表面14aの当該貫通転位が発生している位置(以下、転位芯位置と称する。)における原子間隔の広がりの大きさは、文献によるところ転位芯構造は8.foldであることから、供給されるTESi中のSiが容易に吸着(結合)しうる大きさである考えられるものである。
【0059】
そのような状態のGaNバッファー層14の表面14aにTESiが供給されると、供給されたTESi中のSiがGaNバッファー層14の表面14aの転位芯位置に吸着して(図3(c)参照)、GaNバッファー層14の表面14aが原子レベルで改質される。
【0060】
こうしたGaNバッファー層14の表面14aの原子レベルでの改質は、TESi中のSiに起因するものであり、TESiはGaNバッファー層14の表面14aを原子レベルで改質することによって、GaNバッファー層14の表面14aに形成されるGaN層18中の構造欠陥、特に、貫通転位の発生を抑制して、欠陥密度、特に転位密度を低下するものである。
【0061】
なお、本明細書においては、上記したTESiのように、当該TESiが供給される物質層の表面を原子レベルで改質して、当該TESiが供給された物質層の表面に形成される物質層における貫通転位などの構造欠陥を抑制し、転位密度などの欠陥密度を低下する物質を、「構造欠陥抑制物質」と称する。
【0062】
そして、タイミングT1(図5参照)から所定時間t1後(図5参照)のタイミングT2(図5参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了するとともに、図4(d)に示す処理条件により、トリメチルガリウム(TMG)およびアンモニア(NH)の供給を開始して、GaNバッファー層14上にTESiの供給の処理を行った界面(図6参照)を介してGaN層18を形成する(図3(c)(d)参照)。
【0063】
その後、タイミングT2(図5参照)から所定時間t2後(図5参照)のタイミングT3(図5参照)において、トリメチルガリウム(TMG)およびアンモニア(NH)との供給を終了し、形成されたGaN層18中(膜厚1nm)には、わずかに10cm−2オーダーの転位密度で貫通転位が観察された(図6参照)。
【0064】
つまり、バッファー層たるGaNバッファー層14中においては、多数(10〜1010cm−2オーダーの転位密度)の貫通転位が発生しているのに対して、当該GaNバッファー層14上にTESiの供給の処理を行った界面を介して形成されたGaN層18中においては、貫通転位の密度が大幅に低減(10cm−2オーダーの転位密度)しているものであった(図6参照)。
【0065】
上記したように、本発明による半導体層の形成方法の第1の実施の形態においては、構造欠陥抑制物質たるTESiを供給するようにしたので、TESi中のSiによってバッファー層たるGaNバッファー層14の表面14aが原子レベルで改質されて、半導体層たるGaN層18中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができる。
【0066】
さらに、本発明による半導体層の形成方法の第1の実施の形態においては、構造欠陥の発生を抑制するためには、構造欠陥抑制物質たるTESiを所定の量供給するという極めて簡単な処理を行うだけでよく、ELO法におけるマスクの形成に際してのエッチングなどのような種々の煩雑な工程を行う必要がないため、作業時間を短縮化することができるとともに、製造コストを低減することができる。
【0067】
なお、構造欠陥抑制物質として供給されるTESiは、GaNへのn型不純物原料として用いられている金属であるので、半導体層としてGaN層18を形成する際において品質を劣化する物質とはならないものであり、当該TESiの供給は容易に行うことができるものである。
【0068】
さらにまた、本発明による半導体層の形成方法の第1の実施の形態においては、構造欠陥抑制物質たるTESiのSiがGaNバッファー層14の表面14aに吸着し、GaNバッファー層14の表面14aを原子レベルで改質した後にGaN層18が形成されるので、ELO法において生成される貫通転位が発生し易い境界部分(図2(b)のおける点線部分)のような部分がGaN層18中には存在しないため、デバイスなどに使用することができるGaN薄膜の領域が制限されるようなことはなく、工業上利用しやすいGaN薄膜を得ることができる。
【0069】
次に、図7(a)(b)を参照しながら、本発明による半導体層の形成方法の第2の実施の形態を説明する。
【0070】
図7(a)には、本発明による半導体層の形成方法の第2の実施の形態により半導体層としてGaN薄膜を形成する状態が模式的に示されており、図7(b)には、MOCVD法を用いて図7(a)に示す薄膜構造を形成する際の処理条件が示されている。
【0071】
ここで、本発明による半導体層の形成方法の第2の実施の形態と本発明による半導体層の形成方法の第1の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第1の実施の形態においては半導体層(GaN層18)を1層のみ形成したのに対して(図3(d)参照)、本発明による半導体層の形成方法の第2の実施の形態は、半導体層を複数層積層して形成するものである。
【0072】
より詳細には、本発明による半導体層の形成方法の第1の実施の形態と同様にして形成された半導体層たるGaN層18の表面に、さらに半導体層たるGaN層20を積層するものである。
【0073】
従って、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成してから(図3(a)参照)、このGaNバッファー層14の表面14aにTESiを供給して(図3(b)参照)GaN層18を形成するまで(図3(c)(d)参照)の処理条件等(図4(a)〜(d)参照)は、上記した本発明による半導体層の形成方法の第1の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0074】
即ち、図4(a)〜(d)に示す処理条件により形成されたGaN層18(図3(d)参照)中の構造欠陥の欠陥密度、特に、貫通転位の転位密度は著しく低減されており、当該GaN層18を形成した(図3(d)に示す状態)後に、GaNへのn型不純物原料として用いられている金属であるTESiを、図7(b−1)に示す処理条件によりタイミングT1(図5参照)で、GaN層18の表面に供給する。
【0075】
そして、タイミングT1(図5参照)から所定時間t1後(図5参照)のタイミングT2(図5参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了するとともに、図7(b−2)に示す処理条件により、トリメチルガリウム(TMG)およびアンモニア(NH)の供給を開始して、GaN18上にTESiの供給の処理を行った界面(図7(a)参照)を介してGaN層20を形成する。
【0076】
このようにして形成されたGaN層20中(膜厚1nm)においても、GaN層18と同様に、構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により、著しく低減しているものである。
【0077】
つまり、本発明による半導体層の形成方法の第2の実施の形態によれば、形成された半導体層(GaN層18)の表面に、構造欠陥抑制物質(TESi)の供給とトリメチルガリウム(TMG)およびアンモニア(NH)の供給とを繰り返し行うようにして、半導体層たるGaN層18とGaN層20とを複数層積層することができる。
【0078】
次に、図8(a)(b)を参照しながら、本発明による半導体層の形成方法の第3の実施の形態を説明する。
【0079】
図8(a−1)(a−2)には、本発明による半導体層の形成方法の第3の実施の形態により半導体層としてGaN薄膜を形成する状態が時系列に従って模式的に示されており、図8(a−1)に示す状態から図8(b−2)に示す状態に移行するものである。
【0080】
なお、図8(a−1)に示す状態は、図3(b)に示す状態に対応するものであり、図8(a−2)に示す状態は、図3(d)に示す状態に対応するものである。
【0081】
また、図8(b)には、MOCVD法を用いて図8(a−2)に示す薄膜構造を形成する際の処理条件が示されている。
【0082】
ここで、本発明による半導体層の形成方法の第3の実施の形態と本発明による半導体層の形成方法の第1の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第1の実施の形態においてはGaNバッファー層14の表面14aにTESiのみを供給したのに対して(図3(b)ならびに図4(c)参照)、本発明による半導体層の形成方法の第3の実施の形態は、GaNバッファー層14の表面14aにTESiを供給するとともに光の供給も行なうものである。
【0083】
より詳細には、本発明による半導体層の形成方法の第1の実施の形態と同様しして形成されたバッファー層たるGaNバッファー層14の表面14aに、TESiを供給するとともに水銀ランプによる光の供給を行なうものである。
【0084】
従って、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成するまで(図3(a)参照)の処理条件等(図4(a)(b)参照)は、上記した本発明による半導体層の形成方法の第1の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0085】
即ち、図4(a)(b)に示す処理条件により形成されたGaNバッファー層14(図3(a)参照)の表面に、図8(b)に示す処理条件によりタイミングT1(図5参照)でTESiを供給する(図8(a−1)参照)。
【0086】
この際、GaNバッファー層14の表面14aには、TESiの供給とともに水銀ランプが0.1pJ/cmの強度で連続照射されるものであり、当該水銀ランプの照射により、GaNバッファー層14の表面14aにおけるTESi中のSiの表面拡散が促進される。
【0087】
このため、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質が一層促進される。
【0088】
そして、タイミングT1(図5参照)から所定時間t1後(図5参照)のタイミングT2(図5参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了するとともに、図4(d)に示す処理条件により、トリメチルガリウム(TMG)およびアンモニア(NH)の供給を開始して、GaNバッファー層14上に水銀ランプの照射下でTESiの供給の処理を行った界面(図8(a−2)参照)を介してGaN層18を形成する(図8(a−2)参照)。
【0089】
このようにして形成されたGaN層18中(膜厚1nm)の構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により著しく低減しているものである。
【0090】
つまり、本発明による半導体層の形成方法の第3の実施の形態よれば、構造欠陥抑制物質たるTESiの供給により、半導体層たるGaN層18中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができ、また、構造欠陥抑制物質であるTESiの供給とともに水銀ランプの照射を行うようにしたので、TESi中のSiのGaNバッファー層14の表面14aにおける表面拡散が促進され、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質を一層促進することができる。
【0091】
次に、図9(a)(b)を参照しながら、本発明による半導体層の形成方法の第4の実施の形態を説明する。
【0092】
図9(a−1)(a−2)には、本発明による半導体層の形成方法の第4の実施の形態により半導体層としてGaN薄膜を形成する状態が時系列に従って模式的に示されており、図9(a−1)に示す状態から図9(b−2)に示す状態に移行するものである。
【0093】
なお、図9(a−1)に示す状態は、図3(b)に示す状態に対応するものであり、図9(a−2)に示す状態は、図3(d)に示す状態に対応するものである。
【0094】
また、図9(b)には、MOCVD法を用いて図9(a−2)に示す薄膜構造を形成する際の処理条件が示されている。
【0095】
ここで、本発明による半導体層の形成方法の第4の実施の形態と本発明による半導体層の形成方法の第1の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第1の実施の形態においてはGaNバッファー層14の表面14aにTESiのみを供給したのに対して(図3(b)ならびに図4(c)参照)、本発明による半導体層の形成方法の第4の実施の形態は、GaNバッファー層14の表面14aにTESiを供給するとともに他の種類の構造欠陥抑制物質の供給も行なうものである。
【0096】
より詳細には、本発明による半導体層の形成方法の第1の実施の形態と同様しして形成されたバッファー層たるGaNバッファー層14の表面14aに、TESiを供給するとともにTMInの供給も行なうものである。
【0097】
従って、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成するまで(図3(a)参照)の処理条件等(図4(a)(b)参照)は、上記した本発明による半導体層の形成方法の第1の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0098】
即ち、図4(a)(b)に示す処理条件により形成されたGaNバッファー層14(図3(a)参照)の表面に、図9(b)に示す処理条件によりタイミングT1(図5参照)でTESiを供給する(図7(a−1)参照)。
【0099】
この際、GaNバッファー層14の表面14aには、TESiの供給とともにTMInが供給されるものであり、当該供給されたTMIn中のInにより、GaNバッファー層14の表面14aにおけるTESi中のSiの表面拡散が促進される。
【0100】
このため、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質が一層促進される。
【0101】
そして、タイミングT1(図5参照)から所定時間t1後(図5参照)のタイミングT2(図5参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了するとともに、図4(d)に示す処理条件により、トリメチルガリウム(TMG)およびアンモニア(NH)の供給を開始して、GaNバッファー層14上にTMInとともにTESiの供給の処理を行った界面(図9(a−2)参照)を介してGaN層18を形成する(図7(a−2)参照)。
【0102】
このようにして形成されたGaN層18中(膜厚1nm)の構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により著しく低減しているものである。
【0103】
つまり、本発明による半導体層の形成方法の第4の実施の形態によれば、構造欠陥抑制物質たるTESiの供給により、半導体層たるGaN層18中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができ、また、構造欠陥抑制物質であるTESiの供給とともにTMInの供給を行うようにしたので、TESi中のSiのGaNバッファー層14の表面14aにおける表面拡散が促進され、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質を一層促進することができる。
【0104】
次に、図10(a)(b)を参照しながら、本発明による半導体層の形成方法の第5の実施の形態を説明する。
【0105】
図10(a)には、本発明による半導体層の形成方法の第5の実施の形態によりTESiと半導体層としてのGaN薄膜を形成するガスとが供給されるタイミングを示す説明図が示されており、図10(b)には、本発明による半導体層の形成方法の第5の実施の形態により半導体層としてGaN薄膜を形成する状態が模式的に示されている。
【0106】
ここで、本発明による半導体層の形成方法の第5の実施の形態と本発明による半導体層の形成方法の第1の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第1の実施の形態においてはTESiの供給とGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)の供給とが異なるタイミングで行われるのに対して(図5参照)、本発明による半導体層の形成方法の第5の実施の形態は、TESiの供給とGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)の供給とが同じタイミングで行われるものである。
【0107】
なお、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成するまで(図3(a)参照)の処理条件等(図4(a)(b)参照)は、上記した本発明による半導体層の形成方法の第1の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0108】
より詳細には、本発明による半導体層の形成方法の第1の実施の形態においては、上記したようにしてTESiの供給の開始(図5タイミングT1参照)と、GaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)の供給の開始(図5タイミングT2参照)とが異なるタイミングで行われるものであり、GaNバッファー層14の表面14aに構造欠陥抑制物質であるTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とが同じタイミングで供給されることはない。
【0109】
一方、本発明による半導体層の形成方法の第5の実施の形態においては、GaNバッファー層14の表面14aに、タイミングT1(図10(a)参照)で、図4(c)に示す処理条件によりTESiの供給を開始するとともに、図4(d)に示す処理条件によりGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を開始する。
【0110】
そして、当該タイミングT1(図10(a)参照)から所定時間t1後(図10(a)参照)のタイミングT2(図10(a)参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了する。
【0111】
一方、当該タイミングT1(図10(a)参照)から所定時間t2後(図10(a)参照)のタイミングT4(図10(a)参照)において、GaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を終了する。
【0112】
従って、GaNバッファー層14の表面14aにTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とが同じタイミングで供給される。
【0113】
その結果、タイミングT1からタイミングT2までの所定時間t1の間には、TESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とがともに供給されているので、TESiを含むTESi供給層16が形成される。
【0114】
また、TESiの供給が終了したタイミングT2からタイミングT4までの間には、GaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)のみが供給されているので、TESi供給層16の表面にGaN層18が形成される(図10(c)参照)。
【0115】
このようにして形成されたGaN層18中(膜厚1nm)の構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により著しく低減しているものである。
【0116】
つまり、本発明による半導体層の形成方法の第5の実施の形態によれば、構造欠陥抑制物質たるTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とを同時に供給するようにして、半導体層たるGaN層18中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができる。
【0117】
次に、図11(a)を参照しながら、本発明による半導体層の形成方法の第6の実施の形態を説明する。
【0118】
図11(a)には、本発明による半導体層の形成方法の第6の実施の形態により半導体層としてGaN薄膜を形成する状態が模式的に示されている。
【0119】
ここで、本発明による半導体層の形成方法の第6の実施の形態と本発明による半導体層の形成方法の第5の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第5の実施の形態においてはTESi供給層16とGaN層18とをそれぞれ1層のみ形成したのに対して(図10(b)参照)、本発明による半導体層の形成方法の第6の実施の形態は、TESi供給層16とGaN層18とをそれぞれ複数層積層して形成するものである。
【0120】
なお、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14し、さらに当該GaNバッファー層14の表面14aにTESi供給層16とGaN層18とを形成するまでの処理条件等(図4(a)〜(d)参照)は、上記した本発明による半導体層の形成方法の第5の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0121】
そして、GaN層18の表面に、タイミングT1(図10(a)参照)で図7(b−1)に示す処理条件によりTESiの供給を開始するとともに、図7(b−2)に示す処理条件によりGaN層18’を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を開始する。
【0122】
そして、当該タイミングT1(図10(a)参照)から所定時間t1後(図10(a)参照)のタイミングT2(図10(a)参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了する。
【0123】
一方、当該タイミングT1(図10(a)参照)から所定時間t2後(図10(a)参照)のタイミングT4(図10(a)参照)において、GaN層18’を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を終了する。
【0124】
その結果、GaN層18の表面にはTESi供給層16’が形成され、当該TESi供給層16’の表面にGaN層18’が形成される(図11(a)参照)。
【0125】
このようにして形成されたGaN層18’中(膜厚1nm)の構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により著しく低減しているものである。
【0126】
つまり、本発明による半導体層の形成方法の第6の実施の形態によれば、形成された半導体層(GaN層18)の表面に、構造欠陥抑制物質(TESi)の供給とトリメチルガリウム(TMG)およびアンモニア(NH)との供給とを繰り返し行うようにして、半導体層たるGaN層18とGaN層18’とを複数層積層することができる。
【0127】
次に、図11(b)を参照しながら、本発明による半導体層の形成方法の第7の実施の形態を説明する。
【0128】
図11(b−1)(b−2)には、本発明による半導体層の形成方法の第7の実施の形態により半導体層としてGaN薄膜を形成する状態が時系列に従って模式的に示されており、図11(b−1)に示す状態から図11(b−2)に示す状態に移行するものである。
【0129】
ここで、本発明による半導体層の形成方法の第7の実施の形態と本発明による半導体層の形成方法の第5の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第5の実施の形態においてはGaNバッファー層14の表面14aにTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とのみを同時に供給したのに対して、本発明による半導体層の形成方法の第7の実施の形態は、GaNバッファー層14の表面14aにTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とを同時に供給するとともに光の供給も行なうものである。
【0130】
より詳細には、本発明による半導体層の形成方法の第1の実施の形態と同様しして形成されたバッファー層たるGaNバッファー層14の表面14aに、TESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とを供給するとともに、水銀ランプによる光の供給を行なうものである。
【0131】
従って、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成するまで(図3(a)参照)の処理条件等(図4(a)(b)参照)は、上記した本発明による半導体層の形成方法の第1の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0132】
即ち、図4(a)(b)に示す処理条件により形成されたGaNバッファー層14(図3(a)参照)の表面に、タイミングT1(図10(a)参照)で図8(b)に示す処理条件によりTESiの供給を開始するとともに、図4(d)に示す処理条件によりGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を開始する。
【0133】
この際、GaNバッファー層14の表面14aには、TESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給とともに、水銀ランプが0.1pJ/cmの強度で連続照射されるものであり、当該水銀ランプの照射によりTESi中のSiのGaNバッファー層14の表面14aにおける表面拡散が促進される。
【0134】
このため、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質が一層促進される。
【0135】
そして、タイミングT1(図10(a)参照)から所定時間t1後(図10(a)参照)のタイミングT2(図10(a)参照)において、GaNバッファー層14の表面14aへのTESiの供給を終了する。
【0136】
一方、当該タイミングT1(図10(a)参照)から所定時間t2後(図10(a)参照)のタイミングT4(図10(a)参照)において、GaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を終了する。
【0137】
このようにして形成されたGaN層18中(膜厚1nm)の構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により著しく低減しているものである。
【0138】
つまり、本発明による半導体層の形成方法の第7の実施の形態によれば、構造欠陥抑制物質たるTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との同時供給により、半導体層たるGaN層18中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができ、また、構造欠陥抑制物質であるTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との同時供給とともに水銀ランプの照射を行うようにしたので、TESi中のSiのGaNバッファー層14の表面14aにおける表面拡散が促進され、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルおける改質を一層促進することができる。
【0139】
次に、図11(c)を参照しながら、本発明による半導体層の形成方法の第8の実施の形態を説明する。
【0140】
図11(c−1)(c−2)には、本発明による半導体層の形成方法の第8の実施の形態により半導体層としてGaN薄膜を形成する状態が時系列に従って模式的に示されており、図11(c−1)に示す状態から図11(c−2)に示す状態に移行するものである。
【0141】
ここで、本発明による半導体層の形成方法の第8の実施の形態と本発明による半導体層の形成方法の第8の実施の形態とを比較すると、上記した本発明による半導体層の形成方法の第8の実施の形態においてはGaNバッファー層14の表面14aにTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とのみを同時に供給したのに対して、本発明による半導体層の形成方法の第8の実施の形態は、GaNバッファー層14の表面14aにTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とを同時に供給するとともに他の種類の構造欠陥抑制物質の供給も行なうものである。
【0142】
より詳細には、本発明による半導体層の形成方法の第1の実施の形態と同様しして形成されたバッファー層たるGaNバッファー層14の表面14aに、TESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)とを供給するとともにTMInの供給を行なうものである。
【0143】
従って、基板としての6H−SiC(0001)基板10上に、バッファー層としてAlN(窒化アルミニウム)薄膜12を形成し、その後、当該AlN薄膜12上に、バッファー層としてGaNバッファー層14を形成するまで(図3(a)参照)の処理条件等(図4(a)(b)参照)は、上記した本発明による半導体層の形成方法の第1の実施の形態の動作の説明と同様であるので、当該説明を援用することにより詳細な説明を省略する。
【0144】
即ち、図4(a)(b)に示す処理条件により形成されたGaNバッファー層14(図3(a)参照)の表面に、タイミングT1(図10(a)参照)で図9(b)に示す処理条件によりTESiとTMInとの供給を開始するとともに、図4(d)に示す処理条件によりGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を開始する。
【0145】
この際、GaNバッファー層14の表面14aには、TESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給とともに、TESiの供給とともにTMInが供給されるものであり、当該供給されたTMIn中のInにより、GaNバッファー層14の表面14aにおける表面拡散が促進される。
【0146】
このため、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質が一層促進される。
【0147】
そして、タイミングT1(図10(a)参照)から所定時間t1後(図10(a)参照)のタイミングT2(図10(a)参照)において、GaNバッファー層14の表面14aへのTESiとTMInとの供給を終了する。
【0148】
一方、当該タイミングT1(図10(a)参照)から所定時間t2後(図10(a)参照)のタイミングT4(図10(a)参照)において、GaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との供給を終了する。
【0149】
このようにして形成されたGaN層18中(膜厚1nm)の構造欠陥の欠陥密度、特に、貫通転位の転位密度は、上記したような構造欠陥抑制物質たるTESiの作用により著しく低減しているものである。
【0150】
つまり、本発明による半導体層の形成方法の第8の実施の形態によれば、構造欠陥抑制物質たるTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との同時供給により、半導体層たるGaN層18中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を著しく低減することができ、また、構造欠陥抑制物質であるTESiとGaN層18を形成するためのトリメチルガリウム(TMG)およびアンモニア(NH)との同時供給とともにTMInの供給を行うようにしたので、TESi中のSiのGaNバッファー層14の表面14aにおける表面拡散が促進され、TESi中のSiがGaNバッファー層14の表面14aの転位芯位置に容易に吸着するようになり、GaNバッファー層14の表面14aの原子レベルにおける改質を一層促進することができる。
【0151】
なお、上記した実施の形態は、以下の(1)乃至(10)に説明するように変形することができる。
【0152】
(1)上記した実施の形態においては、半導体層としてのGaN層18を1nmの膜厚に成長させGaN薄膜として形成するようにしたが、これに限られるものではないことは勿論であり、例えば、成長時間を変更するなどの各種の処理条件の変更を行い、GaN層18を厚膜やバルクとして形成するようにしてもよい。
【0153】
(2)上記した実施の形態においては、バッファー層たるGaNバッファー層14と半導体層たるGaN層18とはともにGaN層であり、即ち、バッファー層と半導体層とはホモ材料とするようにしたが、これに限られるものではないことは勿論であり、バッファー層と半導体層とをヘテロ材料とするようにしてもよく、例えば、バッファー層たるAlGaN層と半導体層たるGaN層18とを形成するようにしてもよい。
【0154】
(3)上記した実施の形態においては、薄膜製造方法としてMOCVDを用いるようにしたが、これに限られるものではないことは勿論であり、MOCVD以外の薄膜製造技術、例えば、図12(a)に示すような、MBE(Molecular Beam Epitaxy)、CBE(Chemical Beam Epitaxy)、HVPE(Halide Vapor Phase Epitaxy)、GSMBE(Gas−source Molecular Beam Epitaxy)、MOMBE(Metalorganic MBE)、LPE(Liquid Phase Epitaxy)、CVD(Chemical Vapor Deposition)、スパッタリングまたは真空蒸着法などの各種の薄膜製造技術を用いるようにしてもよい。
【0155】
例えば、GSMBE法を用いた場合には、図13に示す処理条件によりGaN薄膜を形成するようにし、他の薄膜製造方法においても、当該薄膜製造方法に応じて各種処理条件等の変更を行えばよい。
【0156】
(4)上記した実施の形態においては、基板として6H−SiC(0001)を用い、構造欠陥抑制物質としてTESiのSiが供給されるようにし、形成される構造欠陥が低減された半導体層はGaN層としたが、これに限られるものではないことは勿論であり、基板として炭化シリコン基板(6H−SiC基板、4H−SiC基板)、炭化シリコンとシリコンとの積層基板(SiC/Si基板)、シリコン基板(Si基板)、サファイア基板(Al基板)、酸化亜鉛とサファイアとの積層基板(ZnO/Al基板)、ゲルマニウム基板(Ge基板)、ヒ化ガリウム基板(GaAs基板)、ヒ化インジウム基板(InAs基板)、リン化ガリウム基板(GaP基板)、リン化インジウム基板(InP基板)またはスピネル基板(MgAl、LiGaO)を用いるようにしてもよく(図12(b)参照)、構造欠陥抑制物質として元素の周期表におけるI−A族のH(水素)、II−A族のBe(ベリリウム)、Mg(マグネシウム)、III−B族のAl(アルミニウム)、Ga(ガリウム)、In(インジウム)、IV−B族のC(炭素)、Si(ケイ素)、Ge(ゲルマニウム)、Sn(スズ)、V−B族のN(窒素)、P(リン)、As(ヒ素)、Sb(アルチモン)、またはVI−B族のO(酸素)、S(硫黄)、Se(セレン)、Te(テルル)を用いるようにしてもよく(図12(c)参照)、形成される構造欠陥が低減された半導体層は、IV族半導体であるC(ダイヤモンド)、Si(シリコン)、Ge(ゲルマニウム)、SiC、SiGe、SiCGeであるか、III−V族二元系半導体であるBN、AlN、GaN、InN、BP、AlP、GaP、InP、BAs、AlAs、GaAs、InAsであるか、III−V族三元系混晶半導体であるBAlN、BGaN、BInN、AlGaN、AlInN、GaInN、BAlP、BGaP、BInP、AlGaP、AlInP、GaInP、BAlAs、BGaAs、BInAs、AlGaAs、AlInAs、GaInAs、BNP、BNAs、BPAs、AlNP、AlNAs、AlPAs、GaNP、GaNAs、GaPAs、InNP、InNAs、InPAsであるか、III−V族四元系混晶半導体であるBAlGaN、BAlInN、BGaInN、AlGaInN、BAlGaP、BAlInP、BGaInP、AlGaInP、BAlGaAs、BAlInAs、BGaInAs、AlGaInAs、BAlNP、BGaNP、BInNP、AlGaNP、AlInNP、GaInNP、BAlNAs、BGaNAs、BInNAs、AlGaNAs、AlInNAs、GaInNAs、BAlPAs、BGaPAs、BInPAs、AlGaPAs、AlInPAs、GaInPAs、BNPAs、AlNPAs、GaNPAs、InNPAsであるか、またはII−VI族半導体であるZnO、ZnS、ZnSe、ZnTe、CdO、CdS、CdSe、CdTe、ZnCdO、ZnCdS、ZnCdSe、ZnCdTe、ZnOS、ZnOSe、ZnOTe、ZnSSe、ZnSTe、ZnSeTe、CdOS、CdOSe、CdOTe、CdSSe、CdSTe、CdSeTe、ZnCdOS、ZnCdOSe、ZnCdOTe、ZnCdSSe、ZnCdSTe、ZnCdSeTe、ZnOSSe、ZnOSTe、ZnOSeTe、ZnSSeTe、CdOSSe、CdOSTe、CdOSeTe、CdSSeTeとしてもよい(図12(d)参照)。
【0157】
この際、形成される半導体層に応じて半導体層を形成するための原料を供給するようにすればよい。
【0158】
(5)上記した本発明による半導体層の形成方法の実施の形態においては、形成される構造欠陥が低減された半導体層を、トリメチルガリウム(TMG)とアンモニア(NH)を用いたGaN層としたが、これに限られるものではないことは勿論であり、固体ガリウム(Ga)、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)と、窒素ラジカル、アンモニア(NH)、モノメチルヒドラジン(MMHy)またはジメチルヒドラジン(DMHy)とを用いたGaN層であってもよく、また、固体ガリウム(Ga)、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)と、固体アルミニウム(Al)、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、トリメチルアミンアラン(TMAAl)、ジメチルエチルアミンアラン(DMEAAl)またはトリイソブチルアルミニウム(TIBAl)と、窒素ラジカル、アンモニア(NH3)、モノメチルヒドラジン(MMHy)またはジメチルヒドラジン(DMHy)とを用いたAlGaN層でもよく、また、固体アルミニウム(Al)、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、トリメチルアミンアラン(TMAAl)、ジメチルエチルアミンアラン(DMEAAl)またはトリイソブチルアルミニウム(TIBAl)と、窒素ラジカル、アンモニア(NH)、モノメチルヒドラジン(MMHy)またはジメチルヒドラジン(DMHy)とを用いたAlN層でもよい(図14(a)参照)。
【0159】
(6)上記した本発明による半導体層の形成方法の実施の形態においては、構造欠陥抑制物質としてのSiの供給にテトラエチルシラン(TESi)を用いたが、これに限られるものではないことは勿論であり、固体シリコン(Si)、シラン(SiH)、ジシラン(Si)、メチルシラン(CHSiH)、ジメチルシラン((CHSiH)、ジエチルシラン((CSiH)、トリメチルシラン((CHSiH)、トリエチルシラン((CSiH)またはテトラメチルシラン(TMSi)によってSiを供給するようにしてもよい(図14(b)参照)。
【0160】
(7)上記した本発明による半導体体層の形成方法の第2の実施の形態ならびに第6の実施の形態においては、半導体層としてのGaN層18の表面にGaN層18’、20を1層のみ積層するようにしたが(図7(a)ならびに図11(a)参照)、これに限られるものではないことは勿論であり、半導体層としてのGaN層18の表面に半導体層を2層以上の積層するようにしてもよい。
【0161】
(8)上記した本発明による半導体体層の形成方法の第3の実施の形態ならびに第7の実施の形態においては、GaNバッファー層14の表面14aにTESiを供給するとともに水銀ランプを用いて光を照射するようにしたが(図8ならびに図11(b)参照)、これに限られるものではないことは勿論であり、構造欠陥抑制物質をGaNバッファー層14の表面14aに供給する際に、レーザー(100nm〜10ミクロンの波長を有するもの、例えば、エキシマレーザー、He−Cdレーザー、Arレーザー、Krレーザー、He−Neレーザー、Nレーザーあるいは炭酸ガスレーザーなど)、重水素ランプ、キセルノンランプなどを用い、電子線、ラジカル、イオンビームならびに原子状水素などをGaNバッファー層14の表面14aに供給するようにしてもよい。
【0162】
(9)上記した本発明による半導体体層の形成方法の第4の実施の形態ならびに第8の実施の形態においては、TESiの供給とともにTMInの供給を行うようにしたが(図9ならびに図11(c)参照)、これに限られるものではないことは勿論であり、構造欠陥抑制物質である元素の周期表におけるI−A族のH(水素)、II−A族のBe(ベリリウム)、Mg(マグネシウム)、III−B族のAl(アルミニウム)、Ga(ガリウム)、In(インジウム)、IV−B族のC(炭素)、Si(ケイ素)、Ge(ゲルマニウム)、Sn(スズ)、V−B族のN(窒素)、P(リン)、As(ヒ素)、Sb(アルチモン)、またはVI−B族のO(酸素)、S(硫黄)、Se(セレン)、Te(テルル)のうちの少なくとも2種類の構造欠陥抑制物質を、原子または化合物としてGaNバッファー層14の表面14aに供給するようにしてもよい。
【0163】
(10)上記した実施の形態ならびに上記(1)乃至(9)に示す変形例は、適宜に組み合わせるようにしてもよい。
【0164】
【発明の効果】
本発明は、以上説明したように構成されているので、各種の材料からなる基板上などにGaNなどの薄膜や厚膜の半導体層を形成する場合において、煩雑な工程を必要とすることなしに、当該半導体層中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を大幅に低減させることができるようにして、作業時間の短縮化を図ることができるとともに、製造コストを低減することのできるという優れた効果を奏する。
【図面の簡単な説明】
【図1】従来の6H−SiC(0001)基板上にAlN薄膜を介して形成されたGaN薄膜の薄膜構造を模式的に示す説明図である。
【図2】ELO法により基板上にバッファー層を介してGaN薄膜を形成した状態を模式的に示す説明図であり、(a)は第1のGaN層上に所定のマスクパターンでマスクを形成した状態を模式的に示す説明図であり、(b)は第2のGaN層を形成した状態を模式的に示す説明図である。
【図3】本発明による半導体層の形成方法によって6H−SiC(0001)基板上にGaN薄膜を形成する状態を時系列に従って模式的に示す説明図であり、(a)は6H−SiC(0001)基板上にAlN薄膜を形成し、当該AlN薄膜上にGaN層を形成した状態を模式的に示す説明図であり、(b)はGaN層の表面にテトラエチルシラン(TESi)を供給した状態を模式的に示す説明図であり、(c)は供給されたTESiのSiがGaN層の表面に吸着した状態を模式的に示す説明図であり、(d)は本発明による半導体層の形成方法によって6H−SiC(0001)基板上に形成されたGaN薄膜の薄膜構造を模式的に示す説明図である。
【図4】MOCVDを用いて図3(d)に示す薄膜構造を形成する際の処理条件を示す表であり、(a)は6H−SiC(0001)基板上にAlN薄膜を形成するときの処理条件を示す表であり、(b)はAlN薄膜上にGaNバッファー層を形成するときの処理条件を示しす表であり、(c)はGaNバッファー層上にTESiを供給するときの処理条件を示す表であり、(d)はトリメチルガリウム(TMG)およびアンモニア(NH)を供給するときの処理条件を示す表である
【図5】本発明による半導体層の形成方法の第1の実施の形態により、TESiと半導体層としてのGaN薄膜を形成するガスとが供給されるタイミングを示す説明図である。
【図6】TEMによる図3(d)に示す薄膜構造の断面の電子顕微鏡写真である。
【図7】(a)は、本発明による半導体層の形成方法の第2の実施の形態により半導体層としてGaN薄膜を形成した状態を模式的に示す説明図であり、(b)は、MOCVD法を用いて(a)に示す薄膜構造を形成する際の処理条件が示す表である。
【図8】(a−1)(a−2)は、本発明による半導体層の形成方法の第3の実施の形態により半導体層としてGaN薄膜を形成した状態を時系列に従って模式的に示す説明図であり、(b)は、MOCVD法を用いて(a−1)(a−2)に示す薄膜構造を形成する際の処理条件が示す表である。
【図9】(a−1)(a−2)は、本発明による半導体層の形成方法の第4の実施の形態により半導体層としてGaN薄膜を形成した状態を時系列に従って模式的に示す説明図であり、(b)は、MOCVD法を用いて(a−1)(a−2)に示す薄膜構造を形成する際の処理条件が示す表である。
【図10】(a)は、本発明による半導体層の形成方法の第5の実施の形態により、TESiと半導体層としてのGaN薄膜を形成するガスとが供給されるタイミングを示す説明であり、(b)は、本発明による半導体層の形成方法の第5の実施の形態により半導体層としてGaN薄膜を形成した状態を模式的に示す説明図である。
【図11】(a)は、本発明による半導体層の形成方法の第6の実施の形態により半導体層としてGaN薄膜を形成した状態を模式的に示す説明図であり、(b−1)(b−2)は、本発明による半導体層の形成方法の第7の実施の形態により半導体層としてGaN薄膜を形成した状態を時系列に従って模式的に示す説明図であり、(c−1)(c−2)は、本発明による半導体層の形成方法の第8の実施の形態により半導体層としてGaN薄膜を形成した状態を時系列に従って模式的に示す説明図である。
【図12】本発明による半導体層の形成方法において用いることのできる薄膜製造方法(a)、基板(b)、構造欠陥抑制物質(c)、形成される構造欠陥が低減された半導体層(d)を示す表である。
【図13】GSMBE法を用いてGaN薄膜を形成する際の処理条件を示す表であり、(a)は6H−SiC(0001)基板上にAlN薄膜を形成するときの処理条件を示す表であり、(b)はAlN薄膜上にGaNバッファー層を形成するときの処理条件を示しす表であり、(c)はGaNバッファー層上にTESiを供給するときの処理条件を示す表であり、(d)はトリメチルガリウム(TMG)およびアンモニア(NH)を供給するときの処理条件を示す表である。
【図14】本発明による半導体層の形成方法において用いることのできる半導体層を形成するために供給する原料と形成される半導体層(a)、構造欠陥抑制物質(b)を示す表である。
【符号の説明】
10、100 6H−SiC(0001)基板
12、102 AlN薄膜
14 GaNバッファー層
14a 表面
16 TESi供給層
18、18’、20 GaN層
200 基板
202 バッファー層
204 第1のGaN層
206 マスク
208 第2のGaN層

Claims (3)

  1. 有機金属化学蒸着(MOCVD:Metalorganic Chemical Vapor Deposition)装置によりSiC基板上またはAl基板上またはSi基板上に、GaN層またはAlGaN層を形成する半導体層の形成方法において、
    SiC基板またはAl基板またはSi基板の表面にトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とアンモニア(NH)とを供給して、バッファー層としてのGaN層を形成するか、または、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)とアンモニア(NH)とを供給して、バッファー層としてのAlGaN層を形成する第1のステップと、
    前記第1のステップにおいて形成された前記バッファー層たるGaN層またはAlGaN層の表面に、GaN層またはAlGaN層へのn型不純物原料であるSiを、シラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって1モノレイヤー以下供給する第2のステップと、
    前記第2のステップにおいて前記シラン(SiH)、ジシラン(Si)またはテトラエチルシラン(TESi)によって供給されたSiが、前記バッファー層たるGaN層またはAlGaN層の表面の貫通転位が発生している位置に吸着して、表面が原子レベルで改質された前記バッファー層たるGaN層またはAlGaN層の表面に、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とアンモニア(NH)とを供給して、GaN層を1nm以上の厚さで形成するか、または、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)とトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)とアンモニア(NH)とを供給して、AlGaN層を1nm以上の厚さで形成する第3のステップと
    を有する半導体層の形成方法。
  2. 請求項1に記載の半導体層の形成方法において、
    前記第2のステップにおいて、少なくともレーザー光、電子線、ラジカル、イオンビームまたは原子状水素のいずれかを用いる
    ものである半導体層の形成方法。
  3. 請求項1に記載の半導体層の形成方法において、
    前記第2のステップにおいて、第1のステップにおいて形成された前記バッファー層たるGaN層またはAlGaN層の表面に、前記Siの供給とともに、元素の周期表におけるII−A族のBe(ベリリウム)、Mg(マグネシウム)、III−B族のAl(アルミニウム)、Ga(ガリウム)、In(インジウム)、IV−B族のGe(ゲルマニウム)、Sn(スズ)、V−B族のN(窒素)、P(リン)、As(ヒ素)、Sb(アルチモン)、またはVI−B族のO(酸素)、S(硫黄)、Se(セレン)、Te(テルル)のうちの少なくとも1種類を供給する
    ものである半導体層の形成方法。
JP35456399A 1999-12-14 1999-12-14 半導体層の形成方法 Expired - Fee Related JP3809464B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP35456399A JP3809464B2 (ja) 1999-12-14 1999-12-14 半導体層の形成方法
EP00127381A EP1109208A3 (en) 1999-12-14 2000-12-13 Method for the formation of semiconductor layer
TW089126633A TW502287B (en) 1999-12-14 2000-12-13 Method for the formation of semiconductor layer
US09/734,651 US6530991B2 (en) 1999-12-14 2000-12-13 Method for the formation of semiconductor layer
KR1020000076710A KR20010062441A (ko) 1999-12-14 2000-12-14 반도체층 형성방법
CN00137299A CN1302082A (zh) 1999-12-14 2000-12-14 半导体层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35456399A JP3809464B2 (ja) 1999-12-14 1999-12-14 半導体層の形成方法

Publications (2)

Publication Number Publication Date
JP2001176804A JP2001176804A (ja) 2001-06-29
JP3809464B2 true JP3809464B2 (ja) 2006-08-16

Family

ID=18438409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35456399A Expired - Fee Related JP3809464B2 (ja) 1999-12-14 1999-12-14 半導体層の形成方法

Country Status (6)

Country Link
US (1) US6530991B2 (ja)
EP (1) EP1109208A3 (ja)
JP (1) JP3809464B2 (ja)
KR (1) KR20010062441A (ja)
CN (1) CN1302082A (ja)
TW (1) TW502287B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283857A (ja) * 1996-04-11 1997-10-31 Ricoh Co Ltd 半導体の製造方法及び半導体素子
JP3449358B2 (ja) * 2001-01-17 2003-09-22 サンケン電気株式会社 発光素子及びその製造方法
JP3544958B2 (ja) * 2001-06-27 2004-07-21 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP3557571B2 (ja) * 2001-08-01 2004-08-25 昭和電工株式会社 発光素子用積層構造体、発光素子、ランプ及び光源
JP3699917B2 (ja) * 2001-09-19 2005-09-28 株式会社東芝 半導体素子及びその製造方法
KR100591252B1 (ko) * 2001-11-05 2006-06-19 주식회사 비첼 InGaNAs 화합물 반도체 박막 및 그 형성 방법
GB0128743D0 (en) * 2001-11-30 2002-01-23 Epiic Ltd Method of producing integrated semiconductor components on a semiconductor substrate
KR100461505B1 (ko) * 2002-03-04 2004-12-14 한국전자통신연구원 질화물 반도체 기판의 제조 방법
JP2003264345A (ja) * 2002-03-11 2003-09-19 Sharp Corp 窒化物半導体発光素子
JP2004047763A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP4333092B2 (ja) * 2002-07-12 2009-09-16 日立電線株式会社 窒化物半導体の製造方法
KR100472260B1 (ko) * 2002-08-09 2005-03-10 한국과학기술연구원 질화갈륨 박막의 품질을 향상시키는 방법
DE10239045A1 (de) * 2002-08-26 2004-03-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
DE10319972B4 (de) * 2003-05-03 2006-07-27 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung einer epitaktischen ZnO-Schicht
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
US7749872B2 (en) * 2004-03-17 2010-07-06 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
WO2005094254A2 (en) * 2004-03-17 2005-10-13 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
CN100461339C (zh) * 2004-03-30 2009-02-11 昭和电工株式会社 化合物半导体器件、化合物半导体器件的制造方法以及二极管
JP4987240B2 (ja) * 2004-03-30 2012-07-25 昭和電工株式会社 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
KR100801372B1 (ko) * 2004-03-30 2008-02-05 쇼와 덴코 가부시키가이샤 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
KR20070116080A (ko) * 2005-03-30 2007-12-06 목스트로닉스 인코포레이티드 금속 옥사이드 반도체 필름, 구조 및 방법
US8216367B2 (en) 2005-06-14 2012-07-10 Showa Denko K.K. Method for production of silicon carbide layer, gallium nitride semiconductor device and silicon substrate
US7495254B2 (en) * 2005-08-30 2009-02-24 International Business Machines Corporation Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices
WO2007026937A1 (en) 2005-09-02 2007-03-08 Showa Denko K. K. Method for fabricating semiconductor layer and light-emitting diode
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP2009536606A (ja) 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性(Al、Ga、In)Nの原位置欠陥低減技術
US7879697B2 (en) * 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
EP2056339B1 (en) * 2006-08-18 2020-04-15 Toyoda Gosei Co., Ltd. Method for manufacturing group iii nitride compound semiconductor light-emitting device
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
KR100916489B1 (ko) * 2007-07-27 2009-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5060875B2 (ja) * 2007-08-28 2012-10-31 Dowaエレクトロニクス株式会社 Iii族窒化物半導体とその製造方法
KR101062283B1 (ko) * 2008-12-02 2011-09-05 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
TWI471913B (zh) * 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
KR101762177B1 (ko) 2010-12-17 2017-07-27 삼성전자 주식회사 반도체 소자 및 반도체 소자 제조 방법
DE112012003035B4 (de) 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101980195B1 (ko) 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
JP6156833B2 (ja) * 2012-10-12 2017-07-05 エア・ウォーター株式会社 半導体基板の製造方法
KR102083495B1 (ko) 2013-01-07 2020-03-02 삼성전자 주식회사 Cmos 소자와 이를 포함하는 광학장치와 그 제조방법
KR102082995B1 (ko) 2013-03-27 2020-03-02 삼성전자주식회사 산화물 반도체 형성용 용액 조성물, 산화물 반도체 및 상기 산화물 반도체를 포함하는 전자 소자
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
JP5943131B2 (ja) * 2015-09-02 2016-06-29 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
DE112016004430T5 (de) * 2015-09-29 2018-07-05 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Vorrichtung zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats
US10435814B2 (en) 2015-10-30 2019-10-08 The Board Of Trustees Of The Leland Stanford Junior University Single metal crystals
CN105591004B (zh) * 2016-03-29 2020-07-10 苏州晶湛半导体有限公司 基于图形化Si衬底的LED外延片及其制备方法
TW201833369A (zh) * 2017-03-13 2018-09-16 光鋐科技股份有限公司 氮化鋁(AlN)的成長方法
JP6848584B2 (ja) * 2017-03-24 2021-03-24 住友電気工業株式会社 窒化物半導体層の成長方法
CN110021685A (zh) * 2018-01-19 2019-07-16 东莞市中晶半导体科技有限公司 一种氮化镓基高光效led外延垒晶片及其制备方法
CN109065682B (zh) * 2018-06-29 2019-10-08 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109346513B (zh) * 2018-09-29 2021-09-24 大连芯冠科技有限公司 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN110221369B (zh) * 2019-06-26 2020-10-27 西安交通大学 一种基于BN(Al)薄膜的布拉格反射镜及制备方法
DE102022003646A1 (de) * 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen
CN116364820B (zh) * 2023-05-31 2023-09-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117691017B (zh) * 2024-02-04 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1071068A (en) * 1975-03-19 1980-02-05 Guy-Michel Jacob Method of manufacturing single crystals by growth from the vapour phase
JPH01315127A (ja) 1988-03-18 1989-12-20 Fujitsu Ltd ガリウムヒ素層の形成方法
JPH03161922A (ja) * 1989-11-20 1991-07-11 Nec Corp 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法
JPH0488627A (ja) 1990-07-31 1992-03-23 Oki Electric Ind Co Ltd エピタキシャル層の成長法
JPH04106916A (ja) * 1990-08-27 1992-04-08 Oki Electric Ind Co Ltd GaAs層の形成方法
JPH04199812A (ja) 1990-11-29 1992-07-21 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体結晶成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP2742854B2 (ja) 1992-06-18 1998-04-22 光技術研究開発株式会社 半導体薄膜の製造方法
JPH09219540A (ja) 1996-02-07 1997-08-19 Rikagaku Kenkyusho GaN薄膜の形成方法
JPH09232629A (ja) 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
US5834331A (en) * 1996-10-17 1998-11-10 Northwestern University Method for making III-Nitride laser and detection device
US5977612A (en) * 1996-12-20 1999-11-02 Xerox Corporation Semiconductor devices constructed from crystallites
JP3957359B2 (ja) * 1997-05-21 2007-08-15 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6136623A (en) * 1998-05-06 2000-10-24 Xerox Corporation Multiple wavelength laser arrays by flip-chip bonding
JP2000150388A (ja) 1998-11-05 2000-05-30 Fuji Electric Co Ltd Iii族窒化物半導体薄膜およびその製造方法
JP4700147B2 (ja) * 1998-11-27 2011-06-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体堆積基板
JP3550070B2 (ja) 1999-03-23 2004-08-04 三菱電線工業株式会社 GaN系化合物半導体結晶、その成長方法及び半導体基材

Also Published As

Publication number Publication date
EP1109208A3 (en) 2004-03-31
US6530991B2 (en) 2003-03-11
KR20010062441A (ko) 2001-07-07
US20010012678A1 (en) 2001-08-09
TW502287B (en) 2002-09-11
JP2001176804A (ja) 2001-06-29
CN1302082A (zh) 2001-07-04
EP1109208A2 (en) 2001-06-20

Similar Documents

Publication Publication Date Title
JP3809464B2 (ja) 半導体層の形成方法
US6462357B1 (en) Epitaxial growth of nitride compound semiconductor
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US6700179B1 (en) Method for growing GaN compound semiconductor crystal and semiconductor substrate
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
US20150176154A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
JP2002222771A (ja) Iii族窒化物膜の製造方法、iii族窒化物膜の製造用下地膜、及びその下地膜の製造方法
JP2006253628A (ja) 化合物半導体装置及びその製造方法
US20020100412A1 (en) Low dislocation buffer and process for production thereof as well as device provided with low dislocation buffer
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US9755111B2 (en) Active region containing nanodots (also referred to as “quantum dots”) in mother crystal formed of zinc blende-type (also referred to as “cubic crystal-type”) AlyInxGal-y-xN Crystal (y[[□]][≧] 0, x > 0) grown on Si substrate, and light emitting device using the same (LED and LD)
JPH0832113A (ja) p型GaN系半導体の製造方法
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP2008098224A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
KR101476143B1 (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
JP2005210091A (ja) Iii族窒化物半導体素子およびそれを用いた発光素子
US8728840B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
JP2004363500A (ja) 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2004146605A (ja) 窒化物半導体ウェハの製造方法および発光デバイスの製造方法
JP4193379B2 (ja) 3−5族化合物半導体の製造方法
KR20220123780A (ko) 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
JP4425871B2 (ja) Iii族窒化物膜の製造用下地膜の製造方法
JP4524630B2 (ja) Hemt用エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees