JP2008311420A - スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ - Google Patents

スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP2008311420A
JP2008311420A JP2007157669A JP2007157669A JP2008311420A JP 2008311420 A JP2008311420 A JP 2008311420A JP 2007157669 A JP2007157669 A JP 2007157669A JP 2007157669 A JP2007157669 A JP 2007157669A JP 2008311420 A JP2008311420 A JP 2008311420A
Authority
JP
Japan
Prior art keywords
layer
sputter target
manufacturing
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007157669A
Other languages
English (en)
Inventor
Hisayuki Miki
久幸 三木
Kenzo Hanawa
健三 塙
Yasumasa Sasaki
保正 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007157669A priority Critical patent/JP2008311420A/ja
Publication of JP2008311420A publication Critical patent/JP2008311420A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】スパッタ法を用いて成膜されたガリウム窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化できるスパッタターゲットの製造方法を提供する。
【解決手段】液状Ｇａとドーパント元素とを混合する混合工程を備えるスパッタターゲットの製造方法とする。前記混合工程は、前記液状Ｇａ中に前記ドーパント元素を溶解させる工程とすることができる。また、前記混合工程が、前記液状Ｇａ中に粒子状の前記ドーパンド元素を分散させた後、固化させる工程としてもよい。
【選択図】なし

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられるＩＩＩ族窒化物化合物半導体発光素子の製造に好適に用いられるスパッタターゲット、スパッタターゲットの製造方法、スパッタ装置、ＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びこの製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子、並びにＩＩＩ族窒化物化合物半導体発光素子を用いたランプに関する。
ＩＩＩ族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、ＬＥＤやＬＤ等の発光素子として用いられている。
また、ＩＩＩ族窒化物半導体は、電子デバイスに用いた場合でも、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
このようなＩＩＩ族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、ＭＯＣＶＤ法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で分解することにより、結晶を成長させる方法である。
一方、ＩＩＩ族窒化物化合物半導体の結晶をスパッタによって製造する研究も行われている。具体的には、例えば、Ｎ２ガスを用いた高周波マグネトロンスパッタリングにより、Ｓｉの（１００）面、及びＡｌ２Ｏ３の（０００１）面上にＧａＮ層を成膜する方法が提案されている（例えば、非特許文献１）。
また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてＧａＮ層を成膜する方法が提案されている（例えば、非特許文献２）。
また、上述のようなＩＩＩ族窒化物化合物半導体の結晶からなるＧａＮ層を成膜する場合、例えば、ＧａＮ層中にＳｉやＭｇ等のドーパント元素がドーピングされた混晶を成膜する方法が用いられる。この際、母材となるＧａ元素に対してドーパント元素を混合したターゲットを用い、スパッタ法によってＧａＮ層を成膜する方法が提案されている（例えば、非特許文献３）。
牛玖 由紀子（Ｙ．ＵＳＨＩＫＵ）他、「２１世紀連合シンポジウム論文集」、Ｖｏｌ．２ｎｄ、ｐ２９５（２００３）、 ティー・キクマ（Ｔ．Ｋｉｋｕｍａ）他、「バキューム（Ｖａｃｕｕｍ）」、Ｖｏｌ．６６、Ｐ２３３（２００２） 応用物理学会編「第６６回応用物理学会」パンフレット、７ａ−Ｎ−６（２００５年秋）、１分冊、２４８ページ
しかしながら、従来のスパッタ法では、ドーパント元素がドーピングされたガリウム窒化物半導体の結晶を成膜する場合、ドーピング濃度を微調整することは困難であった。
また、ＭＯＣＶＤ法を用いて、ＧａＮ層としてＭｇ元素のドープされたＡｌＧａＮ等を成膜する場合には、Ａｌの組成に応じて結晶内に取り込まれるＭｇの量が変化するため、Ａｌ組成が低い場合にはＭｇが入りやすいものの、Ａｌ組成が高いときにはＭｇが入りにくいという問題があった。
また、Ｓｉ元素がドーピングされたガリウム窒化物半導体の結晶を、プラズマ中に窒素ガスと同時にＳｉＨ４ガスを流通させる方法を用いて成膜する方法も考えられる。しかし、この方法では、長期にわたって結晶膜の成膜を行うと、反応チャンバの内壁や天井にパーティクルが発生し、これがターゲットやウエーハ表面に付着して欠陥を生じる原因となる場合がある。
本発明は上記課題に鑑みてなされたものであり、スパッタ法を用いて成膜されたガリウム窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化できるスパッタターゲットの製造方法を提供することを目的とする。
また、上記のスパッタターゲットの製造方法により得られるスパッタターゲットを提供することを目的とする。
さらに、上記のスパッタターゲットが備えられているスパッタ装置を提供することを目的とする。
また、上記のスパッタ装置を用いて形成するＩＩＩ族窒化物化合物半導体発光素子の製造方法、およびＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討した結果、液状のＧａとドーパント元素とを混合することで、スパッタターゲット中におけるドーパント元素の濃度を容易に高精度で調整できることを見出した。そして、このようにして得られたスパッタターゲットを用いて成膜することで、成膜された層の結晶中におけるドーパント元素のドーピング濃度を容易に最適化できることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 液状Ｇａとドーパント元素とを混合する混合工程を備えることを特徴とするスパッタターゲットの製造方法。
［２］ 前記混合工程が、前記液状Ｇａ中に前記ドーパント元素を溶解させる工程であることを特徴とする［１］に記載のスパッタターゲットの製造方法。
［３］ 前記ドーパントがＭｇであることを特徴とする［１］または［２］に記載のスパッタターゲットの製造方法。
［４］ 前記混合工程において、ＧａとＭｇの原子数の比が１：０．０１〜０．０００１の範囲となるようにすることを特徴とする［１］〜［３］のいずれかに記載のスパッタターゲットの製造方法。
［５］ 前記混合工程において、ＧａとＭｇの重量の比が１：０．００３〜０．００００３の範囲となるようにすることを特徴とする［１］〜［３］のいずれかに記載のスパッタターゲットの製造方法。
［６］ 前記混合工程が、前記液状Ｇａ中に粒子状の前記ドーパンド元素を分散させた後、固化させる工程であることを特徴とする［１］に記載のスパッタターゲットの製造方法。
［７］ 前記ドーパントがＳｉであることを特徴とする［１］または［６］に記載のスパッタターゲットの製造方法。
［８］ 前記混合工程において、ターゲット表面におけるＧａとＳｉの粒子の露出面積の比が１：０．０５〜０．０００５の範囲となるようにすることを特徴とする［１］、［６］または［７］に記載のスパッタターゲットの製造方法。
［９］ 前記混合工程において、ＧａとＳｉの重量の比が１：０．０２〜０．０００２の範囲となるようにすることを特徴とする［１］、［６］または［７］に記載のスパッタターゲットの製造方法。
［１０］ ［１］〜［９］のいずれかに記載のスパッタターゲットの製造方法によって得られたことを特徴とするスパッタターゲット。
［１１］ ガリウム窒化物半導体からなる半導体層を形成するためのスパッタ装置であって、［１０］に記載のスパッタターゲットが備えられていることを特徴とするスパッタ装置。
［１２］ ガリウム窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記半導体層の少なくとも一部を［１１］に記載のスパッタ装置を用いて形成することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１３］ ［１２］に記載の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子。
［１４］ ［１３］に記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。
本発明のスパッタターゲットの製造方法は、液状Ｇａとドーパント元素とを混合する混合工程を備えているので、スパッタターゲット中におけるドーパント元素の濃度を容易に高精度に調整することができる。
そして、本発明のスパッタターゲットの製造方法によって得られたドーパント元素の濃度が高精度で調整されたスパッタターゲットを用いて成膜することで、ドーパント元素のドーピング濃度が最適化された層を形成できる。
また、本発明のスパッタ装置は、上記のスパッタターゲットが備えられたものであるので、ドーパント元素のドーピング濃度が最適化された層を容易に成膜できる。
さらに、本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法では、本発明のスパッタ装置を用いて半導体層を形成するので、ドーパント元素のドーピング濃度が最適化された半導体層を備えた本発明のＩＩＩ族窒化物化合物半導体発光素子およびランプを容易に製造できる。
また、本発明のＩＩＩ族窒化物化合物半導体発光素子並びにランプは、半導体層のドーパント元素のドーピング濃度が最適なものとなるので、優れた発光特性を備えたものとなる。
以下、本発明のスパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプの実施形態について、図面を適宜参照して説明する。
［スパッタ装置］
図１は、本発明に係るスパッタ装置の一例を模式的に示す概略図である。図１に示すスパッタ装置４０は、ガリウム窒化物半導体からなる半導体層を形成するためのものであり、本発明のスパッタターゲットが備えられたものである。
このスパッタ装置４０は、図１に示すように、チャンバ４１と、チャンバ４１内に設置されたスパッタターゲット４７と、スパッタターゲット４７に対してパワーを印加するパワー印加手段４５とを備えている。また、図１に示すように、スパッタ装置４０のチャンバ４１内には、基板１１をスパッタターゲット４７に対向させて下向きに取り付けるための取り付け手段１１ｂと、基板１１を加熱するためのヒータ４４とが備えられており、チャンバ４１の外には、ヒータ４４に導電接続されたマッチングボックス４６ｃと、マッチングボックス４６ｃに導電接続される電源４８と、チャンバ４１内の圧力を制御するポンプなどからなる圧力制御手段４９ａ、４９ｂ、４９ｃと、チャンバ４１内にガスを供給するガス供給手段４２ａ、４２ｂとが備えられている。
パワー印加手段４５は、スパッタターゲット４７に対して所定のパワーを印加するものであり、図１に示すように、電極４３と、電極４３に導電接続されたマッチングボックス４６ａと、マッチングボックス４６ａに導電接続される電源４８とから構成されている。そして、スパッタターゲット４７に印加されるパワーは、マッチングボックス４６ａに制御させることによって調整可能とされている。
また、本実施形態では、スパッタターゲット４７に印加されるパワー（印加電力）が、パルスＤＣ方式またはＲＦ（高周波）方式により印加されるようになっている。なお、図１に示すスパッタ装置４０を用いてリアクティブスパッタ法により半導体層を成膜する場合には、成膜レートを容易にコントロールできる点から、印加電力をＲＦ（高周波）方式とすることがより好ましい。また、図１に示すスパッタ装置４０を用いてリアクティブスパッタ法により半導体層を成膜する場合、ＤＣで電場を連続してかけた状態にするとスパッタターゲット４７がチャージアップしてしまい、成膜レートを高くすることが困難になるので、印加電力を、パルス的にバイアスを与えるパルスＤＣ方式とすることが好ましい。
［スパッタターゲット］
ここで、本発明のスパッタターゲットおよびスパッタターゲットの製造方法について例を挙げて説明する。
本実施形態のスパッタターゲット４７は、以下に示す製造方法によって得られたものである。また、本実施形態のスパッタターゲット４７は、Ｇａ元素とドーパント元素とを含有するものであり、成膜される半導体層の組成に対応する材料からなるものである。また、本実施形態においては、スパッタターゲット４７として固体状のものを用いてもよいし、液状化されたものを用いてもよい。液状化されたスパッタターゲット４７としては、全体が液状化されているものであってもよいし、表層のみが液状化した状態のものであってもよい。
［スパッタターゲットの製造方法］
このようなスパッタターゲット４７を製造するには、液状Ｇａとドーパント元素とを混合する（混合工程）方法によって得られる。
ここでの混合工程は、例えば、ドーパント元素が液状Ｇａ中に溶融可能なものである場合には、Ｇａの融点である２９℃以上の温度とすることにより液状化された液状Ｇａ中に、ドーパント元素を添加して混合し、溶解させる工程とすることができる。液状Ｇａ中に溶融されるドーパント元素としては、Ｍg、Ｚｎ、Ｃｄなどを挙げることができ、中でもｐ型のＧａＮ層を形成するためのドーパントとして広く用いられているＭｇが好ましい。
また、混合工程は、例えば、ドーパント元素が粒子状である場合には、液状Ｇａ中に粒子状のドーパンド元素を分散させた後、固化させる工程としてもよい。この場合、一旦、液状Ｇａ中に均一に分散されたドーパンド元素の粒子が、Ｇａとドーパンド元素の粒子との比重の差などにより偏り、スパッタターゲット４内のドーパンド元素の濃度が偏ってしまうことが防がれる。液状Ｇａ中に分散される粒子状のドーパント元素としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｃａ、Ｂｅなどを挙げることができ、中でもｎ型のＧａＮ層を形成するためのドーパントとして広く用いられているＳｉが好ましい。
また、ドーパント元素としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｇなどを挙げることができ、特に限定されないが、ｎ型半導体層を成膜するためのスパッタターゲット４７を製造する場合にはＳｉであることが好ましく、ｐ型半導体層を成膜するためのスパッタターゲット４７を製造する場合にはＭｇであることが好ましい。
また、ドーパント元素がＭｇである場合には、スパッタターゲット４７中におけるＧａ原子数とＭｇ原子数との比が（Ｇａ原子数：Ｍｇ原子数）１：０．０１〜０．０００１の範囲となるように混合することが望ましい。また、ドーパント元素がＭｇである場合には、スパッタターゲット４７中におけるＧａとＭｇの重量の比が１：０．００３〜０．００００３の範囲となるようにすることが好ましい。
また、ドーパント元素がＳｉである場合には、スパッタターゲット４７表面におけるＧａとＳｉの粒子の露出面積の比が（Ｇａ粒子：Ｓｉ粒子）１：０．０５〜０．０００５の範囲となるようにすることが望ましい。また、ドーパント元素がＳｉである場合には、スパッタターゲット４７中におけるＧａとＳｉの重量の比が１：０．０２〜０．０００２の範囲となるようにすることが好ましい。
［発光素子の半導体層の製造方法］
次に、図１に示すスパッタ装置４０を用いる発光素子の製造方法の一例として、リアクティブスパッタ法によって基板１１上に発光素子の半導体層を成膜する方法を例に挙げて説明する。
図１に示すスパッタ装置４０を用いて基板１１上に発光素子の半導体層を成膜するには、まず、圧力制御手段４９ａ、４９ｂ、４９ｃによって、チャンバ４１内の圧力を所定の圧力にするとともに、ガス供給手段４２ａ、４２ｂを用いて、チャンバ４１内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、チャンバ４１内を所定の雰囲気とする。
チャンバ４１内の圧力は、０．３Ｐａ以上とすることが好ましい。チャンバ４１内の圧力を０．３Ｐａ未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板１１上に付着する虞がある。また、チャンバ４１内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
また、本実施形態で活性ガスとして用いる窒化物原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素（Ｎ２）を用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度が得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアより反応速度は低いものの工業生産的に利用可能な程度の十分な成膜速度を得ることができる。このため、装置コストとの兼ね合いを考えると、活性ガスとしては窒素（Ｎ２）が最も好適である。
次いで、ヒータ台４４内に設けられた図示略の加熱手段によってヒータ台４４を発熱させ、基板１１を所定の温度、つまり、基板１１上に成長される半導体層に最適な成長温度となるように加温する。
半導体層を成膜する時の基板１１の温度は、室温〜１２００℃の範囲とすることが好ましく、３００〜１０００℃の範囲とすることがより好ましく、５００〜８００℃の範囲とすることが最も好ましい。なお、ここでの室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
基板１１の温度が上記下限未満だと、基板１１上でのマイグレーションが抑制され、結晶性の良い半導体層の結晶を成膜することができない場合がある。また、基板１１の温度が上記上限を超えると、半導体層の結晶が分解する虞がある。
そして、基板１１が加温された状態で、マッチングボックス４６ａを介して電極４３に電流を供給し、スパッタターゲット４７にパワーを印加するとともに、ヒータ台４４に電流を供給して、基板１１にバイアスを印加する。
このことにより、チャンバ４１内の気相中には、スパッタターゲット４７からＧａの粒子やドーパント元素の粒子が飛び出す。そして、気相中のＧａ粒子やドーパント元素の粒子などの粒子が、ヒータ台４４に取り付けられた基板１１の表面にぶつかるように供給されて堆積されることにより、基板１１上に半導体層が成膜される。
本実施形態では、スパッタターゲット４７がドーパント元素の溶解されたものである場合、スパッタターゲット４７に印加するパワーを０．１Ｗ／ｃｍ２〜１００Ｗ／ｃｍ２の範囲とすることが好ましく、１Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることがより好ましく、１．５Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることが最も好ましい。
また、本実施形態では、スパッタターゲット４７が粒子状のドーパンド元素を分散させて固化させたものである場合、スパッタターゲット４７に印加するパワーを０．１Ｗ／ｃｍ２〜１００Ｗ／ｃｍ２の範囲とすることが好ましく、１Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることがより好ましく、１．５Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることが最も好ましい。
ここで、スパッタターゲット４７が、ドーパント元素の溶解されたものである場合には、スパッタターゲット４７の少なくとも表層を液状化させることが好ましい。
スパッタターゲット４７を液状化させる方法としては、例えば、スパッタターゲット４７に印加するパワーを一定以上とする方法を挙げることができる。ここで、スパッタターゲット４７を液状化させるためにスパッタターゲット４７に印加されるパワーは、１．５Ｗ／ｃｍ２以上とすることが好ましい。１．５Ｗ／ｃｍ２以上のパワーをスパッタターゲット４７に印加すると、スパッタターゲット４７が固体状となっている場合であっても、スパッタターゲット４７の表層がプラズマに曝されて融解するので、確実に液状化させることができる。また、スパッタターゲット４７に印加するパワーが１５０Ｗ／ｃｍ２未満だと、スパッタターゲット４７が固体状となっている場合に液状化することができない虞がある。
また、スパッタターゲット４７を液状化させる他の方法としては、スパッタターゲット４７を加熱手段によって加熱する方法を挙げることができる。この場合に用いる加熱手段としては特に限定されず、電熱ヒータ等、適宜選択して用いることができる。
スパッタターゲット４７に印加するパワーを上記範囲とすることにより、大きなパワーの反応種が生成することができ、また、この反応種を高い運動エネルギーで基板１１へ供給することができる。このことにより、基板１１上におけるマイグレーションが活発になり、成膜される半導体層が、その下地となる層の結晶性を引き継がないように転位をループ化させるのが容易になる。
また、スパッタターゲット４７が、粒子状のドーパンド元素を分散させて固化させたものである場合には、スパッタターゲット４７が液状化されないように、スパッタ装置４０のスパッタターゲット４７周辺の温度が、Ｇａの融点である２９℃未満となるようにされる。
また、本実施形態において半導体層を成膜する際の成膜レートは、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜レートが０．０１ｎｍ／ｓ未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜レートが１０ｎｍ／ｓを超えると、良好な膜を得ることが困難となる。
本実施形態のスパッタターゲット４７の製造方法は、液状Ｇａとドーパント元素とを混合する混合工程を備えているので、得られたスパッタターゲット４７中におけるドーパント元素の濃度を容易に高精度に調整することができる。
また、本実施形態のスパッタターゲット４７の製造方法によって得られたスパッタターゲット４７が備えられたスパッタ装置４０を用いて、発光素子の半導体層を成膜することで、ドーパント元素のドーピング濃度が最適化された発光素子の半導体層を容易に成膜できる。
また、本実施形態の発光素子の半導体層の製造方法では、半導体層をスパッタ法で成膜するので、ＭＯＣＶＤ法（有機金属化学気相成長法）などにより成膜する場合と比較して、成膜レートを高くすることができ、成膜（製造）時間を短縮することができる。さらに、製造時間が短縮されることにより、チャンバ内に不純物が入り込むのを最小限に抑制することができ、汚染の少ない良好な半導体層を得ることができる。
また、本実施形態の半導体層の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を用いたので、得られた半導体層の結晶性が良好で均一なものとなる。
また、本実施形態の半導体層の製造方法において、スパッタターゲット４７の少なくとも表層を液状化する場合、高エネルギーを有する粒子を取り出して基板１１上に供給することができるので、基板１１上に、結晶性の良好なＩＩＩ族窒化物半導体からなる半導体層を、より高効率で成長させることができる。
また、スパッタターゲット４７の少なくとも表層を液状化させる場合、スパッタターゲット４７を部分的に偏ること無く均一に使用することができるので、スパッタターゲット４７を構成している材料を効率良く使用することができる。
なお、本実施形態の半導体層の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を例に挙げて説明したが、本発明はリアクティブスパッタ法に限定されるものではない。
また、本発明は、上述した実施形態に限定されるものではなく、例えば、半導体層を成膜する際に、スパッタターゲット４７に対し、磁場を回転させるか、又は磁場を揺動させる方法としてもよい。特に、印加電力をＲＦ（高周波）方式とした場合、スパッタターゲット４７のチャージアップを回避するために、マグネットの位置をスパッタターゲット４７内で移動させつつ成膜することが好ましい。具体的なマグネットの運動方法は、スパッタ装置の種類によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
また、成膜される半導体層を、基板１１の表面に加え、側面を覆うように形成しても良く、さらに、基板１１の裏面も覆うように形成しても良い。
基板の表面及び側面を成膜する方法としては、例えば、基板を揺動させたり又は回転運動させたりすることにより、スパッタターゲット４７と対向する基板の位置を変更させつつ、成膜する方法が挙げられる。このような方法とすることにより、基板１１の表面及び側面を一度の工程で成膜することが可能となり、次いで基板１１の裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。また、基板１１の表面及び側面を成膜する他の方法としては、基板１１を保持せずにチャンバ４１内に設置することにより、基板全面に成膜する方法などが挙げられる。
さらに、スパッタターゲット４７として、大面積で、位置の移動が可能なものを用いることにより、基板１１を移動させずに基板１１の全面に成膜しても良い。このような方法としては、マグネットを揺動させたり又は回転運動させたりすることにより、スパッタターゲット４７のマグネットの位置をターゲット内で移動させつつ成膜するＲＦ（高周波）方式のスパッタ法が挙げられる。
さらに、ＲＦ（高周波）方式のスパッタ法で成膜を行なう場合、基板１１側とスパッタターゲット４７側の両方を移動させる方法としても良い。また、スパッタターゲット４７を基板１１の近傍に配することにより、発生するプラズマを基板１１に対してビーム状に供給するのではなく、基板１１を包み込むように供給するような構成とすることで、基板１１の表面及び側面の同時成膜が可能となる。
次に、本発明のＩＩＩ族窒化物化合物半導体発光素子（以下、発光素子と略称することがある）およびその製造方法について説明する。
［ＩＩＩ族窒化物化合物半導体発光素子］
図２は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。また、図３は、図２に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子１は、図２に示すように、一面電極型のものであり、基板１１上に、中間層１２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体からなる半導体層２０とが形成されているものである。半導体層２０は、図２に示すように、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層がこの順で積層されてなるものである。
［発光素子の積層構造］
＜基板＞
本実施形態の発光素子１において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
＜中間層＞
本実施形態の発光素子１においては、基板１１上に、六方晶系の結晶構造を持つ中間層１２が成膜されている。
中間層１２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層１２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなる中間層１２とすることができる。
このような単結晶構造を有する中間層１２を基板１１上に成膜した場合、中間層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、中間層１２をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
さらに、中間層１２は、柱状結晶の各々のグレインの幅の平均値が、０．１〜１００ｎｍの範囲とされていることが、バッファ機能の面から好ましく、１〜７０ｎｍの範囲とされていることがより好ましい。ここで、グレインの幅とは、中間層１２が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分のさし渡しの長さを言う。ＩＩＩ族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。また、結晶のグレインは、略柱状の形状をしていることが好ましく、中間層１２は、柱状のグレインが集合して層を成していることが望ましい。
各柱状結晶のグレインの幅は、断面ＴＥＭ観察などにより容易に測定することが可能である。なお、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数％程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、９０％以上が上記範囲に入っていることが好ましい。
また、中間層１２は、Ａｌを含有する組成とされていることが好ましく、ＡｌＮからなる構成とすることにより、効率的に柱状結晶集合体とすることができ、より好ましい。
なお、中間層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。また、中間層１２を、Ａｌを含んだ組成とした場合、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。
また、中間層１２の膜厚は、１０〜５００ｎｍの範囲とされていることが好ましく、２０〜１００ｎｍの範囲とされていることがより好ましい。
中間層１２の膜厚が１０ｎｍ未満だと、上述したようなバッファ機能が充分でなくなる。また、５００ｎｍを超える膜厚で中間層１２を形成し場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。なお、中間層１２の膜厚についても、上述したような断面ＴＥＭ写真により、容易に測定することが可能である。
また、中間層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが好ましい。また、中間層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
中間層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出した状態となる。このため、中間層１２上に成膜される下地層１４ａと基板１１上に直接成膜される下地層１４ａとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。
なお、中間層１２が基板１１の表面１１ａを覆う割合は、断面ＴＥＭ写真を用いて測定することができる。特に、中間層１２と下地層１４ａの材料が異なる場合には、ＥＤＳなどを用いて基板１１と該基板１１上の層との界面を、基板１１の表面と平行にスキャンすることにより、中間層１２が形成されていない領域の比を見積もることができる。また、本実施形態では、断面ＴＥＭ写真から基板１１の露出した面積を測定する方法を説明したが、中間層１２のみを成膜した試料を用意し、ＡＦＭ等の方法によって基板１１の露出した面積を測定することも可能である。
また、中間層１２は、基板１１の表面１１ａに加え、側面を覆うようにして形成されていても良く、さらに、基板１１の裏面を覆うようにして形成しても良い。
＜半導体層＞
図２に示すように、半導体層２０は、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を備えている。
「ｎ型半導体層」
ｎ型半導体層１４は、中間層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成されている。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又はｎ型クラッド層を兼ねることも可能である。
（下地層）
本実施形態のｎ型半導体層１４の下地層１４ａは、ＩＩＩ族窒化物化合物半導体からなる。下地層１４ａの材料は、中間層１２と同じであっても異なっていても構わないが、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましく、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることがより好ましい。
例えば、中間層１２をＡｌＮからなる柱状結晶の集合体とした場合、下地層１４ａは、柱状結晶の集合体である中間層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させることが望ましい。ＧａＮ系化合物半導体は、転位のループ化を生じやすく、特に、ＡｌＧａＮ、又はＧａＮが好適である。
また、下地層１４ａの膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層１４ａには、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板１１が導電性を有する場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子１の上下に電極を形成することができる。一方、基板１１として絶縁性の材料を用いる場合には、発光素子１の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
（ｎ型コンタクト層）
ｎ型コンタクト層１４ｂは、ＩＩＩ族窒化物化合物半導体からなる。ｎ型コンタクト層１４ｂは、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎ型コンタクト層１４ｂには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
なお、下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
（ｎ型クラッド層）
ｎ型コンタクト層１４ｂと発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を修復することできる。ｎ型クラッド層１４ｃは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１４ｃをＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
＜発光層＞
発光層１５は、図２に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。図２に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
障壁層１５ａとしては、例えば、井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
＜ｐ型半導体層＞
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成されている。なお、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成であってもよい。
（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂは、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力を高く維持できる点で好ましい。
また、ｐ型コンタクト層１６ｂは、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
なお、本発明の発光素子１を構成する半導体層２０は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
＜透光性正極＞
透光性正極１７は、ｐ型半導体層１６上に形成された透光性を有する電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を用いることができる。また、透光性正極１７としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
＜正極ボンディングパッド＞
正極ボンディングパッド１８は、図３に示すように透光性正極１７上に形成された略円形の電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
＜負極＞
負極１９は、半導体層２０を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂに接するものである。このため、負極１９は、図２および図３に示すように、発光層１５、ｐ型半導体層１６、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂを露出させてなる露出領域１４ｄの上に略円形状に形成されている。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
［発光素子の製造方法］
図２に示す発光素子１を製造するには、まず、基板１１上に半導体層２０の形成された図４に示す積層半導体１０を形成する。図４に示す積層半導体１０を形成するには、まず、基板１１を用意する。基板１１は、前処理を施してから使用することが望ましい。
基板１１の前処理としては、例えば、基板１１としてシリコンからなる基板１１を用いる場合には、よく知られたＲＣＡ洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。
また、基板１１の前処理は、例えば、スパッタ装置のチャンバ内に基板１１を配置し、中間層１２を形成する前にスパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ＡｒガスやＮ２ガスなどのプラズマを基板１１の表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、スパッタターゲットにパワーを印加せずに、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。
基板１１に前処理を行なった後、基板１１上に、スパッタ法によって、図４に示す中間層１２を成膜する。その後、従来のスパッタ法によって、図４に示す中間層１２上にアンドープの半導体層からなる下地層１４ａを成膜する。
続いて、上述した図１に示すスパッタ装置４０を用いるリアクティブスパッタ法によって、下地層１４ａ上にｎ型コンタクト層１４ｂを成膜する。ｎ型コンタクト層１４ｂの成膜に用いられるスパッタターゲット４７は、Ｇａ元素とドーパント元素とを含むものであって、ｎ型コンタクト層１４ｂの組成に対応する材料からなるものである。また、ここでのドーパント元素は、ｎ型コンタクト層１４ｂを成膜する際に用いるＳｉ、ＧｅおよびＳｎ等のｎ型不純物である。
ｎ型コンタクト層１４ｂの成膜に用いられるスパッタターゲット４７は、液状Ｇａとドーパント元素とを混合する方法によって得られたものである。具体的には、例えば、ドーパント元素がＳｉなど粒子状のものである場合には、液状Ｇａ中に粒子状のドーパンド元素を分散させた後、固化させる方法によって得られたものである。
次いで、チャンバ４１内を、ｎ型コンタクト層１４ｂを成膜するための所定の雰囲気とし、下地層１４ａの形成された基板１１を所定の温度に加温する。ｎ型コンタクト層１４ｂの成膜温度は、結晶の分解する温度よりも低温にする必要があるため、１２００℃未満とすることが好ましい。ｎ型コンタクト層１４ｂを成膜する際の基板１１の温度が上記範囲内であれば、結晶性の良いｎ型コンタクト層１４ｂが得られる。そして、マッチングボックス４６ａを介して電極４３に所定の電流を供給し、スパッタターゲット４７にパワーを印加するとともに、ヒータ台４４に電流を供給して、基板１１にバイアスを印加し、基板１１の下地層１４ａ上に所定の成膜レートでｎ型コンタクト層１４ｂを成膜する。
次に、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａを、膜厚制御性の観点で好ましいＭＯＣＶＤ（有機金属化学気相成長法）法で成膜する。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。
また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のｎ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いることができる。
次いで、ｐ型半導体層１６のｐ型クラッド層１６ａ上に、上述した図１に示すスパッタ装置４０を用いるリアクティブスパッタ法によって、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜する。
ｐ型半導体層１６のｐ型コンタクト層１６ｂの成膜に用いられるスパッタターゲット４７は、Ｇａ元素とドーパント元素とを含むものであって、ｐ型コンタクト層１６ｂの組成に対応する材料からなるものである。また、スパッタターゲット４７が含有するドーパント元素としては、Ｍｇ等のｐ型不純物を用いる。
ｐ型コンタクト層１６ｂの成膜に用いられるスパッタターゲット４７は、液状Ｇａとドーパント元素とを混合する方法によって得られたものである。具体的には、例えば、ドーパント元素がＭｇなど液状Ｇａ中に溶融可能なものである場合には、液状化された液状Ｇａ中に、ドーパント元素を添加して混合し、溶解させる方法によって得られたものである。
ｐ型コンタクト層１６ｂを成膜するには、スパッタターゲット４７の設置されたチャンバ４１内を、ｐ型コンタクト層１６ｂを成膜するための所定の雰囲気とし、ｐ型クラッド層１６ａまでの各層の形成された基板１１を所定の温度に加温する。そして、スパッタターゲット４７に所定のパワーを印加して所定の成膜レートでｐ型コンタクト層１６ｂを成膜する。
このようにして得られた図４に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いて透光性正極１７および正極ボンディングパッド１８を順次形成する。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させる。
その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いて負極１９を形成することにより、図２および図３に示す発光素子１が得られる。
本実施形態の発光素子は、半導体層２０のうち、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂとがスパッタ法によって成膜されたものであるので、下地層１４ａ、ｎ型コンタクト層１４ｂ、ｐ型コンタクト層１６ｂをＭＯＣＶＤ法で成膜した場合と比較して、生産性に優れたものとなる。
また、本実施形態の発光素子は、半導体層２０のうちの、上述した図１に示すスパッタ装置４０を用いて成膜された半導体層における結晶中のドーパント元素のドーピング濃度が最適な濃度であるものとなる。従って、本実施形態の発光素子１は、優れた発光特性を備えたものとなる。
また、本実施形態の製造方法では、ｐ型半導体層１６のｐ型コンタクト層１６ｂをスパッタ法で成膜している。これに対し、例えば、ＭＯＣＶＤ法を用いてｐ型半導体層１６のｐ型クラッド層１６ａおよびｐ型コンタクト層１６ｂを成膜した場合には、ｐ型半導体層１６中に水素が取り込まれて、ｐ型半導体層１６のキャリア濃度の向上が阻害されてしまう場合がある。このため、ＭＯＣＶＤ法を用いてｐ型半導体層１６のｐ型クラッド層１６ａおよびｐ型コンタクト層１６ｂを成膜した場合には、成膜した後に活性化アニールを行っていた。
しかし、本実施形態の製造方法では、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂをスパッタ法で成膜しているので、ｐ型半導体層１６を成膜した後の活性化アニールが不要となり、この活性化アニールによって発生していた発光層１５の井戸層１５ｂの破壊が防止され、井戸層１５ｂの破壊によるリーク電流や発光出力の低下等が生じることが無い。
なお、本実施形態では、発光素子１の半導体層２０のうち、ｎ型半導体層１４のｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂを図１に示すスパッタ装置４０を用いる上述したスパッタ法によって成膜する方法を例に挙げて説明したが、本発明は上述した例に限定されるものではなく、半導体層２０のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよい。
例えば、本実施形態では、ｎ型半導体層１４のｎ型クラッド層１４ｃやｐ型半導体層１６のｐ型クラッド層１６ａをＭＯＣＶＤ法で成膜したが、ｎ型クラッド層１４ｃやｐ型クラッド層１６ａも本発明のスパッタ法によって成膜できる。
また、本発明の発光素子１は、半導体層２０のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよく、半導体層２０の成膜は、本発明のスパッタ法と、従来のスパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。
なお、本発明のＩＩＩ族窒化物化合物半導体発光素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。
［ランプ］
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
図５は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ３は、砲弾型のものであり、図２に示す発光素子１が用いられている。図５に示すように、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接着され、発光素子１の負極（図３に示す符号１９参照）がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。また、発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本発明のランプは、本発明の発光素子が用いられてなるものであるので、生産性に優れ、しかも、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
図１に示すスパッタ装置４０を用いて、以下に示すようにして図４に示す積層半導体１０を作製し、図２および図３に示す発光素子１を作製した。
まず、鏡面研磨したサファイアからなる基板１１を用意し、以下に示す前処理を行なった。すなわち、基板１１を、中間層１２を成膜するための金属Ａｌからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板１１を５００℃に加熱した状態で、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持し、ターゲットにパワーを印加せずに、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板１１表面を洗浄した。
そして前処理後、チャンバ内の圧力を０．５Ｐａにするとともに、チャンバ内にアルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させ（ガス全体における窒素の比は７５％）中間層１２を成膜するための雰囲気とした。次いで、基板１１を５００℃に加温し、基板１１にバイアスを印加せず、金属Ａｌターゲットに１Ｗ／ｃｍ２のパワーを印加し、スパッタ法によって０．１２ｎｍ／ｓの成膜レートで基板１１上にＡｌＮの単結晶構造を有する厚み５０ｎｍの中間層１２を成膜した。
次いで、中間層１２が成膜された基板１１の上に、リアクティブスパッタ法によって、アンドープのＧａＮからなる厚み６ｎｍの下地層１４ａを成膜した。
次いで、下地層１４ａが成膜された基板１１上に、図１に示すスパッタ装置４０を用いるリアクティブスパッタ法によって、以下に示すように、ＳｉがドープされたＧａＮ層からなるｎ型コンタクト層１４ｂを成膜した。
まず、図１に示すスパッタ装置４０のチャンバ４１内に、下地層１４ａの成膜された基板１１と、スパッタターゲット４７とを設置した。スパッタターゲット４７としては、１ｋｇの液状Ｇａ中に、直径１ｍｍの球形の粒子状のＳｉを１２６０ｍｇ混入させて均一に分散させ、固化させることによって得られたものを用いた。これにより、ターゲット４７の表面におけるＧａとＳｉの粒子の露出面積の比がＧａ：Ｓｉ＝１：０．００７５となる。
次いで、チャンバ４１内の圧力を０．５Ｐａにするとともに、チャンバ４１内にアルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させ（ガス全体における窒素の比は７５％）、ｎ型コンタクト層１４ｂを成膜するための雰囲気とした。
次いで、基板１１を１０００℃に加温し、スパッタターゲット４７内にマグネットをスイープさせることにより磁場のかかる位置を動かしながら、マッチングボックス４６ａを介して電極４３に電流を供給し、スパッタターゲット４７に１Ｗ／ｃｍ２のパワーを印加するとともに、ヒータ台４４に電流を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加し、基板１１上に１ｎｍ／ｓの成膜レートで２μｍ成膜し、ＳｉがドープされたＧａＮ層からなるｎ型コンタクト層１４ｂを形成した。
ここで、得られたｎ型コンタクト層１４ｂ中におけるＳｉ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、Ｓｉが６×１０１８ｃｍ−３の濃度でドープされていることが確認できた。
次に、ｎ型コンタクト層１４ｂまでの各層が成膜された基板１１を、ＭＯＣＶＤ炉に導入し、ｎ型コンタクト層１４ｂ上に、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａを成膜した。
まず、ｎ型コンタクト層１４ｂ上に、１×１０１８ｃｍ−３の電子濃度を持つ２０ｎｍのＩｎ０．１Ｇａ０．９Ｎ型クラッド層（ｎ型クラッド層１４ｃ）を成膜した。
続いて、ｎ型クラッド層１４ｃの上に、障壁層１５ａに始まり障壁層１５ａに終わる障壁層１５ａと井戸層１５ｂとからなる積層構造であって、各層の膜厚を１６ｎｍとしたＧａＮからなる６層の障壁層１５ａと、各層の膜厚を３ｎｍとしたＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとが交互に積層されてなる発光層（多重量子井戸構造）１５を成膜した。
その後、発光層１５上に、ＭｇがドープされたＡｌ０．１Ｇａ０．９Ｎからなる５ｎｍのｐ型クラッド層１６ａを成膜した。
次いで、ｐ型半導体層１６のｐ型クラッド層１６ａまでの各層が成膜された基板１１をＭＯＣＶＤ炉から取り出し、図１に示すスパッタ装置４０のチャンバ４１内に設置してリアクティブスパッタ法によって、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜した。
ｐ型半導体層１６のｐ型コンタクト層１６ｂの成膜には、スパッタターゲット４７としては、加熱して液状とした１ｋｇのＧａＡｌ合金中に、Ｍｇを８００ｍｇ混入させて液状化し、完全に溶融させた後に固化させることによって得られたものを用いた。これにより、ターゲット４７のＧａとＭｇの原子数の比がＧａ：Ｍｇ＝１：０．００２３となり、ＧａとＭｇの重量の比がＧａ：Ｍｇ＝１：０．０００８となる。
そして、マッチングボックス４６ａを介して電極４３に電流を供給し、スパッタターゲット４７に１Ｗ／ｃｍ２のパワーを印加し、さらに、ヒータ台４４に電流を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加し、１ｎｍ／ｓの成膜レートでｐ型クラッド層１６ａ上に２００ｎｍ成膜することにより、ＭｇがドープされたＡｌ０．０２Ｇａ０．９８Ｎ層からなるｐ型コンタクト層１６ｂを成膜し、図４に示す積層半導体１０を得た。
ここで得られたｐコンタクト層１６層中におけるＭｇ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、Ｍｇが１×１０２０ｃｍ−３の濃度でドープされていることが確認できた。
このようにして得られた図４に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いてＩＴＯからなる透光性正極１７と、表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド１８とを順次形成した。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させ、露出領域１４ｄ上に、フォトリソグラフィー法を用いてＮｉ、Ａｌ、Ｔｉ、及びＡｕの４層よりなる負極１９を形成し、図２および図３に示す発光素子１を得た。
このようにして得られた発光素子１の基板１１の裏側を研削及び研磨してミラー状の面とし、３５０μｍ角の正方形に切断しチップとした。そして、チップを電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。
このようにして得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は、初期では３．０Ｖであった。また、ｐ型半導体層１６側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１５ｍＷを示した。
このことにより、実施例の発光素子１は、優れた発光特性を備えていることが確認できた。
［実施例２］
図３に示す発光素子の製造装置４０を用いて、以下に示すようにして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
実施例２においては、基板１１の前処理の条件と中間層１２を成膜する条件以外は、実施例１と同様にして、積層半導体１０を作製した。
基板１１の前処理は、鏡面研磨したサファイアからなる基板１１を用意して、以下に示すように行なった。すなわち、基板１１を、中間層１２を成膜するための金属Ａｌからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板１１を７５０℃に加熱した状態で、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持し、ターゲットにパワーを印加せずに、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板１１表面を洗浄した。
そして前処理後、チャンバ内の圧力を０．５Ｐａにするとともに、チャンバ内にアルゴンガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍ流通させ（ガス全体における窒素の比は２５％）中間層１２を成膜するための雰囲気とした。次いで、基板１１を５００℃に加温し、基板１１にバイアスを印加せずに、金属Ａｌターゲットに１Ｗ／ｃｍ２のパワーを印加し、スパッタ法によって０．１２ｎｍ／ｓの成膜レートで基板１１上にＡｌＮの柱状結晶の集合体（多結晶）からなる厚み５０ｎｍの中間層１２を成膜した。
実施例２で得られた図４に示す積層半導体１０を用いて実施例１と同様にして、図２および図３に示す発光素子１を製造し、実施例１と同様にして、発光ダイオードとした。
そして、このようにして得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は、３．０Ｖであった。また、ｐ型半導体層１６側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１５ｍＷを示した。
このことにより、実施例２の発光素子１は、優れた発光特性を備えていることが確認できた。
［比較例］
従来のターゲットを備えたスパッタ装置を用い、発光素子１の半導体層２０を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜したこと以外は、実施例１と同様にして、図４に示す積層半導体１０を製造し、発光ダイオードとした。
なお、ｎ型コンタクト層１４ｂの成膜には、プラズマ中にＳｉＨ４ガスを流通させる方法を用いた。
また、ｐ型コンタクト層１６ｂの成膜には、Ｇａターゲットとは別に取り付けたイオンビームガンより、Ｍｇイオンを照射しつつスパッタを行う方法を用いた。
比較例において得られたｎ型コンタクト層１４ｂ中におけるＳｉ濃度を実施例１と同様にして調べた。その結果、実施例１と同様に６×１０１８ｃｍ−３の濃度でＳｉがドープされていた。しかし、窒素ガスと同時にＳｉＨ４を流通したことにより、チャンバ内でＳｉＮの微粒子が発生し、出来上がったウエーハの表面には、異物が多数付着していた。
比較例１で得られたｐコンタクト層１４ｂ層中におけるＭｇ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、２インチのウエーハ内で、Ｍｇが７×１０１９ｃｍ−３〜１．６×１０２０ｃｍ−３の濃度でドープされ、その値に分布があることが確認できた。
このことにより、従来のターゲットを用いた場合、ドーピング濃度を微調整することが困難であることが分かった。
また、比較例において得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は、初期では３．０Ｖのチップから３．８Ｖのチップまであった。また、ｐ型半導体層１６側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１２ｍＷのチップから１５ｍＷのチップまでであった。
このように、比較例では実施例１および実施例２と比較して特性のバラツキが見られた。また、実施例１および実施例２では、表面に異物の付着は見られなかったが、比較例では表面に付着した異物により、正常な特性を示すチップの収率が、実施例１および実施例２と比較して５０％程度少なかった。
本発明で得られるＩＩＩ族窒化物化合物半導体発光素子は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体層を有し、優れた発光特性を有する。従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。
図１は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。 図２は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。 図３は、図２に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。 図４は、図２に示すＩＩＩ族窒化物化合物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。 図５は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。
符号の説明
１…ＩＩＩ族窒化物化合物半導体発光素子（発光素子）、３…ランプ、１０…積層半導体、１１…基板、１１ａ…表面、１２…中間層、１３…下地層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、４０…スパッタ装置、４１…チャンバ、４３…電極、４５…パワー印加手段、４６ａ、４６ｃ…マッチングボックス、４７…スパッタターゲット。

Claims (14)

  1. 液状Ｇａとドーパント元素とを混合する混合工程を備えることを特徴とするスパッタターゲットの製造方法。
  2. 前記混合工程が、前記液状Ｇａ中に前記ドーパント元素を溶解させる工程であることを特徴とする請求項１に記載のスパッタターゲットの製造方法。
  3. 前記ドーパントがＭｇであることを特徴とする請求項１または請求項２に記載のスパッタターゲットの製造方法。
  4. 前記混合工程において、ＧａとＭｇの原子数の比が１：０．０１〜０．０００１の範囲となるようにすることを特徴とする請求項１〜請求項３のいずれかに記載のスパッタターゲットの製造方法。
  5. 前記混合工程において、ＧａとＭｇの重量の比が１：０．００３〜０．００００３の範囲となるようにすることを特徴とする請求項１〜請求項３のいずれかに記載のスパッタターゲットの製造方法。
  6. 前記混合工程が、前記液状Ｇａ中に粒子状の前記ドーパンド元素を分散させた後、固化させる工程であることを特徴とする請求項１に記載のスパッタターゲットの製造方法。
  7. 前記ドーパントがＳｉであることを特徴とする請求項１または請求項６に記載のスパッタターゲットの製造方法。
  8. 前記混合工程において、ターゲット表面におけるＧａとＳｉの粒子の露出面積の比が１：０．０５〜０．０００５の範囲となるようにすることを特徴とする請求項１、請求項６または請求項７に記載のスパッタターゲットの製造方法。
  9. 前記混合工程において、ＧａとＳｉの重量の比が１：０．０２〜０．０００２の範囲となるようにすることを特徴とする請求項１、請求項６または請求項７に記載のスパッタターゲットの製造方法。
  10. 請求項１〜請求項９のいずれかに記載のスパッタターゲットの製造方法によって得られたことを特徴とするスパッタターゲット。
  11. ガリウム窒化物半導体からなる半導体層を形成するためのスパッタ装置であって、
    請求項１０に記載のスパッタターゲットが備えられていることを特徴とするスパッタ装置。
  12. ガリウム窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記半導体層の少なくとも一部を請求項１１に記載のスパッタ装置を用いて形成することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  13. 請求項１２に記載の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子。
  14. 請求項１３に記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。
JP2007157669A 2007-06-14 2007-06-14 スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ Pending JP2008311420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007157669A JP2008311420A (ja) 2007-06-14 2007-06-14 スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007157669A JP2008311420A (ja) 2007-06-14 2007-06-14 スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
JP2008311420A true JP2008311420A (ja) 2008-12-25

Family

ID=40238780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157669A Pending JP2008311420A (ja) 2007-06-14 2007-06-14 スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Country Status (1)

Country Link
JP (1) JP2008311420A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658261B2 (en) 2019-12-20 2023-05-23 Nichia Corporation Method of manufacturing nitride semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JPH08239752A (ja) * 1995-03-01 1996-09-17 Sumitomo Electric Ind Ltd ホウ素含有窒化アルミニウム薄膜および製造方法
JPH11172424A (ja) * 1997-12-12 1999-06-29 Minolta Co Ltd ガリウム化合物の製造方法
JP2004342857A (ja) * 2003-05-15 2004-12-02 Univ Waseda Ｇａ２Ｏ３系発光素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JPH08239752A (ja) * 1995-03-01 1996-09-17 Sumitomo Electric Ind Ltd ホウ素含有窒化アルミニウム薄膜および製造方法
JPH11172424A (ja) * 1997-12-12 1999-06-29 Minolta Co Ltd ガリウム化合物の製造方法
JP2004342857A (ja) * 2003-05-15 2004-12-02 Univ Waseda Ｇａ２Ｏ３系発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658261B2 (en) 2019-12-20 2023-05-23 Nichia Corporation Method of manufacturing nitride semiconductor device

Similar Documents

Publication Publication Date Title
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4714712B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5262206B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008205267A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008109084A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153603A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4912843B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4982259B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5156305B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2008311420A (ja) スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529