JP2008159954A - Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ - Google Patents
Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ Download PDFInfo
- Publication number
- JP2008159954A JP2008159954A JP2006348721A JP2006348721A JP2008159954A JP 2008159954 A JP2008159954 A JP 2008159954A JP 2006348721 A JP2006348721 A JP 2006348721A JP 2006348721 A JP2006348721 A JP 2006348721A JP 2008159954 A JP2008159954 A JP 2008159954A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- layer
- iii nitride
- nitride semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【解決手段】チャンバ内に基板11及びターゲットを載置し、基板11上にアクセプター不純物が添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられ、前記スパッタ工程は、基板11の温度を600℃〜1050℃の範囲とし、前記ターゲットとしてIII族金属を含有する金属ターゲットを用い、前記チャンバ内を、窒素原子含有ガスが20〜80%の範囲で含有され、残部が少なくとも不活性ガスを含有するガス雰囲気としている。
【選択図】図1
Description
しかしながら、特許文献1に記載の方法では、安定して良好な結晶を得ることができないという問題がある。
即ち、本発明は以下に関する。
[2] 前記スパッタ工程は、前記ターゲットとして、前記III金属とアクセプター不純物とを含有する混合ターゲットを用いることを特徴とする[1]に記載のIII族窒化物半導体の製造方法。
[3] 前記チャンバ内のガス雰囲気中に存在する窒素原子含有ガスが窒素ガス(N2)であり、前記不活性ガスがアルゴンガス(Ar)であることを特徴とする[1]又は[2]に記載のIII族窒化物半導体の製造方法。
[4] 前記アクセプター不純物がマグネシウム(Mg)であることを特徴とする[1]〜[3]の何れかに記載のIII族窒化物半導体の製造方法。
[5] 少なくとも前記スパッタ工程の前に、前記基板上に、単結晶のIII族窒化物半導体からなる下地層を形成する工程が備えられていることを特徴とする[1]〜[4]の何れかに記載のIII族窒化物半導体の製造方法。
[6] 前記下地層を、有機金属化学気相成長法(MOCVD法)を用いて形成することを特徴とする[5]に記載のIII族窒化物半導体の製造方法。
[8] 上記[7]に記載の製造方法で得られるIII族窒化物半導体発光素子。
[9] 上記[8]に記載のIII族窒化物半導体発光素子が用いられてなるランプ。
また、スパッタを行なう際の基板温度を600℃〜1050℃の範囲とすることにより、積層過程におけるIII族窒化物半導体層の表面において反応種のマイグレーションが生じやすくなるので、結晶性の良好なIII族窒化物半導体を成長させることができる。
これにより、III族窒化物半導体にアクセプター不純物を添加し、このIII族窒化物半導体の導電性をp型に制御することが可能になる。
本実施形態のIII族窒化物半導体の製造方法は、チャンバ41(図5を参照)内に基板11(図1〜3を参照)及びターゲット47(図5を参照)を載置し、基板11上にアクセプター不純物が添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられた製造方法であり、前記スパッタ工程は、基板11の温度を600℃〜1050℃の範囲とし、ターゲット47としてIII族金属を含有する金属ターゲットを用い、チャンバ47内を、窒素原子含有ガスが20〜80%の範囲で含有され、残部が少なくとも不活性ガスを含有するガス雰囲気とした方法である。
図1は、本発明に係るIII族窒化物半導体の製造方法の一例を説明するための図であり、基板上にIII族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。図1に示す積層半導体10は、基板11上にIII族窒化物化合物からなるバッファ層12が積層され、該バッファ層12上に、n型半導体層14、発光層15、及びp型半導体層16が順次積層されてなる半導体層20が形成されている。
本実施形態のp型半導体層16は、アクセプター不純物が添加された単結晶のIII族窒化物半導体からなり、詳細を後述する本発明のIII族窒化物半導体の製造方法によって形成されるものである。
以下、本実施形態のIII族窒化物半導体の積層構造について詳述する。
本実施形態において、基板11に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。この中でも、サファイア、SiC等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なIII族窒化物半導体を積層できる点で好ましい。
また、基板の大きさとしては、通常は直径2インチ程度のものが用いられるが、本発明のIII族窒化物半導体では、直径4〜6インチの基板を使用することも可能である。
本実施形態の積層半導体10は、基板11上に、金属原料とV族元素を含んだガスとがプラズマで活性化されて反応することにより、III族窒化物化合物からなるバッファ層12が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
このような、柱状結晶からなるバッファ層12を基板11上に成膜した場合、バッファ層12のバッファ機能が有効に作用するため、その上に成膜されるIII族窒化物半導体が、良好な結晶性を持つ結晶膜となる。
バッファ層12の膜厚が20nm未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、80nmを超える膜厚でバッファ層12を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
また、バッファ層12を、Alを含んだ組成とした場合、中でも、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。また、バッファ層12は、AlNからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
図1に示すように、本実施形態の積層半導体10は、基板11上に、上述のようなバッファ層12を介して、III族窒化物系半導体からなり、n型半導体層14、発光層15及びp型半導体層16から構成される半導体層20が積層されてなる。また、図示例の積層半導体10は、n型半導体層14に備えられた下地層14aがバッファ層12上に積層されている。
n型半導体層14は、通常、前記バッファ層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層、及び/又は、n型クラッド層を兼ねることも可能である。
本実施形態の下地層14aはIII族窒化物半導体からなり、従来公知のMOCVD法によってバッファ層12上に積層して成膜される。
下地層14aの材料としては、必ずしも基板11上に成膜されたバッファ層12と同じである必要はなく、異なる材料を用いても構わないが、AlyGa1―yN層(0≦y≦1、好ましくは0≦y≦0.5、さらに好ましくは0≦y≦0.1)から構成されることが好ましい。
バッファ層12をAlNからなる構成とした場合、下地層14aは、柱状結晶の集合体であるバッファ層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、Gaを含むGaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNが好適である。
基板11が導電性である場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板11に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となる。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
本実施形態のn型コンタクト層14bはIII族窒化物半導体からなり、スパッタ法によって下地層14a上に積層して成膜される。
n型コンタクト層14bとしては、下地層14aと同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。また、上述したように、n型コンタクト層14bは、下地層を兼ねた構成とすることもできる。
上述のn型コンタクト層14bと詳細を後述する発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を埋めることできる。n型クラッド層14cは、スパッタ法等を用いて、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cm3の範囲とされていることが好ましく、より好ましくは1×1018〜1×1019/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成され、反応性スパッタ法を用いて成膜されてなる。また、p型コンタクト層がp型クラッド層を兼ねる構成とすることもできる。
アクセプター不純物としては、特に限定されないが、例えば、Mgを用いることが好ましく、また、同様にZnを用いることも可能である。
p型クラッド層16aとしては、詳細を後述する発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
p型コンタクト層16bとしては、少なくともAleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
発光層15は、n型半導体層14上に積層されるとともにp型半導体層16がその上に積層される層であり、従来公知のMOCVD法等を用いて成膜することができる。また、発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層されてなり、図示例では、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成されている。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInsN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
本実施形態のIII族窒化物半導体の製造方法は、上述したように、チャンバ41内に基板11及びターゲット47を載置し、基板11上にアクセプター不純物が添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられた方法であり、前記スパッタ工程は、基板11の温度が600℃〜1050℃の範囲とされ、ターゲット47としてIII族金属を含有する金属ターゲットを用い、チャンバ47内が、窒素原子含有ガスを20〜80%の範囲で含有し、残部が少なくとも不活性ガスを含有するガス雰囲気とされた方法である。
バッファ層12を基板11上に成膜する際、基板11には湿式の前処理を行うことが望ましい。例えば、シリコンからなる基板11に対しては、よく知られたRCA洗浄方法などを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
また、基板11を反応器の中に導入した後、バッファ層12を形成する前に、スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板11をArやN2のプラズマ中に曝す事によって表面を整えることができる。例えば、ArガスやN2ガスなどのプラズマを基板11表面に作用させることで、基板11表面に付着した有機物や酸化物を除去することができる。この場合、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。このような前処理を基板11に施すことにより、基板11の表面11a全面にバッファ層12を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
バッファ層12上には、n型半導体層14、発光層15、p型半導体層16をこの順で積層することにより、半導体層20を形成する。本実施形態の製造方法では、上述したように、n型半導体層14の下地層14aをMOCVD法によって形成した後、n型コンタクト層14bをスパッタ法で形成し、その上のn型クラッド層14c及び発光層15の各層をMOCVD法で形成し、そして、p型半導体層16をスパッタ法で形成する。
本実施形態の半導体層20を形成する際、まず、n型半導体層14の下地層14aを、従来公知のMOCVD法により、バッファ層12上に積層して成膜する。次いで、下地層14a上に、n型コンタクト層14bをスパッタ法で成膜した後、n型クラッド層14cをMOCVD法によって成膜する。この際、下地層14a及びn型クラッド層14cの各層は、同じMOCVD炉を用いて成膜することができる。
n型クラッド層14c上には、発光層15を、従来公知のMOCVD法によって形成する。
本実施形態で形成する、図1に例示するような発光層15は、GaN障壁層に始まりGaN障壁層に終わる積層構造を有しており、GaNからなる6層の障壁層15aと、ノンドープのIn0.2Ga0.8Nからなる5層の井戸層15bとを交互に積層して形成する。
また、本実施形態の製造方法では、n型クラッド層14cの成膜に用いるMOCVD炉と同じものを使用することにより、従来公知のMOCVD法で発光層15を成膜することができる。
発光層15上、つまり、発光層15の最上層となる障壁層15a上には、p型クラッド層16a及びp型コンタクト層16bからなるp型半導体層16を、スパッタ法を用いて形成する。
本実施形態では、まず、MgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16aを発光層15(最上層の障壁層15a)上に形成し、さらにその上に、MgをドープしたAl0.02Ga0.98Nからなるp型コンタクト層16bを形成する。この際、p型クラッド層16a及びp型コンタクト層16bの積層には、同じスパッタ装置を用いることができる。
以下、本実施形態の製造方法に備えられたスパッタ工程について、図5に例示したようなスパッタ装置40を適宜参照しながら詳述する。
本実施形態のスパッタ工程は、上記各条件により、図1(図3も参照)に示すようなIII族窒化物半導体からなる半導体層20の内、p型半導体層16の少なくとも一部を、反応性スパッタ法を用いて、アクセプター不純物が添加された単結晶のIII族窒化物半導体から形成する工程である。
III族窒化物半導体からなる半導体層をスパッタ法で成膜する場合、一般に、III族金属をターゲットにし、スパッタ装置のチャンバ内に窒素原子含有ガス(窒素ガス:N2、アンモニア:NH3等)を導入し、気相中でIII族金属と窒素を反応させる反応性スパッタ法(反応性リアクティブスパッタ法)を用いる。スパッタ法としては、RFスパッタ及びDCスパッタがあるが、本発明の製造方法のように反応性スパッタ法を用いた場合には、連続的に放電させるDCスパッタでは帯電が激しく、成膜速度のコントロールが困難とある。このため、本発明の製造方法では、RFスパッタ法、又は、DCスパッタ法の中でもパルス的にバイアスを与えることができるパルスDCスパッタを用いることが好ましい。
図5に例示するスパッタ装置40では、ターゲット47の下方にマグネット42が備えられ、このマグネット42がターゲット47の下方で回転運動できる構成とされている。
スパッタ法を用いてIII族窒化物半導体からなる半導体層を形成する場合に重要となる他のパラメータとして、窒素原子含有ガスの分圧、成膜速度、基板温度、バイアス及びパワー等が挙げられる。
まず、スパッタ装置40のチャンバ41内のガス雰囲気は、窒素原子含有ガス(窒素:N2ガス、NH3ガス等)を含む雰囲気とする。このような窒素原子含有ガスは、スパッタにより、プラズマ化されて窒素原子に分解して結晶成長の原料となる。また、ターゲット47を効率よくスパッタするために、さらに、アルゴン(Ar)等の重量が大きく反応性の低い不活性ガスを混入させた雰囲気とする。
チャンバ41内のガス雰囲気中の窒素原子含有ガスの割合、例えば、窒素ガス(N2)とアルゴン(Ar)の全流量に占める窒素ガス流量の比は、20%〜98%とすることができる。窒素ガスの流量比が20%未満だと、スパッタ原料が金属のまま付着する虞があり、窒素ガスの流量比が98%超だと、アルゴンの量が少なすぎ、スパッタ速度が低下する。
なお、不活性ガスを含有するガスは、Arなどの不活性ガスの他に、水素ガス(H2)など含有した構成としても良い。
スパッタ法による、III族窒化物半導体からなる半導体層の成膜速度は、0.01〜10nm/秒とすることが好ましい。成膜速度が10nm/秒を超えると積層されたIII族窒化物半導体が結晶とならずに非晶質となり、0.01nm/秒未満だとプロセスが無駄に長時間となり、工業生産に利用することが困難となる。
本発明者等が鋭意実験したところ、一般に、結晶性の良好なIII族窒化物半導体からなる半導体層をスパッタ法で形成するためには、基板温度を600〜1200℃の範囲とすること好ましいことが明らかとなった。基板温度が600℃より低いと、基板面での反応種のマイグレーションが抑えられ、結晶性の良好なIII族窒化物半導体を形成するのが困難とある。また、基板温度が1200℃を超えると、形成されたIII族窒化物半導体が再分解を起こす虞がある。
また、結晶成長中の基板11表面における反応種のマイグレーションを活発にするためには、基板11側に印加されるバイアス、及びターゲット47側に印加されるパワーは大きいほうが好ましい。例えば、成膜時に基板11に印加するバイアスは1.5W/cm2以上が好ましく、また、成膜時にターゲット47に印加するパワーを1.5W/cm2〜5kW/cm2の範囲とすることが好ましい。
III族窒化物半導体からなる半導体層の組成は、ターゲットに用いるIII族金属の組成を所望の値に調整することによりコントロールすることができる。例えば、GaNからなる層を形成する場合には、ターゲットにGa金属を用い、AlGaN層を形成する場合には、ターゲットにAlGa合金を用いれば良い。また、InGaNを形成する場合には、InGa合金を用いれば良い。III族窒化物半導体の組成は、ターゲット47のIII族金属の組成に応じて変化するので、ターゲット47の組成を実験的に求めることで、所望の組成のIII族窒化物半導体からなる半導体層を形成することが可能となる。
また、III族窒化物半導体へのアクセプター不純物のドーピングは、III族金属とアクセプター不純物とが混合されてなる混合ターゲットを用いて行なうことができる。例えば、スパッタ法を用いてMgをドーピングしたGaNを形成する場合には、Ga金属とMgとを含有した混合ターゲットを使用する。この場合、固体のGa金属にMgが固溶した状態とし、Mgが固溶したGaメタルをターゲットに使用することにより、MgをドープしたGaNを形成することができる。また、GaメタルとMgの小片を別々に併置してターゲットに用いることも可能である。
なお、上述したように、アクセプター不純物としては、Mgのみならず、例えば亜鉛(Zn)等も同様に用いることができる。
また、スパッタを行なう際の基板温度を600℃〜1050℃の範囲とすることにより、積層過程におけるIII族窒化物半導体層の表面において反応種のマイグレーションが生じやすくなるので、結晶性の良好なIII族窒化物半導体を成長させることができる。
これにより、III族窒化物半導体にアクセプター不純物を添加し、このIII族窒化物半導体の導電性をp型に制御することが可能になる。
本発明に係るIII族窒化物半導体発光素子の製造方法は、図3(図1も参照)に例示するようなIII族窒化物半導体から各々なるn型半導体層14、発光層15及びp型半導体層16が順に積層された半導体層20を備え、p型半導体層16の少なくとも一部がアクセプター不純物の添加された単結晶のIII族窒化物半導体からなる方法であり、p型半導体層16の少なくとも一部を、上述したようなIII族窒化物半導体の製造方法によって形成する方法である。
図2及び図3は、本実施形態の発光素子の製造方法の一例を説明するための図であり、基板上にIII族窒化物半導体からなる各層が形成された積層半導体10(図1参照)を用いて発光素子1を構成した例を示す概略図で、図2は平面図、図3は断面図である。
本実施形態の発光素子1は、上記製造方法で製造された積層半導体10のp型半導体層16上に透光性正極17が積層され、その上に正極ボンディングパッド18が形成されるとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19が積層されて概略構成される。
そして、本実施形態のp型半導体層16は、アクセプター不純物が添加された単結晶のIII族窒化物半導体からなり、上記製造方法によって形成されたものである。
透光性正極17は、上述した積層半導体10のp型半導体層16(p型コンタクト層16b)上に形成される透光性の電極である。
透光性正極17の材質としては、特に限定されず、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−GeO2)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、Mgがドープされたp型半導体層16上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、Ni及びCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
このため、負極19を設ける際は、p型半導体層16、発光層15及びn型半導体層14の一部を除去することにより、n型コンタクト層14bの露出領域14dを形成し、この上に負極19を形成する。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
以下に、図2及び図3に示すような発光素子1の製造方法の一例について説明する。
本実施形態の発光素子1の製造方法は、上記製造方法で得られた積層半導体10を用い、該積層半導体10のp型半導体層16上に透光性正極17を積層し、その上に正極ボンディングパッド18を形成するとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19を積層する方法である。
上述のような方法により、基板11上に、バッファ層12及び半導体層が積層された積層半導体10のp型コンタクト層16b上に、ITOからなる透光性正極17を形成する。
透光性正極17の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
積層半導体10上に形成された透光性正極17上に、さらに、正極ボンディングパッド18を形成する。
この正極ボンディングパッド18は、例えば、透光性正極17の表面側から順に、Ti、Al、Auの各材料を、従来公知の方法で積層することによって形成することができる。
以上説明したような、本発明に係るIII族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
本実施例では、サファイアからなる基板上に、スパッタ法を用いてAlNからなるバッファ層を積層し、その上に、MOCVD法を用いて単結晶のGaNからなる下地層を積層し、さらにその上に、アクセプターをドープしたp型のGaN層をスパッタ法により積層し、積層半導体サンプルを作製した。
まず、表面を鏡面研磨した直径2インチの(0001)c面サファイア基板を、フッ酸及び有機溶媒によって洗浄した後、スパッタ装置のチャンバ(図5を参照)中へ導入した。この際、スパッタ装置としては、高周波式の電源部を備え、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を備えたものを使用した。
次に、バッファ層が形成された基板を、MOCVD法によってGaNからなる下地層を成長させるため、MOCVD装置のチャンバ内へ搬送した。そして、チャンバ内に水素ガスを流通した状態で基板の温度を1050℃まで上昇させ、バッファ層の表面に付着した汚れを昇華させて除去した。また、この際、基板の温度が830℃以上となった時点から、アンモニアを炉内に流通させた。
次に、上記方法で下地層を形成した基板を、スパッタによってGaN層を成長させるため、スパッタ装置のチャンバ内に移送した。この際、スパッタ装置としては、高周波式の電源部を有し、四角形のGaターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を備えたものを使用した。また、Gaターゲット内には、冷媒を流通させるための配管を設置し、20℃に冷却した冷媒を配管内に流通させ、熱によるGaの融解を防止した。
また、上記Gaターゲットとしては、GaメタルにMgを固溶したものを使用した。また、Gaメタルの重量に対するMgの重量の割合は、およそ0.15%とした。
本実施例では、MgドープのGaN層をスパッタ法で積層する際の基板の温度を600℃とした点を除き、実施例1と同様の成膜条件で、Mgドープの単結晶のGaN層が積層されたサンプルを作製した。
本実施例では、MgドープのGaN層をスパッタ法で積層する際のガス雰囲気を、Arガスを5sccm、窒素ガスを15sccmの流量で流通させた条件(ガス全体に対する窒素の比は75%)とした点を除き、実施例1と同様の成膜条件で、Mgドープの単結晶のGaN層が積層されたサンプルを作製した。
本比較例では、MgドープのGaN層をスパッタ法で積層する際の基板の温度を500℃とした点を除き、実施例1と同様の成膜条件で、Mgドープの単結晶のGaN層が積層されたサンプルを作製した。
本比較例では、MgドープのGaN層をスパッタ法で積層する際のガス雰囲気を、Arガスを2sccm、窒素ガスを18sccmの流量で流通させた条件(ガス全体に対する窒素の比は90%)とした点を除き、実施例1と同様の成膜条件で、Mgドープの単結晶のGaN層が積層されたサンプルを作製した。
本実施例では、スパッタ法により積層したMgドープのp型AlGaNを用いて、図2及び図3に示すような発光ダイオード(LED)のサンプルを作製した。本例では、まず、図1に示すような積層半導体10を、バッファ層12をスパッタ法、下地層14aをMOCVD法、n型コンタクト層14bをスパッタ法、nクラッド層14c及び発光層15をMOCVD法、その上のp型半導体層16(p型コンタクト層16b)をスパッタ法の、各々の方法で形成した。
まず、第一のスパッタ装置を用いて、c面サファイア基板(基板11)上にプラズマによる前処理を施した後、RFスパッタ法を用いてAlNの多結晶層からなるバッファ層12を形成し、その上に、GaNからなる下地層14aをMOCVD装置内で形成した。この際、AlNからなるバッファ層12とGaNからなる下地層14aは、実施例1と同様の方法で基板11上に成膜した。
次いで、下地層14aを形成した基板11を第二のスパッタ装置内に搬送し、GaNからなるn型コンタクト層14bを、RFスパッタ法を用いて形成した。この際、n型コンタクト層14bには、Siをドープした。
上記手順により、1×1019cm−3の電子濃度を有し、2μmの膜厚のSiドープGaNからなるn型コンタクト層14bを成膜した。
上記手順で作製したサンプルのn型コンタクト層14b上に、MOCVD法を用いてn型クラッド層14c及び発光層15を積層した。
まず、SiドープGaNからなるn型コンタクト層14bが成長された基板を、MOCVD装置のチャンバ内へ搬送した。そして、チャンバ内を窒素で置換した状態として基板の温度を1000℃まで上昇させ、n型コンタクト層14bの最表面に付着した汚れを昇華させて除去した。また、この際、基板の温度が830℃以上となった時点から、アンモニアを炉内に流通させた。
次いで、GaNからなる障壁層15aと、In0.2Ga0.8Nからなる井戸層15bとから構成され、多重量子井戸構造を有する発光層15を形成した。この、発光層15の形成にあたっては、SiドープIn0.1Ga0.9Nからなるn型クラッド層14c上に、まず、障壁層15aを形成し、この障壁層15a上に、In0.2Ga0.8Nからなる井戸層15bを形成した。このような積層手順を5回繰り返した後、5番目に積層した井戸層15b上に、6番目の障壁層15aを形成し、多重量子井戸構造を有する発光層15の両側に障壁層15aを配した構造とした。
上述の各工程処理によって得られたウェーハを第三のスパッタ装置に搬送し、p型半導体層16(p型コンタクト層16b)を成膜した。
ここで、p型半導体層16の成膜に使用するスパッタ装置としては、高周波式の電源部を有し、回転式のGaターゲット及びAlターゲットをチャンバ内に備えたものを使用した。また、Gaターゲット内には冷媒を流通させるための配管を設置し、20℃に冷却した冷媒を配管内に流通させ、熱によるGaの融解を防止した。また、Alターゲットは、Gaターゲットと比較して表面積がおよそ1/10の割合とされたものを用いた。これにより、成長させるAlGaN層の組成がAl0.08Ga0.92Nとなるように調整した。
また、GaターゲットはMgを固溶したものを用い、Gaメタルの重量に対するMgの重量の割合は、およそ0.12%とした。
そして、MgドープAlGaNからなるp型半導体層16を0.2μm成膜した後、プラズマを立てるのを停止し、ロードロック室を通じてウェーハをウェーハトレイごとスパッタ装置外へ搬出した。
次いで、上記エピタキシャルウェーハ(積層半導体10)を用いてLEDを作製した。
すなわち、上記エピタキシャルウェーハのMgドープAlGaN層(p型半導体層16b)の表面に、公知のフォトリソグラフィー技術によってITOからなる透光性電極17を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド18(p電極ボンディングパッド)を形成し、p側電極とした。さらに、ウェーハに対してドライエッチングを施し、n型コンタクト層14bのn側電極(負極)を形成する領域を露出させ、この露出領域14dにNi、Al、Ti及びAuの4層が順に積層されてなる負極19(n側電極)を形成した。このような手順により、ウェーハ(図1の積層半導体10を参照)上に、図2に示すような形状を有する各電極を形成した。
上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.2Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は470nmであり、発光出力は12mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
Claims (9)
- チャンバ内に基板及びターゲットを載置し、前記基板上にアクセプター不純物が添加された単結晶のIII族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられたIII族窒化物半導体の製造方法であって、
前記スパッタ工程は、前記基板の温度を600℃〜1050℃の範囲とし、前記ターゲットとしてIII族金属を含有する金属ターゲットを用い、前記チャンバ内を、窒素原子含有ガスが20〜80%の範囲で含有され、残部が少なくとも不活性ガスを含有するガス雰囲気としたことを特徴とするIII族窒化物半導体の製造方法。 - 前記スパッタ工程は、前記ターゲットとして、前記III金属とアクセプター不純物とを含有する混合ターゲットを用いることを特徴とする請求項1に記載のIII族窒化物半導体の製造方法。
- 前記チャンバ内のガス雰囲気中に存在する窒素原子含有ガスが窒素ガス(N2)であり、前記不活性ガスがアルゴンガス(Ar)であることを特徴とする請求項1又は2に記載のIII族窒化物半導体の製造方法。
- 前記アクセプター不純物がマグネシウム(Mg)であることを特徴とする請求項1〜3の何れか1項に記載のIII族窒化物半導体の製造方法。
- 少なくとも前記スパッタ工程の前に、前記基板上に、単結晶のIII族窒化物半導体からなる下地層を形成する工程が備えられていることを特徴とする請求項1〜4の何れか1項に記載のIII族窒化物半導体の製造方法。
- 前記下地層を、有機金属化学気相成長法(MOCVD法)を用いて形成することを特徴とする請求項5に記載のIII族窒化物半導体の製造方法。
- III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層が順に積層された半導体層を備え、前記p型半導体層の少なくとも一部がアクセプター不純物の添加された単結晶のIII族窒化物半導体からなるIII族窒化物半導体発光素子の製造方法であって、
前記p型半導体層の少なくとも一部を、請求項1〜6の何れか1項に記載のIII族窒化物半導体の製造方法によって形成することを特徴とするIII族窒化物半導体発光素子の製造方法。 - 請求項7に記載の製造方法で得られるIII族窒化物半導体発光素子。
- 請求項8に記載のIII族窒化物半導体発光素子が用いられてなるランプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006348721A JP2008159954A (ja) | 2006-12-26 | 2006-12-26 | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006348721A JP2008159954A (ja) | 2006-12-26 | 2006-12-26 | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159954A true JP2008159954A (ja) | 2008-07-10 |
Family
ID=39660520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006348721A Pending JP2008159954A (ja) | 2006-12-26 | 2006-12-26 | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159954A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019149429A (ja) * | 2018-02-26 | 2019-09-05 | 株式会社アルバック | 成膜方法、半導体デバイスの製造方法及び半導体デバイス |
JP2022516669A (ja) * | 2019-01-09 | 2022-03-01 | 南京郵電大学 | 垂直構造の青光発光ダイオード及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181073A (ja) * | 1994-12-21 | 1996-07-12 | Canon Inc | 半導体ウエハ及び結晶成長方法 |
JP2001035805A (ja) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法 |
JP2005272894A (ja) * | 2004-03-23 | 2005-10-06 | Neomax Co Ltd | 化合物膜の製造方法および化合物半導体素子の製造方法 |
-
2006
- 2006-12-26 JP JP2006348721A patent/JP2008159954A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181073A (ja) * | 1994-12-21 | 1996-07-12 | Canon Inc | 半導体ウエハ及び結晶成長方法 |
JP2001035805A (ja) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法 |
JP2005272894A (ja) * | 2004-03-23 | 2005-10-06 | Neomax Co Ltd | 化合物膜の製造方法および化合物半導体素子の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019149429A (ja) * | 2018-02-26 | 2019-09-05 | 株式会社アルバック | 成膜方法、半導体デバイスの製造方法及び半導体デバイス |
JP2022516669A (ja) * | 2019-01-09 | 2022-03-01 | 南京郵電大学 | 垂直構造の青光発光ダイオード及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272390B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP5471440B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP4191227B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
TWI408733B (zh) | Iii族氮化物化合物半導體發光元件之製造方法、及iii族氮化物化合物半導體發光元件、以及燈 | |
JP5049659B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
TWI491064B (zh) | Iii族氮化物半導體發光元件及該製造方法、以及燈 | |
KR101074178B1 (ko) | Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 | |
JP5262206B2 (ja) | Iii族窒化物半導体層の製造方法及びiii族窒化物半導体発光素子の製造方法 | |
JP2009081406A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2010272887A (ja) | Iii族窒化物半導体素子の製造方法及びiii族窒化物半導体発光素子の製造方法 | |
JP2008124060A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008047762A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008153603A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2011082570A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP5041883B2 (ja) | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法 | |
JP4912843B2 (ja) | Iii族窒化物化合物半導体発光素子の製造方法 | |
JP2008047763A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP5304070B2 (ja) | Iii族窒化物半導体層の製造装置、iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子の製造方法 | |
JP2008135463A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008106316A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2009161434A (ja) | Iii族窒化物半導体結晶の製造方法及びiii族窒化物半導体結晶 | |
JP2009155672A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体製造装置、iii族窒化物半導体及びiii族窒化物半導体発光素子、並びにランプ | |
JP5179055B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008159954A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008294449A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120424 |