CN111916141B - 快闪存储器管理方法及快闪存储器 - Google Patents

快闪存储器管理方法及快闪存储器 Download PDF

Info

Publication number
CN111916141B
CN111916141B CN201910619159.4A CN201910619159A CN111916141B CN 111916141 B CN111916141 B CN 111916141B CN 201910619159 A CN201910619159 A CN 201910619159A CN 111916141 B CN111916141 B CN 111916141B
Authority
CN
China
Prior art keywords
block
page
swap
flash memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910619159.4A
Other languages
English (en)
Other versions
CN111916141A (zh
Inventor
尤冠几
***
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asolid Technology Co Ltd
Original Assignee
Asolid Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asolid Technology Co Ltd filed Critical Asolid Technology Co Ltd
Publication of CN111916141A publication Critical patent/CN111916141A/zh
Application granted granted Critical
Publication of CN111916141B publication Critical patent/CN111916141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提出一种快闪存储器管理方法及快闪存储器。快闪存储器管理方法包括：接收第一读取指令以读取第一区块的第一页面，其中第一区块对应单阶存储模式；当第一区块为数据区块，且第一页面的错误更正码值大于第一门槛值时，对第一区块与交换区块进行交换操作；以及当第一区块为***区块，且第一区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值时，对第一区块与交换区块进行交换操作。

Description

快闪存储器管理方法及快闪存储器
技术领域
本发明涉及一种快闪存储器管理方法及快闪存储器，尤其涉及一种处理读取干扰的快闪存储器管理方法及快闪存储器。
背景技术
当快闪存储器的页面被读取一定次数时，被读取页面的错误更正码(ErrorCorrection Code，ECC)值会逐渐增加，且这些页面的附近页面也会发生相同情况。这是因为在经过大量的读取周期之后，快闪存储器的存储单元可能被软程序化(softprogrammed)成其他状态而导致存储数据的错误。上述问题又称为读取干扰。因此，如何处理快闪存储器的读取干扰是本领域技术人员应致力的目标。
发明内容
本发明提供一种快闪存储器管理方法及快闪存储器，能处理快闪存储器的读取干扰问题。
本发明提出一种快闪存储器管理方法及快闪存储器。快闪存储器管理方法包括：接收第一读取指令以读取第一区块的第一页面，其中第一区块对应单阶存储模式；当第一区块为数据区块，且第一页面的错误更正码值大于第一门槛值时，对第一区块与交换区块进行交换操作；以及当第一区块为***区块，且第一区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值时，对第一区块与交换区块进行交换操作。
本发明提出一种快闪存储器，包括：存储单元模块，包括多个实体区块，各实体区块包括多个实体页面；以及控制器，耦接存储单元模块。上述控制器接收第一读取指令以读取第一区块的第一页面，其中第一区块对应单阶存储模式；当第一区块为数据区块，且第一页面的错误更正码值大于第一门槛值时，对第一区块与交换区块进行交换操作；以及当第一区块为***区块，且第一区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值时，对第一区块与交换区块进行交换操作。
基于上述，本发明的快闪存储器管理方法及快闪存储器会读取单阶存储模式的第一区块的第一页面。当第一区块为数据区块且第一页面的错误更正码值大于第一门槛值时则对第一区块进行交换操作。当第一区块为***区块，且第一区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值时，对第一区块进行交换操作。如此可避免因页面读取次数增加而造成读取干扰。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为根据本发明一实施例的快闪存储器的方块图；
图2为根据本发明一实施例的快闪存储器管理方法读取SLC区块的流程图；
图3为根据本发明一实施例的快闪存储器管理方法读取TLC区块的流程图；
图4为根据本发明一实施例的区块交换顺序的流程图。
附图标号说明：
100：快闪存储器
110：控制器
120：存储单元模块
S201～S207：读取SLC区块的步骤
S301～S308：读取TLC区块的步骤
S401～S405：区块交换顺序的步骤
具体实施方式
图1为根据本发明一实施例的快闪存储器的方块图。
请参照图1，本发明一实施例的快闪存储器100包括控制器110及耦接到控制器110的存储单元模块120。控制器110可针对存储单元模块120执行管理操作。存储单元模块120包括多个实体区块，且每个实体区块包括多个实体页面。大部分的实体区块用以存储一般数据，又称为数据区块。少数实体区块用以存储页面映射表等***数据，又称为***区块。上述区块又可分为单阶存储模式区块(Single Level Cell block，SLC block)及三阶存储模式区块(Triple Level Cell block，TLC block)。
在一实施例中，当控制器110接收第一读取指令以读取单阶存储模式的第一区块的第一页面时，控制器110会先判断第一区块为数据区块或***区块。当第一区块为数据区块时，控制器110会进一步判断第一页面的错误更正码值(例如，错误比特数)是否大于第一门槛值(例如，最大错误比特数的百分之70)。当第一页面的错误更正码值大于第一门槛值时，控制器110对第一区块与交换区块进行交换操作(例如，将第一区块数据交换到一个被抹除的新区块)。当第一区块为***区块(即，第一区块存储页面映射表信息)时，控制器110进一步判断第一区块的读取次数是否大于第二门槛值或第一页面的错误更正码值是否大于第三门槛值。当第一区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值(例如，100个错误比特数)时，控制器110对第一区块与交换区块进行交换操作(例如，将第一区块数据交换到一个被抹除的新区块)。
在一实施例中，当控制器110接收第二读取指令以读取三阶存储模式的第二区块的第二页面且第二页面的错误更正码检查失败时，控制器110对第二页面进行重读取(re-read)操作并判断第二页面是否通过错误更正码检查。若第二页面在重读取操作后通过错误更正码检查，且第二页面的错误更正码值大于第四门槛值(例如，200个错误比特数)，则控制器110对第二区块与交换区块进行交换操作。若第二页面在重读取操作后没通过错误更正码检查，则控制器110对第二页面进行重试(retry)操作并判断重试操作后的第二页面是否通过错误更正码检查。若重试操作后的第二页面通过错误更正码检查，则控制器110对第二区块与交换区块进行交换操作(例如，将第二区块交换到快取合并线(cache mergeline))。值得注意的是，重试操作包括变更第二页面的读取电压并以变更后的读取电压来读取第二页面。
由于三阶存储模式的区块的页面数比单阶存储模式的区块的页面数多，控制器110会花较多时间进行三阶存储模式的区块交换操作。因此，当有其他区块(例如，对应三阶存储模式的第三区块)正在进行交换操作时，控制器110可将第二区块先传送到伫列等待，并在第三区块完成交换操作之后再进行第二区块的交换操作。在一实施例中，控制器110可优先执行伫列中区块的重要页面的交换操作。重要页面例如是上述第二页面及同区块中页面索引值在第二页面的前后预定范围内的页面(即，第二页面的邻居页面)。在另一实施例中，***区块可有最高的交换优先权，数据区块可有次高的交换优先权，而三阶存储模式区块有最低的交换优先权。在另一实施例中，当三阶存储模式区块进行交换操作时，产生***区块或数据区块的交换操作，则三阶存储模式区块中的重要页面交换完毕后，可先在伫列中等待***区块或数据区块的交换操作完毕之后，和/或伫列中其他三阶存储模式区块的重要页面交换完毕后，再进行重要页面以外的剩余页面的交换操作。
另外，当重试操作后的第二页面通过错误更正码检查代表控制器110已可获得正确的第二页面的数据。因此，控制器110可在第二区块与交换区块的交换操作之前，提前对第二页面进行交换操作，也就是在重试操作后的第二页面通过错误更正码检查后马上对第二页面进行交换操作。上述交换操作都在第一读取指令或第二读取指令结束之前开始进行。
值得注意的是，虽然在上文中说明了第二区块属于三阶存储模式，但本发明不限于此。在另一实施例中，第二区块也可属于非单阶存储模式的多阶存储模式(MultipleLevel Cell，MLC)或四阶存储模式(Quad Level Cell，QLC)。
图2为根据本发明一实施例的快闪存储器管理方法读取SLC(单阶存储单元)区块的流程图。
请参照图2，在步骤S201中，读取快闪存储器的单阶存储模式区块的第一页面。
在步骤S202中，读取区块为数据区块。
在步骤S203中，判断第一页面的错误更正码值是否大于第一门槛值。
若第一页面的错误更正码值大于第一门槛值，在步骤S204中，对区块进行交换操作，并在步骤S205中，结束流程。若第一页面的错误更正码值不大于第一门槛值，在步骤S205中，结束流程。
在步骤S206中，读取区块为***区块。
在步骤S207中，判断区块的读取次数是否大于第二门槛值或第一页面的错误更正码值是否大于第三门槛值。若区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值，在步骤S204中，对区块进行交换操作，并在步骤S205中，结束流程。若区块的读取次数不大于第二门槛值且第一页面的错误更正码值不大于第三门槛值，在步骤S205中，结束流程。
图3为根据本发明一实施例的快闪存储器管理方法读取TLC(三阶存储单元)区块的流程图。
请参照图3，在步骤S301中，读取快闪存储器的三阶存储模式区块的第二页面。
在步骤S302中，当第二页面的错误更正码检查失败时，对第二页面进行重读取操作。
在步骤S303中，判断第二页面是否通过错误更正码检查。
若第二页面在重读取操作后通过错误更正码检查，在步骤S304中，判断第二页面的错误更正码值是否大于第四门槛值。
若第二页面的错误更正码值大于第四门槛值，在步骤S305中，对第二区块与交换区块进行交换操作，并在步骤S306中，结束流程。
若第二页面的错误更正码值不大于第四门槛值，在步骤S306中，结束流程。
若第二页面在重读取操作后没通过错误更正码检查，在步骤S307中，对第二页面进行重试操作。接着在步骤S308中，判断重试操作后的第二页面是否通过错误更正码检查。
若重试操作后的第二页面通过错误更正码检查，在步骤S305中，对第二区块与交换区块进行交换操作。
若重试操作后的第二页面没通过错误更正码检查，在步骤S306中，结束流程。
图4为根据本发明一实施例的区块交换顺序的流程图。
请参照图4，在步骤S401中，根据区块类型判断需要交换的区块的优先权。
在步骤S402中，SLC***区块有最高优先权。
在步骤S403中，SLC数据区块有次高优先权。
在步骤S404中，TLC区块有最低优先权。
在步骤S405中，从具有最高优先权的区块开始进行区块交换操作。
综上所述，本发明的快闪存储器管理方法及快闪存储器会读取单阶存储模式的第一区块的第一页面。当第一区块为数据区块且第一页面的错误更正码值大于第一门槛值时则对第一区块进行交换操作。当第一区块为***区块，且第一区块的读取次数大于第二门槛值或第一页面的错误更正码值大于第三门槛值时，对第一区块进行交换操作。本发明的快闪存储器管理方法及快闪存储器还会读取三阶存储模式的第二区块的第二页面。当第二页面的错误更正码值大于第四门槛值或重试操作后的第二页面通过错误更正码检查，对第二区块与交换区块进行交换操作。如此一来，可避免因页面读取次数增加而造成读取干扰。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种快闪存储器管理方法，其特征在于，包括：
接收第一读取指令以读取第一区块的第一页面，其中所述第一区块对应单阶存储模式；
当所述第一区块为数据区块，且所述第一页面的错误更正码值大于第一门槛值时，对所述第一区块与交换区块进行交换操作；以及
当所述第一区块为***区块，且所述第一区块的读取次数大于第二门槛值或所述第一页面的所述错误更正码值大于第三门槛值时，对所述第一区块与所述交换区块进行所述交换操作。
2.根据权利要求1所述的快闪存储器管理方法，还包括：
接收第二读取指令以读取第二区块的第二页面，其中所述第二区块对应三阶存储模式；
当所述第二页面的错误更正码检查失败时，对所述第二页面进行重读取操作并判断所述第二页面是否通过所述错误更正码检查；
若所述第二页面在所述重读取操作后通过所述错误更正码检查，且所述第二页面的所述错误更正码值大于第四门槛值，对所述第二区块与所述交换区块进行所述交换操作；以及
若所述第二页面在所述重读取操作后没通过所述错误更正码检查，对所述第二页面进行重试操作并判断所述第二页面是否通过所述错误更正码检查，若所述重试操作后的所述第二页面通过所述错误更正码检查，对所述第二区块与所述交换区块进行所述交换操作，其中所述重试操作包括变更所述第二页面的读取电压并以变更后的读取电压来读取所述第二页面。
3.根据权利要求2所述的快闪存储器管理方法，还包括：当对应所述三阶存储模式的第三区块正在进行所述交换操作时，将所述第二区块传送到队列，并在所述第三区块完成所述交换操作之后进行所述第二区块的所述交换操作。
4.根据权利要求2所述的快闪存储器管理方法，还包括：当所述重试操作后的所述第二页面通过所述错误更正码检查时，在所述第二区块与所述交换区块的所述交换操作之前，对所述第二页面进行所述交换操作。
5.根据权利要求2所述的快闪存储器管理方法，其中所述交换操作在所述第一读取指令或所述第二读取指令结束之前开始进行。
6.一种快闪存储器，包括：
存储单元模块，包括多个实体区块，各所述实体区块包括多个实体页面；以及
控制器，耦接所述存储单元模块，其中所述控制器
接收第一读取指令以读取第一区块的第一页面，其中所述第一区块对应单阶存储模式；
当所述第一区块为数据区块，且所述第一页面的错误更正码值大于第一门槛值时，对所述第一区块与交换区块进行交换操作；以及
当所述第一区块为***区块，且所述第一区块的读取次数大于第二门槛值或所述第一页面的所述错误更正码值大于第三门槛值时，对所述第一区块与所述交换区块进行所述交换操作。
7.根据权利要求6所述的快闪存储器，其中所述控制器接收第二读取指令以读取第二区块的第二页面，其中所述第二区块对应三阶存储模式；
当所述第二页面的错误更正码检查失败时，所述控制器对所述第二页面进行重读取操作并判断所述第二页面是否通过所述错误更正码检查；
若所述第二页面在所述重读取操作后通过所述错误更正码检查，且所述第二页面的所述错误更正码值大于第四门槛值，所述控制器对所述第二区块与所述交换区块进行所述交换操作；以及
若所述第二页面在所述重读取操作后没通过所述错误更正码检查，所述控制器对所述第二页面进行重试操作并判断所述第二页面是否通过所述错误更正码检查，若所述重试操作后的所述第二页面通过所述错误更正码检查，所述控制器对所述第二区块与所述交换区块进行所述交换操作，其中所述重试操作包括变更所述第二页面的读取电压并以变更后的读取电压来读取所述第二页面。
8.根据权利要求7所述的快闪存储器，其中所述控制器当对应所述三阶存储模式的第三区块正在进行所述交换操作时，将所述第二区块传送到队列，并在所述第三区块完成所述交换操作之后进行所述第二区块的所述交换操作。
9.根据权利要求7所述的快闪存储器，其中所述控制器当所述重试操作后的所述第二页面通过所述错误更正码检查时，在所述第二区块与所述交换区块的所述交换操作之前，对所述第二页面进行所述交换操作。
10.根据权利要求7所述的快闪存储器，其中所述交换操作在所述第一读取指令或所述第二读取指令结束之前开始进行。
CN201910619159.4A 2019-05-09 2019-07-10 快闪存储器管理方法及快闪存储器 Active CN111916141B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108116111A TWI697006B (zh) 2019-05-09 2019-05-09 快閃記憶體管理方法及快閃記憶體
TW108116111 2019-05-09

Publications (2)

Publication Number Publication Date
CN111916141A CN111916141A (zh) 2020-11-10
CN111916141B true CN111916141B (zh) 2022-05-31

Family

ID=72176458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910619159.4A Active CN111916141B (zh) 2019-05-09 2019-07-10 快闪存储器管理方法及快闪存储器

Country Status (2)

Country Link
CN (1) CN111916141B (zh)
TW (1) TWI697006B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252020A (zh) * 2007-02-22 2008-08-27 海力士半导体有限公司 存储器件的读取方法
CN102073563A (zh) * 2011-02-23 2011-05-25 深圳市江波龙电子有限公司 闪存设备、闪存设备中存储块的管理方法及***
CN104360957A (zh) * 2014-11-26 2015-02-18 上海爱信诺航芯电子科技有限公司 一种维持闪存损耗均衡的方法
WO2015027700A1 (zh) * 2013-08-28 2015-03-05 华为技术有限公司 一种修复出错数据的方法和设备
US9159423B1 (en) * 2012-09-28 2015-10-13 Cadence Design Systems, Inc. Robust erase page detection logic for NAND flash memory devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
CN101645026B (zh) * 2008-08-07 2011-11-16 创惟科技股份有限公司 根据错误更正码更新闪存页面的储存装置与方法
TWI508068B (zh) * 2012-07-25 2015-11-11 Silicon Motion Inc 管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器
TWI608350B (zh) * 2016-03-09 2017-12-11 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
CN108958961B (zh) * 2017-05-22 2021-11-30 上海宝存信息科技有限公司 数据储存装置以及数据错误管理方法
TWI650763B (zh) * 2018-05-14 2019-02-11 慧榮科技股份有限公司 用來進行記憶裝置的頁可用性管理之方法、記憶裝置及電子裝置以及頁可用性管理系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252020A (zh) * 2007-02-22 2008-08-27 海力士半导体有限公司 存储器件的读取方法
CN102073563A (zh) * 2011-02-23 2011-05-25 深圳市江波龙电子有限公司 闪存设备、闪存设备中存储块的管理方法及***
US9159423B1 (en) * 2012-09-28 2015-10-13 Cadence Design Systems, Inc. Robust erase page detection logic for NAND flash memory devices
WO2015027700A1 (zh) * 2013-08-28 2015-03-05 华为技术有限公司 一种修复出错数据的方法和设备
CN104360957A (zh) * 2014-11-26 2015-02-18 上海爱信诺航芯电子科技有限公司 一种维持闪存损耗均衡的方法

Also Published As

Publication number Publication date
CN111916141A (zh) 2020-11-10
TW202042246A (zh) 2020-11-16
TWI697006B (zh) 2020-06-21

Similar Documents

Publication Publication Date Title
US9268687B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US9880742B2 (en) Valid data merging method, memory controller and memory storage apparatus
US8732552B2 (en) Block management method, memory controller and memory storage device thereof
US20090307412A1 (en) Memory management method for non-volatile memory and controller using the same
US20130013853A1 (en) Command executing method, memory controller and memory storage apparatus
CN111651371B (zh) 非对称型平面管理方法以及数据存储装置及其控制器
CN112289360A (zh) 读取重试阈值电压选择
CN110795270B (zh) 固态储存装置及其读取重试方法
US20130159605A1 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US9009442B2 (en) Data writing method, memory controller and memory storage apparatus
US20160054935A1 (en) Data storing method and memory controller and memory storage device using the same
CN107045423B (zh) 存储器装置及其数据存取方法
CN113360303A (zh) 进行数据存储管理以提升数据可靠度的方法以及相关设备
US10509583B1 (en) Memory management method and storage controller
CN103106148B (zh) 区块管理方法、存储器控制器与存储器存储装置
US20140089566A1 (en) Data storing method, and memory controller and memory storage apparatus using the same
CN111916141B (zh) 快闪存储器管理方法及快闪存储器
US10289334B2 (en) Valid data merging method, memory controller and memory storage apparatus
US11487655B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations
CN113094307B (zh) 映射信息管理方法、存储器存储装置及存储器控制器
US9830077B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
TWI752784B (zh) 非對稱型平面管理方法以及資料儲存裝置及其控制器
US20200293224A1 (en) Electronic device, related controller circuit and method
CN116185309B (zh) 一种数据处理方法及数据存储设备
CN118069070B (zh) 降低存储器软错误率的回写方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant