CN101164167A - 存储装置及半导体集成电路 - Google Patents

存储装置及半导体集成电路 Download PDF

Info

Publication number
CN101164167A
CN101164167A CNA2006800135375A CN200680013537A CN101164167A CN 101164167 A CN101164167 A CN 101164167A CN A2006800135375 A CNA2006800135375 A CN A2006800135375A CN 200680013537 A CN200680013537 A CN 200680013537A CN 101164167 A CN101164167 A CN 101164167A
Authority
CN
China
Prior art keywords
state variation
electrode
storage device
electrode wires
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800135375A
Other languages
English (en)
Other versions
CN100568506C (zh
Inventor
村冈俊作
小佐野浩一
三谷觉
关博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101164167A publication Critical patent/CN101164167A/zh
Application granted granted Critical
Publication of CN100568506C publication Critical patent/CN100568506C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

第一电极层，包括互相平行地延伸的多条第一电极线(W1、W2)。状态变化层，形成在第一电极层上，并且包括具有二极管特性和可变电阻特性的多个状态变化物(60－11、60－12、60－21、60－22)。第二电极层，形成在状态变化层上，并且包括互相平行地延伸的多条第二电极线(B1、B2)。多条第一电极线和多条第二电极线，从叠层方向看时夹着状态变化层互相交叉。状态变化物(60－11)，形成在第一电极线(W1)和第二电极线(B1)交叉的位置的、该第一电极线与该第二电极线之间。

Description

存储装置及半导体集成电路
技术领域
[0001]本发明涉及一种使用了电阻值根据被施加的脉冲电压而变化的状态变化材料的存储装置及半导体集成电路。
背景技术
[0002]近年来，随着电子机器中的数字技术的发展，为了储存图像等数据，对非易失性存储器件的要求越来越多。而且，对增加存储器件的容量、减低为写入工作所需的功率、缩短写入及读出时间、以及延长器件使用期限这些技术的要求越来越高。为了满足这些要求，在美国专利第6,204,139号(专利文献1)公报中，有人公开了一种用电阻值根据被施加的电脉冲而变化的钙钛矿材料(例如，Pr(1-X)CaXMnO3(PCMO)、LaSrMnO3(LSMO)、GdBaCoXOY(GBCO)等等)构成非易失性存储器件的技术。根据该专利文献1所公开的技术，在所述材料(以下，通常将所述材料记载为“可变电阻材料”)上施加规定电脉冲，增加或减少所述材料的电阻值，再将因此变化了的电阻值用于相互不同的数值的存储，这样来用所述材料作为存储器件。
[0003]美国专利第6,673,691号公报(专利文献2)公开了通过使电脉冲的脉冲宽度变化，来使可变电阻材料的电阻值变化的方法。专利文献2还公开了构成用所述可变电阻材料作为存储单元，并且用二极管作为存储单元选择器件而成的1D1R(一个二极管及一个电阻器)式存储单元阵列的例子。该结构的特征是：与用晶体管作为存储单元选择器件的结构相比，存储单元的尺寸更小。
[0004]图21，表示在专利文献2中所公开的、使用了现有可变电阻材料的存储装置(1D1R式非易失性存储装置)900。在该现有例中，在衬底901上形成有PN结二极管(N型硅(Si)区域902、P型硅区域903-1及903-2)，在二极管的P型硅区域903-1上形成有下部电极904-1，在二极管的P型硅区域903-2上形成有下部电极904-2，在二极管的N型硅区域902上形成有接触插塞905，在下部电极904-1及904-2上形成有可变电阻材料层906，在可变电阻材料层906上形成有上部电极907-1及907-2。在该现有例中，下部电极904-1及904-2、和上部电极907-1及907-2都由铂(Pt)构成，可变电阻材料层906由P0.7Ca0.3MnO3构成。
[0005]在图21所示的存储装置900中，当在上部电极907-1与下部电极904-1之间施加规定脉冲时，可变电阻材料层906中位于上部电极907-1与下部电极904-1之间的部分(可变区域906α)的电阻值变化；当在上部电极907-2与下部电极904-2之间施加规定脉冲时，可变电阻材料层906中位于上部电极907-2与下部电极904-2之间的部分(可变区域906β)的电阻值变化。就是说，在该存储装置中，用可变区域906α及可变区域906β分别作为一个存储单元。
[0006]在图21所示的存储装置900中，用形成在衬底901上的PN结二极管作为存储单元选择用二极管。因此，电流从上部电极907-1(907-2)流向下部电极904-1(904-2)(正方向)，但不从下部电极904-1(904-2)流向上部电极907-1(907-2)(反方向)，也不在上部电极907-1与上部电极907-2之间流动。
[0007]图22，表示图21所示的存储装置900的等效电路。在图22中，字线W1对应于上部电极907-1；字线W2对应于上部电极907-2；位线B1对应于接触插塞905。存储单元MC911对应于可变电阻区域906α；二极管D911对应于二极管(N型硅区域902、P型硅区域903-1)；存储单元MC912对应于可变电阻区域906β；二极管D912对应于二极管(N型硅区域902、P型硅区域903-2)。
[0008](工作)
下面，参照图22，对图21所示的存储装置900的工作情况进行说明。在此说明的是，对存储单元MC911进行的处理情况。
[0009](到位(set)(储存)或复位)
当储存时，使字线W2和位线B1接地，再在字线W1上施加规定电脉冲。其结果是，存储单元MC911的电阻值变化到低电阻状态(复位)或高电阻状态(到位)。例如在专利文献2中，当施加电压值为“+4V”、脉冲宽度为“100nsec”的脉冲电压时，存储单元MC911的电阻值从高电阻状态变化到低电阻状态。当施加电压值为“+2.5V”、脉冲宽度为“10μsec”的脉冲电压时，存储单元MC911的电阻值从低电阻状态变化到高电阻状态。
[0010](再生)
当再生时，使字线W2和位线B1接地，再在字线W1上施加规定再生电压(例如，电压值为“+0.5V”的电压)。这样，流过存储单元MC911的电流流出到位线B1中。另一方面，没有电流流过存储单元MC912。因为对存储单元MC912设置有二极管D912(图21中的N型硅区域902和P型硅区域903-2)，所以没有电流从字线W1流向字线W2。因此，能仅检测出存储单元MC911的电阻值。
[0011]根据所述做法，现有存储装置(1D1R式非易失性存储装置)900对各个存储单元进行存储工作和再生工作。
[0012]在美国专利第6,531,371号公报(专利文献3)中，通过用可变电阻材料构成交叉点型存储装置，来实现了容量很大的存储装置。具体而言，如图23所示，通过在字线W1、W2和位线B1、B2交叉的各个部分(交叉点)中设置存储单元90-11、90-12、90-21及90-22，来实现了交叉点型存储装置。存储单元90-11到存储单元90-22，由可变电阻材料形成。
[0013]但是，在图23的存储装置中，若与要读出信息的存储单元(例如，可变电阻材料90-21)相邻的存储单元(可变电阻材料90-11、90-12或90-22)的电阻值较低，就有可能电流除了要读出信息的存储单元以外，还通过该相邻的存储单元流动，以致不能辨别出要读出信息的存储单元的电阻状态，如图23所示。于是，如日本专利申请公表特表2002-530850号公报(专利文献4)所示，有人公开了使成为存储单元的状态变化部和被称为转向(steering)部的二极管串联连接而构成的交叉点型存储装置。
专利文献1：美国专利第6,204,139号公报
专利文献2：美国专利第6,673,691号公报
专利文献3：美国专利第6,531,371号公报
专利文献4：日本专利申请公表特表2002-530850号公报
非专利文献1：2002 IEDM、论文号码7.5、Dec.2002
[0014]然而，在使用二极管的装置(1D1R式非易失性存储装置)中，需要如图21所示的那样在衬底901上形成PN结二极管，而且为了形成存储单元，还需要在该二极管上形成下部电极904-1及904-2和可变电阻材料906。因为这种结构需要复杂的制造工序，所以不适于实际使用。在图21所示的存储装置900中，因为形成有二极管，所以即使以上部电极907-1(907-2)相对下部电极904-1(904-2)成为负极(-)的方式施加脉冲电压，也不意味着在可变区域906α(906β)上施加了规定脉冲电压。就是说，在图21所示的存储装置900中，如果要让可变区域906α(906β)的电阻值变化，就需要以上部电极907-1(907-2)相对下部电极904-1(904-2)成为正极(+)的方式施加脉冲电压。这样，施加在可变电阻材料上的脉冲电压的极性受限制。
[0015]在图21所示的存储装置900中，为让存储单元的电阻状态从高电阻状态变化到低电阻状态(使电阻状态到位)所需要的时间是“100nsec”；为让存储单元的电阻状态从低电阻状态变化到高电阻状态(使电阻状态复位)所需要的时间是“10μsec”。如果要快速进行该存储单元的到位或复位工作，就需要使所施加的脉冲电压的脉冲宽度变窄。
[0016]专利文献4所示的交叉点型存储装置的制造工序非常复杂，为了构成三维结构而进行多层化时的制造工序也很复杂。
发明内容
[0017]根据本发明的一个局面，一种存储装置，包括第一电极层、状态变化层及第二电极层。第一电极层，包括互相平行地延伸的多条第一电极线。状态变化层，形成在所述第一电极层上，并且包括具有二极管特性和可变电阻特性的多个状态变化物(状态变化部)。第二电极层，形成在所述状态变化层上，并且包括互相平行地延伸的多条第二电极线。所述多条第一电极线和所述多条第二电极线，从叠层方向看时夹着所述状态变化层互相交叉。所述多个状态变化部中的每个状态变化部，形成在所述多条第一电极线中的任一条和所述多条第二电极线中的任一条交叉的位置上的、该第一电极线与该第二电极线之间。所述多个状态变化部中的每个状态变化部，具有以从该第一电极线及该第二电极线中的任一条向另一条延伸的方向作为正方向、以从该另一条向该一条延伸的方向作为反方向的二极管特性。所述多个状态变化部中的每个状态变化部，具有该状态变化部在正方向上的电阻值根据被施加在所述第一电极线与所述第二电极线之间的规定脉冲电压而增加或减少的可变电阻特性。
[0018]和现有1D1R式非易失性存储器件的结构比较起来，因为所述存储装置不需要设置二极管，所以能将所述存储装置的制造工序设为更简单的工序。因为状态变化部具有“二极管特性”，所以即使与是处理对象的状态变化部相邻的状态变化部的电阻值很低，也没有不必要的电流流过该相邻的状态变化部。这样，就能够正确地辨别出是处理对象的状态变化部的电阻值。
[0019]最好是这样的，所述存储装置，还包括和所述多个状态变化部对应的多个第一电极和多个第二电极。所述多个第一电极中的每个第一电极，介于和该第一电极对应的状态变化部与和该状态变化部对应的第一电极线之间。所述多个第二电极中的每个第二电极，介于和该第二电极对应的状态变化部与和该状态变化部对应的第二电极线之间。所述多个状态变化部中的每个状态变化部，具有以从所对应的第一电极及该第二电极中的任一个向另一个延伸的方向作为正方向、以从该另一个向该一个延伸的方向作为反方向的二极管特性。所述多个状态变化部中的每个状态变化部，具有该状态变化部在正方向上的电阻值根据被施加在所对应的第一电极与第二电极之间的规定脉冲电压而增加或减少的可变电阻特性。
[0020]根据本发明的其他一个局面，一种存储装置，包括第一电极层、状态变化层及第二电极层。第一电极层，包括互相平行地延伸的多条第一电极线。状态变化层，形成在所述第一电极层上，并且由具有二极管特性和可变电阻特性的状态变化材料构成。第二电极层，形成在所述状态变化层上，并且包括互相平行地延伸的多条第二电极线。所述多条第一电极线和所述多条第二电极线，从叠层方向看时夹着所述状态变化层互相交叉。在所述状态变化层，夹在所述多条第一电极线中的任一条与所述多条第二电极线中的任一条之间的可变区域(状态变化部)，具有以从该第一电极线及该第二电极线中的任一条向另一条延伸的方向作为正方向、以从该另一条向该一条延伸的方向作为反方向的二极管特性。所述状态变化部，具有该状态变化部在正方向上的电阻值根据被施加在该第一电极线与该第二电极线之间的规定脉冲电压而增加或减少的可变电阻特性。
[0021]和现有1D1R式非易失性存储器件的结构比较起来，因为所述存储装置不需要设置二极管，所以能将所述存储装置的制造工序设为更简单的工序。因为状态变化层具有“二极管特性”，所以即使与是处理对象的可变区域相邻的可变区域的电阻值很低，也没有不必要的电流流过该相邻的可变区域。这样，就能够正确地辨别出是处理对象的可变区域的电阻值。
[0022]最好是这样的，所述多条第一电极线中的每条第一电极线的功函数，与所述多条第二电极线中的每条第二电极线的功函数不同。
[0023]已经得知了下述事情，即：在所述存储装置中，当第一电极的功函数和第二电极的功函数相互不同时，状态变化材料具有二极管特性和可变电阻特性。因此，若设第一电极的功函数和第二电极的功函数为相互不同的值，就能够构成状态变化材料具有“二极管特性”和“可变电阻特性”的状态变化部。
[0024]最好是这样的，所述多个第一电极中的每个第一电极的功函数，与所述多个第二电极中的每个第二电极的功函数不同。
[0025]最好是这样的，在所述多个状态变化部的每个状态变化部中，状态变化材料的结晶性不均匀。
[0026]已经得知了下述事情，即：在所述存储装置中，当状态变化材料的结晶性不均匀时，状态变化材料具有二极管特性和可变电阻特性。因此，若让状态变化材料的结晶性不均匀，就能够构成状态变化材料具有“二极管特性”和“可变电阻特性”的状态变化部。
[0027]最好是这样的，在所述状态变化层中，状态变化材料的结晶性不均匀。
[0028]最好是这样的，所述存储装置，还包括在所述多条第一电极线上施加规定电压的第一驱动电极线部、和在所述多条第二电极线上施加规定电压的第二驱动电极线部。
[0029]在所述存储装置中，因为状态变化部具有“二极管特性”，所以电流不会从某条第一电极线流向其他第一电极线。这样，能在不另外设置二极管元件的状态下构成存储装置。
[0030]最好是这样的，在要将信息储存在所述多个状态变化部的任一个状态变化部中时，所述第一驱动电极线部在所述多条第一电极线中的与要储存所述信息的状态变化部对应的第一电极线上施加第一脉冲电压，所述第二驱动电极线部在所述多条第二电极线中的与要储存所述信息的状态变化部对应的第二电极线上施加第二脉冲电压。
[0031]在所述存储装置中，规定脉冲电压施加在要储存信息的状态变化部上，而规定脉冲电压不施加在其他状态变化部上。因此，能仅使要储存信息的状态变化部的电阻状态变化。就是说，能够选出任意状态变化部，再将信息储存在该选出的状态变化部中。
[0032]最好是这样的，在要再生已储存在所述多个状态变化部的任一个状态变化部中的信息时，所述第一驱动电极线部在所述多条第一电极线中的与要读出所述信息的状态变化部对应的第一电极线上施加再生电压，所述第二驱动电极线部在所述多条第二电极线中的与要读出所述信息的状态变化部不对应的第二电极线上施加所述再生电压。
[0033]在所述存储装置内，在要读出信息的状态变化部中，电流沿正方向流动，而在其他状态变化部中没有电流沿正方向流动。因此，能仅读出流过要读出信息的状态变化部的电流。就是说，能够选出任意状态变化部，再读出已储存在该选出的状态变化部中的信息。
[0034]根据本发明的另外一个局面，一种半导体集成电路，包括所述存储装置和进行规定的运算的逻辑电路。所述逻辑电路，具有存储模式和处理模式。逻辑电路，在所述存储模式时将位数据储存在所述存储装置中。逻辑电路，在所述处理模式时读出已储存在所述存储装置中的位数据。
[0035]根据本发明的另外一个局面，一种半导体集成电路，包括所述存储装置、和具有执行程序模式和重写程序模式的处理器。所述处理器，在所述执行程序模式时按照已储存在所述存储装置中的程序进行工作。所述处理器，在所述重写程序模式时将已储存在所述存储装置中的程序重写为从外部输入的其他新程序。
[0036]最好是这样的，所述状态变化材料是具有尖晶石结构的金属氧化物。
[0037]最好是这样的，所述状态变化材料是被添加了金属的铁电氧化物。
[0038]最好是这样的，所述铁电氧化物具有钛铁矿结构。
[0039]最好是这样的，所述状态变化材料是具有钙钛矿结构的金属氧化物。
[0040]最好是这样的，所述金属氧化物是具有超巨磁阻特性及高温超导特性中的至少一种特性的材料。
[0041]最好是这样的，所述状态变化材料不包含碱金属和碱土金属。
-发明的效果-
[0042]如上所述，因为状态变化部具有“二极管特性”，所以能在不另外设置二极管元件的状态下规定电流的方向。因为状态变化部具有“可变电阻特性”，所以能将该状态变化部例如用作1D1R式非易失性存储器件。和现有1D1R式非易失性存储器件比较起来，在这样将该状态变化部用作1D1R式非易失性存储器件的情况下，不需要设置二极管。因此，能设制造工序为简单的工序。和现有脉冲施加方法(通过调整脉冲电压的脉冲宽度来使可变电阻材料的电阻值变化的方法)比较起来，在利用脉冲电压的极性使电阻值变化的方法中，所施加的脉冲电压的脉冲宽度更窄。就是说，能够缩短为存储、复位所需的时间。
附图说明
[0043]图1，是表示电子元件的基本结构的图。
图2，是表示要施加的脉冲电压的波形的图。
图3(a)，是表示在电子元件上施加具有一种极性的测量电压时测量出的、极性互相不同的脉冲电压所发生的电阻值变化的情况的图。图3(b)，是表示在电子元件上施加具有另一种极性的测量电压时测量出的、极性互相不同的脉冲电压所发生的电阻值变化的情况的图。
图4(a)，是表示在电子元件上施加具有一种极性的脉冲电压后的电流-电压特性的图。图4(b)，是表示在电子元件上施加具有另一种极性的脉冲电压后的电流-电压特性的图。
图5(a)，是表示在电子元件上施加具有一种极性的脉冲电压后的电流-电压特性的图。图5(b)，是表示在电子元件上施加具有另一种极性的脉冲电压后的电流-电压特性的图。
图6，是表示在电子元件上施加测量电压时测量出的、极性互相不同的脉冲电压所发生的电阻值变化的情况的图。
图7(a)，是表示在电子元件上施加具有一种极性的脉冲电压后的电流-电压特性的图。图7(b)，是表示在电子元件上施加具有另一种极性的脉冲电压后的电流-电压特性的图。
图8(a)，是表示在电子元件上施加具有一种极性的测量电压时测量出的、极性互相不同的脉冲电压所发生的电阻值变化的情况的图。图8(b)，是表示在电子元件上施加具有另一种极性的测量电压时测量出的、极性互相不同的脉冲电压所发生的电阻值变化的情况的图。
图9，是表示在电子元件上施加脉冲电压时发生的电阻值变化的情况的图。
图10，是表示电子元件的电路符号的图。
图11，是表示基于本发明的第二实施例的存储装置的整体结构的图。
图12，是表示基于本发明的第三实施例的半导体集成电路的整体结构的图。
图13，是表示基于本发明的第四实施例的半导体集成电路的整体结构的图。
图14，是表示基于本发明的第五实施例的存储装置的结构的图。
图15，是表示图14所示的存储装置的等效电路的图。
图16，是表示图14所示的存储装置的等效电路的图。
图17，是表示基于本发明的第六实施例的存储装置的结构的图。
图18，是表示图17所示的存储装置的等效电路的图。
图19，是表示基于本发明的第六实施例的存储装置的变形例的图。
图20，是表示基于本发明的第六实施例的存储装置的变形例的图。
图21，是表示现有存储装置的结构的图。
图22，是表示图21所示的存储装置的等效电路的图。
图23，是表示现有交叉点型存储装置的图。
符号说明
[0044]1-上部电极；2-状态变化材料；3-下部电极；4-衬底；5-电源；101-1、101-2-端子；102-电子元件；200、500-存储装置；201-存储器阵列；202-地址缓冲器；203-控制部；204-行译码器；205-驱动字线器；206-列译码器；207-驱动位线器；MC211、MC212、MC221、MC222、MC511及MC512-存储单元；W1、W2-字线；B1、B2-位线；300-半导体集成电路；301-逻辑电路；400-半导体集成电路；401-处理器；402-接口；501-衬底；502-下部电极；503-状态变化材料；503α、503β-状态变化区域；504-接触插塞；505-1、505-2-上部电极；60-11到60-22-状态变化物；60α-11到60α-22-状态变化区域。
具体实施方式
[0045]下面，参照附图，详细说明本发明的实施例。补充说明一下，在附图中用相同的符号表示相同或相当的部分，从而不反复进行所述部分的说明。
(电子元件的基本结构和基本特性)
首先，对在本发明的实施例中使用的电子元件的基本结构和基本特性进行说明。
[0046]图1，表示电子元件的基本结构。在电子元件中，在衬底4上形成有下部电极3，在下部电极3上形成有状态变化材料2，在状态变化材料2上形成有上部电极1。电源5，在上部电极1与下部电极3之间施加规定的电压。
[0047]用于本发明的电子元件的状态变化材料2，具有下述特性，即：电流容易沿正方向流动，而不易沿反方向流动的特性(二极管特性)；通过施加规定脉冲电压，电阻值增加或减少的特性(可变电阻特性)。该状态变化材料2，是具有尖晶石结构的金属氧化物材料、被添加了具有钛铁矿结构的金属的铁电氧化物、或者至少具有CMR(超巨磁阻)特性及高温超导特性中的一种特性的、具有钙钛矿结构的材料。具体而言，该状态变化材料2是CoFe2O4、CuFe2O4、NiCr2O4、Fe3O4、Cr-SrTiO3、Sr-LiNbO3、Mg-LiNbO3、Pr(1-X)CaXMnO3(0＜X＜0.5)、或者LaSrMnO3、GdBaCoXOY(0＜X＜2、0＜Y＜7)等等。
[0048]下面，对实现具有上述特性(可变电阻特性和二极管特性)的状态变化材料2的方法进行说明。
[0049](第一实施例)
为了实现具有上述特性(可变电阻特性和二极管特性)的状态变化材料2，用功函数相互不同的两种材料作为图1所示的上部电极1和下部电极3，来构成了电子元件。下面说明其理由。
[0050](实验的对象)
在此，对下述三种电子元件进行了实验。
试样(A)：上部电极1的功函数小于下部电极3的功函数的电子元件。
试样(B)：上部电极1的功函数大于下部电极3的功函数的电子元件。
试样(C)：上部电极1的功函数等于下部电极3的功函数的电子元件。
[0051]补充说明一下，通过在形成试样(A)到试样(C)后，以上部电极1相对下部电极3成为正极(+)的方式施加脉冲电压(电压值+3V、脉冲宽度10μsec(微秒))，来将电阻值初始化为略略小于在刚形成后的电阻值(约1MΩ)的十分之一的值，并将该值设定为初期电阻值。(利用与日本专利申请特愿2003-421374号等文献所述的方法一样的方法进行了该初始化。)
[0052](实验内容)
在本实施例中，对试样(A)到试样(C)分别进行了下述实验。
[0053](第一实验)
以每次施加一个脉冲的方式交替施加了上部电极1相对下部电极3成为正极(+)的脉冲电压(以下，将该脉冲电压称为“正(+)脉冲电压”)、和上部电极1相对下部电极3成为负极(-)的脉冲电压(以下，将该脉冲电压称为“负(-)脉冲电压”)(参照图2)。在此，每次施加完脉冲电压的一个脉冲以后施加上部电极1相对下部电极3成为正极(+)的电压(以下，将该电压称为“正(+)测定电压”)，以测定状态变化材料2的电阻值。
[0054](第二实验)
以每次施加一个脉冲的方式交替施加正(+)脉冲电压和负(-)脉冲电压(参照图2)。在此，每次施加完脉冲电压的一个脉冲以后施加了上部电极1相对下部电极3成为负极(-)的电压(以下，将该电压称为“负(-)测定电压”)，以测定状态变化材料2的电阻值。
[0055](第三实验)
以每次施加一个脉冲的方式交替施加正(+)脉冲电压和负(-)脉冲电压(参照图2)。在此，每次施加完脉冲电压的一个脉冲以后测定了状态变化材料2的电流-电压特性。
[0056]补充说明一下，在此将所施加的电压的值设为下述值。
正(+)脉冲电压：电压值+3V、脉冲宽度50nsec
负(-)脉冲电压：电压值-3V、脉冲宽度50nsec
正(+)测定电压：电压值+0.5V
负(-)测定电压：电压值-0.5V
[0057](对试样(A)进行的实验)
首先，参照图3(a)、图3(b)、图4(a)及图4(b)，说明对试样(A)进行的实验。补充说明一下，在图3(a)和图3(b)中，纵轴表示根据在刚初始化后的电阻值R0将测定值R归一化而得到的值(图6、图8(a)、图8(b)及图9也一样)。
[0058](使用的材料)
上部电极1：银(Ag)(厚度大约0.2μm、功函数4.3eV(＝electronvolt：电子伏特))
状态变化材料2：CuFe2O4(厚度大约0.1μm)
下部电极3：铂(厚度大约0.2μm、功函数5.7eV)
(第一实验的结果)
对试样(A)进行了第一实验。图3(a)表示该实验的结果。在施加正(+)脉冲电压后，测定值从高电阻状态(与另一种状态相比电阻值更高的状态)变化到低电阻状态(与另一种状态相比电阻值更低的状态)。在施加负(-)脉冲电压后，测定值从低电阻状态变化到高电阻状态。由此可见，从上部电极1向下部电极3延伸的方向上的电阻值(状态变化材料2的电阻值)，根据被施加的脉冲电压而增加或减少。
[0059](第二实验的结果)
对试样(A)进行了第二实验。图3(b)表示该实验的结果。即使是在施加正(+)脉冲电压后，测定值也保持为高电阻状态，而不变化为低电阻状态。由此可见，从下部电极3向上部电极1延伸的方向上的电阻值(状态变化材料2的电阻值)，总是处于高电阻状态，与被施加的脉冲电压无关。
[0060](第三实验的结果)
对试样(A)进行了第三实验。图4(a)表示在施加正(+)脉冲电压后测定出的电流-电压特性。如图4(a)所示，在施加正(+)脉冲电压后，在施加正(+)测定电压的情况下，该正(+)测定电压的绝对值越大，流动的电流的电流值越大、电流越容易流动。另一方面，在施加负(-)测定电压的情况下，该负(-)测定电压的绝对值再多，流动的电流的电流值也不增加，电流的在实验范围内流动的绝对值为20μA以下，电流不易流动。由此可见，在施加正(+)脉冲电压后，电流(流过状态变化材料2的电流)容易沿着从上部电极1向下部电极3延伸的方向流动，而电流不易沿着从下部电极3向上部电极1延伸的方向流动。
[0061]图4(b)，表示在施加负(-)脉冲电压后测定出的电流-电压特性。如图4(b)所示，在施加负(-)脉冲电压后，即使是在施加正(+)测定电压后，电流也不易流动。由此可见，在施加负(-)脉冲电压后，与在施加正(+)脉冲电压后的情况相比，电流更不易沿着从上部电极1向下部电极3延伸的方向流动。就是说，在沿从上部电极1向下部电极3延伸的正方向施加了电压的情况下，流过试样(A)的电流呈着指数函数的样子增大(在图4(a)中，为与横轴中的右边对应的部分)，而在沿从下部电极3向上部电极1延伸的反方向施加了电压的情况下，电流几乎不流动(在图4(a)中，为与横轴中的左边对应的部分)。换句话说，得知了下述事情，即：与沿着从该试样(A)的下部电极3向上部电极1延伸的反方向流动的电流量相比，沿着从上部电极1向下部电极3延伸的正方向流动的电流量更大，该试样(A)具有起到使电流仅沿一个方向流动这一整流作用的二极管特性。
[0062](验证的结果)
由上述实验结果可见，试样(A)具有下述特性。
一、以从上部电极1向下部电极3延伸的方向为正方向、以从下部电极3向上部电极1延伸的方向为反方向的二极管特性。
二、正方向上的电阻值根据被施加的脉冲电压而增加或减少的特性(可变电阻特性)。详细说明一下，试样(A)在正方向上的电阻值对应于正(+)脉冲电压的施加减少；该电阻值对应于负(-)脉冲电压的施加增加。
[0063](对试样(B)进行的实验)
下面，参照图3(a)、图3(b)、图5(a)及图5(b)，说明对试样(B)进行的实验结果。
[0064](使用的材料)
上部电极1：铂(厚度大约0.2μm、功函数5.7eV)
状态变化材料2：CuFe2O4(厚度大约0.1μm)
下部电极3：钛(Ti)(厚度大约0.2μm、功函数4.3eV)
(实验的结果)
(第一实验的结果)
对试样(B)进行了第一实验。该实验的结果呈图3(b)所示的样子。无论是在施加正(+)脉冲电压后还是在施加负(-)脉冲电压后，测定出的值都保持为高电阻状态，而不成为低电阻状态。由此可见，从上部电极1向下部电极3延伸的方向上的电阻值(状态变化材料2的电阻值)，总是处于高电阻状态，与被施加的脉冲电压无关。
(第二实验的结果)
[0065]对试样(B)进行了第二实验。该实验的结果呈图3(a)的样子。在施加正(+)脉冲电压后，测定值从高电阻状态(与另一种状态相比电阻值更高的状态)变化到低电阻状态(与另一种状态相比电阻值更低的状态)。在施加负(-)脉冲电压后，测定值从低电阻状态变化到高电阻状态。由此可见，从下部电极3向上部电极1延伸的方向上的电阻值(状态变化材料2的电阻值)，根据被施加的脉冲电压而增加或减少。
[0066](第三实验的结果)
对试样(B)进行了第三实验。图5(a)表示在施加正(+)脉冲电压后测定出的电流-电压特性。如图5(a)所示，在施加正(+)脉冲电压后，电流在施加正(+)测定电压时不易流动，而在施加负(-)测定电压时容易流动。由此可见，在施加正(+)脉冲电压后，电流(流过状态变化材料2的电流)不易沿着从上部电极1向下部电极3延伸的方向流动，而电流容易沿着从下部电极3向上部电极1延伸的方向流动。
[0067]图5(b)表示在施加负(-)脉冲电压后测定出的电流-电压特性。如图5(b)所示，在施加负(-)脉冲电压后，即使是在施加负(-)测定电压时，电流也不易流动。由此可见，在施加负(-)脉冲电压后，与在施加正(+)脉冲电压后的情况相比，电流更不易沿着从下部电极3向上部电极1延伸的方向流动。
[0068](验证的结果)
由上述实验结果可见，试样(B)具有下述特性。
一、以从下部电极3向上部电极1延伸的方向为正方向、以从上部电极1向下部电极3延伸的方向为反方向的二极管特性。
二、正方向上的电阻值根据被施加的脉冲电压而增加或减少的特性(可变电阻特性)。详细说明一下，试样(B)在正方向上的电阻值对应于正(+)脉冲电压的施加减少；该电阻值对应于负(-)脉冲电压的施加增加。
[0069](对试样(C)进行的实验)
下面，参照图6、图7(a)及图7(b)，说明对试样(C)进行的实验结果。
[0070](使用的材料)
上部电极1：铂(厚度大约0.2μm、功函数5.7eV)
状态变化材料2：CuFe2O4(厚度大约0.1μm)
下部电极3：铂(厚度大约0.2μm、功函数5.7eV)
(实验的结果)
(第一实验的结果)
对试样(C)进行了第一实验。图6表示该实验的结果。在施加正(+)脉冲电压后，测定值从高电阻状态变化到低电阻状态。在施加负(-)脉冲电压后，测定值从低电阻状态变化到高电阻状态。这样，从上部电极1向下部电极3延伸的方向上的电阻值(状态变化材料2的电阻值)，根据被施加的脉冲电压而增加或减少。
[0071](第二实验的结果)
对试样(C)进行了第二实验。图6表示该实验的结果。这样，从下部电极3向上部电极1延伸的方向上的电阻值(状态变化材料2的电阻值)，根据被施加的脉冲电压而增加或减少。
[0072](第三实验的结果)
对试样(C)进行了第三实验。图7(a)表示在施加正(+)脉冲电压后测定出的电流-电压特性；图7(b)表示在施加负(-)脉冲电压后测定出的电流-电压特性。将图7(a)所示的情况和图7(b)所示的情况比较起来，就得知与施加负(-)脉冲电压后相比，电流在施加正(+)脉冲电压后更容易流动(状态变化材料2的电阻值更小)。
[0073](验证的结果)
由上述实验结果可见，试样(C)具有下述特性。
一、电阻值对应于正(+)脉冲电压的施加而减少、并且该电阻值对应于负(-)脉冲电压的施加而增加的特性(可变电阻特性)。
[0074](总结)
在试样(A)中，上部电极1的功函数小于下部电极3的功函数。在试样(B)中，上部电极1的功函数大于下部电极3的功函数。由对试样(A)到试样(C)进行的实验结果可见，状态变化材料2具有下述特性。
一、以从功函数较小的电极向功函数较大的电极延伸的方向为正方向、以从功函数较大的电极向功函数较小的电极延伸的方向为反方向的二极管特性。
二、正方向上的电阻值根据被施加的脉冲电压而增加或减少的特性(可变电阻特性)。详细说明一下，在以上部电极1相对下部电极3成为正极(+)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值减少；在以上部电极1相对下部电极3成为负极(-)的方式施加脉冲电压时，状态变化材料2在正方向上的电阻值增加。
[0075]在试样(A)到试样(C)中，通过在形成各个试样后，以上部电极1相对下部电极3成为正极(+)的方式施加脉冲电压，来将状态变化材料2的电阻值初始化为略略小于在刚形成后的电阻值(约1MΩ)的十分之一的电阻值。本案发明人还准备了通过在形成各个试样后，以上部电极1相对下部电极3成为负极(-)的方式施加脉冲电压(电压值-3V、脉冲宽度10μsec)，来将状态变化材料2的电阻值初始化为略略小于在刚形成后的电阻值(约1MΩ)的十分之一的电阻值而得到的试样(A)到试样(C)(将所述试样(A)到试样(C)称为试样(A’)、试样(B’)及试样(C’))。
[0076] 对试样(A’)到试样(C’)进行了与对试样(A)到试样(C)进行的实验一样的实验(第一到第三实验)。
[0077](对试样(A’)进行的实验)
参照图8(a)、图8(b)、图4(a)及图4(b)，说明对试样(A’)进行的实验。
[0078](第一实验的结果)
图8(a)表示对试样(A’)进行的第一实验的结果。在施加正(+)脉冲电压后，测定值从低电阻状态变化到高电阻状态。在施加负(-)脉冲电压后，测定值从高电阻状态变化到低电阻状态。由此可见，从上部电极1向下部电极3延伸的方向上的电阻值(状态变化材料2的电阻值)，根据被施加的脉冲电压而增加或减少。
[0079](第二实验的结果)
图8(b)表示对试样(A’)进行的第二实验的结果。即使是在施加负(-)脉冲电压后，测定值也保持为高电阻状态，而不变化为低电阻状态。由此可见，从下部电极3向上部电极1延伸的方向上的电阻值，总是处于高电阻状态，与被施加的脉冲电压无关。
[0080](第三实验的结果)
下面，说明对试样(A’)进行的第三实验的结果。在施加正(+)脉冲电压后测定出的电流-电压特性，呈图4(b)所示的样子；在施加负(-)脉冲电压后测定出的电流-电压特性，呈图4(a)所示的样子。
[0081](对试样(B’)进行的实验)
参照图8(a)、图8(b)、图5(a)及图5(b)，说明对试样(B’)进行的实验的结果。
[0082](第一实验的结果)
对试样(B’)进行的第一实验的结果呈图8(b)所示的样子。由此可见，从上部电极1向下部电极3延伸的方向上的电阻值，总是处于高电阻状态，与被施加的脉冲电压无关。
[0083](第二实验的结果)
对试样(B’)进行的第二实验的结果呈图8(a)所示的样子。由此可见，从下部电极3向上部电极1延伸的方向上的电阻值，根据被施加的脉冲电压而增加或减少。
[0084](第三实验的结果)
下面，说明对试样(B’)进行的第三实验的结果。在施加正(+)脉冲电压后测定出的电流-电压特性，呈图5(b)所示的样子；在施加负(-)脉冲电压后测定出的电流-电压特性，呈图5(a)所示的样子。
[0085](对试样(C’)进行的实验)
(第一及第二实验的结果)
图9表示对试样(C’)进行的第一及第二实验的结果。由此可见，从上部电极1向下部电极3延伸的方向上的电阻值、和从下部电极3向上部电极1延伸的方向上的电阻值，都根据被施加的脉冲电压而增加或减少。
[0086](第三实验的结果)
下面，说明对试样(C’)进行的第三实验的结果。在施加正(+)脉冲电压后测定出的电流-电压特性，呈图7(b)所示的样子；在施加负(-)脉冲电压后测定出的电流-电压特性，呈图7(a)所示的样子。
[0087](总结)
就是说，由对试样(A’)到试样(C’)进行的实验结果可见，状态变化材料2具有下述特性。
一、以从功函数较小的电极向功函数较大的电极延伸的方向为正方向、以从功函数较大的电极向功函数较小的电极延伸的方向为反方向的二极管特性。
二、正方向上的电阻值根据被施加的脉冲电压而增加或减少的特性(可变电阻特性)。详细说明一下，在以上部电极1相对下部电极3成为正极(+)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值增加；在以上部电极1相对下部电极3成为负极(-)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值减少。
[0088]由上述对试样(试样(A)到(C)、和试样(A’)到试样(C’))进行的实验结果可见，状态变化材料2具有下述特性。
一、在上部电极1的功函数和下部电极3的功函数相互不同的情况下，以从一个电极向另一个电极延伸的方向(第一方向)为正方向、以第二方向(与所述第一方向相反的方向)为反方向的二极管特性。
二、在施加了规定脉冲电压的情况下，二极管特性在正方向上的电阻值增加或减少的特性(可变电阻特性)。
[0089]另外，也确认到了下述事情，即：关于用来使电阻值变化的脉冲电压，第一实施例的脉冲电压的脉冲宽度(50nsec)，比现有例的脉冲电压的脉冲宽度(1μsec以上)窄。
[0090]因为确认到了上述特性，所以用功函数相互不同的两种材料作为图1所示的上部电极1和下部电极3，来制作了电子元件。
[0091](第二实施例)
为了实现具有上述特性(可变电阻特性和二极管特性)的状态变化材料，用结晶性不均匀的状态变化材料2构成了图1所示的电子元件。下面说明其理由。
[0092](状态变化材料2的结晶性)
(状态变化材料的第一形成方法)
将形成有下部电极3的衬底4的温度升高到接近了状态变化材料2的结晶温度的温度(例如在CuFe2O4的情况下，设为大约600℃左右)，形成了状态变化材料2。对这样形成的状态变化材料2进行X射线衍射分析，来调查结晶结构的扭曲。其结果发现，状态变化材料2在表示晶格面间距D的位置上具有尖锐的衍射峰(强度大的衍射峰)。就是说，由上述结果可见，这样形成的状态变化材料2在膜厚度方向上的结晶性基本上很均匀。
[0093](状态变化材料的第二形成方法)
在未将形成有下部电极3的衬底4的温度升高到接近了状态变化材料2的结晶温度的温度的状态下，形成了状态变化材料2。对这样形成的状态变化材料2进行X射线衍射分析，来调查了结晶结构的扭曲。其结果发现，该状态变化材料2的结晶结构的晶面间距有偏差(该状态变化材料2具有强度较小且宽度较宽的衍射峰)。就是说，由上述结果可见，这样形成的状态变化材料2具有结晶结构的扭曲。
[0094](状态变化材料的第三形成方法)
于是，在使形成有下部电极3的衬底4的温度从约600℃逐渐降低的状态下形成状态变化材料2，再在状态变化材料2上形成了上部电极1。用透射电子显微镜对这样形成的状态变化材料2进行了电子衍射分析。其结果是，在状态变化材料2中位于下部电极3附近的部分，观测到了结晶性良好的电子衍射图形(具有某个周期的斑点图形)，而在状态变化材料2中位于上部电极1附近的部分，观测到了结晶性不良(近似于非晶形状态)的电子衍射图形(晕斑(halo pattern))。就是说，在状态变化材料2中位于下部电极3附近的部分中，晶格面间距的数值大致均匀，该部分处于结晶结构的扭曲很少的、结晶性良好的状态。另一方面，在状态变化材料2中位于上部电极1附近的部分中，与下部电极3附近的部分相比晶格面间距的分布更有偏差，可见该部分处于结晶结构的扭曲很多的、结晶性不良的状态。
[0095]用透射电子显微镜对所述状态变化材料2进行了横截面TEM(透射电子显微镜)观察，来测定了状态变化材料2的结晶粒度。其结果显示，状态变化材料2中位于下部电极3附近的部分的结晶粒度，具有状态变化材料2中位于上部电极1附近的部分的结晶粒度的两倍以上的值。这样，确认到了下述事情，即：与状态变化材料2中位于上部电极1附近的部分相比，状态变化材料2中位于下部电极3附近的部分的结晶性更为良好。
[0096]由上述内容可见，若在让形成有下部电极3的衬底4的温度从约600℃逐渐降低的状态下形成状态变化材料2，就能形成出下部电极3附近的结晶性良好而上部电极1附近的结晶性不良的、结晶性不均匀的状态变化材料2(就是说，结晶性的均匀性从下部电极3向上部电极1逐渐减低的状态变化材料2)。
[0097](对试样(D)进行的实验)
按照上述“状态变化材料的第三形成方法”在下部电极3上形成状态变化材料2，再在状态变化材料2上形成上部电极1，这样来制作了试样(D)。
[0098](试样(D))
上部电极1：铂(厚度大约0.2μm、功函数5.7eV)
状态变化材料2：CuFe2O4(厚度大约0.1μm)
下部电极3：铂(厚度大约0.2μm、功函数5.7eV)
补充说明一下，在形成试样(D)后，通过以上部电极1相对下部电极3成为正极(+)的方式在试样(D)上施加脉冲电压(电压值+3V、脉冲宽度10μsec)，来将试样(D)的电阻值初始化为略略小于在刚形成后的电阻值(约1MΩ)的十分之一的电阻值。
[0099](第一到第三实验)
对试样(D)进行了与第一实施例一样的实验(第一到第三实验)。这些实验的结果，与第一实施例的试样(A)的实验结果一样(参照图3(a)、图3(b)、图4(a)及图4(b))。由对试样(D)进行的实验结果可见，状态变化材料2具有下述特性。
一、以从结晶性不良的区域向结晶性良好的区域延伸的方向为正方向、以从结晶性良好的区域向结晶性不良的区域延伸的方向为反方向的二极管特性。
二、正方向上的电阻值根据被施加的脉冲电压而增加或减少的特性(可变电阻特性)。详细说明一下，在以上部电极1相对下部电极3成为正极(+)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值减少；在以上部电极1相对下部电极3成为负极(-)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值增加。
[0100]本案发明人还准备了通过在形成该试样(D)后，以上部电极1相对下部电极3成为负极(-)的方式施加脉冲电压(电压值-3V、脉冲宽度10μsec)，来将试样(D)的电阻值初始化为略略小于在刚形成后的电阻值(约1MΩ)的十分之一的电阻值而得到的试样(D)(将这种试样(D)称为试样(D’))。
[0101]对试样(D’)进行了与对试样(D)进行的实验一样的实验(第一到第三实验)。
[0102](对试样(D’)进行的实验)
对试样(D’)进行的第一实验的结果，呈图8(a)所示的样子；对试样(D’)进行的第二实验的结果，呈图8(b)所示的样子。另外，也确认到了下述事情，即：对试样(D’)进行的第三实验的结果(电流-电压特性)，是在施加正(+)脉冲电压后呈图4(b)所示的样子，而在施加负(-)脉冲电压后呈图4(a)所示的样子。由对试样(D’)进行的实验结果可见，状态变化材料2具有下述特性。
一、以从结晶性不良的区域向结晶性良好的区域延伸的方向为正方向、以从结晶性良好的区域向结晶性不良的区域延伸的方向为反方向的二极管特性。
二、正方向上的电阻值根据被施加的脉冲电压而增加或减少的特性(可变电阻特性)。详细说明一下，在以上部电极1相对下部电极3成为正极(+)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值增加；在以上部电极1相对下部电极3成为负极(-)的方式施加了脉冲电压的情况下，状态变化材料2在正方向上的电阻值减少。
[0103]由上述对试样(试样(D)和试样(D’))进行的实验结果可见，状态变化材料2具有下述特性。
一、在状态变化材料2的结晶性不均匀的情况下，以从一个电极向另一个电极延伸的方向(第一方向)为正方向、以第二方向(与所述第一方向相反的方向)为反方向的二极管特性。
二、在施加了规定脉冲电压的情况下，二极管特性在正方向上的电阻值增加或减少的特性(可变电阻特性)。
[0104]另外，也确认到了下述事情，即：关于为改变电阻值所施加的脉冲电压，本实施例的脉冲电压的脉冲宽度(50nsec)，比现有例的脉冲电压的脉冲宽度(1μsec以上)窄。
[0105]因为确认到了上述特性，所以用结晶性不均匀的状态变化材料2构成了图1所示的电子元件。
[0106]在第一及第二实施例中表示了用具有尖晶石结构的金属氧化物材料即CuFe2O4作为状态变化材料2的例子。本案发明人还确认到了具有尖晶石结构的其他金属氧化物材料、被添加了具有钛铁矿结构的金属的铁电氧化物、以及具有钙钛矿结构的CMR(超巨磁阻)材料或高温超导材料也都具有同样的特性。具体而言，本案发明人确认到了CoFe2O4、NiCr2O4、Fe3O4、Cr-SrTiO3、Sr-LiNbO3、Mg-LiNbO3、Pr(1-X)CaXMnO3、LaSrMnO3、以及GdBaCoXOY也都有同样的特性。
[0107]也可以是这样的，用其他电极材料作为上部电极1和下部电极3的材料。
(第一实施形态)
(电路符号的定义)
对本发明的第一实施形态所涉及的电子元件进行说明。补充说明一下，将在本实施形态中使用的电子元件的电路符号定义为图10所示的样子。在图10所示的电子元件102中，在以端子101-1相对端子101-2成为正极(+)的方式施加了脉冲电压的情况下，电子元件102的电阻值减少；在以端子101-1相对端子101-2成为负极(-)的方式施加了脉冲电压的情况下，电子元件102的电阻值增加。图10所示的电子元件102，具有以从端子101-1向端子101-2延伸的方向为“正方向”、以从端子101-2向端子101-1延伸的方向为“反方向”的二极管特性。
[0108](工作)
下面，对图10所示的电子元件102的工作情况进行说明。在此，电子元件102被用作存储器，进行一位数据的处理。补充说明一下，假设为电子元件102的电阻值(状态变化材料2的电阻值)已被初始化为高电阻状态。还假设电子元件102的电阻值处于“高电阻状态”时的逻辑值为“0”；电子元件102的电阻值处于“低电阻状态”时的逻辑值为“1”。
[0109](存储)
在要将表示“1”的一位数据写入到电子元件102中的情况下，让端子101-2接地，在端子101-1上施加存储电压。该存储电压，例如为电压值+3V、脉冲宽度50nsec的脉冲电压(正(+)脉冲电压)。因为在电子元件102上施加了正(+)脉冲电压，所以电子元件102的电阻值(状态变化材料的电阻值)变化到低电阻状态。这样来将表示“1”的一位数据储存到电子元件102中。
[0110](复位)
在要使电子元件102的存储状态复位到初始状态的情况下，让端子101-2接地，在端子101-1上施加复位电压。该复位电压，例如为电压值-3V、脉冲宽度50nsec的脉冲电压(负(-)脉冲电压)。因为在电子元件102上施加了负(-)脉冲电压，所以电子元件102的电阻值回到高电阻状态。这样来使电子元件102的存储状态回到初始状态。
[0111](再生)
让端子101-2接地，在端子101-1上施加再生电压。该再生电压，例如为电压值+0.5V的电压。因为在电子元件102上施加了再生电压(＝正(+)测定电压)，所以具有根据电子元件102的电阻值而决定的电流值的电流，从端子101-1流向端子101-2(正方向)。在此，若假设在电子元件102的电阻值处于“高电阻状态”时流动的电流对应于“0”，并且在电子元件102的电阻值处于“低电阻状态”时流动的电流对应于“1”，上述电流的流动就意味着再生了已储存在电子元件102中的一位数据。
[0112]如上所述，能用电子元件102作为存储器。
[0113](效果)
如上所述，因为电子元件具有“二极管特性”，所以能在未特别使用二极管元件的状态下规定电流的方向。而且，该电子元件具有“可变电阻特性”，因而能用该电子元件例如作为1D1R式非易失性存储元件。在这样使用该电子元件的情况下，不需要设置二极管。因此，与现有1D1R式非易失性存储元件的结构相比，能将制造工序设为更简单的工序。
[0114]因为在电子元件中未设置二极管，所以施加在可变电阻材料上的脉冲电压的极性不受限制。因此，无论是正(+)极性的脉冲电压还是负(-)极性的脉冲电压，都能施加在状态变化材料上。在这样的脉冲施加方法(利用脉冲电压的极性使电阻值变化的方法)中，与现有脉冲施加方法(通过调整脉冲电压的脉冲宽度来使可变电阻材料的电阻值变化的方法)相比，所施加的脉冲电压的脉冲宽度更窄(在本实施形态中，为50nsec)。就是说，能够缩短为存储或复位所需的时间。
[0115]在本实施形态中，即使是在将下述材料中的哪种材料用作电子元件102的状态变化材料2时，也都能得到上述效果，所述材料是：具有尖晶石结构的CuFe2O4、CoFe2O4、NiCr2O4或Fe3O4，被添加了具有钛铁矿结构的金属的铁电氧化物，以及具有钙钛矿结构的CMR(超巨磁阻)材料或高温超导材料等等。具体而言，即使使用Cr-SrTiO3、Sr-LiNbO3、Mg-LiNbO3、Pr(1-X)CaXMnO3、LaSrMnO3、GdBaCoXOY等材料，也能够得到上述效果。
[0116]在CMOS(互补金属氧化物半导体)工序中，最好是形成膜时的温度为450℃以下，以防止由于高温而造成的损坏等。为了形成具有钙钛矿结构的材料的膜，通常需要设衬底温度为700℃以上。另一方面，为了形成具有尖晶石结构的材料的膜，衬底温度只要约有400℃就足够了。因此，通过用具有尖晶石结构的材料作为图1所示的状态变化材料2，能设形成膜时的温度为较低的温度。这样，与具有钙钛矿结构的材料相比，具有尖晶石结构的材料更适于半导体工序。
[0117]一般来说，高温超导材料和CMR材料，是包含碱金属或碱土金属的、或者包含碱金属及碱土金属的氧化物。在用这样的材料形成图1所示的电子元件的情况下，包含在所述材料中的碱金属或碱土金属、或者碱金属及碱土金属会在半导体工序的清洗过程中溶解出来，因而电子元件的作为存储元件的特性恶化。为了防止该特性的恶化，最好是用不包括碱金属及碱土金属的材料作为状态变化材料2。
[0118]在本实施形态中，利用相互不同的两种状态即高电阻状态和低电阻状态储存一位数据，来使电子元件进行存储器的工作。也可以是这样的，即：通过改变电脉冲的宽度和振幅，来利用四种或更多种电阻状态，使电子元件进行储存所述四种或更多种电阻状态作为两位或三位以上的信息的非易失性存储元件的工作。
(第二实施形态)
(整体结构)
图11，表示本发明的第二实施形态所涉及的存储装置200的整体结构。该存储装置200，包括：存储器阵列201，地址缓冲器202，控制部203，行译码器204，驱动字线器205，列译码器206，以及驱动位线器207。
[0119]在存储器阵列201中，设置有字线W1及W2，位线B1及B2，以及存储单元MC211到MC222。存储单元MC211到MC222中的各个存储单元，是图10所示的电子元件102。存储单元MC211的一端，连接在字线W1上；存储单元MC211的另一端，连接在位线B1上(正方向：W1→B1)。存储单元MC212的一端，连接在字线W2上；存储单元MC212的另一端，连接在位线B1上(正方向：W2→B1)。存储单元MC221的一端，连接在字线W1上；存储单元MC221的另一端，连接在位线B2上(正方向：W1→B2)。存储单元MC222的一端，连接在字线W2上；存储单元MC222的另一端，连接在位线B2上(正方向：W2→B2)。
[0120] 地址缓冲器202，被输入来自外部的地址信号ADDRESS，再向行译码器204输出行地址信号ROW，并且向列译码器206输出列地址信号COLUMN。地址信号ADDRESS，表示存储单元MC211到MC222中的、选出的存储单元的地址。行地址信号ROW，表示由地址信号ADDRESS表示的地址中的行地址。列地址信号COLUMN，表示由地址信号ADDRESS表示的地址中的列地址。
[0121]控制部203，根据来自外部的模式选择信号MODE成为存储模式、复位模式及再生模式中的一种模式。在存储模式中，控制部203根据来自外部的输入数据Din向驱动字线器205和驱动位线器207输出指出“存储电压的施加”的控制信号CONT。在再生模式中，控制部203向驱动字线器205和驱动位线器207输出指出“再生电压的施加”的控制信号CONT。在再生模式中，控制部203向外部输出表示根据来自驱动位线器207的信号IREAD而决定的位值的输出数据Dout。信号IREAD表示流过位线B1或B2的电流的电流值。在复位模式中，控制部203确认存储单元MC211到MC222的存储状态，再根据该存储状态向驱动字线器205和驱动位线器207输出指出“复位电压的施加”的控制信号CONT。
[0122]行译码器204，根据来自地址缓冲器202的行地址信号ROW，选出字线W1及W2中的一条字线。
[0123]驱动字线器205，当从控制部203接收了指出“存储电压的施加”的控制信号CONT时在由行译码器204选出的字线上施加存储电压V1WRITE。驱动字线器205，当从控制部203接收了指出“再生电压的施加”的控制信号CONT时在由行译码器204选出的字线上施加再生电压V1READ。驱动字线器205，当从控制部203接收了指出“复位电压的施加”的控制信号CONT时在由行译码器204选出的字线上施加复位电压V1RESET。
[0124]列译码器206，根据来自地址缓冲器202的列地址信号COLUMN选出位线B1及B2中的一条位线。
[0125]驱动位线器207当从控制部203接收了指出“存储电压的施加”的控制信号CONT时在由列译码器206选出的位线上施加存储电压V2WRITE。驱动位线器207当从控制部203接收了指出“再生电压的施加”的控制信号CONT时在未由列译码器206选出的位线上施加再生电压V2READ，然后向控制部203输出表示流过位线B1或B2的电流的电流值的信号IREAD。驱动位线器207当从控制部203接收了指出“复位电压的施加”的控制信号CONT时在由列译码器206选出的位线上施加复位电压V2RESET。
[0126]补充说明一下，存储电压V1WRITE，例如是电压值+1.5V、脉冲宽度50nsec的脉冲电压；存储电压V2WRITE，例如是电压值-1.5V、脉冲宽度50nsec的脉冲电压。在此，存储电压V1WRITE与存储电压V2WRITE之间的电位差为3V。
[0127]再生电压V1READ和再生电压V2READ，例如是电压值为+0.5V的电压。在此，再生电压V1READ和再生电压V2READ相等。
[0128]复位电压V1RESET，例如是电压值-1.5V、脉冲宽度50nsec的脉冲电压；复位电压V2RESET，例如是电压值+1.5V、脉冲宽度50nsec的脉冲电压。在此，复位电压V1RESET与复位电压V2RESET之间的电位差为3V。
[0129](工作)
下面，说明图11所示的存储装置200的工作情况。存储装置200的工作模式包括：将输入数据Din写入在存储单元中的存储模式，让已写入在存储单元中的信息复位的复位模式，以及作为输出数据Dout输出(再生)已写入在存储单元中的信息的再生模式。在此，假设存储单元MC211到MC222已被初始化为高电阻状态。假设地址信号ADDRESS表示存储单元MC211的地址。
[0130](存储模式)
首先，说明存储模式时的工作情况。
[0131]在输入数据Din表示“1”时，控制部203向驱动字线器205和驱动位线器207输出指出“存储电压的施加”的控制信号CONT。在输入数据Din表示“0”时，控制部203不输出控制信号CONT。
[0132]在从控制部203接收了指出“存储电压的施加”的控制信号CONT时，驱动位线器207在由列译码器206选出的位线B1上施加存储电压V2WRITE，让其他位线B2(未被选出的位线)接地。
[0133]在从控制部203接收了指出“存储电压的施加”的控制信号CONT时，驱动字线器205在由行译码器204选出的字线W1上施加存储电压V1WRITE，让其他字线W2(未被选出的字线)接地。
[0134]因为存储单元MC211被被施加了电压值+3V、脉冲宽度50nsec的脉冲电压(正(+)脉冲电压)，所以存储单元MC211的电阻值变化到低电阻状态。
[0135]虽然存储单元MC212被施加了电压值-1.5V、脉冲宽度50nsec的脉冲电压(负(-)脉冲电压)，但因为被施加的脉冲电压的电压值未达到规定电平(在此，为“-3V”)，所以存储单元MC212的电阻状态不变化。
[0136]虽然存储单元MC221被施加了电压值+1.5V、脉冲宽度50nsec的脉冲电压(正(+)脉冲电压)，但因为被施加的脉冲电压的电压值未达到规定电平(在此，为“+3V”)，所以存储单元MC221的电阻状态不变化。
[0137]因为存储单元MC222的两端之间的电位差为0V，所以存储单元MC222的电阻状态不变化。
[0138]这样，因为仅有存储单元MC211的电阻状态变化为“低电阻状态”，所以表示“1”的一位数据就被写入在存储单元MC211中。
[0139]接着，在将数据写入在存储单元MC211中的工作完成后，新地址信号ADDRESS被输入在地址缓冲器202中，上述存储模式的工作被反复进行。
[0140](再生模式)
下面，说明再生模式时的工作情况。
[0141]控制部203，向驱动字线器205和驱动位线器207输出指出“再生电压的施加”的控制信号CONT。
[0142]接着，在从控制部203接收了指出“再生电压的施加”的控制信号CONT时，驱动位线器207在未由列译码器206选出的位线B2上施加再生电压V2READ，让别的位线B1(被选出的位线)接地。
[0143]在从控制部203接收了指出“再生电压的施加”的控制信号CONT时，驱动字线器205在由行译码器204选出的字线W1上施加再生电压V1READ，让其他字线W2(未被选出的字线)接地。
[0144]因为存储单元MC211被施加了正(+)测定电压，所以具有根据存储单元MC211的电阻值而决定的电流值的电流流过存储单元MC211，再流出到位线B1中。
[0145]因为存储单元MC212的两端之间的电位差为0V，所以没有电流流过存储单元MC212。因为在存储单元MC212中，从位线B1向字线W2延伸的方向是“反方向”，所以流过位线B1的电流不会流入字线W2中。
[0146]因为存储单元MC221的两端之间的电位差为0V，所以没有电流流过存储单元MC221。
[0147]因为存储单元MC222被施加了负(-)测定电压，所以没有电流流过存储单元MC222。
[0148]接着，驱动位线器207测定流过位线B1或B2的电流的电流值，再向控制部203输出表示测定出的电流值的信号IREAD。之后，控制部203向外部输出根据信号IREAD所表示的电流值而决定的输出数据Dout。例如，若该测定出的电流值是在低电阻状态时流动的电流的电流值，控制部203输出表示“1”的输出数据Dout。
[0149]这样，因为电流仅流过存储单元MC211，流过存储单元MC211的电流流出到位线B1中，所以一位数据从存储单元MC211被读出。
[0150]在从存储单元MC211中读出数据的工作完成后，新地址信号ADDRESS被输入在地址缓冲器202中，上述再生模式的工作被反复进行。
[0151](复位模式)
下面，说明复位模式时的工作情况。
[0152]控制部203，通过进行再生模式的处理步骤，来调查存储单元MC211的存储状态。
[0153]在控制部203判断为存储单元MC211储存有表示“1”的位数据(存储单元MC211处于低电阻状态)的情况下，控制部203向驱动字线器205和驱动位线器207输出指出“复位电压的施加”的控制信号CONT。在存储单元MC211储存有表示“0”的位数据(存储单元MC211处于高电阻状态)的情况下，控制部203不输出控制信号CONT。
[0154]接着，在从控制部203接收了指出“复位电压的施加”的控制信号CONT时，驱动位线器207在由列译码器206选出的位线B1上施加复位电压V2RESET，让其他位线B2(未被选出的位线)接地。
[0155]在从控制部203接收了指出“复位电压的施加”的控制信号CONT时，驱动字线器205在由行译码器204选出的字线W1上施加复位电压V1RESET，让其他字线W2(未被选出的字线)接地。
[0156]因为存储单元MC211被施加了电压值-3V、脉冲宽度50nsec的脉冲电压(负(-)脉冲电压)，所以存储单元MC211的电阻值变化为高电阻状态。
[0157]虽然存储单元MC212被施加了电压值+1.5V、脉冲宽度50nsec的脉冲电压(正(+)脉冲电压)，但因为被施加的脉冲电压的电压值未达到规定电平(在此，为“+3V”)，所以存储单元MC212的电阻状态不变化。
[0158]虽然存储单元MC221被施加了电压值-1.5V、脉冲宽度50nsec的脉冲电压(负(-)脉冲电压)，但因为被施加的脉冲电压的电压值未达到规定电平(在此，为“-3V”)，所以存储单元MC221的电阻状态不变化。
[0159]因为存储单元MC222的两端之间的电位差为0V，所以存储单元MC222的电阻状态不变化。
[0160]这样，因为仅有存储单元MC211的电阻状态变化为“高电阻状态”，所以已储存在存储单元MC211中的一位数据就复位。
[0161]在存储单元MC211的复位工作完成后，新地址信号ADDRESS被输入在地址缓冲器202中，上述复位模式的工作被反复进行。
[0162](效果)
如上所述，因为电子元件(存储单元)具有“二极管特性”，所以没有电流从某条字线流向其他字线。因为能在未另外设置二极管元件的状态下构成存储装置，所以能设制造工序为简单的工序。
[0163]规定脉冲电压施加在要储存信息的电子元件上，而该规定脉冲电压不施加在其他电子元件上。其结果是，能仅使要储存信息的电子元件的电阻状态变化。就是说，能够任意选出电子元件，将信息储存在该选出的电子元件中。
[0164]在要读出信息的电子元件中，电流沿正方向流动，而在其他电子元件中，没有电流沿正方向流动。因此，能仅读出流过要读出信息的电子元件的电流。就是说，能够任意选出电子元件，读出已储存在该选出的电子元件中的信息。
[0165]在图11中只存在四个存储单元，本发明并不限于此。例如，也可以将五个以上的存储单元设置为矩阵状。
(第三实施形态)
(结构)
图12，表示本发明的第三实施形态所涉及的半导体集成电路(Embedded-RAM：嵌入式随机存取存储器)300的结构。该电路300，包含图11所示的存储装置200和逻辑电路301，被形成在一个半导体芯片上。图11所示的存储装置200，被用作数据RAM(随机存取存储器)。逻辑电路301，是进行规定运算(例如，对声音数据或图像数据进行编码或译码)的电路，在该运算时使用存储装置200。逻辑电路301，对提供给存储装置200的地址信号ADDRESS和模式选择信号MODE进行控制，将数据写入到存储装置200中或者从存储装置200中读出数据。
[0166](工作)
下面，对图12所示的半导体集成电路(嵌入式随机存取存储器)300的工作情况进行说明。电路300的工作，包含写入处理、读出处理、以及复位处理，该写入处理是将规定数据(位数据)写入在存储装置200中的处理；该读出处理是读出已写入在存储装置200中的数据的处理；该复位处理是让已写入在存储装置200中的数据复位的处理。
[0167](写入处理)
首先，说明写入处理。
[0168]为了将规定数据(例如，已编码的动态图像数据等)写入到存储装置200中，逻辑电路301向存储装置200的控制部203输出表示“存储模式”的模式选择信号MODE。
[0169]接着，为了选出写入该规定数据的存储单元，逻辑电路301向存储装置200的地址缓冲器202依次输出地址信号ADDRESS。其结果是，在存储装置200中，与地址信号ADDRESS对应的存储单元依次被选出。
[0170]接着，逻辑电路301，以每次作为一位数据Din输出一个位的方式，向存储装置200的控制部203输出该规定数据。
[0171]接着，在存储装置200中，进行与第二实施形态的存储模式的工作一样的工作。其结果是，该规定数据以每次被写入一个位的方式被写入到存储装置200中。
[0172](读出处理)
下面，说明读出处理。
[0173]为了读出已写入到存储装置200中的数据，逻辑电路301向存储装置200的控制部203输出表示“再生模式”的模式选择信号MODE。
[0174]接着，为了选出读出已写入的数据的存储单元，逻辑电路301向存储装置200的地址缓冲器202依次输出地址信号ADDRESS。其结果是，在存储装置200中，与地址信号ADDRESS对应的存储单元依次被选出。
[0175]接着，在存储装置200中，进行与第二实施形态的再生模式的工作一样的工作。其结果是，已储存在存储装置200中的数据，以每次作为输出数据Dout被读出一个位的方式被读出。
[0176](复位处理)
下面，说明复位处理。
[0177]为了让已写入到存储装置200中的数据复位，逻辑电路301向存储装置200的控制部203输出表示“复位模式”的模式选择信号MODE。
[0178]接着，为了选出让已储存在存储装置200中的数据复位的存储单元，逻辑电路301向存储装置200的地址缓冲器202依次输出地址信号ADDRESS。其结果是，在存储装置200中，与地址信号ADDRESS对应的存储单元依次被选出。
[0179]接着，在存储装置200中，进行与第二实施形态的复位模式的工作一样的工作。其结果是，已储存在存储装置200中的数据，以每次复一个位的方式复位。
[0180](效果)
如上所述，能将大量的信息快速地储存在存储装置200中。
(第四实施形态)
(结构)
图13，表示本发明的第四实施形态所涉及的半导体集成电路(reconfigurable LSI：可重构大规模集成电路)400的结构。该电路400，包括图11所示的存储装置200、处理器401及接口402，形成在一个半导体芯片上。图11所示的存储装置200，被用作程序ROM(只读存储器)，储存为处理器401的工作所需的程序。处理器401，按照已储存在存储装置200中的程序进行工作，控制存储装置200和接口402。接口402，向存储装置200依次输出从外部被输入的程序。
[0181](工作)
下面，对图13所示的半导体集成电路(可重构大规模集成电路)400的工作情况进行说明。该电路400的工作，包括按照已储存的程序工作的执行程序处理、和将已储存在存储装置200中的程序重写为其他新程序的重写程序处理。
[0182](执行程序处理)
首先，说明执行程序处理。
[0183]为了读出已储存在存储装置200中的程序，处理器401向存储装置200的控制部203输出表示“再生模式”的模式选择信号MODE。
[0184]接着，处理器401向存储装置200的地址缓冲器202依次输出地址信号ADDRESS，该地址信号ADDRESS表示已写入有处理器401所需要的程序的存储单元。其结果是，在存储装置200中，与地址信号ADDRESS对应的存储单元依次被选出。
[0185]接着，在存储装置200中，进行与第二实施形态的再生模式的工作一样的工作。其结果是，已储存在存储装置200中的程序，以每次作为输出数据Dout被读出一个位的方式被读出。
[0186]接着，处理器401，按照读出的程序进行规定的运算。
[0187](重写程序处理)
下面，说明重写程序处理。
[0188]为了删除已储存在存储装置200中的程序(成为重写的对象的程序)，处理器401向存储装置200的控制部203输出表示“复位模式”的模式选择信号MODE。
[0189]接着，处理器401向存储装置200的地址缓冲器202依次输出地址信号ADDRESS，该地址信号ADDRESS表示已储存了成为重写的对象的程序的存储单元的位置。其结果是，在存储装置200中，与地址信号ADDRESS对应的存储单元依次被选出。
[0190]接着，在存储装置200中，进行与第二实施形态的复位模式的工作一样的工作。其结果是，已储存在存储单元中的程序，以每次复一个位的方式复位。
[0191]在存储单元的复位工作完成后，处理器401向存储装置200的控制部203输出表示“存储模式”的模式选择信号MODE，以写入新程序。
[0192]接着，处理器401，向存储装置200的地址缓冲器202依次输出地址信号ADDRESS，该地址信号ADDRESS表示要储存新程序的存储单元的位置。其结果是，在存储装置200中，与地址信号ADDRESS对应的存储单元依次被选出。
[0193]接着，处理器401，以每次输出一个位的方式，通过接口402向存储装置200的控制部203输出从外部被提供的新程序。在存储装置200中，进行与第二实施形态的存储模式一样的处理。其结果是，新程序以每次被储存一个位的方式被储存在存储装置200中。
[0194]这样，因为存储装置200是可重写非易失性存储器，所以能够重写已储存的程序的内容。就是说，能代替处理器401所实现的功能。而且，也可以这样工作，即：将多种程序储存在存储装置200中，根据读出的程序代替处理器401所实现的功能。
[0195](效果)
如上所述，能在一个大规模集成电路中实现相互不同的功能(所谓的可重构)。
(第五实施形态)
(结构)
图14，表示本发明的第五实施形态所涉及的存储装置500的结构。在该存储装置500中，在衬底501上形成有下部电极502，在下部电极502上形成有状态变化材料503和接触插塞504，在状态变化材料503上形成有上部电极505-1及505-2。在此，用铂(功函数5.7eV)作为下部电极502；用银(功函数4.3eV)构成上部电极505-1及505-2；用CuFe2O4(厚度0.1μm)作为状态变化材料503。用铝(Al)作为接触插塞504。
[0196](状态变化材料)
在此，在图14所示的上部电极505-1与下部电极502之间施加规定脉冲电压时，状态变化材料503中位于上部电极505-1正下方的区域(状态变化区域503α)的电阻值变化。在图14所示的上部电极505-2与下部电极502之间施加规定脉冲电压时，状态变化材料503中位于上部电极505-2正下方的区域(状态变化区域503β)的电阻值变化。
[0197]在图14所示的上部电极505-1与下部电极502之间施加正(+)测定电压时，具有根据状态变化区域503α的电阻值而决定的电流值的电流从接触插塞504流去。若在图14所示的上部电极505-1与下部电极502之间施加负(-)测定电压，就没有电流流动。同样，在图14所示的上部电极505-2与下部电极502之间施加正(+)测定电压时，具有根据状态变化区域503β的电阻值而决定的电流值的电流从接触插塞504流去。若在图14所示的上部电极505-2与下部电极502之间施加负(-)测定电压，就没有电流流动。
[0198](等效电路)
图15，表示图14所示的存储装置500的等效电路。在图15中，字线W1对应于上部电极505-1；字线W2对应于上部电极505-2；下部电极502和接触插塞504，对应于位线B1。存储单元MC511对应于状态变化区域503α；存储单元MC512对应于状态变化区域503β。
[0199](工作)
下面，参照图15所示的等效电路，对图14所示的存储装置500的工作情况进行说明。图14所示的存储装置500的工作，包括存储模式、复位模式及再生模式，该存储模式是将一位数据储存在存储单元中的；该复位模式是让已储存在存储单元中的一位数据复位的；该再生模式是对已储存在存储单元中的一位数据进行再生的。
[0200](存储模式)
首先，让位线B1(下部电极502和接触插塞504)和字线W2(上部电极505-2)接地，在字线W1(上部电极505-1)上施加存储电压。该存储电压，例如是电压值+3V、脉冲宽度50nsec的脉冲电压。其结果是，存储单元MC511(状态变化区域503α)的电阻状态从“高电阻状态”变化到“低电阻状态”。
[0201](复位模式)
让位线B1和字线W2接地，在字线W1上施加复位电压。该复位电压，例如是电压值-3V、脉冲宽度50nsec的脉冲电压。其结果是，存储单元MC511的电阻状态从“低电阻状态”变化到“高电阻状态”。
[0202](再生模式)
让位线B1和字线W2接地，在字线W1上施加再生电压。该再生电压，例如是电压值+0.5V的电压。其结果是，具有根据存储单元MC511的电阻状态而决定的电流值的电流从位线B1流出。因为在存储单元MC512中，从位线B1向字线W2延伸的方向是“反方向”，所以没有电流从位线B1流向字线W2(没有电流从上部电极505-1经过下部电极502流向上部电极505-2)。
[0203](效果)
如上所述，因为状态变化材料具有“二极管特性”，所以能在未特别形成二极管的状态下规定电流的方向。而且，因为状态变化材料具有“可变电阻特性”，所以能将因为状态变化材料例如用作1D1R式非易失性存储装置。在这样使用状态变化材料的情况下，不需要形成二极管，因而与现有1D1R式非易失性存储装置相比，能设制造工序为更简单的工序。
[0204]因为未形成二极管，所以施加在可变电阻材料上的脉冲电压的极性不受限制。因此，无论是正(+)极性的脉冲电压还是负(-)极性的脉冲电压，都能施加在状态变化材料上。在这样的脉冲施加方法(利用脉冲电压的极性使电阻值变化的方法)中，与现有脉冲施加方法(通过调整脉冲电压的脉冲宽度来使可变电阻材料的电阻值变化的方法)相比，施加的脉冲电压的脉冲宽度更窄(在本实施形态中，为50nsec)。就是说，能够缩短为存储或复位所需的时间。
[0205]补充说明一下，在本实施形态的例子中说明的是，上部电极505-1及505-2的功函数与下部电极502的功函数互相不同的情况。然而，不言而喻，如第二实施例所述，即使是在状态变化材料503的结晶性不均匀的情况下，也能够得到同样的效果。
[0206]补充说明一下，在本实施形态中所述的状态变化材料是下述状态变化材料，即：状态变化区域503α(503β)的电阻状态在以下部电极502相对上部电极505-1(505-2)成为正极(+)的方式施加脉冲电压时变化到“低电阻状态”，并且以从上部电极505-1(505-2)向下部电极502延伸的方向为“正方向”的状态变化材料。如第一实施例和第二实施例所述，也会存在下述状态变化材料，即：状态变化区域503α(503β)的电阻状态在以下部电极502相对上部电极505-1(505-2)成为负极(-)的方式施加脉冲电压时变化到“低电阻状态”，并且以从上部电极505-1(505-2)向下部电极502延伸的方向为“反方向”的状态变化材料(例如，第一实施例中的试样(A’)等)。在状态变化材料503具有这样的特性的情况下，图14所示的存储装置500的等效电路，呈图16所示的样子。在该情况下，若这样做就能得到一样的效果，即：当存储模式时，在字线W1上施加电压值-3V、脉冲宽度50nsec的存储电压；当复位模式时，在字线W1上施加电压值+3V、脉冲宽度50nsec的复位电压；当再生模式时，在字线W1上施加电压值-0.5V的再生电压。
[0207]在本实施形态中说明的是形成有两个上部电极的例子。即使是在形成有三个以上的上部电极的情况下，也能够得到同样的效果。
(第六实施形态)
(结构)
图17表示本发明的第六实施形态所涉及的存储装置的结构。在该装置中，在位线B1、B2上形成有状态变化物60-11、60-12、60-21及60-22，在状态变化物60-11到60-22上形成有字线W1、W2。位线B1、B2，互相平行地延伸；字线W1、W2，互相平行地延伸。位线B1、B2和字线W1、W2互相交叉，在各个所述交叉的位置(交叉点)设置有状态变化物。状态变化物60-11到60-22中的各个状态变化物，是图1所示的状态变化材料2。字线W1及W2中的每条字线，相当于图1中的上部电极1；位线B1及B2中的每条位线，相当于图1中的下部电极3。在所述装置中，利用状态变化物60-11到60-22中的各个状态变化物的电阻变化对一位或多位信息进行存储或再生。
[0208]补充说明一下，在此，用银(功函数4.3eV)作为字线W1、W2；用铂(功函数5.7eV)作为位线B1、B2；用CuFe2O4(厚度0.1μm)作为状态变化物60-11到60-22。
[0209](工作)
下面，参照图18所示的等效电路说明图17所示的存储装置的工作情况。补充说明一下，在此说明对状态变化物60-11执行存储、复位及再生的例子。假设状态变化物60-11到60-22的电阻状态已被设定为“高电阻状态”。补充说明一下，与第二实施形态一样，例如这样设定，即：存储电压V1WRITE，例如是电压值+1.5V、脉冲宽度50nsec的脉冲电压；存储电压V2WRITE，例如是电压值-1.5V、脉冲宽度50nsec的脉冲电压；再生电压V1READ和再生电压V2READ，例如是电压值为+0.5V的电压；复位电压V1RESET，例如是电压值-1.5V、脉冲宽度50nsec的脉冲电压；复位电压V2RESET，例如是电压值+1.5V、脉冲宽度50nsec的脉冲电压。
[0210](存储)
首先，在与是处理对象的状态变化物60-11连接的字线W1上施加存储电压V1WRITE，在与是处理对象的状态变化物60-11连接的位线B1上施加存储电压V2WRITE。让未与状态变化物60-11连接的字线W2和位线B2接地。
[0211]这时，因为状态变化物60-11被施加了电压值+3V、脉冲宽度50nsec的脉冲电压(正(+)脉冲电压)，所以状态变化物60-11的电阻状态变化为低电阻状态。
[0212]在状态变化物60-12、60-21及60-22的各个状态变化物中，因为不被施加足以发生电阻变化的脉冲电压(在此，为+3V)，所以电阻状态不变化。
[0213]这样，因为仅有状态变化物60-11的电阻状态变化为低电阻状态，所以表示“1”的一位数值写入到状态变化物60-11中。
[0214](复位)
在与是处理对象的状态变化物60-11连接的字线W1上施加复位电压V1RESET，在与是处理对象的状态变化物60-11连接的位线B1上施加复位电压V2RESET。让未与状态变化物60-11连接的字线W2和位线B2接地。
[0215]这时，因为状态变化物60-11被施加了电压值-3V、脉冲宽度50nsec的脉冲电压(负(-)脉冲电压)，所以状态变化物60-11的电阻状态变化为高电阻状态。
[0216]在状态变化物60-12、60-21及60-22的各个状态变化物中，因为不被施加足以发生电阻变化的脉冲电压，所以电阻状态不变化。
[0217]这样，因为仅有状态变化物60-11的电阻状态变化为高电阻状态，所以储存在状态变化物60-11中的一位数值复位。
[0218](再生模式)
在与是处理对象的状态变化物60-11连接的字线W1上施加再生电压V1READ，在未与是处理对象的状态变化物60-11连接的位线B2上施加再生电压V2READ。让未与状态变化物60-11连接的字线W2和与状态变化物60-11连接的位线B1接地。
[0219]这时，因为状态变化物60-11被施加了正(+)测定电压，所以具有根据状态变化物60-11的电阻值而决定的电流值的电流流过状态变化物60-11，该电流流出到位线B1中。
[0220]因为状态变化物60-12的两端之间的电位差为0V，所以没有电流流过状态变化物60-12。而且，在状态变化物60-12中，因为从位线B1向字线W2延伸的方向是“反方向”，所以经过状态变化物60-11流出到位线B1中的电流不会流入字线W2中。
[0221]因为状态变化物60-21的两端之间的电位差为0V，所以没有电流流过状态变化物60-21。
[0222]在状态变化物60-22中，因为被施加了负(-)测定电压，所以没有电流流过状态变化物60-22。
[0223]这样，因为电流仅流过状态变化物60-11，该电流流出到位线B1中，所以一位数据从状态变化物60-11被读出。
[0224](效果)
如上所述，因为状态变化物具有二极管特性，所以即使与是处理对象的单元相邻的单元的电阻值较低，也没有不必要的电流流过该相邻的单元。因此，能够辨别出所希望的单元的电阻值。
[0225]本实施例的存储装置是单层的、具有二维结构的存储装置，本发明并不限于二维结构，也可以设为三维结构。就是说，在所述例子中，由位线B1、B2构成的层、由状态变化物60-11到60-22构成的层及由字线W1、W2构成的层形成了一个存储装置，若在所述由字线W1、W2构成的层上形成绝缘层，就能在该绝缘层上形成新存储装置。此外，在不形成绝缘层的情况下，也通过设法考虑出相应的施加再生电压、存储电压及复位电压的方法，就能在由字线W1、W2构成的层上形成新存储装置。在该情况下，与日本专利申请公表特表2002-530850号公报所公开的、具有三维结构的存储装置相比，本实施例的存储装置的结构更简单，因而制造工序更简单。这样，就能够实现容量更大的存储装置。
[0226]在本实施例中，在字线W1、W2和位线B1、B2交叉的交叉点中形成了个别状态变化物。如图19所示，在各个交叉点中形成有由上部电极1、状态变化材料2及下部电极3构成的存储单元的情况下，也能够得到同样的效果。在该情况下，例如用铜(Cu)作为字线W1、W2和位线B1、B2；例如用银作为上部电极1；例如用CuFe2O4作为状态变化材料2；例如用铂作为下部电极3。
[0227]也可以是这样的，如图20所示，在字线W1、W2与位线B1、B2之间形成有膜形状的状态变化材料2。在该情况下，位于各个交叉点的区域(状态变化区域)60α-11、60α-12、60α-21及60α-22作为存储单元进行工作。
[0228]当然，能用本实施例的存储装置作为图11、图12或图13所示的存储器阵列。
[0229] 在上述说明中，只要所施加的脉冲电压满足规定的条件，就能改变所述电子元件的电阻状态。因此，若设为让满足所述条件的脉冲电压在存储时和复位时施加在电子元件上，并且让不满足所述条件的电压在再生时施加在电子元件上，就能够得到同样的效果。就是说，前面说明的是，电子元件的电阻状态在施加了电压值+3V、脉冲宽度50nsec的脉冲电压时从高电阻状态变化到低电阻状态的例子，即使将该脉冲电压的电压值和脉冲宽度设为其他数值，也能够得到同样的效果。
[0230]对实施例的说明补充说明一下，对电阻变化进行归一化而得到的值(R/R0)不一定与附图中的值相等。
-工业实用性-
[0231]本发明所涉及的存储装置，作为能够进行低功率工作、高速写入工作及高速删除工作并且存储容量很大的下一代非易失性存储器等，很有用。

Claims (18)

1.一种存储装置，其特征在于：
包括：第一电极层，包括互相平行地延伸的多条第一电极线，
状态变化层，形成在所述第一电极层上，并且包括由具有二极管特性和可变电阻特性的状态变化材料构成的多个状态变化部，以及
第二电极层，形成在所述状态变化层上，并且包括互相平行地延伸的多条第二电极线；
所述多条第一电极线和所述多条第二电极线，从叠层方向看时夹着所述状态变化层互相交叉；
所述多个状态变化部中的每个状态变化部，从所述叠层方向看时形成在所述多条第一电极线中的任一条和所述多条第二电极线中的任一条交叉的位置的、该第一电极线与该第二电极线之间，并且具有以从该第一电极线及该第二电极线中的任一条向另一条延伸的方向作为正方向、以从该另一条向该一条延伸的方向作为反方向的二极管特性，且具有该状态变化部在正方向上的电阻值根据被施加在该第一电极线与该第二电极线之间的规定脉冲电压而增加或减少的可变电阻特性。
2.根据权利要求1所述的存储装置，其特征在于：
还包括多个第一电极和多个第二电极，和所述多个状态变化部对应；
所述多个第一电极中的每个第一电极，介于和该第一电极对应的状态变化部与和该状态变化部对应的第一电极线之间；
所述多个第二电极中的每个第二电极，介于和该第二电极对应的状态变化部与和该状态变化部对应的第二电极线之间；
所述多个状态变化部中的每个状态变化部，具有以从所对应的第一电极及第二电极中的任一个向另一个延伸的方向作为正方向、以从该另一个向该一个延伸的方向作为反方向的二极管特性，且具有该状态变化部在正方向上的电阻值根据被施加在该第一电极与该第二电极之间的规定脉冲电压而增加或减少的可变电阻特性。
3.一种存储装置，其特征在于：
包括：第一电极层，包括互相平行地延伸的多条第一电极线，
状态变化层，形成在所述第一电极层上，并且由具有二极管特性和可变电阻特性的状态变化材料构成，以及
第二电极层，形成在所述状态变化层上，并且包括互相平行地延伸的多条第二电极线；
所述多条第一电极线和所述多条第二电极线，从叠层方向看时夹着所述状态变化层互相交叉；
在所述状态变化层中，是夹在所述多条第一电极线中的任一条与所述多条第二电极线中的任一条之间的可变区域的状态变化部，具有以从该第一电极线及该第二电极线中的任一条向另一条延伸的方向作为正方向、以从该另一条向该一条延伸的方向作为反方向的二极管特性，且具有该状态变化部在正方向上的电阻值根据被施加在该第一电极线与该第二电极线之间的规定脉冲电压而增加或减少的可变电阻特性。
4.根据权利要求1或3所述的存储装置，其特征在于：
所述多条第一电极线中的每条第一电极线的功函数，与所述多条第二电极线中的每条第二电极线的功函数不同。
5.根据权利要求2所述的存储装置，其特征在于：
所述多个第一电极中的每个第一电极的功函数，与所述多个第二电极中的每个第二电极的功函数不同。
6.根据权利要求1或2所述的存储装置，其特征在于：
在所述多个状态变化部的每个状态变化部中，状态变化材料的结晶性不均匀。
7.根据权利要求3所述的存储装置，其特征在于：
在所述状态变化层中，状态变化材料的结晶性不均匀。
8.根据权利要求1、2及3中的任一项所述的存储装置，其特征在于：
还包括：
第一驱动电极线部，在所述多条第一电极线上施加规定电压，和
第二驱动电极线部，在所述多条第二电极线上施加规定电压。
9.根据权利要求8所述的存储装置，其特征在于：
在要将信息储存在所述多个状态变化部的任一个状态变化部中时，所述第一驱动电极线部在所述多条第一电极线中的与要储存所述信息的状态变化部对应的第一电极线上施加第一脉冲电压；
在要将信息储存在所述多个状态变化部的任一个状态变化部中时，所述第二驱动电极线部在所述多条第二电极线中的与要储存所述信息的状态变化部对应的第二电极线上施加第二脉冲电压。
10.根据权利要求8所述的存储装置，其特征在于：
在要再生已储存在所述多个状态变化部的任一个状态变化部中的信息时，所述第一驱动电极线部在所述多条第一电极线中的与要读出所述信息的状态变化部对应的第一电极线上施加再生电压；
在要再生已储存在所述多个状态变化部的任一个状态变化部中的信息时，所述第二驱动电极线部在所述多条第二电极线中的与要读出所述信息的状态变化部不对应的第二电极线上施加所述再生电压。
11.一种半导体集成电路，其特征在于：
包括：权利要求8所述的存储装置，和
逻辑电路，进行规定的运算；
所述逻辑电路，具有存储模式和处理模式，在所述存储模式时将位数据储存在所述存储装置中，在所述处理模式时读出已储存在所述存储装置中的位数据。
12.一种半导体集成电路，其特征在于：
包括：权利要求8所述的存储装置，和
处理器，具有执行程序模式和重写程序模式；
所述处理器，在所述执行程序模式时按照已储存在所述存储装置中的程序进行工作，在所述重写程序模式时将已储存在所述存储装置中的程序重写为从外部输入的其他新程序。
13.根据权利要求1、2及3中的任一项所述的存储装置，其特征在于：
所述状态变化材料，是具有尖晶石结构的金属氧化物。
14.根据权利要求1、2及3中的任一项所述的存储装置，其特征在于：
所述状态变化材料，是被添加了金属的铁电氧化物。
15.根据权利要求14所述的存储装置，其特征在于：
所述铁电氧化物，具有钛铁矿结构。
16.根据权利要求1、2及3中的任一项所述的存储装置，其特征在于：
所述状态变化材料，是具有钙钛矿结构的金属氧化物。
17.根据权利要求16所述的存储装置，其特征在于：
所述金属氧化物，是具有超巨磁阻特性及高温超导特性中的至少一种特性的材料。
18.根据权利要求1、2及3中的任一项所述的存储装置，其特征在于：
所述状态变化材料，不包含碱金属和碱土金属。
CNB2006800135375A 2005-04-22 2006-04-21 存储装置及半导体集成电路 Expired - Fee Related CN100568506C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005125686 2005-04-22
JP125686/2005 2005-04-22
JP308627/2005 2005-10-24

Publications (2)

Publication Number Publication Date
CN101164167A true CN101164167A (zh) 2008-04-16
CN100568506C CN100568506C (zh) 2009-12-09

Family

ID=35457687

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800495484A Expired - Fee Related CN101167138B (zh) 2005-04-22 2005-09-09 电子元件、存储装置及半导体集成电路
CNB2006800135375A Expired - Fee Related CN100568506C (zh) 2005-04-22 2006-04-21 存储装置及半导体集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005800495484A Expired - Fee Related CN101167138B (zh) 2005-04-22 2005-09-09 电子元件、存储装置及半导体集成电路

Country Status (6)

Country Link
US (1) US7577022B2 (zh)
EP (1) EP1878022A1 (zh)
KR (1) KR101193395B1 (zh)
CN (2) CN101167138B (zh)
TW (1) TWI390530B (zh)
WO (1) WO2006114904A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077296A (zh) * 2009-06-08 2011-05-25 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
WO2011091709A1 (zh) * 2010-01-28 2011-08-04 复旦大学 铁电阻变存储器及其操作方法、制备方法
CN109508303A (zh) * 2018-09-30 2019-03-22 中国科学院上海微***与信息技术研究所 一种用于并行数据存储的超导高速缓冲存储器

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
WO2006109622A1 (ja) * 2005-04-12 2006-10-19 Matsushita Electric Industrial Co., Ltd. 電気素子，メモリ装置，および半導体集積回路
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
WO2007086325A1 (ja) * 2006-01-24 2007-08-02 Matsushita Electric Industrial Co., Ltd. 電気素子，メモリ装置，および半導体集積回路
JP4911640B2 (ja) * 2006-05-24 2012-04-04 独立行政法人科学技術振興機構 マルチフェロイック素子
CN101501849B (zh) * 2006-08-25 2011-01-12 松下电器产业株式会社 存储元件、存储器装置和半导体集成电路
WO2008075412A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
WO2008075414A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子の製造方法
KR101187374B1 (ko) * 2006-12-19 2012-10-02 후지쯔 가부시끼가이샤 저항 변화 소자 및 그 제조 방법
WO2008126365A1 (ja) 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
WO2008126366A1 (ja) 2007-04-09 2008-10-23 Panasonic Corporation 抵抗変化型素子、不揮発性スイッチング素子、および抵抗変化型記憶装置
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
KR101060793B1 (ko) * 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
US8470676B2 (en) 2008-01-09 2013-06-25 International Business Machines Corporation Programmable element, and memory device or logic circuit
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8432759B2 (en) * 2009-06-30 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Measuring electrical resistance
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US20120313070A1 (en) * 2010-01-29 2012-12-13 Williams R Stanley Controlled switching memristor
US7832090B1 (en) 2010-02-25 2010-11-16 Unity Semiconductor Corporation Method of making a planar electrode
JP6062552B2 (ja) 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US11135489B2 (en) * 2018-03-19 2021-10-05 On Point Ball Marker, Llc Three-dimensional golf ball marker

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4660095B2 (ja) * 2002-04-04 2011-03-30 株式会社東芝 相変化メモリ装置
US6831856B2 (en) 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
JP4187148B2 (ja) * 2002-12-03 2008-11-26 シャープ株式会社 半導体記憶装置のデータ書き込み制御方法
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7459716B2 (en) * 2007-06-11 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077296A (zh) * 2009-06-08 2011-05-25 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
CN102077296B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
WO2011091709A1 (zh) * 2010-01-28 2011-08-04 复旦大学 铁电阻变存储器及其操作方法、制备方法
CN109508303A (zh) * 2018-09-30 2019-03-22 中国科学院上海微***与信息技术研究所 一种用于并行数据存储的超导高速缓冲存储器
CN109508303B (zh) * 2018-09-30 2022-12-23 中国科学院上海微***与信息技术研究所 一种用于并行数据存储的超导高速缓冲存储器

Also Published As

Publication number Publication date
WO2006114904A1 (en) 2006-11-02
US7577022B2 (en) 2009-08-18
TWI390530B (zh) 2013-03-21
CN101167138A (zh) 2008-04-23
KR101193395B1 (ko) 2012-10-25
CN101167138B (zh) 2010-09-22
EP1878022A1 (en) 2008-01-16
CN100568506C (zh) 2009-12-09
KR20080005443A (ko) 2008-01-11
US20090067215A1 (en) 2009-03-12
TW200638419A (en) 2006-11-01

Similar Documents

Publication Publication Date Title
CN100568506C (zh) 存储装置及半导体集成电路
KR101317808B1 (ko) 메모리장치 및 반도체집적회로
CN1898749B (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
CN100392758C (zh) 非易失性半导体存储装置
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
CN109564767A (zh) 包含多电平存储器单元的设备及其操作方法
CN101911201B (zh) 存储器单元、存储器单元编程方法、存储器单元读取方法、存储器单元操作方法及存储器装置
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
CN102822901B (zh) 电阻变化型非易失性元件的写入方法及存储装置
JP6110944B2 (ja) 単極メモリデバイス
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
CN1938781B (zh) 具有可变电阻的薄膜存储器件
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
CN108475519A (zh) 包含存储器及其操作的设备及方法
US7848161B2 (en) Semiconductor memory device
JP2014032724A (ja) 半導体記憶装置
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
CN109791791A (zh) 非易失性存储装置、以及驱动方法
JP2006351061A (ja) メモリ回路
US11682456B2 (en) Methods for enlarging the memory window and improving data retention in restistive memory device
JP2007193878A (ja) メモリ装置，および電気素子の再生電圧極性決定方法
CN102855928A (zh) 电阻转变存储器阵列及对其进行存储操作的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20140421