KR101193395B1 - 비휘발성 메모리 셀 및 반도체 메모리 장치 - Google Patents

비휘발성 메모리 셀 및 반도체 메모리 장치 Download PDF

Info

Publication number
KR101193395B1
KR101193395B1 KR1020077027156A KR20077027156A KR101193395B1 KR 101193395 B1 KR101193395 B1 KR 101193395B1 KR 1020077027156 A KR1020077027156 A KR 1020077027156A KR 20077027156 A KR20077027156 A KR 20077027156A KR 101193395 B1 KR101193395 B1 KR 101193395B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
forward direction
pulse voltage
layer
Prior art date
Application number
KR1020077027156A
Other languages
English (en)
Other versions
KR20080005443A (ko
Inventor
?사쿠 무라오카
고이치 오사노
사토루 미타니
히로시 세키
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080005443A publication Critical patent/KR20080005443A/ko
Application granted granted Critical
Publication of KR101193395B1 publication Critical patent/KR101193395B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

제 1 전극(1); 제 2 전극(3); 및 상기 제 1 및 제 2 전극 사이에 접속되고 다이오드 특성과 가변저항 특성을 갖는 층(2)을 포함한다. 상기 층(2)은 상기 제 1 전극(1)과 제 2 전극(3) 중 하나로부터 다른 전극으로 향하는 방향인 순방향으로, 이에 반대인 역방향과 비교하여 실질적 전류를 통전한다. 상기 순방향에 대한 상기 층(2)의 저항값은 상기 제 1 전극(1)과 상기 제 2 전극(3) 간에 인가된 기설정 펄스전압에 따라 증가하거나 감소한다.
순방향, 다이오드 특성, 가변저항, 상태변화, 펄스전압, 저항값, 일함수

Description

비휘발성 메모리 셀 및 반도체 메모리 장치{NON VOLATILE MEMORY CELL AND SEMICONDUCTOR MEMORY DEVICE}
본 발명은 저항값이 인가된 펄스전압에 따라 변화하는 상-변화재료를 이용하여 형성된 전기소자, 메모리 장치, 및 반도체 집적회로에 관한 것이다.
최근 들어, 전자기기의 디지털 기술의 발전에 따라, 화상 등과 같은 데이터 저장을 위해 비휘발성 메모리 장치에 대한 요구가 증가하고 있다. 또한, 메모리 장치 용량의 증가, 기록전압의 감소, 판독 및 기록시간의 단축, 그리고 장치 수명의 연장에 대한 요구가 높아지고 있다. 이러한 요구에 대해, 미국특허 제6,204,139호는 저항값이 인가된 전기펄스에 따라 변화하는 페로브스카이트(perovskite) 재료(예를 들어, Pr(1-x)CaxMnO3(PCMO), LaSrMnO3(LSMO), GdBaCoxOy(GBCO), 등)를 이용하여 비휘발성 메모리 장치를 형성하는 기술을 개시하고 있다. 이 특허에 개시된 기술에 따르면, 기설정된 전기펄스가 이들 재료(이하, 통칭하여 "가변저항 재료"라고 칭한다)에 인가되어 이 재료의 저항값을 증가 또는 감소시킨다. 펄스를 적용한 결과로 변화한 저항값은 서로 다른 값을 기억하는데 이용된다. 이러한 구성에 기초하여, 상기 재료는 메모리 장치용으로 이용된다.
미국특허 제6,673,691호는 전기펄스의 펄스 폭을 변화시켜 가변저항 재료의 저항값을 변화시키는 방법을 개시하고 있다. 미국특허 제6,673,691호는 또한 메모리 셀이 이들 가변저항 재료를 이용하여 형성되고 다이오드가 메모리 셀 선택장치로 사용되는 1D1R(1 다이오드/ 1 저항) 메모리 셀 어레이의 한 예를 개시하고 있다. 이 구조의 이점은 메모리 셀 선택장치로 트랜지스터를 포함하는 구조와 비교하여 더 작은 메모리 셀 크기이다.
도 17은 미국특허 제6,673,691호에 개시된 종래 가변저항 재료를 이용하여 형성된 메모리 장치(1D1R 비휘발성 메모리 장치)(900)를 나타낸다. 이 종래 예에서, 메모리 장치(900)는, 기판(901), 기판(901) 위에 형성된 P/N 접합 다이오드(N-형 Si 영역(902), P-형 Si 영역(903-1, 903-2)), 다이오드의 P-형 Si 영역(903-1) 위에 형성된 하부전극(904-1), 다이오드의 P-형 Si 영역(903-2) 위에 형성된 하부전극(904-2), 다이오드의 N-형 Si 영역(902) 위에 형성된 콘택 플러그(Contact Plug; 905), 하부전극(904-1, 904-2) 위에 형성된 가변저항 재료층(906), 및 가변저항 재료층(906) 위에 형성된 상부전극(907-1, 907-2)을 포함한다. 이 종래 예에서, 하부전극(904-1, 904-2)과 상부전극(907-1, 907-2)은 백금(Pt)으로 형성되며, 가변저항 재료층(906)은 P0 .7Ca0 .3MnO3로 형성된다.
도 17에 도시된 메모리 장치에서, 상부전극(907-1)과 하부전극(904-1) 사이에 기설정된 펄스가 인가될 때, 상부전극(907-1)과 하부전극(904-1) 사이의 가변저항 재료층(906) 부분(가변영역(906α))의 저항값이 변화한다. 상부전극(907-2)과 하부전극(904-2) 사이에 기설정된 펄스가 인가될 때, 상부전극(907-2)과 하부전극(904-2) 사이의 가변저항 재료층(906) 부분(가변영역(906β))의 저항값이 변화한다. 즉, 이 메모리 장치에서, 가변영역(906α)과 가변영역(906β) 각각은 단일 메모리 셀로 이용된다.
도 17에 나타낸 메모리 장치(900)에서, 기판(901) 위에 형성된 P/N 접합 다이오드는 메모리 셀의 선택을 위한 다이오드로 사용된다. 따라서, 전류는 상부전극(907-1)(907-2)에서 하부전극(904-1)(904-2)(순방향)으로 흐르지만, 하부전극(904-1)(904-1)에서 상부전극(907-1)(907-2)으로 또는 상부전극(907-1)과 상부전극(907-2) 사이에는 흐르지 않는다.
도 18은 도 17의 메모리 장치(900)의 등가 회로를 나타낸다. 도 18에서, 워드라인 W1은 상부전극(907-1)에 대응하고, 워드라인 W2는 상부전극(907-2)에 대응하며, 비트 라인 B1은 콘택 플러그(905)에 대응한다. 메모리 셀 MC911은 가변영역(906α)에 대응하고, 다이오드 D911은 상기 다이오드(N-형 Si 영역(902), P-형 Si 영역(903-1))에 대응하고, 메모리 셀 MC912는 가변영역(906β)에 대응하며, 다이오드 D912는 상기 다이오드(N-형 Si 영역(902), P-형 Si 영역(903-2))에 대응한다.
<동작>
다음, 도 17의 메모리 셀(900)의 동작을 도 18을 참조하여 설명한다. 여기서, 메모리 셀 MC911에 의한 프로세스를 설명한다.
[셋(Set)(기억) 또는 리셋(Reset)]
기억 프로세스에서, 워드 라인 W2와 비트 라인 B1은 접지로 떨어지고, 기설정된 전기펄스가 워드 라인 W1에 인가된다. 그 결과, 메모리 셀 MC911의 저항값은 저저항 상태(리셋) 또는 고저항 상태(셋)로 변화한다. 미국특허 제6,673,691호에 개시된 예에서, +4V의 전압값과 100㎱의 펄스 폭을 갖는 펄스전압이 인가될 때, 메모리 셀 MC911의 저항값은 고저항 상태에서 저저항 상태로 변화한다. +2.5V의 전압값과 10㎲의 펄스 폭을 갖는 펄스전압이 인가될 때, 메모리 셀 MC911의 저항값은 저저항 상태에서 고저항 상태로 변화한다.
[재생]
재생 프로세스에서, 워드 라인 W2와 비트 라인 B1은 접지로 떨어지고, 기설정된 재생전압(예를 들어, +0.5V의 전압값을 갖는 전압)이 워드 라인 W1에 인가된다. 그 결과, 메모리 셀 MC911을 통하여 흐르는 전류는 비트 라인 B1으로 유출된다. 반면, 메모리 셀 MC912를 통해서는 전류가 흐르지 않는다. 다이오드 D912(도 17의 N-형 Si 영역(902)과 P-형 Si 영역(903-2))가 메모리 셀 MC912에 제공되기 때문에, 워드 라인 W1에서 워드 라인 W2로 전류가 흐르지 않는다. 따라서, 메모리 셀 MC911의 저항값만이 검출될 수 있다.
상기한 구성에 의하면, 종래 메모리 장치(1D1R 비휘발성 메모리 장치)(900)는 각 메모리 셀에서 기록 또는 재생을 수행한다.
그러나, 다이오드(1D1R 비휘발성 메모리 장치)를 이용한 이러한 장치에서, 기판(901) 위에 P/N 접합 다이오드를 형성하는 것이 필요하다. 메모리 셀을 형성하기 위해서, 다이오드 위에 하부전극(904-1, 904-2)과 가변저항 재료층(906)을 형성 하는 것이 또한 필요하다. 이러한 구조는 복잡한 제조방법을 필요로 하여 실제 사용에 적합하지 않다. 도 17의 메모리 장치(900)에 있어서, 상부전극(907-1)(907-2)이 하부전극(904-1)(904-2)에 대해 음(-)이 되도록 가변영역(906α)(906β)에 펄스전압이 인가되더라도, 다이오드가 형성되어 있기 때문에 이것이 가변영역(906α)(906β)에 기설정된 펄스전압을 인가하는 것을 의미하지 않음을 또한 주목해야 한다. 즉, 도 17의 메모리 장치(900)에서, 가변영역(906α)(906β)의 저항값이 변화하도록 허용하기 위해서, 상부전극(907-1)(907-2)이 하부전극(904-1)(904-2)에 대해 양(+)이 되도록 펄스전압을 인가하는 것이 필요하다. 따라서, 가변저항 재료층에 인가되는 펄스전압의 극성이 제한된다.
도 17의 메모리 장치(900)에서, 메모리 셀의 저항상태를 고저항 상태에서 저저항 상태로 변화(셋팅)하는데 100㎱의 간격이 필요하고, 메모리 셀의 저항상태를 저저항 상태에서 고저항 상태로 변화(리셋팅)하는데 10㎲의 간격이 필요하다. 이 메모리 셀의 셋팅과 리셋팅을 신속하게 수행하기 위해서, 인가되는 펄스전압의 펄스 폭을 짧게 하는 것이 필요하다.
본 발명의 일 측면에 따르면, 전기소자는, 제 1 전극과, 제 2 전극과, 상기 제 1 및 상기 제 2 전극 사이에 접속되고, 다이오드 특성과 가변저항 특성을 갖는 층을 포함하며, 상기 층의 다이오드 특성은 상기 제 1 전극과 상기 제 2 전극 중 어느 일방의 전극으로부터 타방의 전극으로 향하는 방향을 순방향으로 하고, 이와 반대의 방향을 역방향으로 하는 다이오드 특성이고, 상기 층의 가변저항 특성은 상기 제 1 전극과 상기 제 2 전극 간에 인가되는 기설정된 펄스전압에 따라서 상기 층의 순방향에서의 저항값이 증가하거나 감소하는 가변저항 특성을 갖는다.
전기소자가 "다이오드 특성"을 갖기 때문에, 전류의 방향은 다이오드 소자를 사용하지 않고 정의할 수 있다. 또한, 전기소자는 "가변-저항 특성"을 가지며, 따라서 가령 1R1D 비휘발성 메모리로 사용될 수 있다. 이와 같이 사용함으로써, 다이오드를 제공할 필요가 없어 종래 1R1D 비휘발성 메모리와 비교하여 제조 공정이 간단해진다. 또한, 다이오드가 제공되지 않기 때문에, 가변-저항 재료에 인가되는 펄스전압의 극성이 제한되지 않는다. 그러므로, 양(+) 극성의 펄스전압과 음(-) 극성의 펄스전압 모두 상태-변화 재료층에 인가될 수 있다. (저항값이 펄스전압의 극성에 따라 변화하는) 이러한 펄스 인가방법에서, 인가된 펄스전압의 펄스 폭은 종래 펄스 인가방법(가변-저항 재료의 저항값이 펄스전압의 펄스 폭을 조정하여 변화하는 방법)과 비교하여 짧다. 즉, 기억이나 리셋에 필요한 시간을 줄일 수 있다.
바람직하게, 상기 제 1 전극의 일함수는 상기 제 2 전극의 일함수와 다르다.
상기의 전자소자에서, 제 1 전극과 제 2 전극이 서로 다른 일함수를 갖는 경우, 상태-변화 재료는 다이오드 특성과 가변-저항 특성을 갖는다. 따라서, 제 1 전극과 제 2 전극의 일함수 간에 차를 제공함으로써, 상태-변화 재료가 "다이오드 특성"과 "가변-저항 특성"을 갖는 전기소자를 형성할 수 있다.
바람직하게, 상기 층의 결정성은 불균일하다.
상기의 전기소자에서, 상태-가변 재료층의 결정성이 균일한 때, 상태-가변 재료층은 다이오드 특성과 가변-저항 특성을 나타낸다. 그러므로, 상태-가변 재료층의 결정성을 불균일하게 함으로써, 상태-변화 재료가 "다이오드 특성"과 "가변-저항 특성"을 갖는 전기소자를 형성할 수 있다.
바람직하게, 전기소자는 순방향에 대한 저항값이 변하도록 제 1 전극과 제 2 전극 간에 기설정된 펄스전압을 인가함으로써 1-비트 또는 다중-비트 정보를 저장한다.
상기 전기소자에서, 기억 또는 리셋용으로 인가된 펄스전압의 펄스 폭은 종래 펄스 폭에 비해 짧다. 즉, 기억 또는 리셋을 위해 필요한 시간을 단축할 수 있다.
바람직하게, 1-비트 또는 다중-비트 정보는, 상기 층의 저항값에 따라 전류가 순방향으로 흐르도록 제 1 전극과 제 2 전극 간에 기설정된 펄스전압을 인가함으로써 전기소자로부터 판독된다.
상기한 전기소자는 "다이오드 특성"을 갖기 때문에, 다이오드 소자 없이 전류 방향을 정의할 수 있다. 따라서, 전기소자는, 가령 1R1D 비휘발성 메모리로 사용될 수 있다. 이와 같이 사용함으로써, 다이오드를 제공할 필요가 없고, 따라서 종래 1R1D 비휘발성 메모리와 비교하여 제조 공정이 간단해진다.
본 발명의 다른 측면에 따르면, 메모리 장치는, 매트릭스로 형성된 다수의 청구항 1의 전기소자; 다수의 워드 라인(word line); 상기 다수의 워드 라인에 기설정된 전압을 인가하는 워드 라인 드라이버; 다수의 비트 라인; 및 상기 비트 라인에 기설정된 전압을 인가하는 비트 라인 드라이버를 포함하며, 상기 다수의 전기소자 각각에서, 상기 제 1 전극은 상기 다수의 워드 라인 중 어느 하나에 연결되고, 상기 제 2 전극은 상기 다수의 비트 라인 중 어느 하나에 연결된다.
메모리 장치에서, 전기소자는 "다이오드 특성"을 갖기 때문에, 하나의 워드라인에서 다른 워드라인으로 전류가 흐르지 않는다. 따라서, 메모리 장치는 추가로 다이오드 소자를 제공하지 않고 제조할 수 있다.
바람직하게, 상기 다수의 전기소자 중 어느 하나에 정보를 저장하기 위해서, 상기 워드 라인 드라이버는, 상기 다수의 워드 라인 중 상기 정보가 저장될 전기소자에 연결되는 워드 라인에 제 1 펄스전압을 인가하고, 상기 비트 라인 드라이버는, 상기 다수의 비트 라인 중 상기 정보가 저장될 상기 전기소자에 연결되는 비트 라인에 제 2 펄스전압을 인가한다.
상기 메모리 장치에서, 기설정된 펄스전압이 정보가 저장될 전기소자에 인가되고, 반면 다른 전기소자에는 기설정된 펄스전압이 인가되지 않는다. 그 결과, 정보가 저장될 전기소자의 저항 상태만이 변화할 수 있다. 즉, 전기소자를 임의로 선택하고 선택한 전기소자에 정보를 저장할 수 있다.
바람직하게, 상기 다수의 전기소자 중 어느 하나에 정보를 저장된 정보를 재생하기 위해서, 상기 워드 라인 드라이버는, 상기 다수의 워드 라인 중 상기 정보가 판독될 전기소자에 연결되는 워드 라인에 재생전압을 인가하고, 상기 비트 라인 드라이버는, 상기 다수의 비트 라인 중 상기 정보가 판독될 상기 전기소자에 연결되는 것을 제외한 비트 라인에 상기 재생전압을 인가한다.
상기의 메모리 장치에 있어서, 정보가 저장될 전기소자에서, 전류는 순방향으로 흐르고, 반면 다른 전기소자에서는 전류가 순방향으로 흐르지 않는다. 따라서, 정보가 저장될 전기소자를 통하여 흐르는 전류만을 판독할 수 있다. 즉, 전기소자를 임의로 선택하고 선택한 전기소자로부터 정보를 판독할 수 있다.
바람직하게, 상기 전기소자는, 상기 제 2 전극에 대응하여 기판 위에 형성되는 하부전극; 및 상기 제 1 전극에 대응하여 상기 층 위에 형성되는 상부전극을 포함하며, 상기 층은 상기 하부전극 위에 형성되고, 상기 층은 상기 상부전극과 상기 하부전극 사이의 영역을 포함하고, 상기 영역은 다이오드 특성 및 가변저항 특성을 구비한다.
바람직하게, 상기 상부전극은 제 1 상부전극에 대응하고, 상기 영역은 제 1 영역에 대응하며, 상기 전기소자는 상기 층 위에 형성되는 제 2 상부전극을 더 구비하고, 상기 층은 상기 제 2 상부전극과 상기 하부전극 사이에 제 2 영역을 포함하고, 상기 제 2 영역은 다이오드 특성과 가변저항 특성을 가지며, 상기 제 2 영역의 다이오드 특성은 상기 제 2 상부전극 및 상기 하부전극 중 어느 일방의 전극에서 타방의 전극으로 향하는 방향을 순방향으로 하고, 이와 반대인 역방향을 역방향으로 하는 다이오드 특성이며, 상기 제 2 영역의 가변저항 특성은 상기 제 2 상부전극과 상기 하부전극 간에 인가되는 기설정된 펄스전압에 따라서 상기 제 2 영역의 순방향에서의 저항값이 증가하거나 감소하는 특성을 갖는다.
상기 전기소자에서, 전류의 방향이 정의된다. 따라서, 전류는 제 1 상부전극에서 제 2 상부전극으로 하부전극을 통하여 흐르지 않는다. 따라서, 다이오드를 추가로 형성하지 않고 메모리 장치를 제조할 수 있다.
바람직하게, 상기 전기소자는 전압 드라이버를 추가로 포함하며, 상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 증가시키고, 상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시킨다.
바람직하게, 상기 전기소자는 상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 양이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함한다.
바람직하게, 상기 다수의 전기소자 각각은 다이오드를 에뮬레이트(emulate)하도록 구성된다.
도 1은 전기소자의 기본 구조를 나타낸다.
도 2는 인가되는 펄스전압의 파형을 나타낸다.
도 3A는 제 1 극성의 펄스전압이 전기소자에 인가될 때 일어나는 저항값의 변화를 나타낸다.
도 3B는 제 2 극성의 펄스전압이 전기소자에 인가될 때 일어나는 저항값의 변화를 나타낸다.
도 4A는 제 1 극성의 펄스전압이 전기소자에 인가될 때 일어나는 전류-전압 특성을 나타낸다.
도 4B는 제 2 극성의 펄스전압이 전기소자에 인가될 때 일어나는 전류-전압 특성을 나타낸다.
도 5A는 제 1 극성의 펄스전압이 전기소자에 인가될 때 일어나는 전류-전압 특성을 나타낸다.
도 5B는 제 2 극성의 펄스전압이 전기소자에 인가될 때 일어나는 전류-전압 특성을 나타낸다.
도 6은 펄스전압이 전기소자에 인가될 때 일어나는 저항값의 변화를 나타낸다.
도 7A는 제 1 극성의 펄스전압이 전기소자에 인가될 때 일어나는 전류-전압 특성을 나타낸다.
도 7B는 제 2 극성의 펄스전압이 전기소자에 인가될 때 일어나는 전류-전압 특성을 나타낸다.
도 8A는 제 1 극성의 펄스전압이 전기소자에 인가될 때 일어나는 저항값의 변화를 나타낸다.
도 8B는 제 2 극성의 펄스전압이 전기소자에 인가될 때 일어나는 저항값의 변화를 나타낸다.
도 9는 펄스전압이 전기소자에 인가될 때 일어나는 저항값의 변화를 나타낸다.
도 10은 전기소자의 그래픽 기호를 나타낸다.
도 11은 본 발명의 제 2 실시예에 따른 메모리 장치의 일반 구조를 나타낸다.
도 12는 본 발명의 제 3 실시예에 따른 반도체 집적회로의 일반 구조를 나타낸다.
도 13은 본 발명의 제 4 실시예에 따른 반도체 집적회로의 일반 구조를 나타 낸다.
도 14는 본 발명의 제 5 실시예에 따른 메모리 장치의 구조를 나타낸다.
도 15는 도 14의 메모리 장치의 등가 회로를 나타낸다.
도 16은 도 14의 메모리 장치의 등가 회로를 나타낸다.
도 17은 종래 메모리 장치의 구조를 나타낸다.
도 18은 도 17의 메모리 장치의 등가 회로를 나타낸다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 이 명세서에서, 같은 참조 번호는 같은 구성요소를 나타내며, 이들에 대한 설명은 반복하지 않는다.
(전기소자의 기본 구조와 기본 특성)
본 발명의 실시예에서 사용된 전기소자의 기본 구조와 기본 특성을 설명한다.
도 1은 전기소자의 기본 구조를 나타낸다. 전기소자는, 기판(4), 기판(4) 위에 형성된 하부전극(3), 하부전극(3) 위에 형성된 가변저항 재료층(2), 및 가변저항 재료층(2) 위에 형성된 상부전극(1)을 포함한다. 전원공급기(5)는 상부전극(1)과 하부전극(3) 사이에 기설정된 전압을 인가한다.
본 발명에 따르면, 가변저항 재료층(2)의 가변저항 재료는 전류가 순방향으로 흐르지만 역방향으로 잘 흐르지 않도록 하는 특성(다이오드 특성)과 기설정된 펄스전압의 인가에 의해 저항값이 증가하거나 감소하도록 하는 특성(가변저항 특성)을 보여준다. 가변저항 재료층(2)은 스피넬 구조의 금속 산화물 재료, 금속이 첨가된 일메나이트(ilmenite) 구조를 포함하는 강유전성 산화물, 또는 CMR 특성 및 고온 초전도성 중 적어도 어느 하나를 갖는 페로브스카이트 재료이다. 구체적으로, 층(2)의 가변저항 재료는 다음의 재료 중에서 선택될 수 있다. CoFe2O4, CuFe2O4, NiCr2O4, Cr-SrTiO3, Sr-LiNbO3, Mg-LiNbO3, Pr(1-X)CaXMnO3(0<X<0.5), LaSrMnO3, GdBaCoXOY(0<X<2, 0<Y<7) 등이다.
다음, 상기한 특성(가변저항 특성과 다이오드 특성)을 갖는 가변저항 재료층(2)을 구현하는 방법을 설명한다.
(예 1)
상기한 특성(가변저항 특성과 다이오드 특성)을 갖는 가변저항 재료층(2)을 구현하기 위해서, 상부전극(1)과 하부전극(3)은 도 1의 전기소자에서 상이한 일함수(work function)를 갖는 상이한 재료로 형성된다. 이에 대한 이유는 다음에 설명한다.
<실험의 주제>
우리는 다음의 3가지 종류의 전기소자에 대해 실험을 하였다.
샘플(A): 상부전극(1)의 일함수가 하부전극(3)의 일함수보다 작은 전기소자.
샘플(B): 상부전극(1)의 일함수가 하부전극(3)의 일함수보다 큰 전기소자.
샘플(C): 상부전극(1)의 일함수가 하부전극(3)의 일함수와 같은 전기소자.
샘플(A), 샘플(B) 및 샘플(C)을 형성한 후, 하부전극(3)에 대해 상부전극(1)이 양(+)으로 되도록 상태-가변 재료층(2)에 펄스전압(전압값: +3V, 펄스 폭: 10 ㎲)을 인가하며, 이에 따라, 상태-가변 재료층(2)의 저항값은 형성 직후에 측정한 저항값(약 1㏁)보다 대략 10배 조금 넘게 낮은 저항값으로 초기에 설정된다(이 초기화는 여기에 참조되는 일본공개특허 제2003-421374호(PCT/JP2004/019291)에 기재된 방법에 수행하였다).
<실험>
예 1에서, 우리는 샘플(A), 샘플(B) 및 샘플(C)에 대해 다음의 실험을 하였다.
[실험 1]
하부전극(3)에 대해 상부전극(1)이 양(+)이 되도록 하는 펄스전압(이하, "양(+) 펄스전압"이라 함)과 하부전극(3)에 대해 상부전극(1)이 음(-)이 되도록 하는 펄스전압(이하, "음(-) 펄스전압"이라 함)을 상태-가변 재료층(2)에 하나씩 교대로 인가한다(도 2 참조). 하나의 펄스전압 인가가 완료될 때마다, 하부전극(3)에 대해 상부전극(1)이 양(+)이 되도록 하는 전압(이하, "양(+) 측정전압"이라 함)을 상태-가변 재료층(2)에 인가하여 상태-가변 재료층(2)의 저항값을 측정한다.
[실험 2]
양(+) 펄스전압과 음(-) 펄스전압을 하나씩 상태-가변 재료층(2)에 교대로 인가한다(도 2 참조). 하나의 펄스전압 인가가 완료될 때마다, 하부전극(3)에 대해 상부전극(1)이 음(-)이 되도록 하는 전압(이하, "음(-) 측정전압"이라 함)을 상태-가변 재료층(2)에 인가하여 상태-가변 재료층(2)의 저항값을 측정한다.
[실험 3]
양(+) 펄스전압과 음(-) 펄스전압을 하나씩 상태-가변 재료층(2)에 교대로 인가한다(도 2 참조). 하나의 펄스전압 인가가 완료될 때마다, 상태-가변 재료층(2)의 전류-전압 특성을 측정한다.
상기의 실험에서 인가된 전압은 다음과 같다.
양(+) 펄스전압: 전압값: +3V, 펄스 폭: 50㎱
음(-) 펄스전압: 전압값: -3V, 펄스 폭: 50㎱
양(+) 측정전압: 전압값: +0.5V
음(+) 측정전압: 전압값: -0.5V
<샘플(A)에 대한 실험>
먼저, 도 3A, 도 3B, 도 4A, 및 도 4B를 참조하여 샘플(A)에 대한 실험을 설명한다. 도 3A와 도 3B에서, 수직축은 초기화 직후에 측정된 저항값 R0에 대해 측정값 R을 규격화(normalizing)하여 얻은 값을 나타낸다(도 6, 도 8A, 도 8B 및 도 9에 대해서도 동일하다).
[사용재료]
상부전극(1): 은(Ag)(두께: 약 0.2㎛, 일함수: 4.3eV(=electron volt))
상태-가변 재료층(2): CuFe2O4(두께: 약 0.1㎛)
하부전극(3): 백금(Pt)(두께: 약 0.2㎛, 일함수: 5.7eV)
[실험 1의 결과]
샘플(A)에 대해 실험 1을 수행하였다. 실험 결과는 도 3A에 나타내었다. 양(+) 펄스전압의 인가 후, 측정값은 고저항 상태(저항값이 다른 상태와 비교하여 높은 상태)에서 저저항 상태(저항값이 다른 상태와 비교하여 낮은 상태)로 변화하였다. 음(+) 펄스전압의 인가 후, 측정값은 저저항 상태에서 고저항 상태로 변화하였다. 따라서, 상부전극(1)에서 하부전극(3)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)이 인가된 펄스전압에 따라 증가하거나 감소하는 것을 발견하였다.
[실험 2의 결과]
샘플(A)에 대해 실험 2를 수행하였다. 실험 결과는 도 3B에 나타내었다. 양(+) 펄스전압의 인가 후, 측정값은 고저항 상태로 유지되었다. 따라서, 하부전극(3)에서 상부전극(1)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)은 인가된 펄스전압에 관계없이 항상 고저항 상태를 나타냄을 발견하였다.
[실험 3의 결과]
샘플(A)에 대해 실험 3을 수행하였다. 양(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 4A에 나타내었다. 도 4A에 나타낸 바와 같이, 양(+) 펄스전압의 인가 후, 양(+) 측정전압이 인가된 때 전류는 잘 흘렀지만, 반면 음(-) 측정전압이 인가된 때는 전류가 잘 흐르지 않았다. 따라서, 양(+) 펄스전압의 인가 후, 상부전극(1)에서 하부전극(3)으로 향하는 방향으로 전류(상태-가변 재료층(2)을 통하여 흐르는 전류)가 잘 흐르지만, 하부전극(3)에서 상부전극(1)으로 향하는 방향으로 전류가 잘 흐르지 않음을 발견하였다.
음(-) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 4B에 나타내었다. 도 4B에 나타낸 바와 같이, 음(-) 펄스전압의 인가 후, 양(+) 측정전압이 인가된 때에도 전류는 잘 흐르지 않았다. 따라서, 음(-) 펄스전압의 인가 후, 양(+) 펄스전압의 인가 후 흐르는 전류와 비교하여, 상부전극(1)에서 하부전극(3)으로 향하는 방향으로 전류가 잘 흐르지 않음을 발견하였다.
[검증 결과]
상기의 실험으로부터, 샘플(A)은 다음의 특성을 나타내는 것을 발견하였다.
(1) 상부전극(1)에서 하부전극(3)으로 향하는 방향이 순방향이고, 하부전극(3)에서 상부전극(1)으로 향하는 방향이 역방향인 다이오드 특성.
(2) 순방향에 대한 저항값이 인가된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성). 구체적으로, 순방향에 대한 저항값은, 양(+) 펄스전압의 인가에 대해 감소하고 음(-) 펄스전압에 대해 증가한다.
<샘플(B)에 대한 실험>
다음, 도 3A, 도 3B, 도 5A 및 도 5B를 참조하여 샘플(B)에 대한 실험 결과를 설명한다.
[사용재료]
상부전극(1): 백금(Pt)(두께: 약 0.2㎛, 일함수: 5.7eV)
상태-가변 재료층(2): CuFe2O4(두께: 약 0.1㎛)
하부전극(3): 티타늄(Ti)(두께: 약 0.2㎛, 일함수: 4.3eV)
[실험 1의 결과]
샘플(B)에 대해 실험 1을 수행하였다. 실험 결과는 도 3B에 나타내었다. 양(+) 펄스전압의 인가 후와 음(-) 펄스전압의 인가 후 모두 측정값은 고저항 상태로 유지되었다. 따라서, 상부전극(1)에서 하부전극(3)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)은 인가된 펄스전압에 관계없이 항상 고저항 상태를 나타냄을 발견하였다.
[실험 2의 결과]
샘플(B)에 대해 실험 2를 수행하였다. 실험 결과는 도 3A에 나타내었다. 양(+) 펄스전압 인가 후, 측정값은 고저항 상태(저항값이 다른 상태와 비교하여 높은 상태)에서 저저항 상태(저항값이 다른 상태와 비교하여 낮은 상태)로 변화하였다. 음(+) 펄스전압의 인가 후, 측정값은 저저항 상태에서 고저항 상태로 변화하였다. 따라서, 하부전극(3)에서 상부전극(1)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)이 인가된 펄스전압에 따라 증가하거나 감소하는 것을 발견하였다.
[실험 3의 결과]
샘플(B)에 대해 실험 3을 수행하였다. 양(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 5A에 나타내었다. 도 5A에 나타낸 바와 같이, 양(+) 펄스전압의 인가 후, 양(+) 측정전압이 인가된 때 전류는 잘 흐르지 않았지만, 반면 음(-) 측정전압이 인가된 때는 전류가 잘 흘렀다. 따라서, 양(+) 펄스전압의 인가 후, 상부전극(1)에서 하부전극(3)으로 향하는 방향으로 전류(상태-가변 재료층(2)을 통하여 흐르는 전류)가 잘 흐르지 않지만, 하부전극(3)에서 상부전극(1)으로 향하는 방향 으로는 전류가 잘 흐름을 발견하였다.
음(-) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 5B에 나타내었다. 도 5B에 나타낸 바와 같이, 음(-) 펄스전압의 인가 후, 양(+) 측정전압이 인가된 때에도 전류는 잘 흐르지 않았다. 따라서, 음(-) 펄스전압의 인가 후, 양(+) 펄스전압의 인가 후 흐르는 전류와 비교하여, 하부전극(3)에서 상부전극(1)으로 향하는 방향으로 전류가 잘 흐르지 않음을 발견하였다.
[검증 결과]
상기의 실험으로부터, 샘플(B)은 다음의 특성을 나타내는 것을 발견하였다.
(1) 하부전극(3)에서 상부전극(1)으로 향하는 방향이 순방향이고, 상부전극(1)에서 하부전극(3)으로 향하는 방향이 역방향인 다이오드 특성.
(2) 순방향에 대한 저항값이 인가된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성). 구체적으로, 순방향에 대한 저항값은, 양(+) 펄스전압의 인가에 대해 감소하고 음(-) 펄스전압에 대해 증가한다.
<샘플(C)에 대한 실험>
다음, 도 6, 도 7A 및 도 7B를 참조하여 샘플(C)에 대한 실험 결과를 설명한다.
[사용재료]
상부전극(1): 백금(Pt)(두께: 약 0.2㎛, 일함수: 5.7eV)
상태-가변 재료층(2): CuFe2O4(두께: 약 0.1㎛)
하부전극(3): 백금(Pt)(두께: 약 0.2㎛, 일함수: 5.7eV)
[실험 1의 결과]
샘플(C)에 대해 실험 1을 수행하였다. 실험 결과는 도 6에 나타내었다. 양(+) 펄스전압의 인가 후, 측정값은 고저항 상태에서 저저항 상태로 변화하였다. 음(-) 펄스전압의 인가 후, 측정값은 저저항 상태에서 고저항 상태로 변화하였다. 따라서, 상부전극(1)에서 하부전극(3)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)이 인가된 펄스전압에 따라 증가하거나 감소하는 것을 발견하였다.
[실험 2의 결과]
샘플(C)에 대해 실험 2를 수행하였다. 실험 결과는 도 6에 나타내었다. 도 6에 나타낸 바와 같이, 하부전극(3)에서 상부전극(1)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)은 인가된 펄스전압에 따라 증가하거나 감소하였다.
[실험 3의 결과]
샘플(C)에 대해 실험 3을 수행하였다. 양(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 7A에 나타내고, 음(-) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 7B에 나타내었다. 도 7A와 도 7B를 비교하면, 음(-) 펄스전압의 인가 후보다 양(+) 펄스전압의 인가 후에 전류가 잘 흐름을 발견하였다.
[검증 결과]
상기의 실험으로부터, 샘플(C)은 다음의 특성을 나타내는 것을 발견하였다.
(1) 저항값이 양(+) 펄스전압에 대해 감소하고 음(-) 펄스전압에 대해 증가하도록 하는 특성(가변저항 특성).
<결론>
샘플(A)에서, 상부전극(1)의 일함수는 하부전극(3)의 일함수보다 작다. 샘플(B)에서, 상부전극(1)의 일함수는 하부전극(3)의 일함수보다 크다. 샘플(A), 샘플(B) 및 샘플(C)의 실험 결과로부터 상태-가변 재료층(2)은 다음의 특성을 나타내는 것을 발견하였다.
(1) 작은 일함수를 갖는 전극에서 큰 일함수를 갖는 전극으로 향하는 방향이 순방향이고, 큰 일함수를 갖는 전극에서 작은 일함수를 갖는 전극으로 향하는 방향이 역방향이도록 하는 다이오드 특성.
(2) 순방향에 대한 저항값이 인가된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성). 상부전극(1)이 하부전극(3)에 대해 양(+)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향에 대한 저항값은 감소한다. 상부전극(1)이 하부전극(3)에 대해 음(-)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향에 대한 저항값은 증가한다.
샘플(A), 샘플(B) 및 샘플(C)에서, 상부전극(1)이 하부전극(3)에 대해 양(+)이 되도록 각 샘플 형성 후 상태-가변 재료층(2)에 펄스전압이 인가되고, 이에 의해 상태-가변 재료층(2)의 저항값은 형성 직후에 측정한 저항값(약 1㏁)보다 대략 10배 조금 넘게 낮은 저항값으로 초기에 설정된다. 반면, 우리는 샘플(A'), 샘플(B') 및 샘플(C')을 준비하였는데, 이들 샘플은, 상부전극(1)이 하부전극(3)에 대해 음(-)이 되도록 각 샘플 형성 후 상태-가변 재료층(2)에 펄스전압(펄스 폭: 10㎲)이 인가되고, 이에 의해 상태-가변 재료층(2)의 저항값이 형성 직후에 측정한 저항값(약 1㏁)보다 대략 10배 조금 넘게 낮은 저항값으로 초기에 설정되는 것을 제외하고는 샘플(A), 샘플(B) 및 샘플(C)과 동일하다.
샘플(A), 샘플(B) 및 샘플(C)에 수행한 상기 실험을 샘플(A'), 샘플(B') 및 샘플(C')에 대해서도 수행하였다.
<샘플(A')에 대한 실험>
도 8A, 도 8B, 도 4A, 및 도 4B를 참조하여 샘플(A')에 대한 실험을 설명한다.
[실험 1의 결과]
샘플(A')에 대한 실험 1의 결과는 도 8A에 나타내었다. 양(+) 펄스전압의 인가 후, 측정값은 저저항 상태에서 고저항 상태로 변화하였다. 음(+) 펄스전압의 인가 후, 측정값은 고저항 상태에서 저저항 상태로 변화하였다. 따라서, 상부전극(1)에서 하부전극(3)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)이 인가된 펄스전압에 따라 증가하거나 감소하는 것을 발견하였다.
[실험 2의 결과]
샘플(A')에 대한 실험 2의 결과는 도 8B에 나타내었다. 음(-) 펄스전압의 인가 후에도, 측정값은 고저항 상태로 유지되었다. 따라서, 하부전극(3)에서 상부전극(1)으로 향하는 방향에 대한 저항값은 인가된 펄스전압에 관계없이 항상 고저항 상태를 나타냄을 발견하였다.
[실험 3의 결과]
샘플(A')에 대한 실험 3의 결과를 설명한다. 양(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 4B에 나타내었다. 음(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 4A에 나타내었다.
<샘플(B')에 대한 실험>
도 8A, 도 8B, 도 5A 및 도 5B를 참조하여 샘플(B')에 대한 실험 결과를 설명한다.
[실험 1의 결과]
샘플(B')에 대한 실험 1의 결과는 도 8B에 나타내었다. 따라서, 상부전극(1)에서 하부전극(3)으로 향하는 방향에 대한 저항값은 인가된 펄스전압에 관계없이 항상 고저항 상태를 나타냄을 발견하였다.
[실험 2의 결과]
샘플(B')에 대한 실험 2의 결과는 도 8A에 나타내었다. 따라서, 하부전극(3)에서 상부전극(1)으로 향하는 방향에 대한 저항값(상태-가변 재료층(2)의 저항값)이 인가된 펄스전압에 따라 증가하거나 감소하는 것을 발견하였다.
[실험 3의 결과]
샘플(B')에 대한 실험 3의 결과를 설명한다. 양(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 5B에 나타내었다. 음(-) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 5A에 나타내었다.
<샘플(C')에 대한 실험>
[실험 1 및 실험 2의 결과]
샘플(C')에 대한 실험 1 및 실험 2의 결과는 도 9에 나타낸 바와 같다. 따라서, 상부전극(1)에서 하부전극(3)으로 향하는 방향에 대한 저항값과 하부전극(3)에서 상부전극(1)으로 향하는 방향에 대한 저항값 모두는 인가된 펄스전압에 따라 증가하거나 감소하는 것을 발견하였다.
[실험 3의 결과]
샘플(C')에 대한 실험 3의 결과를 설명한다. 양(+) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 7B에 나타내었고, 음(-) 펄스전압의 인가 후 측정된 전류-전압 특성은 도 7A에 나타내었다.
<결론>
샘플(A'), 샘플(B') 및 샘플(C')의 실험 결과로부터 상태-가변 재료층(2)은 다음의 특성을 나타내는 것을 발견하였다.
(1) 작은 일함수를 갖는 전극에서 큰 일함수를 갖는 전극으로 향하는 방향이 순방향이고, 큰 일함수를 갖는 전극에서 작은 일함수를 갖는 전극으로 향하는 방향이 역방향이도록 하는 다이오드 특성.
(2) 순방향에 대한 저항값이 인가된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성). 구체적으로, 상부전극(1)이 하부전극(3)에 대해 양(+)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향에 대한 저항값은 증가한다. 상부전극(1)이 하부전극(3)에 대해 음(-)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향에 대한 저항값은 감소한다.
상기한 샘플들(샘플(A) 내지 (C) 및 샘플(A') 내지 (C'))의 상기 실험 결과로부터, 상태-가변 재료층(2)은 다음 특성을 나타냄을 발견하였다.
(1) 상부전극(1)과 하부전극(3)의 일함수가 서로 다른 경우, 하나의 전극에서 다른 전극으로 향하는 방향(제 1 방향)이 순방향이고 다른 전극에서 하나의 전극으로 향하는 방향이 역방향(제 1 방향에 반대인 제 2 방향)이도록 하는 다이오드 특성.
(2) 다이오드 특성의 순방향에 대한 저항값이 기설정된 펄스전압이 인가될 때 증가하거나 감소하는 특성(가변저항 특성).
또한, 저항값을 변화시킬 목적으로 인가된 펄스전압에 대해서는, 예 1의 펄스전압의 펄스 폭(50㎱)은 종래 예의 펄스전압의 펄스 폭(1㎲ 이상)보다 짧은 것을 확인하였다.
상기 특성을 확인하였으므로, 도 1의 전기소자는, 상부전극(1)과 하부전극(3)에 대해 상이한 일함수를 갖는 두 종류의 재료를 이용하여 제작되었다.
(예 2)
상기한 특성(가변저항 특성과 다이오드 특성)을 갖는 상태-가변 재료층(2)을 구현하기 위해서, 불균일 결정성을 갖는 상태-가변 재료가 도 1의 전기소자의 상태-가변 재료층(2)에 대해 이용된다. 이에 대한 이유를 이하 설명한다.
<상태-가변 재료의 결정성>
[상태-가변 재료층 형성방법 1]
하부전극(3)이 형성된 기판(4)의 온도는 층(2)을 위해 사용된 상태-가변 재료의 결정화 온도 부근(가령, CuFe2O4에 대해 약 600℃)까지 증가시켜 상태-가변 재료층(2)을 형성하였다. 이같이 형성된 상태-가변 재료층(2)을 X-선 회절 분석을 하여 결정 구조의 왜곡을 조사하였고, 그 결과 상태-가변 재료층(2)은 결정격자 면 간격 D를 나타내는 위치에서 날카로운 회절피크(diffraction peak)(강도가 큰 회절피크)를 나타냄을 발견하였다. 즉, 이같이 형성된 상태-가변 재료층(2)의 결정성은 기본적으로 막 두께 방향에서 균일하다는 것을 발견하였다.
[상태-가변 재료층 형성방법 2]
하부전극(3)이 형성된 기판(4)의 온도를 층(2)을 위해 사용된 상태-가변 재료의 결정화 온도 부근까지 증가시키지 않으면서 상태-가변 재료층(2)을 형성하였다. 이같이 형성된 상태-가변 재료층(2)을 X-선 회절 분석을 하여 결정 구조의 왜곡을 조사하였고, 그 결과 상태-가변 재료층(2)은 결정 구조는 불규칙한 면 간격을 갖는다는 것(즉, 상태-가변 재료층(2)은 강도가 작은 브로드(broad)한 회절피크를 나타낸다는 것)을 발견하였다. 즉, 이같이 형성된 상태-가변 재료층(2)은 결정 구조의 왜곡을 갖는다는 것을 발견하였다.
[상태-가변 재료층 형성방법 3]
하부전극(3)이 형성된 기판(4)의 온도를 약 600℃에서 점차 감소시키면서 상태-가변 재료층(2)을 형성하였다. 다음, 상부전극(1)은 상태-가변 재료층(2) 위에 형성하였다. 이같이 형성된 상태-가변 재료층(2)을 투과 전자현미경으로 전자 회절 분석을 하였다. 그 결과, 우수한 결정성을 보이는 전자 회절패턴(임의 주기에서의 스폿(spot) 패턴)이 하부전극(3) 부근의 상태-가변 재료층(2) 부분에서 관측되었고, 반면 열악한 결정성을 보이는 전자 회절패턴(할로(halo) 패턴)은 상부전극(1) 부근의 상태-가변 재료층(2) 부분에서 관측되었다. 즉, 상태-가변 재료층(2)에 있어서, 결정격자 면 간격은 하부전극(3) 부근에서 실질적으로 균일한 값을 나타냈다. 따라서, 상태-가변 재료층(2)은 하부전극(3) 부근에서 결정 격자의 왜곡이 적은 우수한 결정성을 갖는다는 것을 발견하였다. 반면, 상부전극(1) 부근에서, 상태-가변 재료층(2)은 결정격자 면 간격이 하부전극(3)과 비교하여 불규칙한 분포를 나타냈다. 따라서, 상태-가변 재료층(2)은 상부전극(1) 부근에서 결정 격자의 왜곡이 큰 열악한 결정성을 갖는 것을 발견하였다.
또한, 상태-가변 재료층(2)을 투과 전자현미경으로 단면 TEM 관측을 수행하여 상태-가변 재료층(2)의 입자 사이즈를 측정하였다. 하부전극(3) 부근에서 상태-가변 재료층(2)의 입자 사이즈는 상부전극(1) 부근에서 상태-가변 재료층(2)의 입자 사이즈보다 2배 이상 컸다. 그러므로, 상태-가변 재료층(2)이 상부전극(1) 부근에서보다 하부전극(3) 부근에서 우수한 결정성을 갖는 것을 확인하였다.
상기로부터, 하부전극(3)이 형성된 기판(4)의 기온이 600℃로부터 점차 감소하는 동안 상태-가변 재료층(2)이 형성될 때, 상태-가변 재료층(2)은 하부전극(3) 부근에서는 결정성이 우수하지만 상부전극(1) 부근에서는 열악한 불균일한 결정성을 가져온다는 것을 발견하였다.
<샘플(D)에 대한 실험>
상태-가변 재료층(2)이 상기의 상태-가변 재료층 형성방법 3에 따라 형성되었고, 상부전극(1)이 상태-가변 재료층(2) 위에 형성되어 샘플(D)이 제작되었다.
[샘플(D)]
상부전극(1): 백금(Pt)(두께: 약 0.2㎛, 일함수: 5.7eV)
상태-가변 재료층(2): CuFe2O4(두께: 약 0.1㎛)
하부전극(3): 백금(Pt)(두께: 약 0.2㎛, 일함수: 5.7eV)
샘플(D)을 형성한 후, 하부전극(3)에 대해 상부전극(1)이 양(+)이 되도록 상태-가변 재료층(2)에 펄스전압(전압값: +3V, 펄스 폭: 10㎲)을 인가하였고, 이에 의해 상태-가변 재료층(2)의 저항값이 형성 직후에 측정한 저항값(약 1㏁)보다 대략 10배 조금 넘게 낮은 저항값으로 초기에 설정된 것에 주목해야 한다.
[실험 1-3]
샘플(D)에 대해 상기한 예 1의 실험을 수행하였다. 실험 결과는 예 1의 샘플(A)의 실험 결과와 같았다(도 3A, 도 3B, 도 4A 및 도 4B 참조). 샘플(D)의 실험 결과로부터, 상태-가변 재료층(2)은 다음 특성을 보이는 것을 발견하였다.
(1) 열악한 결정성 영역에서 우수한 결정성 영역으로 향하는 방향이 순방향이고, 우수한 결정성 영역에서 열악한 결정성 영역으로 향하는 방향이 역방향이도록 하는 다이오드 특성.
(2) 순방향에 대한 저항값이 인가된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성). 구체적으로, 하부전극(3)에 대해 상부전극(1)이 양(+)이 되 도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향의 저항값은 감소한다. 하부전극(3)에 대해 상부전극(1)이 음(-)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향의 저항값은 증가한다.
한편, 우리는 샘플(D')을 준비하였는데, 이 샘플은, 상부전극(1)이 하부전극(3)에 대해 음(-)이 되도록 각 샘플 형성 후 상태-가변 재료층(2)에 펄스전압(전압값: -3V, 펄스 폭: 10㎲)이 인가되고, 이에 의해 상태-가변 재료층(2)의 저항값이 형성 직후에 측정한 저항값(약 1㏁)보다 대략 10배 조금 넘게 낮은 저항값으로 초기에 설정되는 것을 제외하고는 샘플(D)과 동일하다.
샘플(D)에 수행한 상기 실험을 샘플(D')에 대해서도 수행하였다.
<샘플(D')에 대한 실험>
샘플(D')에 대한 제 1 실험 결과는 도 8A에 나타낸 바와 같았다. 샘플(D')에 대한 제 2 실험 결과는 도 8B에 나타낸 것과 같았다. 또한, 샘플(D')에 대한 제 3 실험 결과(전류-전압 특성)는 양(+) 펄스전압 인가 후 도 4B에 나타낸 바와 같고 음(-) 펄스전압 인가 후 도 4A에 나타낸 바와 같다는 것을 확인하였다. 샘플(D')에 대한 실험 결과로부터, 상태-가변 재료층(2)은 다음의 특성을 보이는 것을 발견하였다.
(1) 열악한 결정성 영역에서 우수한 결정성 영역으로 향하는 방향이 순방향이고, 우수한 결정성 영역에서 열악한 결정성 영역으로 향하는 방향이 역방향이도록 하는 다이오드 특성.
(2) 순방향에 대한 저항값이 인가된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성). 구체적으로, 하부전극(3)에 대해 상부전극(1)이 양(+)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향의 저항값은 증가한다. 하부전극(3)에 대해 상부전극(1)이 음(-)이 되도록 상부전극(1)과 하부전극(3) 사이에 펄스전압이 인가될 때, 순방향의 저항값은 감소한다.
상기 샘플들(샘플(D)과 샘플(D'))의 상기 실험 결과로부터, 상태-가변 재료층(2)은 다음의 특성을 보이는 것을 발견하였다.
(1) 상태-가변 재료층(2)의 결정성이 균일하지 않은 경우, 하나의 전극에서 다른 전극으로 향하는 방향(제 1 방향)이 순방향이고, 상기 다른 전극에서 하나의 전극으로 향하는 방향(제 1 방향에 반대인 제 2 방향)이 역방향이도록 하는 다이오드 특성.
(2) 상기 다이오드 특성의 순방향에 대한 저항값이 기설정된 펄스전압에 따라 증가하거나 감소하는 특성(가변저항 특성).
또한, 저항값을 변화시킬 목적으로 인가된 펄스전압에 대해서는, 예 2의 펄스전압의 펄스 폭(50㎱)은 종래 예의 펄스전압의 펄스 폭(1㎲ 이상)보다 짧은 것을 확인하였다.
상기 특성을 확인하였으므로, 도 1의 전기소자는, 상태-가변 재료층(2)에 불균일한 결정성의 상태-가변 재료를 이용하여 제작되었다.
예 1 과 예 2에 있어서, 스피넬 구조의 금속 산화물 재료인 CuFe2O4는 상태-가변 재료층(2)에 대해 사용되었지만, 본 발명은 이에 한정되지 않는다. 우리는, 상기한 특성이 스피넬 구조를 갖는 금속 산화물 재료, 금속이 첨가된 일메나이트 구조를 포함하는 산화물, 페로브스카이트 구조 CMR 재료 및 고온 초전도 재료 중 어느 것에 의해서도 구현될 수 있다는 것을 확인하였다. 구체적으로, 상기한 특성은, 가령, CoFe2O4, NiCr2O4, Fe2O3, Cr-SrTiO3, Sr-LiNbO3, Mg-LiNbO3, Pr(1-X)CaXMnO3, LaSrMnO3, GdBaCoXOY에 의해 구현될 수 있다는 것을 확인하였다.
다른 전극 재료가 상부전극(1)과 하부전극(3)에 대해 사용될 수 있다.
(제 1 실시예)
<그래픽 부호의 정의>
본 발명의 제 1 실시예의 전기소자를 설명한다. 제 1 실시예의 전기소자의 그래픽 부호를 도 10에 나타낸 것처럼 정의한다. 도 10에 나타낸 전기소자(102)에서, 단자(101-1)가 단자(101-2)에 대해 양(+)이 되도록 단자(101-1)와 단자(101-2) 사이에 펄스전압이 인가될 때, 전기소자(102)의 저항값은 감소한다. 단자(101-1)가 단자(101-2)에 대해 음(-)이 되도록 단자(101-1)와 단자(101-2) 사이에 펄스전압이 인가될 때, 전기소자(102)의 저항값은 증가한다. 또한, 도 10에 나타낸 전기소자(102)는 단자(101-1)에서 단자(101-2)로 향하는 방향을 "순방향"으로 하고, 단자(101-2)에서 단자(101-1)로 향하는 방향을 "역방향"으로 하는 다이오드 특성을 나타낸다.
<동작>
다음, 도 10에 나타낸 전기소자(102)의 동작을 설명한다. 여기서, 전기소자(102)는 1비트 데이터의 처리를 수행하는 메모리로 사용된다. 전기소자(102)의 저항값(상태-가변 재료층(2)의 저항값)은 고저항 상태로 초기화되는 것으로 가정한다. 또한, 전기소자(102)의 저항값이 "고저항 상태"에 있을 때 논리값은 "0"인 것으로 가정한다. 전기소자(102)의 저항값이 "저저항 상태"에 있을 때, 논리값은 "1"이다.
[기억]
"1"을 나타내는 1-비트 데이터를 전기소자(102)에 기입하기 위해서, 단자(101-2)는 접지로 떨어지고, 기억 전압이 단자(101-1)에 인가된다. 기억 전압은, 가령, +3V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(양(+) 펄스전압)이다. 양(+) 펄스전압이 전기소자(102)에 인가되기 때문에, 전기소자(102)의 저항값(상태-가변 재료의 저항값)은 저저항 상태로 된다. 이와 같은 방법으로, "1"을 나타내는 1-비트 데이터는 전기소자(102)에 저장된다.
[리셋]
전기소자(102)의 메모리 상태를 초기 상태로 리셋하기 위해서, 단자(101-2)는 접지로 떨어지고, 단자(101-1)에 리셋 전압이 인가된다. 리셋 전압은, 가령, -3V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(음(-) 펄스전압)이다. 음(-) 펄스전압이 전기소자(102)에 인가되기 때문에, 전기소자(102)의 저항값은 고저항 상태로 돌아온다. 이와 같은 방법으로, 전기소자(102)의 메모리 상태는 초기 상태로 돌아온다.
[재생]
전기소자(102)로부터 데이터를 판독하기 위해서, 단자(101-2)는 접지로 떨어지고, 단자(101-1)에 재생전압이 인가된다. 재생전압은, 가령, +0.5V의 전압값을 갖는 전압이다. 재생전압(양(+) 측정전압)이 전기소자(102)에 인가되기 때문에, 전기소자(102)의 저항값에 따라 전류값이 결정되는 전류가 단자(101-1)에서 단자(101-2)로 흐른다(순방향). 여기서, 전기소자(102)의 저항값이 "고저항 상태"를 나타낼 때 흐르는 전류는 "0"에 대응하고, 전기소자(102)의 저항값이 "저저항 상태"를 나타낼 때 흐르는 전류는 "1"에 대응한다고 가정하면, 상기의 전류 흐름은 전기소자(102)에 기억된 1-비트 데이터의 재생을 의미한다.
따라서, 상기한 바와 같이, 전기소자(102)는 메모리로서 사용될 수 있다.
<효과>
상기한 바와 같이, 전기소자는 다이오드 특성을 갖기 때문에, 전류의 방향은 다이오드 소자를 사용하지 않고 정의될 수 있다. 또한, 전기소자는 "가변저항 특성"을 갖기 때문에, 가령, 1R1D 비휘발성 메모리로 사용될 수 있다. 이와 같은 사용으로, 다이오드를 제공할 필요가 없으며, 따라서 종래 1R1D 비휘발성 메모리와 비교하여 재생 처리가 간단하다.
다이오드가 제공되지 않기 때문에, 가변저항 재료에 인가되는 펄스전압의 극성은 제한되지 않는다. 따라서, 양(+) 극성의 펄스전압과 음(-) 극성의 펄스전압이 상태-가변 재료층에 인가될 수 있다. 이러한 펄스 인가방법(여기서, 저항값은 펄스전압의 극성에 따라 변화한다)에서, 인가된 펄스전압의 펄스 폭은 종래 펄스 인가 방법(여기서, 가변저항 재료의 저항값은 펄스전압의 펄스 폭을 조정하여 변화된다)과 비교하여 짧다(제 1 실시예에서 50㎱). 즉, 기억이나 리셋에 필요한 시간이 단축될 수 있다.
제 1 실시예에 따르면, 상기한 효과는, 전기소자(102)의 상태-가변 재료층(2)으로 다음의 재료 중 어느 것이든 사용될 때, 또한 얻을 수 있다. 스피넬 구조를 갖는 CuFe2O4, CoFe2O4, NiCr2O4, 및 Fe3O4, 금속이 첨가된 일메나이트 구조를 포함하는 강유전성 산화물, 페로브스카이트 구조의 CMR 재료, 고온 초전도 재료 등이다. 구체적으로, 상기한 효과는, Cr-SrTiO3, Sr-LiNbO3, Mg-LiNbO3, Pr(1-X)CaXMnO3, LaSrMnO3, GdBaCoXOY 등으로 얻을 수 있다.
CMOS 공정에서는, 고온 파괴를 피하기 위해 막 형성 온도가 450℃ 이하인 것이 바람직하다. 페로브스카이트 구조 재료의 막을 형성하기 위해서, 통상 기판 온도를 700℃ 이상으로 설정한다. 한편, 스피넬 구조 재료의 막을 형성하기 위해서, 약 400℃의 기판 온도면 충분하다. 따라서, 스피넬 구조 재료가 도 1의 상태-가변 재료층(2)에 대해 사용될 때, 막 형성 온도는 저온으로 설정될 수 있다. 그러므로, 스피넬 구조 재료는 페로브스카이트 구조 재료보다 반도체 공정에 더 적합하다.
통상, 고온 초전도 재료와 CMR 재료는 알칼리 금속 및/또는 알칼리토 금속을 함유하는 산화물이다. 도 1의 전기소자가 이러한 재료를 사용하여 형성되는 경우, 알칼리 금속 및/또는 알칼리토 금속은 반도체 공정의 세정 단계에서 용해되어 메모리 장치로서의 전기소자의 특성이 열화한다. 특성 열화를 방지하기 위해서, 알칼리 금속 또는 알칼리토 금속을 함유하지 않는 재료가 상태-가변 재료층(2)으로 사용되는 것이 바람직하다.
제 1 실시예에서, 1-비트 데이터는 2가지 다른 상태, 즉 고저항 상태와 저저항 상태로 표현되며, 이에 의해 전기소자는 메모리로 사용된다. 그러나, 전기소자는 4 이상의 저항상태를 만들도록 전기펄스의 폭과 진폭이 변화하는 비휘발성 메모리 장치로 사용될 수 있으며, 이에 의해 2-비트 또는 3-비트 이상의 정보를 저장한다.
(제 2 실시예)
<일반 구조>
본 발명의 제 2 실시예에 따른 메모리 장치(200)의 일반 구조는 도 11에 도시한다. 메모리 장치(200)는 메모리 어레이(201), 어드레스 버퍼(202), 제어부(203), 행 디코더(204), 워드라인 드라이버(205), 열 디코더(206), 및 비트라인 드라이버(207)를 포함한다.
메모리 어레이(201)는 워드라인 W1 및 W2, 비트라인 B1 및 B2, 그리고 메모리 셀 MC211, MC212, MC221 및 MC222를 포함한다. 메모리 셀 MC211, MC212, MC221 및 MC222 각각은 도 10에 나타낸 전기소자(102)이다. 메모리 셀 MC211의 일단은 워드라인 W1에 연결되고, 메모리 셀 MC211의 타단은 비트라인 B1에 연결된다(순방향: W1 → B1). 메모리 셀 MC212의 일단은 워드라인 W2에 연결되고, 메모리 셀 MC212의 타단은 비트라인 B1에 연결된다(순방향: W2 → B1). 메모리 셀 MC221의 일단은 워 드라인 W1에 연결되고, 메모리 셀 MC221의 타단은 비트라인 B2에 연결된다(순방향: W1 → B2). 메모리 셀 MC222의 일단은 워드라인 W2에 연결되고, 메모리 셀 MC222의 타단은 비트라인 B2에 연결된다(순방향: W2 → B2).
어드레스 버퍼(202)는 메모리 장치(200)의 외부로부터 공급된 어드레스 신호 ADDRESS를 수신하고, 행 어드레스 신호 ROW를 행 디코더(204)에 출력하고 열 어드레스 신호 COLUMN을 열 디코더(206)에 출력한다. 어드레스 신호 ADDRESS는 메모리 셀 MC211, MC212, MC221 및 MC222 중에서 선택된 메모리 셀의 어드레스를 나타낸다. 행 어드레스 신호 ROW는 어드레스 신호 ADDRESS가 지시한 어드레스의 행 어드레스이다. 열 어드레스 신호 COLUMN는 어드레스 신호 ADDRESS가 지시한 어드레스의 열 어드레스이다.
제어부(203)는, 메모리 장치(200)의 외부로부터 공급되는 모드 선택신호 MODE에 의하여 기억모드, 리셋모드, 및 재생모드 중 어느 하나로 진입한다. 기억모드에서, 제어부(203)는 메모리 장치(200)의 외부로부터 공급되는 입력데이터 Din에 따라 워드라인 드라이버(205)와 비트라인 드라이버(207)로의 "기억전압의 인가"를 지시하는 제어신호 CONT를 출력한다. 재생모드에서, 제어부(203)는 워드라인 드라이버(205)와 비트라인 드라이버(207)로의 "재생전압의 인가"를 지시하는 제어신호 CONT를 출력한다. 재생모드에서, 제어부(203)는 비트라인 드라이버(207)로부터 수신한 신호 IREAD에 따라 결정된 비트 값을 지시하는 출력데이터 Dout을 외부장치에 출력한다. 신호 IREAD는 비트라인 B1 또는 B2를 통하여 흐르는 전류의 전류값을 나타 낸다. 리셋모드에서, 제어부(203)는 메모리 셀 MC211, MC212, MC221 및 MC222의 메모리 상태를 체크하고 체크된 메모리 상태에 따라 워드라인 드라이버(205)와 비트라인 드라이버(207)로의 "리셋전압 인가"를 지시하는 제어신호 CONT를 출력한다.
행 디코더(204)는 어드레스 버퍼(202)로부터 수신한 행 어드레스 신호 ROW에 따라 워드라인 W1 및 W2 중 어느 하나를 선택한다.
제어부(203)로부터 "기억전압의 인가"를 지시하는 제어신호 CONT를 수신한 경우, 워드라인 드라이버(205)는 행 디코더(204)가 선택한 워드라인에 기억전압 V1WRITE를 인가한다. 제어부(203)로부터 "재생전압의 인가"를 지시하는 제어신호 CONT를 수신한 경우, 워드라인 드라이버(205)는 행 디코더(204)가 선택한 워드라인에 재생전압 V1READ를 인가한다. 제어부(203)로부터 "리셋전압의 인가"를 지시하는 제어신호 CONT를 수신한 경우, 워드라인 드라이버(205)는 행 디코더(204)가 선택한 워드라인에 리셋전압 V1RESET를 인가한다.
열 디코더(206)는 어드레스 버퍼(202)로부터 수신한 열 어드레스 신호 COLUMN에 따라 비트라인 B1 및 B2 중 어느 하나를 선택한다.
제어부(203)로부터 "기억전압의 인가"를 지시하는 제어신호 CONT를 수신한 경우, 비트라인 드라이버(207)는 열 디코더(206)가 선택한 비트라인에 기억전압 V2WRITE를 인가한다. 제어부(203)로부터 "재생전압의 인가"를 지시하는 제어신호 CONT를 수신한 경우, 비트라인 드라이버(207)는 열 디코더(206)가 선택하지 않은 비트라인에 재생전압 V2READ를 인가하고 이어 비트라인 B1 및 B2를 통하여 흐르는 전류의 전류값을 나타내는 신호 IREAD를 제어부(203)에 출력한다. 제어부(203)로부터 "리셋전압의 인가"를 지시하는 제어신호 CONT를 수신한 경우, 비트라인 드라이버(207)는 열 디코더(206)가 선택한 비트라인에 리셋전압 V2RESET를 인가한다.
기억전압 V1WRITE는, 가령 +1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압이다. 기억전압 V2WRITE는, 가령 -1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압이다. 여기서, 기억전압 V1WRITE과 기억전압 V2WRITE 간의 전위차는 3V이다.
재생전압 V1READ과 재생전압 V2READ는, 가령 +0.5V의 전압값을 갖는다. 여기서, 재생전압 V1READ과 재생전압 V2READ는 서로 동일하다.
리셋전압 V1RESET는, 가령 -1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압이다. 리셋전압 V2RESET는, 가령 +1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압이다. 여기서, 기억전압 V1RESET과 기억전압 V2RESET 간의 전위차는 3V이다.
<동작>
다음, 도 11에 나타낸 메모리 장치(200)의 동작을 설명한다. 메모리 장치(200)의 동작모드는 입력데이터 Din을 메모리 셀에 기입하는 기억모드, 메모리 셀에 기입된 정보를 리셋하는 리셋모드, 그리고 메모리 셀에 기입된 정보를 출력데이터 Dout로 출력(재생)하는 재생모드를 포함한다. 여기서, 메모리 셀 MC211, MC212, MC221 및 MC222은 고저항 상태로 초기화되는 것으로 가정한다. 또한, 어드레스 신호 ADDRESS는 메모리 셀 MC211의 어드레스를 나타내는 것으로 가정한다.
[기억모드]
먼저, 기억모드에서의 동작을 설명한다.
입력데이터 Din이 "1"을 나타낼 때, 제어부(203)는 워드라인 드라이버(205)와 비트라인 드라이버(207)로의 "기억전압의 인가"를 지시하는 제어신호 CONT를 출력한다. 입력데이터 Din이 "0"을 나타낼 때, 제어부(203)는 제어신호 CONT를 출력하지 않는다.
제어부(203)로부터 "기억전압의 인가"를 지시하는 제어신호 CONT를 수신하면, 비트라인 드라이버(207)는 열 디코더(206)가 선택한 비트라인에 기억전압 V2WRITE를 인가하고 다른 비트라인 B2(선택되지 않은 비트라인)을 접지로 끌어내린다.
한편, 제어부(203)로부터 "기억전압의 인가"를 지시하는 제어신호 CONT를 수신하면, 워드라인 드라이버(205)는 행 디코더(204)가 선택한 워드라인에 기억전압 V1WRITE를 인가하고 다른 워드라인 W2(선택되지 않은 워드라인)을 접지로 끌어내린다.
메모리 셀 MC211에서 +3V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(양(+) 펄스전압)이 인가되었기 때문에, 메모리 셀 MC211의 저항값은 저저항 상태가 된다.
메모리 셀 MC211에서 -1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압 (음(-) 펄스전압)이 인가되었더라도, 인가된 펄스전압의 전압값이 기설정된 레벨(여기서는 "-3V")보다 부족하기 때문에 메모리 셀 MC211의 저항값은 변하지 않는다.
메모리 셀 MC211에서 +1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(양(+) 펄스전압)이 인가되었더라도, 인가된 펄스전압의 전압값이 기설정된 레벨(여기서는 "+3V")보다 부족하기 때문에 메모리 셀 MC211의 저항값은 변하지 않는다.
메모리 셀 MC211의 단부 사이의 전위차가 0V 이기 때문에, 메모리셀 MC222의 저항 상태는 변화하지 않는다.
따라서, 메모리 셀 MC211의 저항 상태만 "저저항 상태"로 변화하기 때문에, "1"을 나타내는 1-비트 데이터가 메모리 셀 MC211에 기입된다.
메모리 셀 MC211에의 데이터 기입이 완료된 후, 새로운 어드레스 신호 ADDRESS가 어드레스 버퍼(202)에 입력되고, 기억모드에서의 상기한 동작이 반복된다.
[재생모드]
다음, 재생모드에서의 동작을 설명한다.
제어부(230)는 워드라인(205)과 비트라인(207)로의 "재생전압 인가"를 지시하는 제어신호 CONT를 출력한다.
제어부(203)로부터 "재생전압 인가"를 지시하는 제어신호 CONT를 수신하면, 비트라인 드라이버(207)는 열 디코더(206)가 선택하지 않은 비트라인에 재생전압 V2READ를 인가하고 다른 비트라인 B1(선택한 비트라인)을 접지로 끌어내린다.
한편, 제어부(203)로부터 "재생전압 인가"를 지시하는 제어신호 CONT를 수신하면, 워드라인 드라이버(205)는 행 디코더(204)가 선택한 워드라인에 재생전압 V1READ를 인가하고 다른 워드라인 W2(선택한 워드라인)을 접지로 끌어내린다.
메모리 셀 MC211에서 양(+) 측정전압이 인가되었기 때문에, 메모리 셀 MC211의 저항값에 따라 결정된 전류값을 갖는 전류는 메모리 셀 MC211을 통하여 흘러 비트라인 B1로 들어온다.
메모리 셀 MC212의 단부 간의 전위차가 0V이기 때문에, 메모리 셀 MC212을 통하여 전류가 흐르지 않는다. 메모리 셀 MC212에서, 비트라인 B1에서 워드라인 W2로 향하는 방향이 "역방향"이기 때문에, 비트라인 B1을 통하여 흐르는 전류가 워드라인 W2로 흘러들어올 가능성은 없다.
메모리 셀 MC221의 단부 간의 전위차가 0V이기 때문에, 메모리 셀 MC221을 통하여 전류가 흐르지 않는다.
메모리 셀 MC222에서 음(-) 측정전압이 인가되었기 때문에, 메모리 셀 MC222를 통하여 전류가 흐르지 않는다.
이어, 비트라인 드라이버(207)는 비트라인(B1) 또는 (B2)를 통하여 흐르는 전류의 전류값을 측정하고 제어부(203)에 측정된 전류값을 나타내는 신호 IREAD를 출력한다. 다음, 제어부(203)는 신호 IREAD에 따라 결정되는 출력데이터 Dout를 외부장치에 출력한다. 예를 들어, 측정된 전류값이 저저항 상태의 경우 흐르는 전류의 전 류값이라면, 제어부(203)로부터 출력되는 출력데이터 Dout는 "1"이다.
따라서, 전류는 메모리 셀 MC211을 통해서만 흐르고 메모리 셀 MC211을 통하여 흐르는 전류는 비트라인 B1으로 들어오기 때문에, 메모리 셀 MC211로부터 1-비트 데이터가 판독된다.
메모리 셀 MC211로부터의 데이터 판독이 완료된 후, 새로운 어드레스 신호 ADDRESS가 어드레스 버퍼(202)에 입력되고, 상기한 재생모드에서의 동작이 반복된다.
[리셋모드]
다음, 리셋모드에서의 동작을 설명한다.
제어부(203)는 재생모드의 과정을 통하여 메모리 셀 MC211의 메모리 상태를 체크한다.
제어부(203)가 메모리 셀 MC211이 "1"을 나타내는 비트 데이터를 저장하는 것으로 판단하는 경우(메모리 셀 MC211은 저저항 상태에 있다고 판단하는 경우), 제어부(203)는 워드라인 드라이버(205)와 비트라인 드라이버(207)로의 "재생전압의 인가"를 지시하는 제어신호 CONT를 출력한다. 메모리 셀 MC211이 "0"을 나타내는 비트 데이터를 저장하는 경우(메모리 셀 MC211은 고저항 상태에 있는 경우), 제어부(203)는 제어신호 CONT를 출력하지 않는다.
제어부(203)로부터 "리셋전압 인가"를 지시하는 제어신호 CONT를 수신하면, 비트라인 드라이버(207)는 열 디코더(206)가 선택한 비트라인 B1에 리셋전압 V2RESET 를 인가하고 다른 비트라인 B2(선택하지 않은 비트라인)을 접지로 끌어내린다.
한편, 제어부(203)로부터 "리셋전압 인가"를 지시하는 제어신호 CONT를 수신하면, 워드라인 드라이버(205)는 행 디코더(204)가 선택한 워드라인에 리셋전압 V1RESET를 인가하고 다른 워드라인 W2(선택하지 않은 워드라인)을 접지로 끌어내린다.
메모리 셀 MC211에서 -3V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(양(+) 펄스전압)이 인가되었기 때문에, 메모리 셀 MC211의 저항값은 고저항 상태로 된다.
메모리 셀 MC212에서 +1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(양(+) 펄스전압)이 인가되었지만, 인가된 펄스전압의 전압값이 기설정된 레벨(여기서, "+3V")보다 부족하기 때문에 메모리 셀 MC211의 저항값은 변화하지 않는다.
메모리 셀 MC221에서 -1.5V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압(음(+) 펄스전압)이 인가되었지만, 인가된 펄스전압의 전압값이 기설정된 레벨(여기서, "-3V")보다 부족하기 때문에 메모리 셀 MC221의 저항값은 변화하지 않는다.
메모리 셀 MC222의 단부 간의 전위차가 0V이기 때문에, 메모리 셀 MC222의 저항값은 변화하지 않는다.
따라서, 메모리 셀 MC211의 저항 상태만 "고저항 상태"로 변화하기 때문에, 메모리 셀 MC211에 저장된 1-비트 데이터는 리셋된다.
메모리 셀 MC211의 리셋이 완료된 후, 새로운 어드레스 신호 ADDRESS가 어드레스 버퍼(202)에 입력되고, 상기한 리셋모드에서의 동작이 반복된다.
<효과>
상기한 바와 같이, 전기소자(메모리 셀)는 "다이오드 특성"을 갖기 때문에, 하나의 워드라인에서 다른 워드라인으로 전류가 흐르지 않는다. 따라서, 다이오드 소자를 추가로 제공하지 않고 메모리 장치를 제조할 수 있어 제조 공정이 간단해질 수 있다.
제 2 실시예에 따르면, 정보가 저장될 전기소자에 기설정된 펄스전압이 인가되고, 다른 전기소자에는 펄스전압이 인가되지 않는다. 그 결과, 정보가 저장될 전기소자의 저항 상태만 변화될 수 있다. 즉, 전기소자를 임의로 선택하고 선택한 전기소자에 정보를 저장할 수 있다.
제 2 실시예에 따르면, 정보를 판독할 전기소자에서, 전류는 순방향으로 흐르고, 다른 전기소자에서는 순방향으로 전류가 흐르지 않는다. 따라서, 정보가 판독될 전기소자를 통하여 흐르는 전류만 판독할 수 있다. 즉, 전기소자를 임의로 선택하고 선택한 전기소자에 저장된 정보를 판독할 수 있다.
도 11은 4개의 메모리 셀만을 보여주지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 5개 이상의 메모리 셀이 매트릭스 형태로 배열될 수 있다.
(제 3 실시예)
<구조>
본 발명의 제 3 실시예에 따른 반도체 집적회로(임베디드-램)(300)를 도 12에 나타낸다. 회로(300)는 도 11에 도시한 메모리 장치(200)와 논리회로(301)를 포 함하고 단일 반도체 칩으로 이루어진다. 도 11에 도시한 메모리 장치(200)는 데이터 램(RAM)으로 사용된다. 논리회로(301)는 기설정된 동작(예를 들어, 음성데이터 또는 화상데이터의 인코딩 또는 디코딩)을 수행하고 동작시 메모리 장치(200)를 사용하는 회로이다. 논리회로(301)는 메모리장치(200)에 제공되는 어드레스 신호 ADDRESS와 모드 선택신호 MODE를 제어하여 메모리 장치(200)에 데이터를 기입하고 이로부터 데이터를 판독한다.
<동작>
다음, 도 12에 나타낸 반도체 집적회로(임베디드-램)(300)의 동작을 설명한다. 회로(300)의 동작은 메모리 장치(200)에 기설정된 데이터(비트 데이터)를 기입하는 기입 프로세스와, 메모리 장치(200)에 기입된 데이터를 판독하는 판독 프로세스, 및 메모리 장치(200)에 기입된 데이터를 리셋하는 리셋 프로세스를 포함한다.
[기입 프로세스]
먼저, 기입 프로세스를 설명한다.
기설정된 데이터(가령, 인코드된 동화상 데이터 등)를 메모리 장치(200)에 기입하기 위해서, 논리회로(301)는 "기억모드"를 지시하는 모드 선택신호 MODE를 메모리 장치(200)의 제어부(203)에 출력한다.
이어, 기설정된 데이터가 기입될 메모리 셀을 선택하기 위해서, 논리회로(301)는 메모리 장치(200)의 어드레스 버퍼(202)에 어드레스 신호 ADDRESS를 순차로 출력한다. 그 결과, 메모리 장치(200)에서, 메모리 셀은 어드레스 신호 ADDRESS에 따라 순차 선택된다.
이어, 논리회로(301)는 기설정된 데이터를 1-비트 데이터 Din으로서 1 비트씩 메모리 장치(200)의 제어부(203)에 출력한다.
다음, 메모리 장치(200)에서, 제 2 실시예의 기억모드와 같은 동작이 수행된다. 그 결과, 기설정된 데이터는 1 비트씩 메모리 장치(200)에 기입된다.
[판독 프로세스]
다음, 판독 프로세스를 설명한다.
메모리 장치(200)에 기입한 데이터를 판독하기 위해서, 논리회로(301)는 "재생모드"를 지시하는 모드 선택신호 MODE를 메모리 장치(200)의 제어부(203)에 출력한다.
다음, 기입한 데이터가 판독될 메모리 셀을 선택하기 위해서, 논리회로(301)는 어드레스 신호 ADDRESS를 메모리 장치(200)의 어드레스 버퍼(202)에 순차로 출력한다. 그 결과, 메모리 장치(200)에서, 어드레스 신호 ADDRESS에 따라 메모리 셀이 순차로 선택된다.
이어, 메모리 장치(200)에서, 제 2 실시예의 재생모드와 동일한 동작이 수행된다. 그 결과, 메모리 장치(200)에 저장된 데이터가 출력데이터 Dout으로서 1 비트씩 판독된다.
[리셋 프로세스]
다음, 리셋 프로세스를 설명한다.
메모리 장치(200)에 기입한 데이터를 리셋하기 위해서, 논리회로(301)는 "리셋모드"를 지시하는 어드레스 신호 ADDRESS를 메모리 장치(200)의 제어부(203)에 출력한다.
이어, 저장된 데이터가 리셋될 메모리 셀을 선택하기 위해서, 논리회로(301)는 어드레스 신호 ADDRESS를 메모리 장치(200)의 어드레스 버퍼(202)에 순차로 출력한다. 그 결과, 메모리 장치(200)에서, 어드레스 신호 ADDRESS에 따라 메모리 셀이 순차로 리셋된다.
다음, 메모리 장치(200)에서, 제 2 실시예의 리셋모드와 동일한 동작이 수행된다. 그 결과, 메모리 장치(200)에 저장된 데이터는 1 비트씩 리셋된다.
<효과>
상기한 바와 같이, 대량의 정보가 메모리 장치(200)에 신속하게 저장될 수 있다.
(제 4 실시예)
<구조>
본 발명의 제 4 실시예에 따른 반도체 집적회로(재구성가능한(reconfigurable) LSI)(400)의 구조를 도 13에 도시한다. 회로(400)는 도 11에 나타낸 메모리 장치(200), 프로세서(401) 및 인터페이스(402)를 포함하고, 단일 반도체 칩으로 이루어진다. 도 11에 도시한 메모리 장치(200)는 프로세서(401)의 동작에 필요한 프로그램을 저장하는 프로그램 롬(ROM)으로 사용된다. 프로세서(401)는 메모리 장치(200)에 저장된 프로그램에 따라서 동작하여 메모리 장치(200)와 인터페이스(402)를 제어한다. 인터페이스(402)는 외부장치로부터 제공되는 프로그램 을 메모리 장치(200)에 순차로 출력한다.
<동작>
다음, 도 13에 나타낸 반도체 집적회로(재구성가능한 LSI)(400)의 동작을 설명한다. 회로(400)의 동작은 저장된 프로그램에 따라 회로(400)가 동작하는 프로그램 실행 프로세스와 메모리 장치(200)에 저장된 프로그램을 다른 신규 프로그램으로 재기입하기 위한 프로그램 재기입 프로세스를 포함한다.
[프로그램 실행 프로세스]
먼저, 프로그램 실행 프로세스를 설명한다.
메모리 장치(200)에 저장된 프로그램을 판독하기 위해서, 프로세서(401)는 "재생모드"를 지시하는 모드 선택신호 MODE를 메모리 장치(200)의 제어부(203)에 출력한다.
다음, 프로세서(401)는 필요한 프로그램이 저장된 메모리 셀을 나타내는 어드레스 신호 ADDRESS를 메모리 장치(200)의 어드레스 버퍼(202)에 출력한다. 그 결과, 메모리 장치(200)에서, 어드레스 신호 ADDRESS에 따라 메모리 셀이 순차로 선택된다.
이어, 메모리 장치(200)에서, 제 2 실시예의 재생모드와 동일한 동작이 수행된다. 그 결과, 메모리 장치(200)에 저장된 프로그램이 출력데이터 Dout로서 1 비트씩 판독된다.
다음, 프로세서(401)는 메모리 장치(200)로부터 판독한 프로그램에 따라 기설정된 동작을 수행한다.
[프로그램 재기입 프로세스]
다음, 프로그램 재기입 프로세스를 설명한다.
메모리 장치(200)에 저장된 프로그램(재기입될 프로그램)을 삭제하기 위해서, 프로세서(401)는 "리셋모드"를 지시하는 모드 선택신호 MODE를 메모리 장치(200)의 제어부(203)에 출력한다.
다음, 프로세서(401)는 재기입될 프로그램을 저장하는 메모리 셀을 나타내는 어드레스 신호 ADDRESS를 메모리 장치(200)의 어드레스 버퍼(202)에 출력한다. 그 결과, 메모리 장치(200)에서, 어드레스 신호 ADDRESS에 따라 메모리 셀이 순차로 선택된다.
이어, 메모리 장치(200)에서, 제 2 실시예의 리셋모드와 동일한 동작이 수행된다. 그 결과, 메모리 장치(200)에 저장된 프로그램이 1 비트씩 리셋된다.
메모리 셀의 리셋이 완료된 후, 프로세서(401)는 "기억모드"를 지시하는 모드 선택신호 MODE를 메모리 장치(200)의 제어부(203)에 출력하여 신규 프로그램을 기입한다.
다음, 프로세서(401)는 신규 프로그램이 저장될 메모리 셀의 위치를 나타내는 어드레스 신호 ADDRESS를 메모리 장치(200)의 어드레스 버퍼(202)에 순차로 출력한다. 그 결과, 메모리 장치(200)에서, 어드레스 신호 ADDRESS에 따라 메모리 셀이 순차로 선택된다.
이어, 프로세서(401)는 인터페이스(402)를 통하여 외부장치로부터 제공된 신규 프로그램을 메모리 장치(200)의 제어부(203)에 1 비트씩 출력한다. 메모리 장 치(200)에서, 제 2 실시예의 기억모드와 동일한 동작이 수행된다. 그 결과, 신규 프로그램은 메모리 장치(200)에 1 비트씩 저장된다.
이와 같이, 메모리 장치(200)는 재기입가능한 비휘발성 메모리이기 때문에, 메모리 장치(200)에 저장된 프로그램을 재기입하는 것이 가능하다. 즉, 프로세서(401)에서 실현되는 기능이 변할 수 있다. 또한, 다수의 프로그램이 메모리 장치(200)에 저장될 수 있으며, 프로세서(401)에서 실현되는 기능이 메모리 장치(200)로부터 판독된 프로그램에 따라 변할 수 있다.
<효과>
상기한 바와 같이, 서로 다른 기능이 단일 LSI로 실현될 수 있다. 즉, 재구성가능한 LSI가 실현된다.
(제 5 실시예)
<구조>
본 발명의 제 5 실시예에 따른 메모리 장치(500)의 구조를 도 14에 나타낸다. 메모리 장치(500)는 기판(501), 기판(501) 위에 형성된 하부전극(502), 하부전극(502) 위에 형성된 상태-가변 재료층(2), 및 콘택 플러그(504), 그리고 상태-가변 재료층(503) 위에 형성된 상부전극(505-1, 505-2)을 포함한다. 이 예에서, 하부전극(502)은 Pt(일함수: 5.6eV)로 형성되고, 상부전극(505-1, 505-2)은 Ag(일함수: 4.3eV)로 형성되며, 상태-가변 재료층(503)은 CuFe2O4(두께: 0.1㎛)로 형성된다. 콘 택 플러그(504)는 Al로 형성된다.
<상태-가변 재료>
기설정된 펄스전압이 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 인가될 때, 상부전극(505-2) 바로 아래의 상태-가변 재료층(503) 영역(상태 가변영역(503α))에서 저항값이 변화한다. 기설정된 펄스전압이 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 인가될 때, 상부전극(505-2) 바로 아래의 상태-가변 재료층(503) 영역(상태 가변영역(503β))에서 저항값이 변화한다.
양(+) 측정전압이 도 14에 나타낸 상부전극(505-1)과 하부전극(502) 사이에 인가될 때, 상태 가변영역(503α)의 저항값에 따라 결정된 전류값을 갖는 전류가 콘택 플러그(504)로부터 흐른다. 음(-) 측정전압이 도 14에 나타낸 상부전극(505-1)과 하부전극(502) 사이에 인가될 때, 전류가 흐르지 않는다. 또한, 양(+) 측정전압이 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 인가될 때, 상태 가변영역(503β)의 저항값에 따라 결정된 전류값을 갖는 전류가 콘택 플러그(504)로부터 흐른다. 음(-) 측정전압이 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 인가될 때, 전류가 흐르지 않는다.
<등가회로>
도 14의 메모리 장치(500)의 등가회로를 도 15에 나타낸다. 도 15에서, 워드라인 W1은 상부전극(505-1)에 대응하고, 워드라인 W2는 상부전극(505-2)에 대응하며, 하부전극(502)과 콘택 플러그(504)는 비트라인 B1에 대응한다. 메모리셀 MC511은 상태 가변영역(503α)에 대응하고, 메모리 셀 MC512는 상태 가변영역(906β)에 대응한다.
<동작>
다음, 도 14에 도시한 메모리 장치(500)의 동작을 도 15에 나타낸 등가회로를 참조하여 설명한다. 도 14에 도시한 메모리 장치(500)의 동작은 1-비트 데이터가 메모리 셀에 기억되는 기억모드, 1-비트 데이터가 리셋되는 리셋모드, 그리고 메모리 셀에 저장된 1-비트 데이터가 재생되는 재생모드를 포함한다.
[기억모드]
먼저, 비트라인 B1(하부전극(502)과 콘택 플러그(504))과 워드 라인 W2(상부전극(505-2))은 접지로 떨어지고, 기억전압이 워드 라인 W1(상부전극(505-1))에 인가된다. 기억전압은, 예를 들어, +3V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압이다. 그 결과, 메모리 셀 MC511(상태 가변영역(503α))의 저항상태는 "고저항 상태"에서 "저저항 상태"로 변화한다.
[리셋]
비트라인 B1과 워드 라인 W2은 접지로 떨어지고, 리셋전압이 워드 라인 W1에 인가된다. 리셋전압은, 예를 들어, -3V의 전압값과 50㎱의 펄스 폭을 갖는 펄스전압이다. 그 결과, 메모리 셀 MC511의 저항상태는 "저저항 상태"에서 "고저항 상태"로 변화한다.
[재생]
비트 라인 B1과 워드 라인 W2는 접지로 떨어지고, 재생전압이 워드 라인 W1에 인가된다. 재생전압은, 예를 들어, +0.5V의 전압값을 갖는 전압이다. 그 결과, 메모리 셀 MC511의 저항 상태에 따라 결정된 전류는 비트 라인 B1으로부터 유출된다. 반면, 메모리 셀 MC512에서 비트라인 B1에서 워드라인 W2으로 향하는 방향이 "역방향"이기 때문에, 비트라인 B1에서 워드라인 W2(상부전극(505-1)에서 하부전극(502)을 통해 상부전극(505-2)으로)로 전류가 흐르지 않는다.
<효과>
상기한 바와 같이, 상태-가변 재료는 "다이오드 특성"을 갖기 때문에, 다이오드를 형성하지 않고 전류 방향을 정의할 수 있다. 또한, 상태-가변 재료는 "가변-저항 특성"을 가지며, 따라서 가령 1R1D 비휘발성 메모리로 사용될 수 있다. 이와 같이 사용함으로써, 다이오드를 형성할 필요가 없고, 따라서 종래 1R1D 비휘발성 메모리와 비교하여 제조 공정이 간단해진다.
다이오드가 형성되지 않기 때문에, 가변-저항 재료에 인가되는 펄스전압의 극성이 제한되지 않는다. 그러므로, 양(+) 극성의 펄스전압과 음(-) 극성의 펄스전압 모두 상태-변화 재료층에 인가될 수 있다. (저항값이 펄스전압의 극성에 따라 변화하는) 이러한 펄스 인가방법에서, 인가된 펄스전압의 펄스 폭은 (가변-저항 재료의 저항값이 펄스전압의 펄스 폭을 조정하여 변화하는) 종래 펄스 인가방법과 비교하여 짧다(제 1 실시예에서 50㎱). 즉, 기억이나 리셋에 필요한 시간을 줄일 수 있다.
상기한 제 5 실시예의 예에서, 상부전극(505-1, 505-2)의 일함수는 하부전극(502)의 일함수와 다르다. 그러나, 당연하지만, 상태 변화영역(503)의 결정성이 제 2 실시예에 기재된 바와 같이 불균일하더라도 동일한 효과를 얻을 수 있다.
제 5 실시예의 상기 예에서 설명한 상태-변화 재료는, 상부전극(505-1)(505-2)이 하부전극(502)에 대해 양(+)이 되도록 상부전극(505-1)(505-2)과 하부전극(502) 사이에 펄스전압이 인가될 때, 상태 변화영역(503α)(503β)의 저항 상태가 "저저항 상태"로 변화하도록 하는 특성과, 상부전극(505-1)(505-2)에서 하부전극(502)으로 향하는 방향이 "순방향"이도록 하는 특성을 갖는다. 반면, 상부전극(505-1)(505-2)이 하부전극(502)에 대해 음(-)이 되도록 상부전극(505-1)(505-2)과 하부전극(502) 사이에 펄스전압이 인가될 때, 상태 변화영역(503α)(503β)의 저항 상태가 "저저항 상태"로 변화하도록 하는 특성과, 상부전극(505-1)(505-2)에서 하부전극(502)으로 향하는 방향이 "역방향"이도록 하는 특성을 갖는 다른 상태-변화 재료(예를 들어, 제 1 예에서 샘플(A'))를 준비하였다. 상태 변화영역(503)이 이러한 특성을 나타내는 경우, 도 14의 메모리 장치(500)의 등가회로는 도 16에 나타낸 바와 같다. 또한, 이 경우, 다음의 전압을 인가하여 같은 효과를 얻을 수 있다. 기억모드에서, -3V의 전압값과 50㎱의 펄스 폭을 갖는 기억전압이 워드라인 W1에 인가된다. 리셋모드에서, +3V의 전압값과 50㎱의 펄스 폭을 갖는 리셋전압이 워드라인 W1에 인가된다. 재생모드에서, -0.5V의 전압값을 갖는 재생전압이 워드라인 W1에 인가된다.
제 5 실시예의 상기의 예는 두 개의 상부전극을 구비하지만, 본 발명은 이에 한정되지 않는다. 3 이상의 상부전극이 형성된 경우에도 같은 효과를 얻을 수 있다.
상기의 설명에서, 전기소자의 저항 상태는 인가된 펄스전압이 기설정된 조건 을 만족시킬 때 변할 수 있다. 따라서, 기억 및 리셋 동작에서, 대응하는 조건을 만족하는 펄스전압이 전기소자에 인가되고, 재생동작에서, 조건을 만족하지 않는 전압이 인가되면, 이에 의해 같은 효과를 얻을 수 있다. 즉, 상기한 예에서, 전기소자의 저항 상태는, +3V의 전압값과 50㎱의 펄스 폭을 갖는 전압이 인가될 때, 전기소자의 저항 상태가 "고저항 상태"에서 "저저항 상태"로 변화하지만, 인가된 펄스전압이 서로 다른 전압값과 펄스 폭을 갖더라도 같은 효과를 얻을 수 있다.
상기의 예에 대한 설명에서, 저항 변화를 규격화한 값(R/R0)이 도면에 나타낸 값과 반드시 같을 필요는 없다는 것에 유의해야 한다.
본 발명의 전기소자는 저전력 동작, 고속 기입 및 소거, 그리고 더 큰 메모리 용량 등이 가능한 차세대 비휘발성 메모리로 유용하다.

Claims (46)

  1. 제 1 전극과,
    제 2 전극과,
    상기 제 1 및 상기 제 2 전극 사이에 접속되고, 다이오드 특성과 가변저항 특성을 갖는 층을 포함하며,
    상기 층의 다이오드 특성은 상기 제 1 전극과 상기 제 2 전극 중 어느 일방의 전극으로부터 타방의 전극으로 향하는 방향을 순방향으로 하고, 이와 반대의 방향을 역방향으로 하는 다이오드 특성이고,
    상기 층의 가변저항 특성은 상기 제 1 전극과 상기 제 2 전극 간에 인가되는 기설정된 펄스전압에 따라서 상기 층의 순방향에서의 저항값이 증가하거나 감소하는 가변저항 특성인 것을 특징으로 하는 전기소자.
  2. 청구항 1에 있어서,
    상기 제 1 전극의 일함수는 상기 제 2 전극의 일함수와 다른 것을 특징으로 하는 전기소자.
  3. 청구항 2에 있어서,
    상기 제 1 전극의 일함수는 상기 제 2 전극의 일함수보다 작고,
    상기 층은 상기 제 1 전극에서 상기 제 2 전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내는 것을 특징으로 하는 전기소자.
  4. 청구항 2에 있어서,
    상기 제 1 전극의 일함수는 상기 제 2 전극의 일함수보다 크며,
    상기 층은 상기 제 2 전극에서 상기 제 1 전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내는 것을 특징으로 하는 전기소자.
  5. 청구항 3에 있어서,
    상기 제 2 전극에 대해 상기 제 1 전극이 양(positive)이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 감소하며,
    상기 제 2 전극에 대해 상기 제 1 전극이 음(negative)이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 증가하는 것을 특징으로 하는 전기소자.
  6. 청구항 4에 있어서,
    상기 제 2 전극에 대해 상기 제 1 전극이 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 감소하며,
    상기 제 2 전극에 대해 상기 제 1 전극이 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 증가하는 것을 특징으로 하는 전기소자.
  7. 청구항 3에 있어서,
    상기 제 2 전극에 대해 상기 제 1 전극이 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 증가하며,
    상기 제 2 전극에 대해 상기 제 1 전극이 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 감소하는 것을 특징으로 하는 전기소자.
  8. 청구항 4에 있어서,
    상기 제 2 전극에 대해 상기 제 1 전극이 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 증가하며,
    상기 제 2 전극에 대해 상기 제 1 전극이 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 감소하는 것을 특징으로 하는 전기소자.
  9. 청구항 1에 있어서,
    상기 층의 결정성(crystallinity)은 불균일한 것을 특징으로 하는 전기소자.
  10. 청구항 9에 있어서,
    상기 결정성 균일도는 상기 역방향으로 감소하며,
    상기 순방향은 상기 제 1 전극에서 상기 제 2 전극으로 향하는 방향인 것을 특징으로 하는 전기소자.
  11. 청구항 10에 있어서,
    상기 제 1 전극에서 상기 제 2 전극으로 양의 초기화 전압이 인가되고,
    상기 제 2 전극에 대해 상기 제 1 전극이 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 감소하며,
    상기 제 2 전극에 대해 상기 제 1 전극이 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 증가하는 것을 특징으로 하는 전기소자.
  12. 청구항 10에 있어서,
    상기 제 1 전극에서 상기 제 2 전극으로 음의 초기화 전압이 인가되고,
    상기 제 2 전극에 대해 상기 제 1 전극이 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 증가하며,
    상기 제 2 전극에 대해 상기 제 1 전극이 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 층의 저항값은 감소하는 것을 특징으로 하는 전기소자.
  13. 청구항 1에 있어서,
    상기 전기소자는, 상기 제 1 전극과 상기 제 2 전극 간에 기설정된 펄스전압이 인가되어서, 상기 순방향에서의 저항값이 변화함으로써, 1-비트 또는 다중(multi)-비트 정보를 저장하는 것을 특징으로 하는 전기소자.
  14. 청구항 1에 있어서,
    상기 제 1 전극과 상기 제 2 전극 간에 기설정된 펄스전압이 인가되어서, 상기 층의 저항값에 따른 전류가 순방향으로 흐름으로써, 1-비트 또는 다중(multi)-비트 정보를 상기 전기소자로부터 판독하는 것을 특징으로 하는 전기소자.
  15. 메모리 장치로서,
    매트릭스로 형성된 복수의 청구항 1의 전기소자와,
    복수의 워드 라인(word line)과,
    상기 복수의 워드 라인에 기설정된 전압을 인가하는 워드 라인 드라이버와,
    복수의 비트 라인과,
    상기 비트 라인에 기설정된 전압을 인가하는 비트 라인 드라이버를 포함하며,
    상기 복수의 전기소자 각각은, 상기 제 1 전극은 상기 복수의 워드 라인 중 어느 하나에 연결되고, 상기 제 2 전극은 상기 복수의 비트 라인 중 어느 하나에 연결되는 것을 특징으로 하는 메모리 장치.
  16. 청구항 15에 있어서,
    상기 복수의 전기소자 중 어느 하나에 정보를 저장하기 위해서,
    상기 워드 라인 드라이버는, 상기 복수의 워드 라인 중 상기 정보가 저장될 전기소자에 연결되는 워드 라인에 제 1 펄스전압을 인가하고,
    상기 비트 라인 드라이버는, 상기 복수의 비트 라인 중 상기 정보가 저장될 상기 전기소자에 연결되는 비트 라인에 제 2 펄스전압을 인가하는 것을 특징으로 하는 메모리 장치.
  17. 청구항 15에 있어서,
    상기 복수의 전기소자 중 어느 하나에 정보를 저장된 정보를 재생하기 위해서,
    상기 워드 라인 드라이버는, 상기 복수의 워드 라인 중 상기 정보가 판독될 전기소자에 연결된 워드 라인에 재생전압을 인가하고,
    상기 비트 라인 드라이버는, 상기 복수의 비트 라인 중 상기 정보가 판독될 상기 전기소자에 연결된 것을 제외한 비트 라인에 상기 재생전압을 인가하는 것을 특징으로 하는 메모리 장치.
  18. 반도체 집적회로로,
    청구항 15의 메모리 장치와,
    기설정된 동작(operation)을 수행하는 논리회로를 포함하며,
    상기 논리회로는 기억모드와 재생모드를 구비하고,
    상기 기억모드에서, 상기 논리회로는 상기 메모리 장치에 비트 데이터를 저장하고,
    상기 재생모드에서, 상기 논리회로는 상기 메모리 장치에 기억된 비트 데이터를 판독하는 것을 특징으로 하는 반도체 집적회로.
  19. 반도체 집적회로로,
    청구항 15의 메모리 장치와,
    프로그램 실행 모드와 프로그램 재기입 모드를 구비한 프로세서를 포함하며,
    상기 프로그램 실행 모드에서, 상기 프로세서는 상기 메모리 장치에 저장된 프로그램에 따라 동작하고,
    상기 프로그램 재기입 모드에서, 상기 프로세서는 상기 메모리 장치에 저장된 프로그램을 외부로부터 수신한 다른 새로운 프로그램에 재기입하는 것을 특징으로 하는 반도체 집적회로.
  20. 청구항 1에 있어서,
    상기 층은 스피넬 구조를 갖는 금속 산화물을 포함하는 것을 특징으로 하는 전기소자.
  21. 청구항 1에 있어서,
    상기 층은 금속이 첨가된 강유전성 산화물(ferroelectric oxide)을 포함하는 것을 특징으로 하는 전기소자.
  22. 청구항 21에 있어서,
    상기 강유전성 산화물은 일메나이트(ilmenite) 구조를 갖는 것을 특징으로 하는 전기소자.
  23. 청구항 1에 있어서,
    상기 층은 페로브스카이트(perovskite) 구조를 갖는 금속 산화물을 포함하는 것을 특징으로 하는 전기소자.
  24. 청구항 23에 있어서,
    상기 금속 산화물은 CMR 특성과 고온 초전도성 중 적어도 하나를 구비하는 것을 특징으로 하는 전기소자.
  25. 청구항 1에 있어서,
    상기 층은 알칼리 금속이나 알칼리토 금속을 포함하지 않는 것을 특징으로 하는 전기소자.
  26. 청구항 1에 있어서,
    상기 제 2 전극에 대응하며 기판 위에 형성되는 하부전극과,
    상기 제 1 전극에 대응하며 상기 층 위에 형성되는 상부전극을 포함하며,
    상기 층은, 상기 하부전극 위에 형성되고,
    상기 층은 상기 상부전극과 상기 하부전극 사이에 위치하는 영역을 포함하며, 상기 영역은 다이오드 특성 및 가변저항 특성을 갖는 것을 특징으로 하는 전기소자.
  27. 청구항 26에 있어서,
    상기 상부전극의 일함수는 상기 하부전극의 일함수보다 작고,
    상기 영역은 상기 상부전극에서 상기 하부전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내고,
    상기 하부전극에 대하여 상기 상부전극이 양이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 감소하며,
    상기 하부전극에 대하여 상기 상부전극이 음이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 증가하는 것을 특징으로 하는 전기소자.
  28. 청구항 26에 있어서,
    상기 상부전극의 일함수는 상기 하부전극의 일함수보다 크고,
    상기 영역은 상기 하부전극에서 상기 상부전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내고,
    상기 하부전극에 대하여 상기 상부전극이 양이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 감소하며,
    상기 하부전극에 대하여 상기 상부전극이 음이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 증가하는 것을 특징으로 하는 전기소자.
  29. 청구항 26에 있어서,
    상기 상부전극의 일함수는 상기 하부전극의 일함수보다 작고,
    상기 영역은 상기 상부전극에서 상기 하부전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내고,
    상기 하부전극에 대하여 상기 상부전극이 양이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 증가하며,
    상기 하부전극에 대하여 상기 상부전극이 음이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 감소하는 것을 특징으로 하는 전기소자.
  30. 청구항 26에 있어서,
    상기 상부전극의 일함수는 상기 하부전극의 일함수보다 크고,
    상기 영역은 상기 상부전극에서 상기 하부전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내고,
    상기 하부전극에 대하여 상기 상부전극이 양이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 증가하며,
    상기 하부전극에 대하여 상기 상부전극이 음이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 감소하는 것을 특징으로 하는 전기소자.
  31. 청구항 26에 있어서,
    상기 층의 결정성 균일도는 상기 순방향 및 역방향 중 어느 하나에서 감소하고,
    상기 영역은 상기 상부전극에서 상기 하부전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내고,
    상기 하부전극에 대하여 상기 상부전극이 양이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 감소하며,
    상기 하부전극에 대하여 상기 상부전극이 음이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 증가하는 것을 특징으로 하는 전기소자.
  32. 청구항 26에 있어서,
    상기 층의 결정성 균일도는 상기 순방향 및 역방향 중 어느 하나에서 감소하고,
    상기 영역은 상기 상부전극에서 상기 하부전극으로 향하는 방향을 순방향으로 하는 다이오드 특성을 나타내고,
    상기 하부전극에 대하여 상기 상부전극이 양이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 증가하며,
    상기 하부전극에 대하여 상기 상부전극이 음이 되도록 상기 상부전극과 상기 하부전극 간에 펄스전압이 인가될 때, 상기 순방향에 대한 상기 영역의 상기 저항값은 감소하는 것을 특징으로 하는 전기소자.
  33. 청구항 26에 있어서,
    상기 상부전극은 제 1 상부전극에 대응하고, 상기 영역은 제 1 영역에 대응하며,
    상기 전기소자는 상기 층 위에 형성되는 제 2 상부전극을 더 구비하고,
    상기 층은 상기 제 2 상부전극과 상기 하부전극 사이에 제 2 영역을 포함하고,
    상기 제 2 영역은 다이오드 특성과 가변저항 특성을 가지며,
    상기 제 2 영역의 다이오드 특성은 상기 제 2 상부전극 및 상기 하부전극 중 어느 일방의 전극에서 타방의 전극으로 향하는 방향을 순방향으로 하고, 이와 반대의 역방향을 역방향으로 하는 다이오드 특성이며,
    상기 제 2 영역의 가변저항 특성은 상기 제 2 상부전극과 상기 하부전극 간에 인가되는 기설정된 펄스전압에 따라서 상기 제 2 영역의 순방향에서의 저항값이 증가하거나 감소하는 특성인 것을 특징으로 하는 전기소자.
  34. 청구항 5에 있어서,
    전압 드라이버를 추가로 포함하며,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 증가시키고,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시키는 것을 특징으로 하는 전기소자.
  35. 청구항 6에 있어서,
    전압 드라이버를 추가로 포함하며,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 증가시키고,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시키는 것을 특징으로 하는 전기소자.
  36. 청구항 11에 있어서,
    전압 드라이버를 추가로 포함하며,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 증가시키고,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시키는 것을 특징으로 하는 전기소자.
  37. 청구항 7에 있어서,
    전압 드라이버를 추가로 포함하며,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 증가시키고,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시키는 것을 특징으로 하는 전기소자.
  38. 청구항 8에 있어서,
    전압 드라이버를 추가로 포함하며,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 증가시키고,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시키는 것을 특징으로 하는 전기소자.
  39. 청구항 12에 있어서,
    전압 드라이버를 추가로 포함하며,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 양이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방 향에 대한 상기 층의 저항값을 증가시키고,
    상기 전압 드라이버는, 상기 제 1 전극이 상기 제 2 전극에 대하여 음이 되도록 상기 제 1 전극과 상기 제 2 전극 간에 상기 펄스전압을 인가하여 상기 순방향에 대한 상기 층의 저항값을 감소시키는 것을 특징으로 하는 전기소자.
  40. 청구항 5에 있어서,
    상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 양이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함하는 것을 특징으로 하는 전기소자.
  41. 청구항 7에 있어서,
    상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 양이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함하는 것을 특징으로 하는 전기소자.
  42. 청구항 11에 있어서,
    상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 양이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함하는 것을 특징으로 하는 전기소자.
  43. 청구항 12에 있어서,
    상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 양이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함하는 것을 특징으로 하는 전기소자.
  44. 청구항 6에 있어서,
    상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 음이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함하는 것을 특징으로 하는 전기소자.
  45. 청구항 8에 있어서,
    상기 순방향에 대한 상기 층의 저항값을 측정하기 위해서, 상기 제 1 전극이 상기 제 2 전극에 대해 음이 되도록 상기 제 1 전극과 제 2 전극 간에 측정 전압을 인가하기 위한 전압 드라이버를 추가로 포함하는 것을 특징으로 하는 전기소자.
  46. 청구항 15에 있어서,
    상기 복수의 전기소자 각각은 다이오드를 에뮬레이트(emulate) 하도록 구성되는 것을 특징으로 하는 메모리 장치.
KR1020077027156A 2005-04-22 2005-09-09 비휘발성 메모리 셀 및 반도체 메모리 장치 KR101193395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005125686 2005-04-22
JPJP-P-2005-00125686 2005-04-22
PCT/JP2005/017099 WO2006114904A1 (en) 2005-04-22 2005-09-09 Non volatile memory cell and semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20080005443A KR20080005443A (ko) 2008-01-11
KR101193395B1 true KR101193395B1 (ko) 2012-10-25

Family

ID=35457687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027156A KR101193395B1 (ko) 2005-04-22 2005-09-09 비휘발성 메모리 셀 및 반도체 메모리 장치

Country Status (6)

Country Link
US (1) US7577022B2 (ko)
EP (1) EP1878022A1 (ko)
KR (1) KR101193395B1 (ko)
CN (2) CN101167138B (ko)
TW (1) TWI390530B (ko)
WO (1) WO2006114904A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP4791454B2 (ja) * 2005-04-12 2011-10-12 パナソニック株式会社 電気素子およびメモリ装置
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
US7855910B2 (en) * 2006-01-24 2010-12-21 Panasonic Corporation Electric element, memory device, and semiconductor integrated circuit
WO2007135817A1 (ja) * 2006-05-24 2007-11-29 Japan Science And Technology Agency マルチフェロイック素子
WO2008023637A1 (fr) * 2006-08-25 2008-02-28 Panasonic Corporation Élément de stockage, dispositif mémoire et circuit intégré à semi-conducteur
WO2008075412A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
JP5007725B2 (ja) * 2006-12-19 2012-08-22 富士通株式会社 抵抗変化素子の製造方法
EP2099071B1 (en) 2006-12-19 2012-08-22 Fujitsu Limited Resistance change device and process for producing the same
JP4252110B2 (ja) * 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
WO2008126366A1 (ja) 2007-04-09 2008-10-23 Panasonic Corporation 抵抗変化型素子、不揮発性スイッチング素子、および抵抗変化型記憶装置
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
CN101828262B (zh) * 2007-10-15 2012-06-06 松下电器产业株式会社 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
US8470676B2 (en) 2008-01-09 2013-06-25 International Business Machines Corporation Programmable element, and memory device or logic circuit
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8395925B2 (en) * 2009-06-08 2013-03-12 Panasonic Corporation Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8432759B2 (en) * 2009-06-30 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Measuring electrical resistance
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8687401B2 (en) * 2010-01-28 2014-04-01 Fudan University Ferro-resistive random access memory (Ferro-RRAM), operation method and manufacturing method thereof
WO2011093887A1 (en) * 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Controlled switching memristor
US7832090B1 (en) 2010-02-25 2010-11-16 Unity Semiconductor Corporation Method of making a planar electrode
WO2015141625A1 (ja) 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
US11135489B2 (en) * 2018-03-19 2021-10-05 On Point Ball Marker, Llc Three-dimensional golf ball marker
CN109508303B (zh) * 2018-09-30 2022-12-23 中国科学院上海微***与信息技术研究所 一种用于并行数据存储的超导高速缓冲存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145944A1 (en) 2002-09-23 2004-07-29 Boil Pashmakov Phase-change memory element and method of storing data therein

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
AU2003201760A1 (en) * 2002-04-04 2003-10-20 Kabushiki Kaisha Toshiba Phase-change memory device
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
JP4187148B2 (ja) * 2002-12-03 2008-11-26 シャープ株式会社 半導体記憶装置のデータ書き込み制御方法
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7459716B2 (en) * 2007-06-11 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145944A1 (en) 2002-09-23 2004-07-29 Boil Pashmakov Phase-change memory element and method of storing data therein

Also Published As

Publication number Publication date
CN100568506C (zh) 2009-12-09
EP1878022A1 (en) 2008-01-16
WO2006114904A1 (en) 2006-11-02
US20090067215A1 (en) 2009-03-12
TW200638419A (en) 2006-11-01
CN101164167A (zh) 2008-04-16
CN101167138A (zh) 2008-04-23
KR20080005443A (ko) 2008-01-11
CN101167138B (zh) 2010-09-22
TWI390530B (zh) 2013-03-21
US7577022B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
KR101193395B1 (ko) 비휘발성 메모리 셀 및 반도체 메모리 장치
US7525832B2 (en) Memory device and semiconductor integrated circuit
JP4499740B2 (ja) 記憶素子、メモリ回路、半導体集積回路
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
CN101542729B (zh) 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
CN101569011A (zh) 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
JP2007173515A (ja) 電気素子，メモリ装置，および半導体集積回路
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
US9887004B2 (en) Bi-directional RRAM decoder-driver
US7855910B2 (en) Electric element, memory device, and semiconductor integrated circuit
JP2008066438A (ja) 抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
JP2007193878A (ja) メモリ装置，および電気素子の再生電圧極性決定方法
JP5604844B2 (ja) 記憶装置、及び記憶装置の動作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee