CN101122613A - 用于探测器的承载盘 - Google Patents

用于探测器的承载盘 Download PDF

Info

Publication number
CN101122613A
CN101122613A CNA2007101371988A CN200710137198A CN101122613A CN 101122613 A CN101122613 A CN 101122613A CN A2007101371988 A CNA2007101371988 A CN A2007101371988A CN 200710137198 A CN200710137198 A CN 200710137198A CN 101122613 A CN101122613 A CN 101122613A
Authority
CN
China
Prior art keywords
carrier
dish
semiconductor packages
semiconductor wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101371988A
Other languages
English (en)
Other versions
CN101122613B (zh
Inventor
富田悟史
德山弘之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101122613A publication Critical patent/CN101122613A/zh
Application granted granted Critical
Publication of CN101122613B publication Critical patent/CN101122613B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

用于探测器的承载盘布置成允许探测器不仅测量或者测试半导体晶片,而且测量或者测试半导体封装,并且精确地定位不同形状的半导体封装的每个。承载盘1包括最下盘10和最上盘20,并且中间盘309置于其间。最下和最上盘10和20的每个具有直径为D1的圆形形状。中间盘30直径为D3小于直径D1。中间盘30的中心形成有螺纹孔部分32,锁止调整螺钉22拧入其中。半导体封装40将要置于封装保持槽11中。利用锁止调整螺钉22,中间盘30可在X和Y方向上滑动,使得相对于承载盘1唯一地确定半导体封装40的X和Y坐标。

Description

用于探测器的承载盘
技术领域
本发明涉及用于测试半导体晶片和半导体封装用的探测器(探测机)的承载盘,更具体地,本发明所涉及的用于探测器的承载盘能够容易地对将置于承载盘中的半导体封装进行定位。
背景技术
在日本未审专利公报No.02(1990)-010752中公开的一种测试装置根据待测试物体(测试物体)是半导体晶片或者封装产品来要求预先更换诸如探测卡的单元部件。形成在置于每个盘中的每个半导体晶片和封装产品的半导体器件能够由单个的测试装置测试。
图14示出在日本未审专利公报No.2004-160627中公开的定位装置180,其包括可滑动地彼此重叠的下板181和上板190。下板181和上板190分别形成有布置成矩阵的正方形开口窗182和和191,使得开口窗181和191一一对应地重叠,由此形成其中帽体152能够置于其中的每个开口。当帽体152单个地置于开口中时,下板181和上板190在相对的方向Y1和Y2上滑动。因而,每个开口窗182的边缘和每个开口窗191的边缘将每个帽体152夹紧以将其定位在适合的位置。
图15示出了在日本未审专利公报No.8(1996)-179007公开的一种板状衬底203。板状衬底203形成有外形尺寸和深度不同的同心保持凹部202,每个保持凹部202构造成保持待测试的IC器件204。
要注意,以上装置的相关技术在日本未审专利公报No.2001-113420中公开。
发明内容
本实施例提供一种用于半导体封装的承载盘,承载盘用在由用于测试半导体晶片的探测器对半导体封装进行测试中,承载盘包括第一盘,其设置有多个布置成矩阵的矩形保持部,矩形保持部的每个具有小于半导体封装的厚度的深度,并且构造成保持半导体封装;和第二盘,其设置有多个与多个矩形保持部相对应布置的第一窗,每个第一窗具有矩形形状以包围每个半导体封装,并且第二盘放置成与第一盘接触,其中,其中,第一和第二盘可相对于彼此滑动,第一和第二盘中一个具有的外径等于将由探测器处理的半导体晶片的外径,另一个盘的外边缘在滑动过程中停留在对应于第一和第二盘中一个的外边缘的范围内。
附图说明
附图结合在本说明书中并且构成本说明书的一部分。附图图示了实施例,并且与本描述一起用来说明本发明的目的、优点和原理。
在附图中,
图1是第一实施例的承载盘1的分解视图;
图2是第一实施例的承载盘1的组装视图;
图3是第一实施例的承载盘1的截面视图;
图4是第一实施例的承载盘1的局部放大俯视图(No.1);
图5是第一实施例的承载盘1的局部放大俯视图(No.2);
图6是第二实施例的承载盘1a的分解视图;
图7是第二实施例的承载盘1a的局部放大俯视图(No.1);
图8是第二实施例的承载盘1a的局部放大俯视图(No.2);
图9是第二实施例的承载盘1a的局部放大俯视图(No.3);
图10是第三实施例的承载盘1c的俯视图;
图11是第三实施例的承载盘1c的局部截面视图;
图12是第三实施例的承载盘1c的俯视图和截面视图;
图13是第四实施例的承载盘1d的俯视图和截面视图;
图14是示出有关现有技术中公开的定位装置180的分解视图;
图15是在另一个有关现有技术中公开的板状衬底203的局部截面视图;
图16是承载盘1e的分解视图;
图17是承载盘1e的局部放大俯视图(No.1);并且
图18是承载盘1e的局部放大俯视图(No.2)。
具体实施方式
现在将参照图1至图13给出对用于探测器的承载盘的优选实施例(本实施例的具体化)的详细描述。
将参照图1至图5描述第一实施例。第一实施例的承载盘1将参照图1进行解释。承载盘1包括最下盘10、最上盘20和中间盘30。承载盘1由铝制成。最下盘10具有直径为D1的圆形。最下盘10形成有布置成矩阵的多个封装保持槽11。每个封装保持槽11具有矩形凹入的形状以保持各种类型的半导体封装。
中间盘30具有直径为D3的圆形形状,且其直径D3小于最下盘10的直径D1。该中间盘30形成有第一窗31,第一窗31布置成矩阵以在数量和位置上匹配封装保持槽11。每个第一窗31的尺寸几乎等于每个封装保持槽11的尺寸。中间盘30以同心的方式设置有螺纹孔部分32,锁止调整螺钉拧入螺纹孔部分32中,这将在下文描述。
最上盘20具有直径为D1的圆形形状。该最上盘20形成有多个测量窗21,该测量窗21布置成矩阵以在数量和位置上匹配封装保持槽11。每个测量窗21的尺寸等于每个封装保持槽11的尺寸。进一步,最上盘20在对应于螺纹孔部分32的位置处设置有用于滑杆的开口23(以下,称为“滑杆开口”),使得螺纹孔部分32突出通过滑杆开口23,这将在下文描述。
在最上盘20周边区域上,设置有用于对准承载盘1的对准标记M20a和M20b。这些对准标记M20a和M20b可以设置成柱形形状,如垂直于最上盘20的具有预定高度的销或者柱子。对准标记M21还设置在每个测量窗21附近。对准标记M20a和M20b用作承载盘1的位置坐标的基准点,并且还是用于在粗对准过程中与探测器的X-轴或Y-轴平行的平行调整的基准点。另一方面,对准标记M21用于微对准。
最上盘20在每个测量窗的周围还设置有与半导体晶片的划线类似的用于平行调整的划线25。通过划线25,测量窗21限界在格子图案中,并且以分度尺寸进行划分。划线25的截面形状可以凸或者凹。形成划线和分度尺寸优选参照最上盘20的圆心进行,以便于理解对准标记的位置关系和封装的位置关系(距中心的距离、坐标值)。
如图2所示,承载盘1布置成中间盘30夹在最下盘10和最上盘20之间。最下盘10和最上盘20通过固定框架50a和50b用螺钉51彼此固定。这样就完成了承载盘1的组装。调整螺钉22拧入中间盘30的螺纹孔部分32中。承载盘1的直径D2确定为等于在探测器中受处理的半导体晶片的直径。固定框架50a和50b形成有与半导体晶片切口相同的切口70,以用于平行调整。切口70在粗对准过程中用作对承载盘1进行平行调整的基准点。当然,固定框架50a和50b可以设置有定向平面来代替切口70。
图3是承载盘1的横截面视图。作为示例,以下将说明其中半导体封装40是球格栅阵列(BGA)型封装的情况。每个封装保持槽11具有的深度小于半导体封装40的厚度。因而,半导体封装40在Z方向上(图中向上的方向)突出到封装保持槽11的外部。半导体封装40的突出部分由中间盘30的第一窗31和最上盘20的测量窗21的内表面包围。
设置在对应于螺纹孔部分32的位置处的滑杆开口23允许螺纹孔部分32突出到外部。滑杆开口23设计成具有的深度大于螺纹孔部分32的直径。中间盘30因而可在螺纹孔部分32停留在滑杆开口23内的范围中沿着X和Y方向自由滑动。即,中间盘30在所谓的浮动状态中。调整螺钉22拧入螺纹孔部分32中。
首先,调整螺钉22用作滑杆。具体地,调整螺钉22当被松开时向上突出。在此位置中的调整螺钉22允许当水平力施加到调整螺钉22时中间盘30滑动运动。
调整螺钉22然后用来固定中间盘30。具体地,调整螺钉22当被拧紧时向下移动直到其下表面26接触滑杆开口23周围的上表面,由此将中间盘30固定到最下盘20。这使得可以即使在转移承载盘1或者测试半导体封装40的过程中锁止中间盘30以防止其运动,使得能够更精确地进行测试。
对准标记M20a和M20b设置成柱形形状,如立在最上盘20上的销或者柱。此处,从承载盘1的下表面到每个对准标记M20a、M20b的顶面的高度表示盘1的最大厚度。因而,对准标记M20a和M20b还可以用作用于检查盘极限厚度的标记。这使得可以例如在探测器转移盘之前检查盘的厚度,由此能够进行故障保护以防止对探测针和装置造成损坏。
参照图4和图5说明如以上布置的承载盘1的操作,图4和图5是承载盘1的局部放大俯视图,示出了测量窗21和滑杆开口23。半导体封装40首先由机械手或者手(自动地或者手动地)放入封装保持槽11中(图4)。通过封装保持槽11和测量窗21以及第一窗31重叠形成的开口的尺寸在X和Y方向上大于半导体封装40,因而开口的(内表面)和半导体封装40之间产生间隙。
然后通过使用中间盘30对半导体封装40进行定位。通过移动调整螺钉22,中间盘30沿着滑杆开口23向图中左上方向滑动。半导体封装40在X方向上被第一窗31的边缘33x和封装保持槽11的边缘11x以及测量窗21的边缘21x夹紧和定位。类似地,半导体封装40在Y方向上由第一窗31的边缘33y和封装保持槽11的边缘11y以及测量窗21的边缘21y夹紧和定位。如图3和图5所示,因而,半导体封装40布置在左上角,且与封装保持槽11和测量窗21的X方向边缘11x和21x以及Y方向边缘11y和21y接触。结果,半导体封装40在X和Y坐标上的定位相对承载盘1唯一地进行。
在完成对半导体封装40之后,使用调整螺钉22对中间盘30的位置进行锁止。如图3所示,具体地,转动具有下螺纹部分的调整螺钉22,直到调整螺钉22的下表面接触最上盘20的滑杆开口23周围的上表面27,由此将中间盘30固定到最上盘20。这使得即使在转移承载盘1、测试半导体封装40和其它过程中可以防止半导体封装40移动。因而,能够更精确地进行测试。
在完成将半导体封装40定位和锁止在承载盘1中之后,如下所述进行测试处理。
(1)根据测试物体选择探测器的适合的探测卡。当要进行半导体封装测试时,选择例如安装电池连接针的探针座的探测卡。另一方面,当要进行半导体晶片测试时,选择例如悬臂探测器。
(2)在探测器中设置其中容纳承载盘1的盒子。
(3)在将承载盘1转移到(测试台)之前,对承载盘1的厚度进行检查,检查半导体封装40是否倾斜、盘的厚度是否由于半导体封装40的倾斜而超过最大极限等。
(4)容纳在盒子中的承载盘1然后由机械手臂取出放在探测器的测试台上。
(5)通过读取承载盘1的对准标记对承载盘1进行对准。因而,承载盘1移动到由预定坐标限定的位置。根据需要,通过划线与探测器的X或者Y轴平行地调节承载盘1。
(6)将用于信号输入/输出的电池连接针与承载盘1中的半导体封装40的信号端子接触,以进行诸如预定的运行检查的电气性能测试。必要时,通过使用设置在每个测量窗21中的对准标记M21针对每个半导体封装40进行微对准。
(7)在对置于承载盘1中的所有半导体封装40的测试完成之后,将承载盘1返回到盒子,因而,测试结束了。
(8)如果盒子中还有其它未测试的承载盘1,则针对其它未测试的承载盘1中的每个重复以上步骤(3)至(7)。
如以上详细说明,根据第一实施例中的用于探测器的承载盘,半导体封装40相对于承载盘1的X和Y坐标能够通过滑动中间盘30而唯一地确定。因而,通过简单操作调整螺钉22,半导体封装40能够容易地定位在适合的位置处。
承载盘1布置成允许通过重叠封装保持槽11、测量窗21和第一窗31形成的开口形状变化。因而,承载盘1对将要置于其中的半导体封装的形状没有限制,因而对形状不同的半导体封装具有高的适应性。这对每个封装不要求特定的盘,因而实现了测试成本的降低和产量的增大。
承载盘1的直径D2设定成等于待由探测器处理的半导体晶片的直径。允许中间盘30滑动,使得中间盘30的外边缘停留在对应于最下盘10和最上盘20的外边缘的范围内。此滑动操作将不会造成承载盘1的外形有任何变化。因而承载盘1能够与半导体晶片一同受到处理。结果,用于测试半导体晶片的探测器也能够测试半导体封装,而不需要对探测器进行任何修改或者改造。
在承载盘1中,半导体封装40的位置能够由调整螺钉22固定。例如,不同地,如果诸如弹簧的弹性部件用来固定半导体封装40,则趋于劣化的弹性部件不会稳定地固定半导体封装40达长的时间。进一步,这种弹性部件的变形量取决于半导体封装40的尺寸。因而,不管半导体封装40的尺寸如何,半导体封装40不能由均匀的夹紧力固定地保持。然而,在本实施例中,调整螺钉22而不是弹性部件用来固定半导体封装40,其能够稳定地固定保持达长的时间。此外,能够将用于固定的夹紧力控制为均匀值。尤其是,对于具有从模制部件的侧面延伸的引线的半导体封装,必须控制通过开口施加到引线的夹紧力,以防止引线变形。因而,调整螺钉22还优选地用来固定这种类型的半导体封装。
进一步,承载盘1包括置于中间盘30上并与其接触的最上盘20。这些最上盘20和中间盘30由调整螺钉22固定。这使得即使在转移承载盘1、测试半导体封装40和其它的过程中可以防止半导体封装40移动。因而,能够更精确地进行测试。
最上盘20设置有与半导体晶片相同的对准标记M20a和M20b,还类似于半导体晶片的划线在每个测量窗周围设置有用于平行于探测器的X或者Y轴的平行调整的划线25。因而,不需要对探测器进行特定修改,就可使探测器能够处理承载盘1以及半导体晶片。
以下将参照图6至图9说明第二实施例的承载盘1a。承载盘1a包括最下盘10a、最上盘20a、X方向中间盘30a和Y方向中间盘30b。X方向中间盘30a形成有X方向窗31a,其布置成矩阵以在数量和位置上匹配封装保持槽11。X方向中间盘30a形成有螺纹孔部分32a,锁止调整螺钉(以下称为“调整螺钉”)22a拧入螺纹孔部分32a中,这将在后面描述。另一方面,Y方向中间盘30b类似地形成有Y方向窗31b,其布置成矩阵以在数量和位置上匹配封装保持槽11。该Y方向中间盘30b形成有螺纹孔部分32a,如后所述锁止调整螺钉(以下称为“调整螺钉”)22b拧入螺纹孔部分32a中,并且该Y方向中间盘30b还形成有滑杆开口34,螺纹孔部分32a***通过滑杆开口34。
X方向中间盘30a在下表面上形成有沿着X方向延伸的凸起部分35a。最下盘10a设置有接合凸起部分35a的凹部15a。因而允许X方向中间盘30a相对于最下盘10a仅仅沿着X方向滑动。类似地,Y方向中间盘30b在下表面上形成有沿着Y方向延伸的凸起部分36b。X方向中间盘30a在其上表面上设置有接合凸起部分36b的凹部36a。因而允许Y方向中间盘30b相对X方向中间盘30a仅仅沿着Y方向滑动。
由于以上凸起部分和凹部之间的接合,能够用较小的接触面积使盘彼此保持接触,因而滑动时仅仅产生较低的摩擦力。结果,滑动操作仅仅需要较小的力。由于盘能够彼此保持线接触而不是面接触,能够进一步提高滑动时定位这些盘的精度。应该理解到凸起部分和凹部可以以任何截面形成(例如,三角形横截面轨条(rail)、V形横截面槽、半圆形形横截面轨条或者槽。而且,可以调节每个凸起部分的高度以控制重叠的盘之间的距离(间隙)和承载盘1a的厚度。
最上盘20a分别设置有用于螺纹孔部分32a和32b的滑杆开口23a和23b。在螺纹孔部分32a和32b中,分别拧入锁止调整螺钉(以下称为“调整螺钉”)22a和22b。其它结构与第一实施例的承载盘1相同,因而以下就不重复其详细的说明。
参照图7至图9说明承载盘1a的操作,图7和图9是承载盘1a的局部放大俯视图,示出了测量窗口21和滑杆开口23a和23b。如图7所示,半导体封装40置于封装保持槽11中。首先使用X方向中间盘30a,在X方向上对半导体封装40进行定位。如图8所示,通过移动调整螺钉22a使X方向中间盘30a在X方向上(图中向左方向)滑动,以使X方向的开口面积变窄。然后由X方向窗31a的边缘33ax与封装保持槽11的边缘11x和测量窗21的边缘21x协调在X方向上夹紧和定位半导体封装40。类似地,如图9所示,通过移动调整螺钉22b使Y方向中间盘30b沿着Y方向(图中向上方向)滑动以使Y方向的开口面积变窄。然后由Y方向窗31b的边缘33ay与封装保持槽11的边缘11y和测量窗21的边缘21y协调在Y方向上夹紧和定位半导体封装40。
如上所述,如图9所示,与封装保持槽11和测量窗21的X方向边缘11x和21x和Y方向边缘11y和21y接触支撑的半导体封装40定位在测量窗21的左上角。结果,相对于承载盘1a在X和Y坐标上唯一地对半导体封装40进行定位。
如上详细所述,根据第二实施例的用于探测器的承载盘,通过滑动X方向中间盘30a,能够唯一地固定半导体封装40相对于承载盘1a的X坐标。进一步,通过滑动Y方向中间盘30b,能够唯一地固定半导体封装40相对于承载盘1a的Y坐标。因而,通过简单地操作调整螺钉22a和22b能够容易地将半导体封装40定位在适合的位置处。
以下将参照图10至图12说明第三实施例。第三实施例的承载盘1c参照图10进行说明,图10示出了其俯视图。以下说明示出了其中承载盘1c保持从模制部件的侧面没有伸出引线的BGA型半导体封装40的示例。承载盘1c设置有布置成矩阵的矩形封装保持槽11c,每个矩形封装保持槽成形为凹部的形式。承载盘1c还设置有对准标记M20a和M20b、划线25和切口70c。在每个封装保持槽11c中,设置封装定位衬垫60以填充封装保持槽11c和半导体封装40c之间的间隙,其中封装定位衬垫60的形状根据半导体封装40c的形状确定。每个定位衬垫60由绝缘材料制成。
图11是承载盘1c的局部截面视图。封装保持槽11c形成有用于固定定位衬垫60的槽61。定位衬垫60的向下凸起接合槽61,以将定位衬垫60固定在封装保持槽11c中。此槽11c还设置有用于便于***/卸下半导体封装40c的凹入的间隙14。
以下将说明承载盘的操作。在每个封装保持槽11c中,半导体封装40c放置成其球端子朝向上。半导体封装40c的尺寸小于封装保持槽11c的尺寸,因而封装保持槽11c的内壁表面11i和半导体封装40c之间产生间隙。因而,定位衬垫60填充封装保持槽11c的内壁表面11i和半导体封装40c之间的间隙。这唯一地相对于承载盘1c固定半导体封装40c的X和Y坐标。
图12示出了其中承载盘1c保持设置有从模制部件水平延伸的引线41的半导体封装40d的另一个示例。每个定位衬垫60a设置有支撑部分62,该支撑部分62以表面接触关系支撑引线41以保持半导体封装40d。考虑到定位衬垫60a与引线接触,定位衬垫60a由绝缘材料制成。
定位衬垫60a填充引线和封装保持槽11c的内壁表面11i之间的间隙。因而,相对于承载盘1c唯一地固定半导体封装40d的X和Y坐标。由于引线41由支撑部分62支撑,能够防止在测试过程中电池连接针接触引线41的情况下引线41变形。
如上详细说明,根据第三实施例的承载盘1c,定位衬垫60填充封装保持槽11c的内部表面11i和半导体封装40c之间的间隙。可选地,定位衬垫60a填充内壁表面11i和引线41之间的间隙。因而,能够相对于承载盘1c唯一地确定半导体封装的X和Y坐标。
进一步,根据本实施例的承载盘1c包括设计成匹配半导体封装的形状的定位部件。因而,承载盘1c对将要置于其中的半导体封装的形状没有限制,并且能够处理任何不同形状的半导体封装,从而降低了测试成本和增大了产量。通过使用各种类型的定位部件,单个承载盘1能够保持不同形状的半导体封装。这使得能够对许多不同种类和小批量的半导体封装进行测试。
承载盘1c的外径设定成等于将要在探测器中处理的半导体晶片外径。因而,可以使用用于测试半导体晶片的探测器对半导体封装进行测试,而不需要对探测器做任何修改或者改造。进一步,承载盘1c能够包括单个盘,这能够降低承载盘的厚度。
即使在没有设置槽61的情况下,只要定位衬垫60设计成具有能够与封装保持槽11c的四个内壁表面11i接触的接触表面,就能够将定位衬垫60固定在封装保持槽11c中。例如,定位衬垫60如图10所示成形为矩形框架形式,并且具有能够与封装保持槽11c的四个内壁表面11i接触的接触表面,使得能够固定定位衬垫60。定位衬垫60可以包括成对L形(在俯视图中)部件,其提供能够与封装保持槽11c的四个内壁表面接触的接触表面,使得能够固定定位衬垫60。
定位衬垫60可以设计有较大的高度,由此增大了半导体封装的侧表面的接触面积。这使得可以更精确地定位半导体封装40。
将参照图13说明第四实施例,图13是第四实施例的承载盘1d的局部截面视图。承载盘1d形成有封装保持槽11d,每个封装保持槽11d在俯视图中具有矩形形状。在每个封装保持槽11d中,置入半导体封装40d,半导体封装40d包括模制部件44和从模制部件44水平伸出的引线41。每个封装保持槽11d设置有贯通承载盘1d形成的通孔16。封装保持槽11d包括支撑部分17,其构造成具有与引线41接触的表面以支撑半导体封装40d。每个支撑部分17由绝缘材料制成。承载盘1d的厚度TT确定的值比从每个引线41的接合表面42到模制部件44的顶表面(图中的下表面)43的半导体封装40d的高度要低。
以下将说明封装保持槽11d的操作。半导体封装40d置于封装保持槽11d中,且引线41由支撑部分17支撑。模制部件的顶表面43通过通孔16露出在下表面18处。承载盘1d的厚度TT确定的值比每个引线41的接合表面和半导体40d的模制部件的顶表面43之间的距离小,使得半导体封装40d的顶表面43与承载盘1d的下表面18平齐,或者从下表面18向下伸出。在加热测试中,例如,承载盘1d置于热板上,此时半导体封装40d的顶表面能够通过通孔16与热板直接接触。
如以上详细说明,根据第四实施例的承载盘1d,直接的作用能够通过在承载盘下表面开口的通孔施加到半导体封装的模制部件。具体地,能够直接加热模制部件,这使得可以提高温度控制的效率和精度。进一步,封装保持槽11d的底部部分是不需要的,使得能够进一步降低承载盘1d的厚度。
本发明可以在不脱离其基本特征的情况下以其它具体的形式实施。在以上实施例中,主要说明了BGA型半导体封装。然而,本实施例不限于以上半导体封装,当然能够应用到任何类型的半导体封装,诸如BBC(Bump Chip Carrier)、QFN(Quad Fiat Non-leaded Package)、SSOP(Shrink Small Outline Package)、QFP(Quad Flat Package)、Sip(system in package)、Super CSP(Super Chip Size Package)、WLCSP(Wafer Level Chip Size Package)。本实施例甚至还能够应用到还没有封装的裸芯。
在第一实施例中,承载盘1包括三个盘:最下盘10、最上盘20和中间盘30,但是不限于这样的构造。可以设计图16所示的承载盘1e,其包括两个盘:下盘10e和上盘20e。下盘10e形成有布置成矩阵的封装保持槽11e和位于中心的螺纹孔部分32e。在此螺纹孔部分32e中,如后所述拧入埋头螺钉22e。上盘20e设置有测量窗21e,其布置成矩阵以在数量和位置上匹配封装保持槽11e。上盘20e形成有圆形滑杆开口23e。
上盘20e具有直径为D1e的圆形形状,直径D1e等于将在探测器中处理的半导体晶片的直径。下盘10e具有直径为D3e的圆形形状,直径D3e小于上盘20e的直径D1e。上盘20e设置有与半导体晶片的切口相同的用于平行于探测器的X或者Y轴的平行调整的切口70e。
承载盘1e布置成上盘20e置于下盘10e上。滑杆开口23e设置在对应于螺纹孔部分32e的位置中,使得螺纹孔部分32e通过开口23e突起。滑杆开口23e设计成具有的直径比螺纹孔部分32e的直径大。因而,允许下盘10e在螺纹孔部分32e停留在滑杆开口23e内的范围中沿着X和Y方向自由滑动。未示出的埋头螺钉22e拧入螺纹孔部分32e中。承载盘1e的其它结构与第一实施例的承载盘1d结构相同,因而以下将不重复其说明。
参照图17和图18说明承载盘1e的操作,图17和图18是承载盘1e的局部放大俯视图,示出了测量窗21e和滑杆开口23e。
(1)首先,半导体封装40暂时置于下盘10e的封装保持槽11e中。
(2)其次,上盘20e置于下盘10e上。如图17所示,由封装保持槽11e和测量窗21e形成的开口的X和Y方向的尺寸大于半导体封装40尺寸,结果,在开口和半导体封装40之间产生间隙。
(3)X方向上向左的力施加到螺纹孔部分32e,使下盘10e向图中左边方向移动,使得开口X方向上的尺寸变小。通过测量窗21e的边缘21ex和封装保持槽11e的边缘11ex,在X方向上将半导体封装40夹紧和定位在适合的位置处。
(4)Y方向上的向上的力类似地施加到螺纹孔部分32e,使下盘10e向图中上方移动,使得开口Y方向上的尺寸变小。通过封装保持槽11e的边缘11ey和测量窗21e的边缘21ey,在Y方向上将半导体封装40夹紧和定位在适合的位置处。因而,如图18所示,半导体封装40定位在测量窗21e的左上角中,且在X方向上接触封装保持槽11e和测量窗21e的边缘11ex和21ex,在Y方向上接触封装保持槽11e和测量窗21e的边缘11ey和21ey。结果,相对于承载盘1e在X和Y坐标中唯一地对半导体封装40定位。
(5)在完成定位之后,转动拧入下盘10e的螺纹孔部分32e的未示出埋头螺钉22e,直到埋头螺钉22e的下表面与上盘20e的上表面接触,由此将下盘10e固定到上盘20e。
(6)在完成对承载盘1e中的半导体封装40定位和锁止之后,承载盘1e置于探测器中,然后接受测试处理。
如上所详细描述,承载盘1e将半导体封装40保持在下盘10e中。利用下盘10e和上盘20e,对半导体封装40进行定位。通过这两个盘,能够唯一地确定半导体封装相对于承载盘的位置坐标。
滑杆开口23e具有圆形的开口形状,其允许滑杆以在X和Y方向上分别相等的量(距离)滑动。这使得可以对X方向长度和Y方向长度不同的矩形半导体封装40进行定位。在X方向长度比Y方向长度长的封装和Y方向长度比X方向长度长的封装的任一情况下,能够精确地对其进行定位。
上盘20e的直径D1e设定成等于半导体晶片的直径。在此情况下,通过改变下盘10e相对于上盘20e的位置对半导体封装40进行定位。即使当移动下盘10e时,当从承载盘1e的上方观察,设置在上盘20e的上表面上的对准标记和划线的位置将不变化。因而,在将承载盘1e设置在探测器的过程中,能够容易地对承载盘1e进行定位。当然,转移承载盘1e可以包括直径等于半导体晶片直径的下盘10e和直径小于下盘10e直径的上盘20e。
在第一实施例中,作为将最下盘10和最上盘20彼此锁止的方式,使用固定框架50a和50b固定这些盘10和20的整个圆周,但是可以采用其它构造。例如,仅仅必须锁止固定最下盘10和最上盘20的外周的至少两点。例如,固定方式还可以包括使用夹件夹紧最下盘10和最上盘20。可选地,固定方式可以仅仅使用调整螺钉22,而不使用固定框架50a和50b。
尽管能够由手拧的调整螺钉22用于第一实施例,也可以使用其它任何其它螺钉。例如,可以使用埋头螺钉代替调整螺钉22,通过使用螺丝刀等来拧埋头螺钉。
在以上实施例中,用作用于使中间盘30滑动的杆的调整螺钉22布置成相对于中间盘30沿着Z方向延伸。可选地,调整螺钉22可以定位在承载盘1的侧表面(X或者Y轴方向上)上。这允许有效使用盘表面的整个面积,这导致了将要置于盘中的半导体封装40的数量增大。进一步,调整螺钉22的位置不限于中间盘30大致的中心,并且可以在中间盘30的周边区域中。这允许有效使用盘表面。而且,承载盘可以设置有多个调整螺钉22以进一步增大固定或者锁止强度。
在以上实施例中,承载盘由铝制成,但是不限于此。可以使用任何材料,例如,树脂、硅、铜、SUS、不锈钢、其它合金和陶瓷。响应于近年来对减小半导体封装的尺寸和厚度的要求,优选使用金属性材料以形成薄型承载盘。在此情况下,需要绝缘的任何部分(诸如器件端子等和盘之间的接触区域)应该进行树脂加工、用绝缘材料进行涂覆或者用于绝缘的烘烤。
在以上实施例中,封装保持槽11、11c、11d和11e和滑杆开口23、23a、23b和34各自的形状是矩形,但是不限于此。它们可以形成允许对半导体封装进行定位的任何其它的形状,例如,圆形、椭圆形、梯形、菱形、三角形、多边形、十字形、X字形或者其它。例如,滑杆开口23在第一实施例中是矩形,可选地也可以是圆形。在此情况下,圆形滑杆开口23允许滑杆在X和Y方向上相等量(距离)滑动。这对于减小对封装形状的限制是有利的。
在第三实施例中,定位衬垫60具有填充封装保持槽11c和半导体封装40c之间间隙的形状,但是定位衬垫60可以形成任何其它形状。例如,定位衬垫可以由凝胶状材料(诸如硅溶液)制成,使得其可以变形匹配半导体封装的形状。因而,通过单个定位衬垫能够对不同形状的半导体封装进行定位,这能够进一步降低成本。
注意,最下盘10是第一盘的示例;中间盘30是第二盘的示例;X方向是第一方向的示例;Y方向是第二方向的示例;X方向中间盘30a是第一方向盘的示例;Y方向中间盘30b是第二方向盘的示例;封装保持槽11、11c和11d是保持部件的示例;测量窗21是第二窗的示例;螺纹孔部分32、32a和32b是突起部分的示例;滑杆开口23、23a和23b是滑孔的示例;定位衬垫60和60a是定位部件的示例。
根据本实施例,可以提供一种用于探测器的承载盘,其能够允许探测器不仅测量或者测试半导体晶片,而且测量或者测试半导体封装,并且能够对每个不同形状的半导体封装进行精确地定位。
尽管已经示出和描述了本实施例的当前优选实施例,但是可以理解到本公开是出于图示的目的,并且在不脱离如权利要求阐述的本发明范围的情况下进行各种变化和修改。
本实施例的目的是提供一种用于探测器的承载盘,其能够允许探测器不仅测量或者测试半导体晶片,而且测量或者测试半导体封装,并且能够对每个不同形状的半导体封装进行精确地定位。
本实施例提供一种用于半导体封装的承载盘,承载盘用在由用于测试半导体晶片的探测器对半导体封装进行测试中,承载盘包括:第一盘,其设置有多个布置成矩阵的矩形保持部,每个矩形保持部具有小于半导体封装的厚度的深度,并且构造成保持半导体封装;和第二盘,其设置有多个与多个矩形保持部相对应布置的第一窗,每个第一窗具有矩形形状以包围每个半导体封装,并且第二盘放置成与第一盘接触;其中,第一和第二盘可相对于彼此滑动,第一和第二盘中一个具有的外径等于将由探测器处理的半导体晶片的外径,另一个盘的外边缘在滑动过程中停留在对应于第一和第二盘中一个的外边缘的范围内。
用于半导体封装的承载盘是用在由用于测试半导体晶片的探测器对半导体封装进行测试中的承载盘。第一盘设置有多个布置成矩阵的矩形保持部,每个矩形保持部具有小于每个半导体封装的厚度的深度以单个地保持半导体封装。第二盘设置有与保持部一对一对应布置的矩形第一窗以包围每个半导体封装。第二盘放置成与第一盘接触。第一和第二盘中一个形成的外径等于将由探测器处理的半导体晶片的外径。这些盘可相对于彼此滑动,使得另一个盘的外边缘停留在对应于前者盘的外边缘的范围内。
每个开口由彼此重叠的保持部和第一窗形成。第一和第二盘的互相滑动允许每个开口的尺寸和形状变化。在测试中,首先将半导体封装放在保持部中。在此状态下,半导体封装和开口(其内表面)之间存在间隙。第一和第二盘然后相对于彼此移动滑动,使开口变窄或者关闭开口,使得半导体封装由第一盘的保持部和第二盘的第一窗夹持,且半导体封装和开口之间没有留下任何间隙。因而,唯一地确定了半导体封装相对于承载盘的位置坐标。
在根据本实施例的承载盘中,能够改变由保持部和第一窗的重叠区域形成的开口的形状。因而,承载盘不会对将要保持的半导体封装产生限制,使得能够处理不同形状的半导体封装。这消除了对生产针对每个封装设计的盘的需要。因而,可以降低测试成本和增大产量。
第一和第二盘中一个具有的外径等于将在探测器中处理的半导体晶片的外径。这些盘互相滑动,使得另一个盘的外边缘停留在对应于前者盘的外边缘的范围内。因而,此滑动将不会造成承载盘的外形或者外部尺寸的任何变化。因而,承载盘的外形等于半导体晶片的外形,使得承载盘能够和半导体晶片相同的方式受到处理。这使得可以通过使用没有任何修改的用于测试半导体晶片的探测器测试半导体封装。
根据本发明另一方面,本发明提供了用于半导体封装的承载盘,承载盘用在由用于测试半导体晶片的探测器对半导体封装进行测试中,承载盘包括:多个布置成矩阵的矩形保持部,每个保持部构造成保持每个半导体封装;和定位部件,其形成每个矩形保持部的内周边的至少一部分,定位部件具有根据半导体封装的形状确定的形状,以当放置在矩形保持部中时,填充矩形保持部和半导体封装之间的间隙,其中承载盘的外径等于半导体晶片的外径。
承载盘设置有多个保持部,每个保持部具有矩形形状,用于将半导体封装保持在其中。如果半导体封装小于保持部,保持部的内表面和半导体封装之间产生间隙。定位部件具有填充保持部的内表面和半导体封装之间间隙的形状。承载盘具有的外径等于半导体晶片的外径。定位部件填充保持部和半导体封装之间的间隙。因而,唯一地确定了半导体封装相对于承载盘的位置坐标。
根据本实施例的承载盘能够选择性使用各种定位元件以保持任何形状不同的半导体封装。这能够消除对产生针对每个封装设计的承载盘的需要,这使得降低了测试成本。而且,通过使用各种定位部件,一个承载盘能够同时保持若干个形状不同的半导体封装。这使得可以测试许多不同种类和小批量的半导体封装。
进一步,承载盘的外径设定成等于将要在探测器中处理的半导体晶片的外径。因而,通过没有任何修改的用于测试半导体晶片的探测器能够对半导体封装进行测试。
承载盘还可以由单个盘形成,这降低了承载盘的厚度。
而且,根据另一方面,本实施例提供一种用于半导体封装的承载盘,承载盘用在由用于测试半导体晶片的探测器对半导体封装进行测试中,承载盘包括:多个保持部,每个保持部具有贯通承载盘形成的通孔,并且构造成保持每个半导体封装,半导体封装包括模制部件和从模制部件水平延伸的引线,保持部布置成矩阵,保持部设置有支撑部分,支撑部分构造成以接触的关系支撑引线以保持半导体封装。
承载盘形成有布置成矩阵的多个保持部。每个保持部包括贯通承载盘形成的通孔。每个保持部还设置有将以接触关系支撑引线以保持半导体封装的支撑部分。在每个保持部中,能够放置包括模制部件和从模制部件水平伸出的引线的半导体封装。
当支撑部分支撑引线时,半导体封装能够置于保持部中。因而,通过通孔,至少模制部件的一部分露出在承载盘的下表面。这能够通过在承载盘的下表面开口的通孔在半导体封装的模制部件上进行直接的操作。例如,当在热测试中承载盘设置在热板上时,模制部件能够直接通过通孔受热,这使得可以提高温度控制的效率和精度。由于保持部的底部不需要了,能够进一步降低了承载盘的厚度。
本实施例的以上和进一步的目的和新颖性特征当结合附图阅读以下详细说明时将更加明显。然而,应该清楚理解到,附图仅仅是图示的目的,而不理解为对本发明范围的限制。
本申请是基于和主张于2006年8月9日提交的在先日本专利申请No.2006-216579的优先权,该专利的全部内容通过引用包含于此。

Claims (16)

1.一种用于半导体封装的承载盘,所述承载盘用在由用于测试半导体晶片的探测器对所述半导体封装所进行的测试中,所述承载盘包括:
第一盘,其设置有多个布置成矩阵的矩形保持部,所述矩形保持部的每个均具有小于所述半导体封装的厚度的深度,并且构造成保持所述半导体封装;和
第二盘,其设置有多个与所述多个矩形保持部相对应布置的第一窗,每个第一窗均具有矩形形状以包围每个半导体封装,并且所述第二盘放置成与所述第一盘接触;
其中,所述第一和第二盘可彼此相对滑动,所述第一和第二盘其中一个盘具有的外径等于将由所述探测器处理的所述半导体晶片的外径,另一个盘的外边缘在滑动过程中停留在与所述第一和第二盘其中一个盘的外边缘对应的范围内。
2.根据权利要求1所述的承载盘,还包括第三盘,其设置有与所述多个矩形保持部对应布置的多个第二窗,其中,所述第三盘具有等于所述半导体晶片的外径,并且在所述第二盘上方被布置在所述第二盘上。
3.根据权利要求1所述的承载盘,其中,所述第一和第二盘中所述外径等于所述半导体晶片的所述外径的一个盘设置有与所述半导体晶片的切口或者定向平面相同的切口或者定向平面。
4.根据权利要求2所述的承载盘,其中,所述第三盘设置有与所述半导体晶片的对准标记相同的对准标记和所述承载盘的特定对准标记其中任何一个对准标记。
5.根据权利要求4所述的承载盘,其中,所述对准标记包括多个标记,所述标记中至少一个具有柱形形状,所述柱形形状具有从所述盘沿着垂直向上方向的预定高度。
6.根据权利要求2所述的承载盘,其中,所述第三盘设置有与所述半导体晶片的划线相同的划线,所述划线布置在每个第二窗的周围。
7.根据权利要求6所述的承载盘,其中,所述第三盘具有圆形形状,并且将所述划线形成为以所述第三盘的中心为基准以分度尺寸划分所述第二窗。
8.根据权利要求2所述的承载盘,其中,
所述第二盘在其上设置有至少一个垂直向上延伸的突起部分,并且
所述第三盘设置有对应于所述突起部分的滑动孔,使得所述突起部分突起通过所述滑动孔,并且
所述第二盘可在所述突起部分停留在所述滑动孔的内边缘的范围中滑动。
9.根据权利要求1所述的承载盘,其中,
所述第二盘包括:
第一方向盘,其可在第一方向移动,和
第二方向盘,其可在第二方向移动,
所述第一方向盘和所述第二方向盘被放置成彼此接触以可彼此相对滑动。
10.根据权利要求1所述的承载盘,其中
所述第一和第二盘其中一个盘形成有在所述盘的滑动方向上延伸的轨条状凸起部分,并且
另一个盘形成有接合所述凸起部分的凹部。
11.一种用于半导体封装的承载盘,所述承载盘用在由用于测试半导体晶片的探测器对所述半导体封装所进行的测试中,所述承载盘包括:
多个布置成矩阵的矩形保持部,所述保持部的每个均构造成保持每个半导体封装;和
定位部件,其形成每个矩形保持部的内周边的至少一部分,所述定位部件具有根据所述半导体封装的形状确定的形状,以当放置在所述矩形保持部中时,填充所述矩形保持部与所述半导体封装之间的间隙。
其中,所述承载盘的外径等于所述半导体晶片的外径。
12.根据权利要求11所述的承载盘,其中,所述定位部件包括与每个矩形保持部的四个内壁表面的每个均接触的接触表面。
13.根据权利要求11所述的承载盘,其中,所述定位部件由绝缘材料制成。
14.一种用于半导体封装的承载盘,所述承载盘用在由用于测试半导体晶片的探测器对所述半导体封装所进行的测试中,所述承载盘包括:
多个保持部,每个保持部均具有贯通所述承载盘形成的通孔,并且构造成保持每个半导体封装,所述半导体封装包括模制部件和从所述模制部件水平延伸的引线,所述保持部布置成矩阵,
每个保持部均设置有支撑部分,所述支撑部分构造成以接触的关系支撑所述引线以保持所述半导体封装。
15.根据权利要求14所述的承载盘,其中,所述承载盘的厚度小于所述引线与所述模制部分的最上表面之间的距离。
16.根据权利要求14所述的承载盘,其中,所述支撑部分由绝缘材料制成。
CN2007101371988A 2006-08-09 2007-08-09 用于探测器的承载盘 Expired - Fee Related CN101122613B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-216579 2006-08-09
JP2006216579 2006-08-09
JP2006216579A JP4832207B2 (ja) 2006-08-09 2006-08-09 プローバ装置用搬送トレイ

Publications (2)

Publication Number Publication Date
CN101122613A true CN101122613A (zh) 2008-02-13
CN101122613B CN101122613B (zh) 2010-12-29

Family

ID=39050116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101371988A Expired - Fee Related CN101122613B (zh) 2006-08-09 2007-08-09 用于探测器的承载盘

Country Status (5)

Country Link
US (2) US7652467B2 (zh)
JP (1) JP4832207B2 (zh)
KR (1) KR100847284B1 (zh)
CN (1) CN101122613B (zh)
TW (1) TWI348024B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730376A (zh) * 2012-10-15 2014-04-16 华邦电子股份有限公司 封装测试方法
CN106290990A (zh) * 2015-06-10 2017-01-04 鸿劲科技股份有限公司 可同时多颗电子元件定位的定位装置及其应用的作业设备
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
CN110018405A (zh) * 2018-01-04 2019-07-16 京元电子股份有限公司 半导体元件测试载盘及其测试装置与设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010243314A (ja) * 2009-04-06 2010-10-28 Syswave Corp 半導体チップ素子試験治具及び自動試験装置
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
US8587331B2 (en) * 2009-12-31 2013-11-19 Tommie E. Berry Test systems and methods for testing electronic devices
JP4765127B1 (ja) * 2010-07-30 2011-09-07 合同会社Pleson トレーユニットおよび半導体デバイスの検査装置
JP5648809B2 (ja) * 2011-10-28 2015-01-07 株式会社島津製作所 Tftアレイ検査装置
KR102257256B1 (ko) 2013-05-14 2021-05-28 폼팩터, 인크. 교환 가능한 프로브 헤드의 자동화 부착 및 탈착
US10317460B2 (en) 2013-06-07 2019-06-11 Maxim Integrated Products, Inc. Precision alignment unit for semiconductor trays
KR101611922B1 (ko) * 2014-05-12 2016-04-14 참엔지니어링(주) 기판 검사 장치 및 기판 검사 방법
US9527731B2 (en) * 2014-10-15 2016-12-27 Nxp Usa, Inc. Methodology and system for wafer-level testing of MEMS pressure sensors
US20160116361A1 (en) * 2014-10-28 2016-04-28 Freescale Semiconductor, Inc. System for wafer-level testing of mems pressure sensors
JP6424719B2 (ja) * 2015-04-06 2018-11-21 三菱電機株式会社 半導体試験治具、半導体装置の試験方法
US9885748B2 (en) * 2015-06-09 2018-02-06 International Business Machines Corporation Module testing utilizing wafer probe test equipment
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
KR101901987B1 (ko) * 2017-01-17 2018-09-27 주식회사 네패스 반도체 패키지의 제조 방법
TWI741715B (zh) * 2020-08-03 2021-10-01 矽品精密工業股份有限公司 承載裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210752A (ja) * 1988-06-29 1990-01-16 Tokyo Electron Ltd 半導体素子の検査装置
JPH0669296A (ja) * 1992-08-19 1994-03-11 Tokyo Electron Ltd 試験装置
JP3183591B2 (ja) * 1993-07-02 2001-07-09 三菱電機株式会社 半導体デバイスのテストシステム、半導体デバイスのテスト方法、半導体デバイス挿抜ステーション及びテスト用チャンバ
JPH07244116A (ja) * 1994-03-07 1995-09-19 Hitachi Chem Co Ltd 半導体特性測定用治具とその製造法並びにその使用方法
US5456360A (en) * 1994-09-30 1995-10-10 The Perkin-Elmer Corporation Holder assembly for reaction tubes
JPH08179007A (ja) 1994-12-22 1996-07-12 Advantest Corp Icテスタ用ハンドラのチェンジキットの構造
JP2625395B2 (ja) * 1995-01-17 1997-07-02 東京エレクトロン株式会社 Icハンドラ及びicプロービング方法
JPH08248095A (ja) * 1995-03-14 1996-09-27 Tokyo Electron Ltd 検査装置
DE19631340C2 (de) * 1995-08-04 2000-11-30 Advantest Corp Anordnung zum Testen von ICs
KR20000043520A (ko) * 1998-12-29 2000-07-15 윤종용 테스트 캐리어
JP2000327070A (ja) * 1999-05-18 2000-11-28 Hitachi Ltd 梱包方法および搬送方法ならびに半導体装置の製造方法
JP2001113420A (ja) * 1999-10-19 2001-04-24 Sharp Corp 位置決め方法及びその装置
JP2002202346A (ja) * 2000-12-28 2002-07-19 Yokogawa Electric Corp 位置固定方法、位置固定装置及び位置固定装置を用いたハンドラ
KR100465372B1 (ko) * 2002-05-14 2005-01-13 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
JP2004160627A (ja) 2002-11-15 2004-06-10 Shinko Electric Ind Co Ltd 位置決め方法及びその装置
JP2004177202A (ja) * 2002-11-26 2004-06-24 Yokogawa Electric Corp 搬送装置
JP2005055244A (ja) * 2003-08-01 2005-03-03 Yokogawa Electric Corp テストトレイ
JP2005345262A (ja) * 2004-06-03 2005-12-15 Niigata Seimitsu Kk 半導体検査装置およびこれに用いる被検査部品トレー
JP4403458B2 (ja) * 2004-10-28 2010-01-27 東洋精密工業株式会社 チップトレイ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730376A (zh) * 2012-10-15 2014-04-16 华邦电子股份有限公司 封装测试方法
CN103730376B (zh) * 2012-10-15 2018-04-03 华邦电子股份有限公司 封装测试方法
CN106290990A (zh) * 2015-06-10 2017-01-04 鸿劲科技股份有限公司 可同时多颗电子元件定位的定位装置及其应用的作业设备
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
CN110018405A (zh) * 2018-01-04 2019-07-16 京元电子股份有限公司 半导体元件测试载盘及其测试装置与设备
CN110018405B (zh) * 2018-01-04 2021-10-15 京元电子股份有限公司 半导体元件测试载盘及其测试装置与设备

Also Published As

Publication number Publication date
CN101122613B (zh) 2010-12-29
JP2008039666A (ja) 2008-02-21
US20100085070A1 (en) 2010-04-08
US8022719B2 (en) 2011-09-20
JP4832207B2 (ja) 2011-12-07
TW200815760A (en) 2008-04-01
TWI348024B (en) 2011-09-01
US20080036482A1 (en) 2008-02-14
KR100847284B1 (ko) 2008-07-21
US7652467B2 (en) 2010-01-26
KR20080013820A (ko) 2008-02-13

Similar Documents

Publication Publication Date Title
CN101122613B (zh) 用于探测器的承载盘
US7913539B2 (en) Apparatus for drop testing and method utilizing the same
US5872458A (en) Method for electrically contacting semiconductor devices in trays and test contactor useful therefor
JPH0792479B2 (ja) プローブ装置の平行度調整方法
JP2017069427A (ja) ウエハ検査装置及びウエハ検査方法
KR102609312B1 (ko) 웨이퍼 워피지 개선 장치 및 방법
TW201042728A (en) Probing apparatus with multiaxial stages for testing semiconductor devices
CN110907799A (zh) 探针卡及晶圆测试装置和晶圆测试方法
KR20220005507A (ko) 탑재대, 검사 장치 및 온도 교정 방법
KR100818109B1 (ko) 볼 그리드 어레이 패키지 제조용 볼 어태치 장치
JP2008192861A (ja) 半導体検査装置および半導体検査方法
US5504436A (en) Socket apparatus for member testing
KR102509642B1 (ko) 도전성 볼 부착 장치
CN108107163B (zh) Inlay电子标签芯片封装实验机
JP4817830B2 (ja) プローバ、プローブ接触方法及びそのためのプログラム
JP2008053282A (ja) プローバ
JP6284400B2 (ja) 半導体検査装置
KR101258778B1 (ko) 탐침 고정용 거치장치 및 프로브 카드의 제작방법
JP2014202580A (ja) プローブ組立体及びプローブ基板
TWI452309B (zh) 封裝檢測方法
CN211205958U (zh) 一种硅片制样装置
EP4273920A1 (en) Electronic component with aligned die
US20230304877A1 (en) Force measurement system and force measurement method
KR101835487B1 (ko) 와이어 초기장력 산출장치와 그 산출방법, 및 와이어열의 장력균일도 확인방법
KR20080048805A (ko) 리프트 핀 높이 조절용 지그 및 이를 이용한 리프트 핀높이 조절 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150519

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101229

Termination date: 20180809

CF01 Termination of patent right due to non-payment of annual fee