CN108107349A - 一种晶圆和成品测试通用承载板 - Google Patents

一种晶圆和成品测试通用承载板 Download PDF

Info

Publication number
CN108107349A
CN108107349A CN201711430578.0A CN201711430578A CN108107349A CN 108107349 A CN108107349 A CN 108107349A CN 201711430578 A CN201711430578 A CN 201711430578A CN 108107349 A CN108107349 A CN 108107349A
Authority
CN
China
Prior art keywords
test
finished product
wafer
dib
insulating support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711430578.0A
Other languages
English (en)
Inventor
顾良波
刘远华
顾春华
罗斌
王�华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN201711430578.0A priority Critical patent/CN108107349A/zh
Publication of CN108107349A publication Critical patent/CN108107349A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种晶圆和成品测试通用承载板，一个下大上小的塔式两层绝缘支架，绝缘支架底层与DIB正面固定，远离DIB的绝缘支架顶层植测试探针，每根测试探针的针尾通过绝缘支架边架上的暗槽，用导线连接至DIB上的对应过孔，过孔与DIB上成品插座的测试pin脚一一对应，并且通过跳线帽的方式设计，使DIB上的测试***电路要么连接成品插座测试pin脚，要么连接与顶层探针对应连通的过孔，进行晶圆测试。用其可跳过现技术中晶圆检测中的PCB设计，修改PCB***，定型PCB***，缩短了测试周期。直接用晶圆成品的***来测试晶圆，既可以用来测试成品也可以用来测试晶圆，节约了测试成本，缩短了调试的周期。

Description

一种晶圆和成品测试通用承载板
技术领域
本发明涉及一种测试装置，特别涉及一种晶圆和成品测试通用承载板。
背景技术
晶圆（wafer）为硅半导体集成电路制作所用的硅晶片，封装前叫晶圆，晶圆封装后称为晶圆成品,在晶圆测试中，通常会先进行晶圆成品测试的验证，然后进行晶圆的调试，再进行晶圆的量产和量产测试。这个过程中，一般我们需要：承载板（DIB）、承载板（PIB）、印刷线路板（PCB）、弹簧针（Tower）和探针。
DIB：是Device interface board的缩写，DIB是承载板（Load Board）的一种，主要用于半导体器件在封装后的晶圆成品测量，与自动测试设备（ATE）之间建立电气连接，验证成品，板子上通常有很多***，可以与ATE直连。
PIB：是Prober interface board的缩写，PIB是承载板（Load Board）的一种，主要用于半导体器件在封装前的晶圆测量，与自动测试设备（ATE）之间建立电气连接，连接ATE与tower，没有***。
Tower：连接PIB和PCB。
PCB：用于***及器件的放置，用于放置探针，探针再与晶圆表面接触。
如图1和2所示测试晶圆成品主视图和测试晶圆示意图，图1中1为成品插座，封装后晶圆成品可直接***其中，2为DIB，3为测试机ATE，ATE自动检测芯片好坏的设备，图2中4为PIB，5为Tower，6为PCB，7为探针及保护盖。
验证成品及测试晶圆流程如下：
1、画DIB板，中间为成品插座位置，周围为测试***电路，安装焊接成品插座后，被测器件***固定在成品插座里面；
2、将DIB放在ATE上，开始调试成品，并通过调试结果修改程序及优化测试电路；
3、成品调试完成，定型程序及DIB板测试***电路；
4、画PCB板，PCB板包含测试***电路；
5、在PCB板上进行植针；
6、PCB板通过Tower和PIB板的转接连接到ATE；
7、将探针压在晶圆测试点上，开始调试晶圆；
8、通过调试结果优化PCB板上测试***电路；
9、晶圆调试完成，定型PCB板测试***电路；
10、晶圆开始量产，舍弃DIB板，用PCB进行量产测试。
整个测试过程周期非常长。
发明内容
本发明是针对晶圆量产前晶圆测试周期长的问题，提出了一种晶圆和成品测试通用承载板, 可用其进行晶圆和晶圆成品测试，直接用晶圆成品的***来测试晶圆，既可以用来测试成品也可以用来测试晶圆，节约了测试成本，缩短了调试的周期。
本发明的技术方案为：一种晶圆和成品测试通用承载板，包括承载板DIB，在DIB上有成品插座及测试***电路，还包括一个下大上小的塔式两层绝缘支架，绝缘支架底层与DIB正面固定，远离DIB的绝缘支架顶层植测试探针，每根测试探针的针尾通过绝缘支架边架上的暗槽，用导线连接至DIB上的对应过孔，过孔与DIB上成品插座的测试pin脚一一对应，并且通过跳线帽的方式设计，使DIB上的测试***电路要么连接成品插座测试pin脚，要么连接与顶层探针对应连通的过孔，成品插座用以***测试成品，顶层探针用以晶圆测试和调试。
本发明的有益效果在于：本发明晶圆和成品测试通用承载板,用其可跳过现技术中晶圆检测中的PCB设计，修改PCB***，定型PCB***，缩短了测试周期。
附图说明
图1为现有技术测试晶圆成品主视图；
图2为现有技术测试晶圆示意图；
图3为本发明晶圆和成品测试通用承载板主视图；
图4为本发明晶圆和成品测试通用承载板俯视图；
图5为本发明过孔连接电路图；
图6为本发明测试晶圆示意图。
具体实施方式
如图3、4所示晶圆和成品测试通用承载板主视、俯视图，设计成品测试承载板DIB21时，在成品插座1位置周围预留位置，用以固定一个下大上小的塔式两层绝缘支架8，绝缘支架8底层与DIB21正面固定，远离DIB21的绝缘支架8的顶层植探针，并设置有保护探针的保护盖，保护盖可以沿用现有的保护盖。探针的针尾通过绝缘支架8边架上的暗槽，用导线连接至DIB21上的过孔，过孔与DIB21上成品插座1的测试pin脚一一对应，并且通过跳线帽的方式设计，如图5所示过孔连接电路图，使DIB21上的测试***电路要么连接成品插座1测试pin脚，要么连接与顶层探针对应连通的过孔，避免同时连接带来的干扰。
DIB21的反面通过负压与ATE3接触，当成品验证完成之后，可以把ATE1通过机械臂旋转180°，如图6所示测试晶圆示意图，使绝缘支架8顶层的探针通过docking的方式与晶圆表面接触，进行晶圆测试，从而可以用成品的***对晶圆进行调试。
本发明跳过设计PCB，修改PCB***，定型PCB***，缩短了调试周期，大大降低了测试成本和缩短设计制作周期,提升了开发效率。本发明只需要验证一套测试***电路，缩短了开发时的工作量。

Claims (1)

1.一种晶圆和成品测试通用承载板，包括承载板DIB，在DIB上有成品插座及测试***电路，其特征在于，还包括一个下大上小的塔式两层绝缘支架，绝缘支架底层与DIB正面固定，远离DIB的绝缘支架顶层植测试探针，每根测试探针的针尾通过绝缘支架边架上的暗槽，用导线连接至DIB上的对应过孔，过孔与DIB上成品插座的测试pin脚一一对应，并且通过跳线帽的方式设计，使DIB上的测试***电路要么连接成品插座测试pin脚，要么连接与顶层探针对应连通的过孔，成品插座用以***测试成品，顶层探针用以晶圆测试和调试。
CN201711430578.0A 2017-12-26 2017-12-26 一种晶圆和成品测试通用承载板 Withdrawn CN108107349A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711430578.0A CN108107349A (zh) 2017-12-26 2017-12-26 一种晶圆和成品测试通用承载板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711430578.0A CN108107349A (zh) 2017-12-26 2017-12-26 一种晶圆和成品测试通用承载板

Publications (1)

Publication Number Publication Date
CN108107349A true CN108107349A (zh) 2018-06-01

Family

ID=62213212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711430578.0A Withdrawn CN108107349A (zh) 2017-12-26 2017-12-26 一种晶圆和成品测试通用承载板

Country Status (1)

Country Link
CN (1) CN108107349A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110110556A (zh) * 2019-05-27 2019-08-09 电子科技大学 基于多物理场效应的板卡脆弱性分析方法
CN110118926A (zh) * 2019-05-27 2019-08-13 电子科技大学 基于电磁场效应的pcb篡改智能检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060893A (ko) * 2001-01-13 2002-07-19 주식회사 푸르던텍 보드 테스트 시스템
CN1658379A (zh) * 2004-02-17 2005-08-24 育霈科技股份有限公司 封装后强化测试的结构与方法
CN101122613A (zh) * 2006-08-09 2008-02-13 富士通株式会社 用于探测器的承载盘
CN101689522A (zh) * 2007-06-29 2010-03-31 爱德万测试株式会社 测试装置
CN203350300U (zh) * 2013-06-17 2013-12-18 上海华虹Nec电子有限公司 一种兼容晶圆针测和封装测试的多功能探针卡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060893A (ko) * 2001-01-13 2002-07-19 주식회사 푸르던텍 보드 테스트 시스템
CN1658379A (zh) * 2004-02-17 2005-08-24 育霈科技股份有限公司 封装后强化测试的结构与方法
CN101122613A (zh) * 2006-08-09 2008-02-13 富士通株式会社 用于探测器的承载盘
CN101689522A (zh) * 2007-06-29 2010-03-31 爱德万测试株式会社 测试装置
CN203350300U (zh) * 2013-06-17 2013-12-18 上海华虹Nec电子有限公司 一种兼容晶圆针测和封装测试的多功能探针卡

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110110556A (zh) * 2019-05-27 2019-08-09 电子科技大学 基于多物理场效应的板卡脆弱性分析方法
CN110118926A (zh) * 2019-05-27 2019-08-13 电子科技大学 基于电磁场效应的pcb篡改智能检测方法
CN110110556B (zh) * 2019-05-27 2021-03-30 电子科技大学 基于多物理场效应的板卡脆弱性分析方法

Similar Documents

Publication Publication Date Title
US20140111242A1 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
JP2011128159A (ja) 信号測定方法及び装置
CN102305907A (zh) 多芯片封装结构的测试方法和***
CN101231322A (zh) 集成电路开路/短路的测试连接方法及装置
CN101223451A (zh) 制造***级封装的方法
CN114843250B (zh) 一种晶圆级集成***的测试结构及测试方法
CN103487744A (zh) 一种动态emmi***及其实现方法和应用方法
CN108107349A (zh) 一种晶圆和成品测试通用承载板
CN203350300U (zh) 一种兼容晶圆针测和封装测试的多功能探针卡
JP2010537187A (ja) マルチサイトプローブ
US8912810B2 (en) Contactor with multi-pin device contacts
CN105575836B (zh) 测试装置
CN201477114U (zh) 电性测试模块
CN102435929B (zh) 自动测试装置终测环境下调试晶圆级测试方案的装置
CN102721839A (zh) 测试适配板
CN202362423U (zh) 自动测试装置终测环境下调试晶圆级测试方案的装置
CN115267496A (zh) 一种芯片测试装置及测试方法
CN104215801B (zh) 探针卡与其制作方法
CN108008275B (zh) 一种具备故障诊断的***级芯片生产方法
CN202693634U (zh) 探针及探针装置
CN208459551U (zh) 一种bga、csp类芯片在线测试辅助装置
CN219285339U (zh) 一种老化测试装置
Chen et al. Fan-out wafer level chip scale package testing
CN217034053U (zh) 一种测试探针卡
TW202316129A (zh) 晶片檢測裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180601

WW01 Invention patent application withdrawn after publication